[go: up one dir, main page]

DE1764757B2 - Verfahren zur herstellung eines feldeffekttransistors mit isolierter gateelektrode - Google Patents

Verfahren zur herstellung eines feldeffekttransistors mit isolierter gateelektrode

Info

Publication number
DE1764757B2
DE1764757B2 DE19681764757 DE1764757A DE1764757B2 DE 1764757 B2 DE1764757 B2 DE 1764757B2 DE 19681764757 DE19681764757 DE 19681764757 DE 1764757 A DE1764757 A DE 1764757A DE 1764757 B2 DE1764757 B2 DE 1764757B2
Authority
DE
Germany
Prior art keywords
gate electrode
layer
insulating layer
voltage
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681764757
Other languages
English (en)
Other versions
DE1764757A1 (de
DE1764757C3 (de
Inventor
Terry George Lebanon; Griswold David Mayne New Providence; N.J. Athanas (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1764757A1 publication Critical patent/DE1764757A1/de
Publication of DE1764757B2 publication Critical patent/DE1764757B2/de
Application granted granted Critical
Publication of DE1764757C3 publication Critical patent/DE1764757C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode, bei dem die zwischen Gateelektrode und Kanalzone befindliche Isolierschicht vor Aufbringen der Gateelektrode einem Ionenbeschuß ausgesetzt wird.
Bei der Herstellung derartiger Halbleiterbauelemente, z. B. MOS-Feldeffekttransistoren, ergeben sich Schwierigkeiten infolge von Störzuständen an der Grenzfläche zwischen der Halbleiterfläche und der angrenzenden Isolierschicht, besonders desjenigen Teils der Isolierschicht, der sich zwischen der Halbleiterfläche und der darüberliegenden Gateelektrode befindet. Die Isolierschicht wird im allgemeinen so aufgebracht, daß die resultierende Zusammensetzung der Schicht etwas von den idealen stöchiometrischen Mengenverhältnissen abweicht. Ferner wird angenommen, daß in der aufgebrachten Isolierschicht ionische Verunreinigungen eingefangen werden. Diese und möglicherweise noch andere Effekte, über die derzeit noch nicht genügend Klarheit besteht, führen zur Bildung von Elektronenfangstellen in dem an die Halbleiterfläche angrenzenden Teil der Isolierschicht.
Bei derzeit hergestellten Isolierschicht-Feldeffekttransistoren wurde festgestellt, daß sich in der Isolierschicht, angrenzend an die Halbleiterfläche, eine Schicht positiver Ladung ausbildet. Diese positive Ladungsschicht neigt dazu, Elektronen, die zwischen dem Source- und Drainbereich des Transistors wandern, einzufangen, wodurch die effektive Ladungsträgerbeweglichkeit verringert wird. Die positive Ladungsschicht erzeugt in der darunterliegenden Kanalzone ein elektrisches Feld, daß die Leitfähigkeit des Kanals erhöht (bei Bauelementen mit n-leitendem Kanal), so daß — bei Transistoren vom Anreicherungstyp — eine erhebliche Stromleitung zwischen Source und Drain stattfindet, wenn die Gatespannung auf Null verringert ist. Durch die positive Ladungsschicht an der Grenzfläche zwischen Isolierschicht und Halbleiteroberfläche wird außerdem der Temperaturkoeffizient des Bauelements verändert.
Man kann daher durch Verringern der Fangstellen in der Oxidschicht an der Halbleiteroberfläche die effektive Beweglichkeit (und folglich die »Steilheit«) des Isolierschicht-Feldeffekttransistors verbessern. Aus der Arbeit »Stabilization of SiO2 Passivation Layers with P2O5« von D. R. Kerr und Mitarbeiter im »IBM Journal of Research and Development«, Band 8, 1964, S. 376, ist ein Phosphorsilikatglas-Stabilisierverfahren zur Oberflächenstabilisierung bekannt, bei dem eine Verbundisolierschicht aus Siliziumdioxid und einem darüberliegenden Film aus Phosphorsilikatglas verwendet wird. Obwohl die Gründe, weshalb die Verwendung von Phosphorsilikatglas zu einer vorteilhaften Stabilisierung der Siliziumdioxidoberfläche führt, nicht völlig klar sind, nimmt man an, daß durch den Phosphor die Fangstellen in der Siliziumdioxidschicht infolge SauerstofF-ionenmangels teilweise eliminiert werden.
Weiterhin ist es aus der »Zeitschrift für angewandte Physik«, Band XVI, 1963, Heft 3, S. 198 bis 207, bekannt, die Sperrkennlinien von Siliziumgleichrichtern durch eine Oberflächenbehandlung zu beeinflussen, bei welcher der Gleichrichter einer schwachen Glimmentladung in einer Argonatmosphäre ausgesetzt wird. Dabei zerstören die auftreffenden Argonionen den Siliziumkristall oberflächlich und vermehren dadurch die Zahl der Rekombinationszentren und somit die Paarerzeugung. Infolgedessen steigt durch die Behandlung in der Glimmentladung der Sperrstrom des Gleichrichters an.
Aus der Zeitschrift »Japanese Journal of Applied Physics«, Band 5, 1966, Heft 8, S. 737 und 738, ist es bekannt, Siliziumdioxidfilme durch einen Beschüß eines Siliziumsubstrats mit Sauerstoffionen zu erzeugen. Dieses Verfahren wird zur Herstellung von MOS-Halbleiterbauelementen als geeignet bezeichnet, wobei die Dicke der Oxidschicht allein durch die Energie der Ionen bestimmt wird. Bei ungenügendem Ionenbeschuß wird dagegen keine ausreichende Oxydation der Halbleiteroberfläche erreicht. Bei einer Herstellung von Kapazitäten mit einer durch Ionenbeschuß hergestellten Oxidschicht als Dielektrikum ergibt sich eine weitgehende Unabhängigkeit der Kapazität von der angelegten Spannung oder bei Wechselstrom der angelegten Frequenz, die auf Beschädigungen der Oberflächenstruktur des auf diese Weise gebildeten Halbleiteroxids zurückgeführt werden. Zur Untersuchung der Strukturänderungen der Oberfläche von Siliziiimoxidschichten ist es aus dieser Literaturstelle auch bekannt, die Grenzflächen von thermisch gewachsenen Siliziumdioxidschichten mit Sauerstoffionen zu beschießen.
Schließlich ist es auch aus der USA.-Patentschrift 3 λ28 210 bekannt, zur Erzeugung eines elektrischen Feldes im Kanal eines Feldeffekttransistors in die dielektrische Isolierschicht zwischen Gateelektrode und Halbleiterkörper Ionen von Alkalierdmetallen oder Halogenen durch Beschüß der Isolierschicht einzubauen. Auf diese Weise lassen sich die Eigenschaften des unter der durch das Oxid des Halbleitcrmateiials gebildeten Isolierschicht befindlichen Kanals über die durch die eingebauten Ionen bedingte dauernde Raumladung beeinflussen, insbesondere läßt sich der Leitungstyp des Kanals gegenüber dem Substratmaterial umkehren, also ein Inversionskanal bilden. Gemäß einem in der USA.-Patentschrift beschriebenen Ausführungsbeispiel wird durch Einwirkung von Sauerstoff auf einen Siliziumsubstrat eine thermisch gewachsene Siliziumdioxidschicht ausgebildet, die dann mit einem Caesiumionenstrahl von 3 mA und einer Ionenenergie von 10 keV 20 Minuten lang beschossen wird.
Die bekannten Verfahren bewirken zwar eine Veränderung beispielsweise der Gitterstruktur, des Restwiderstandes oder der Wärmeleitfähigkeit nach der Beschädigung der Struktur der Isolierschichten, jedoch geben sie keinen Hinweis auf die spezielle Aufgabe der Erfindung, welche darin besteht, den Temperaturkoeffizienten der Gateelektrodenspannung für einen konstanten Sourcestrom bei einem Isolierschicht-Feldeffekttransistor in einer bestimmten gewünschten Weise zu beeinflussen.
Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art erfindungsgemäß dadurch gelöst, daß die Isolierschicht mit Ionen eines Inertgases der Gruppe 0 so lange beschossen wird, bis der Temperaturkoeffizient der für einen konstanten Drainstrom erforderlichen Gateelektrodenspannung einen vorbestimmten Wert erreicht.
Das erfindungsgemäße Verfahren gestattet somit auf relativ einfache Weise die Einstellung und Wahl dieses Temperaturkoeffizienten im Hinblick auf den jeweiligen Anwendungsfall. Außerdem ist das Verfahren mit der verbreiteten Technik der Phosphorsilikatglasstabilisierung verträglich.
Die Erfindung wird an Hand der Zeichnungen im einzelnen erläutert. Es zeigt
Fig. 1 ein Halbleiterbauelement mit isolierter Steuerelektrode,
F i g. 2 eine Vorrichtung zur Durchführung des erfindungsgemäßen Ionenbeschußverfahrens,
F i g. 3, 4 und 5 Diagramme, welche die durch das erfindungsgemäße Verfahren erzielten Resultate veranschaulichen.
Fig. 1 zeigt einen Isolierschicht-Feldeffekttransistor 1 mit η-leitendem Kanal vom Verarmungstyp, dessen Herstellung gemäß einer bevorzugten Ausführungsform der Erfindung nachstehend beispielsweise beschrieben wird. Der Transistor 1 hat einen Körper 2 aus p-leitendem monokristallinem Silizium-Halbleitermaterial, in das von der Oberfläche her zwei beabstandete η-leitende Bereiche 3 und 4 eingebracht sind. Nachstehend werden aus Zweckmäßigkeitsgründen der Bereich 3 als Sourcebereich und der Bereich 4 als Drainbereich bezeichnet.
Auf der Oberfläche des Halbleiterkörpers ist eine dielektrische Isolierschicht 5 aus thermisch aufgewachsenem Siliziumdioxid angebracht. Auf der Siliziumdioxidschicht 5 befindet sich eine weitere dielektrische Isolierschicht 6 aus Phosphorsilikatglas der typischen Zusammensetzung P,O5 · SiO2. Durch in dem aus den beiden Schichten 5 und 6 bestehenden Isolierschichtkörper angebrachte Fenster werden entsprechende Teile des Sourcebereichs 3 und des Drainbereich 4 freigelegt. Auf diese freigelegten Source- und Drainbereiche sind Nickelelektroden 7 und 8 aufgesintert. Eine aufgebrauchte Aluminiumschicht 9 überlagert einen Teil der Isolierschichten und reicht bis zur Nickelelektrode 7, so daß ein verhältnismäßig
ίο großflächiger Anschlußkontakt an den Sourcebereich 3 gebildet wird. Eine Aluminiumschicht 10 überlagert in entsprechender Weise einen Teil des Isolierschichtkörpers (Schichten 5 und 6) und reicht bis zur Nickelelektrode 8, so daß der Drainbereich 4 mit einem verhältnismäßig großflächigen Kontakt kontaktiert wird. Eine Gateelektrode 11 aus aufgebrachtem Aluminium überlagert den zwischen dem Source- und Drainbereich befindlichen Teil des Isolierschichtkörpers. Zum äußeren Anschluß der
zo Source-, Drain- und Gateelektrode dienen Anschlußleitungen 12, 13 bzw. 14. Eine η-leitende Kanalzone 15 bildet einen ohmsehen Leitungsweg zwischen Sourceelektrode 7 und Drainelektrode 8.
Im Betrieb erniedrigt eine der Gateelektrode 11
zugeführte negative Spannung gegenüber dem Halbleiterkörper 2 die Leitfähigkeit des benachbarten Teils der η-leitenden Kanalzone 15, so daß der Stromfluß zwischen dem Sourcebereich 3 und dem Drainbereich 4 gedrosselt wird. Durch Verändern der (ne-
gativen) Spannung an der Gateelektrode 11 über die Anschlußleitung 14 kann der äußere Stromfluß zwischen den Anschlußleitungen 12 und 13 gesteuert werden. Entsprechend wird durch Anlegen einer positiven Gateelektrodenspannung die Leitfähigkeit der
Kanalzone 15 erhöht, so daß sich der Stromfluß zwischen Source und Drain entsprechend erhöht.
In dem folgenden Beispiel ist eine bevorzugte Folge von Verfahrensschritten A-H zum Herstellen eines Bauelementes von der in F i g. 1 gezeigten Art, ein-
schließlich des erfindungsgemäßen Ionenbeschußschrittes, angegeben.
Der erste Schritt (A) umfaßt die Bildung des Sourcebereichs 3 und des Drainbereichs 4. Diese Bereiche werden in der Weise gebildet, daß (I) man auf
die Oberfläche des Halbleiterkörpers 2 eine Siliziumdioxidschicht thermisch aufwachsen läßt, (II) in diese Oxidschicht nach dem üblichen Photoätzverfahren Fenster eingeschnitten werden, um mit den gewünschten Source- und Drainbereichen sich deckende Oberflächenbereiche des Siliziumkörpers freizulegen, (III) auf die freigelegte Siliziumoberfläche ein Film aus Phosphorsilikatglas durch Umsetzen mit z. B. Phosphoroxidchlorid (POCl3) und Sauerstoff bei ungefähr 1100° C aufgebracht wird und (IV) der HaIb-
leiterkörper ungefähr 15 Minuten lang auf der Temperatur von 1100 C gehalten wird, so daß Phosphor aus dem Phosphorsilikatglas in den Körper 2 eindiffundiert. Der p-leitende Körper 2 hat einen spezifischen Widerstand von 18 bis 22 Ohm/cm und enthält Bor als Akzeptordotierstoff.
Nach der Bildung der Source- und Drainbereiche wird der Oxidfilm von der gesamten Oberfläche des Halbleiterkörpers entfernt, und man läßt auf die Oberfläche eine frische Siliziumdioxidschicht 5 thermisch aufwachsen, die typischerweise dadurch hergestellt werden kann, daß man den Halbleiterkörper 8 Minuten lang in einer wasserdampfhaltigen Atmosphäre auf 950° C erhitzt und anschließend 30 Mi-
nuten lang mit trockenem Sauerstoff behandelt, so daß eine Siliziumdioxidschicht 5 mit einer Dicke von ungefähr 600 A entsteht. Dies entspricht dem Verfahrensschritt (B).
Der nächste Schritt (C) besteht in der Aufbringung einer Phosphorsilikatglasschicht 6 auf die thermisch aufgewachsene Siliziumdioxidschicht 5. Das Aufbringen der Phosphorsilikatschicht 6 erfolgt durch ungefähr 5 Minuten langes Umsetzen von Tetraäthylorthosilikat und Trimethylphosphat (enthalten in einem Inertgas wie Argon) in der Dampfphase bei ungefähr 720° C. Die resultierende Phosphorsilikatglasschicht 6 hat eine Dicke von ungefähr 900 A, so daß sich eine Gesamtdicke des Isolierschichtkörpers von ungefähr 1500 A ergibt.
Der nächste Schritt (D) umfaßt die ohmsche Kontaktierung des Sourcebereichs 3 und des Drainbereichs 4. Als erstes werden durch Photoätzen im Isolierschichtkörper aus den aneinanderstoßenden Schichten 5 und 6 Fenster angebracht, um entsprechende Oberflächen der Source- und Drainbereiche 3 und 4 freizulegen. Auf die freigelegten Source- und Drainbereiche werden dünne Nickelschichten stromlos plattiert und aufgesintert (um eine gute elektrische Verbindung herzustellen), indem das Bauelement ungefähr 10 Minuten lang in einer Stickstoffatmosphäre auf ungefähr 540° C erhitzt wird. Nach dem Sintern wird auf jede der Sinterschichten eine weitere Nickelschicht stromlos aufplattiert (Schritt E).
Der nächste Verfahrensschritt (F) umfaßt den erfindungsgemäßen Ionenbeschuß des Isolierschichtkörpers aus den Schichten 5 und 6. Eine für diesen Verfahrensschritt geeignete Vorrichtung ist in F i g. 2 gezeigt. Sie enthält eine metallische Bodenplatte 16 und ein auf dieser luftdicht befestigtes Glasgehäuse 17. In der zwischen dem Glasgehäuse 17 und der Bodenplatte 16 gebildeten Kammer befinden sich ein an der Bodenplatte befestigter Isolierträger 18 und eine von diesem beabstandete Metallelektrode 19. Auf dem Isolierträger 18 ist der zu behandelnde (teilweise fertige) Isolierschicht-Feldeffekttransistor 1 angeordnet. Die Atmosphäre in der Kammer besteht aus Argongas mit einem niedrigen Druck (vorzugsweise 50 Mikron Hg).
Zwischen die Elektrode 19 und die (geerdete) Bodenplatte 16 ist eine Hochspannungsquelle 20 geschaltet. Die Klemmenspannung der Quelle 20 sollte ausreichend hoch sein, um das Argongas in der Kammer zu ionisieren. Vorzugsweise hat die Hochspannungsquelle 20 eine Spitzenspannung von ungefähr 20 kVss.
Bei Einschalten der Vorrichtung nach F i g. 2 wird zwischen der Bodenplatte 16 und der Elektrode 19 eine Gasentladung erzeugt, deren elektrisches Feld bewirkt, daß Atome des Argongases ionisiert werden und die Oberfläche des Transistors 1 (zu den Zeiten, wo die Spannung der Elektrode 19 positiv gegenüber Erde ist) mit den entstandenen Ionen beschossen wird.
Obwohl in Fig. 2 die Spannungsquelle 16 als Wechselspannungsgenerator dargestellt ist, kann man auch eine Gleichspannungsquelle in solcher Polung verwenden, daß die Hilfselektrode 19 positiv gegenüber Erde oder Nullpotential gespannt ist. Dies ergibt bei vergleichbaren Werten der angelegten Spannung eine etwas größere Intensität des Ionenbeschusses des Transistors 1.
Bei den genannten Werten (Argonatmosphäre mit einem Druck von 50 Mikron Hg und einer angelegten Wechselspannung von 20 kVss) erfolgt der Ionenbeschluß vorzugsweise über eine Dauer von ungefähr 20 Minuten, nach welchem Zeitraum die Spannungsquelle 20 abgeschaltet und der Transistor 1 zur weiteren Bearbeitung aus der Apparatur entfernt wird.
Als nächstes wird (Schritt G) eine Aluminiumschicht auf die Oberfläche des Halbleiterkörpers aufgebracht und so photogeätzt, daß die Gateelektrode 11 sowie erweiterte Metallkontakte 9 (an der Sourceelektrode) und 10 (an der Drainelektrode) entstehen.
Der Transistor wird jetzt (Schritt H) in einer Wasserstoffatmosphäre ungefähr 5 Minuten lang auf ungefähr 340° C erhitzt. Durch diese Wärmebehandlung wird (I) der Leitungstyp einer dünnen Schicht aus Halbleitermaterial angrenzend an die Halbleiteroberfläche unter Bildung des η-leitenden Kanals 15 umgekehrt und (II) der Temperaturkoeffizient des fertigen Bauelementes beeinflußt.
Nach der Wärmebehandlung wird der Transistor in einer geeigneten Packung oder Kapselung montiert. Anschließend können durch Thermokompression oder Ultraschallverbindung an die entsprechenden Aluminiumschichten des Transistors 1 die äußeren Anschlußleitungen 12,13 und 14 für die Source-, Drain- bzw. Gateelektrode angebracht werden.
Um das Ausmaß der durch die Ionenbeschußbehandlung erzielten Verbesserung deutlich zu machen, sollen die Diagramme nach F i g. 3 bis 5 betrachtet werden. Zur Ermittlung der in den einzelnen Diagrammen angegebenen Daten wurde jeweils ein gleichartiges Testscheibchen verwendet. Jedes dieser drei Scheibchen enthielt vier Gruppen von Bauelementen, jeweils von der Art des in F i g. 1 gezeigten Bauelements. Eine Gruppe auf jedem Testscheibchen wurde dem Ionenbeschuß nicht ausgesetzt. Die anderen Gruppen auf dem Scheibchen wurden jeweils einem anderen Satz oder einer anderen Serie von Ionenbeschußbedingungen unterzogen.
Tabelle I zeigt die für den Ionenbeschuß der drei behandelten Gruppen (die vierte Gruppe jedes Scheibchens diente jeweils als Bezugs- oder Kontrollnormal für Vergleichszwecke) des ersten Scheibchens angewendeten Bedingungen, wobei der Gasdruck und die angelegte Spannung konstant gehalten wurden, während die Beschußdauer verändert wurde.
Tabelle I
Ionen-
beschußzeit T 		Argondruck P
für den Ionenbeschuß		 Ionen-
beschußspannung
5 Minuten
10 Minuten
20 Minuten		 50 Mikron Hg
50 Mikron Hg
50 Mikron Hg		 2OkV
2OkV
2OkV
In entsprechender Weise zeigt Tabelle Π die Bedingungen, die für die Behandlung dreier Gruppen des zweiten Scheibchens angewendet wurden, wobei lediglich der Gasdruck verändert wurde.
Tabelle Π
Ionen-
beschußzeit T 		Argondruck P
für den Ionenbeschuß		 Ioncn-
bcschußspannung
Vss
10 Minuten
10 Minuten
10 Minuten		 200 Mikron Hg
100 Mikron Hg
■50 Mikron Hg		 2OkV
2OkV
2OkV
Tabelle III zeigt die Bedingungen, die für die Behandlung von Transistoren des dritten Scheibchens angewendet wurden, wobei lediglich die Ionenbeschußspannung verändert wurde.
Tabelle III
Ionen
beschußzeit T 		Aigondruck P
für den lonenbeschuß		 Ionen-
beschußspnnnung
10 Minuten
10 Minuten
10 Minuten		 50 Mikron Hg
50 Mikron Hg
50 Mikron Hg		 6 kV
12 kV
2OkV
Nach dem lonenbeschuß unter den angegebenen Bedingungen wurde jeder beschossene Transistor (sowie die nicht dem Beschüß unterzogenen »Kontrolleinheitcn«) elektrisch geprüft, um die !olgenden Eigenschaften zu ermitteln:
(a) Normierte Steilheit, definiert als
V,ι — const.
/rf 'a
wobei
/,, = Drainstrom, d. h. Stromfluß durch die Anschliißlcitung 13,
V,i ■■-■ Drainspannung, d. h. Spannung zwischen den Anschlußleitungen 13 und 12,
V1, = Gateclcktrodenspannung, d. h. Spannung zwischen den Anschlußleitungen 14 und 12;
(b) Drainstrom bei Gateclcktrodenspannung. Null definiert als
Die in Fig. 3 bis 5 wiedergegebenen Daten repräsentieren Ablesungen auf der Basis des Mittelwertes, gemessen für die Bauelemente jeder Testgruppe. En ist in μV/l/Hz, /dfl in mA angegeben.
Untersucht man die Diagramme nach F i g. 3 bis 5, so wird deutlich, daß die am meisten wünschenswerten Voraussetzungen für hohe Steilheit, niedriges Rauschen und niedrigen Drainstrom (Gateelektrodenspannung Null) erstens eine lange lonenbeschuß-
dauer, zweitens ein niedriger Gasdruck und drittens eine hohe Ionenbeschußspannung sind. Die bevorzugten Parameter sind (1) eine Ionenbeschußzeit von ungefähr 20 Minuten, (II) ein Gasdruck von ungefähr 50 Mikron Hg und (III) eine Ionenbeschußspannung
von ungefähr 20 kVss.
Während bei der bevorzugten Ausführungsform des Verfahrens als Gas Argon verwendet wurde, kann man auch andere Inertgase aus der Gruppe Ö des periodischen Systems der Elemente verwenden.
Das beschriebene Ionenbeschußvcrfahren kann außer für die Veränderung der Steilheit, des Drainstroms bei Gateelektrodenspannung Null und des Niederfrequenzrauschens auch dazu angewendet werden, den Temperalurkoeffizienten der Gateelektrodenspannung der fertigen Bauelemente, definiert als
δ Vn
I1, = constant,
V„ - 0
(c) Nicdcrfrequcnzrauschcn Ex. definiert als der ElTcktivwcrt der Zufallspannung pro Quadratwurzel der Einheilsbandbreite bei einer bestimmten Frequenz an einem in Reihe mit der Abrlußleitung 13 geschalteten Festwiderstand.
Die speziellen Parameter, die während jedes der vorerwähnten elektrischen Tests angewendet wurden, sind in Tabelle IV angegeben.
Tabelle TV
Parameter (a)
Normierte
Steilheit		 (b)
Drainstrom bei
Gateelektroden
spannung Null		 (c)
Nieder
frequenz
rauschen
h
Frequenz 		12 V
4 mA
1000 Hz 		12V
Gleichstrom 		12 V
3 mA
1000 Hz
Das Diagramm nach F i g. 3 gibt die elektrischen Testdaten für die Transistoren des ersten Scheibchens wieder und zeigt die gemessenen Eigenschaften als Funktion der Ionenbeschußzeit T in Minuten.
F i g. 4 entspricht dem zweiten Scheibchen und gibt die gemessenen Eigenschaften als Funktion des Gasdruckes P in Mikron Hg wieder.
Fig. 5 entspricht dem dritten Scheibchen und gibt die gemessenen Eigenschaften als Funktion der Ionenbeschußspannung V in kV wieder.
wobei T die Temperatur ist, zu steuern.
Bei einem lonenbeschuß ausgesetzten Bauelementen, die ursprünglich einen positiven Koeffizienten hatten, wurde festgestellt, daß nach ungefähr 10 Minuten langem Beschüß der Temperaturkoeffizient
nahe Null war, während bei allen ncprüftcn Bauelementen nach ungefähr 20 Minuten langem Beschüß unter den obengenannten Druck- und Spannungsbedingungen ein negativer Temperaturkoeffizient festgestellt wurde. Es ist daher offensichtlich.
daß das erfindungsgemäßc Ioncnbeschußverfahrcn angewendet werden kann, um den Temperaturkoeffizienten der Bauelemente zu beeinflussen und sogar auf einen bestimmten gewünschten Wert festzulegen, indem man den lonenbeschuß zu einem dem gewünschten Temperaturkoeffizienten entsprechenden Zeitpunkt beendet.
Während sich die Ursachen für die erfinduncsgcmäß erzielten verbesserten Resultate derzeit nicht völlig erklären lassen, wird angenommen, daß die
beschießenden Ionen auf irgendeine Weise die Anzahl der Oberflächenfangstellen in der Siliziumdioxidschicht S an der Halbleiteroberfläche verringern, indem sie Unvollkommenheiten oder Störungen im Kristallgitter ohne ionische Raumladungseffekte
hervorrufen. Dadurch wird die Anzahl der von Fangstellen absorbierten Elektronen verringert und somit deren Beweglichkeit in der Kanalzone erhöht. Ebenso wird angenommen, daß das Niederfrequenzrauschen eine Folge der Fluktuation der An-
zahl von Oberflächenfangstellen einnehmenden Elektronen ist, so daß bei Verringerung der Anzahl von solchen Oberflächenfangstellen eine Verringerung der Niederfrequenzrauschspannung zu erwarten ist Dies entspricht den bei den durchgeführten Tests erhalte-
nen Daten.
Außer auf Isolierschichten aus Siliciumdioxid/ Phosphorsilikatglas-Schichtkörpern läßt sich das beschriebene Ionenbeschußverfahren auch auf andere
309519/369
Dielektrika wie Siliziumdioxid allein, oder Siliziumnitrid anwenden.
Obwohl in dem vorstehenden Ausführungsbeispiel die Anwendung des vorliegenden Verfahrens auf einen Feldeffekttransistor vom Verarmungstyp mit η-leitendem Kanal erläutert wurde, läßt sich die Er-
10
nndung ebensogut auf andere Arten von Halbleiterbauelementen mit isolierter Gateelektrode anwenden, etwa zur Herstellung von Bauelementen mit sowohl p-leitendem als auch η-leitendem Kanal sowie von Bauelementen sowohl vom Anreicherungstyp als auch vom Verarmungstyp.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode, bei dem die zwischen Gateelektrode und Kanalzone befindliche Isolierschicht vor Aufbringen der Gateelektrode einem Ionenbeschuß ausgesetzt wird, dadurch gekennzeichnet, daß die Isolierschicht mit Ionen eines Inertgases der Gruppe 0 so lange beschossen wird, bis der Temperaturkoeffizient der für einen konstanten Drainstrom erforderlichen Gateelektrodenspannung einen vorbestimmten Wert erreicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der in einer mit Argon gefüllten Kammer befindliche Feldeffekttransistor einem das Argon ionisierenden äußeren elektrischen Feld ausgesetzt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die das elektrische Feld erzeugende Spannung etwa 20 kV (bei Wechselspannung 20 kVss) beträgt.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Atmosphäre auf einem Druck von höchstens 5· 10~2 Torr gehalten wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Isolierschicht etwa 20 Minuten lang beschossen wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Isolierschicht eine Siliziumdioxidschicht ist.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Isolierschicht eine Verbundschicht aus einer der Halbleiteroberfläche zugewandten Siliziumdioxidschicht und einer darüber befindlichen glasigen Phosphorsilikatschicht ist.
8. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Isolierschicht eine Siliziumnitridschicht ist.
DE1764757A 1967-08-02 1968-07-31 Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode Expired DE1764757C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US65793067A 1967-08-02 1967-08-02

Publications (3)

Publication Number Publication Date
DE1764757A1 DE1764757A1 (de) 1972-02-03
DE1764757B2 true DE1764757B2 (de) 1973-05-10
DE1764757C3 DE1764757C3 (de) 1973-11-29

Family

ID=24639229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764757A Expired DE1764757C3 (de) 1967-08-02 1968-07-31 Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode

Country Status (4)

Country Link
US (1) US3540925A (de)
DE (1) DE1764757C3 (de)
FR (1) FR1603354A (de)
GB (1) GB1190523A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4822393B1 (de) * 1969-02-20 1973-07-05
US3903324A (en) * 1969-12-30 1975-09-02 Ibm Method of changing the physical properties of a metallic film by ion beam formation
GB1345818A (en) * 1971-07-27 1974-02-06 Mullard Ltd Semiconductor devices
JPS5213716B2 (de) * 1971-12-22 1977-04-16
US3852120A (en) * 1973-05-29 1974-12-03 Ibm Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices
US3849204A (en) * 1973-06-29 1974-11-19 Ibm Process for the elimination of interface states in mios structures
FR2235482A1 (en) * 1974-05-07 1975-01-24 Ibm Eliminating interface states in MIOS structures - at low temp to avoid degradation of electrical props
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
US4069068A (en) * 1976-07-02 1978-01-17 International Business Machines Corporation Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions
NL7710635A (nl) * 1977-09-29 1979-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
DE3221180A1 (de) * 1981-06-05 1983-01-05 Mitsubishi Denki K.K., Tokyo Verfahren und vorrichtung zur herstellung einer halbleitervorrichtung
US4958204A (en) * 1987-10-23 1990-09-18 Siliconix Incorporated Junction field-effect transistor with a novel gate
US5139869A (en) * 1988-09-01 1992-08-18 Wolfgang Euen Thin dielectric layer on a substrate
DE3852543T2 (de) * 1988-09-01 1995-07-06 Ibm Dünne dielektrische Schicht auf einem Substrat und Verfahren zu deren Herstellung.
US5268311A (en) * 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2891203A (en) * 1954-03-23 1959-06-16 Sylvania Electric Prod Silicon rectifiers
US3298863A (en) * 1964-05-08 1967-01-17 Joseph H Mccusker Method for fabricating thin film transistors

Also Published As

Publication number Publication date
GB1190523A (en) 1970-05-06
US3540925A (en) 1970-11-17
DE1764757A1 (de) 1972-02-03
FR1603354A (de) 1971-04-13
DE1764757C3 (de) 1973-11-29

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE1764757C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE2422195C2 (de) Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen
DE2160427C3 (de)
DE1952626A1 (de) Verfahren zur Herstellung von Isolationsschichten auf Halbleitersubstraten
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2056124B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE2425185C3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen, insbesondere von Feldeffekttransistoren
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE19632277A1 (de) Dielektrischer Dünnfilm und eine einen Dünnfilm aufweisende Elektrolumineszenzvorrichtung, die den gleichen verwendet
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2715982A1 (de) Ausheilverfahren fuer halbleiterschaltungen
DE1954445A1 (de) Halbleiterbauelement
DE1297236B (de) Verfahren zum Einstellen der Steilheit von Feldeffekttransistoren
DE3915594A1 (de) Halbleitervorrichtung
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2257649C3 (de) Verfahren zum Bestimmen von fehlerhaften Isolierschichten auf Halbleitern -
DE2007261A1 (de) Elektrische Widerstandssubstanz, insbesondere Widerstandsschicht und Verfahren zu deren Herstellung
DE2649134A1 (de) Verfahren zur ionenimplantation in halbleitersubstrate
DE10008617A1 (de) Verfahren zur Herstellung einer ferroelektrischen Schicht
DE1489052C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1589901C (de) Verfahren zum Verbessern und Stabilisieren der elektrischen Eigenschaften einer Halbleiteranordnung mit einer Isolierschutzschicht

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)