DE1589076C3 - Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff der nebengeordneten Ansprüche 1 und 2, wie es Gegenstand des älteren Patents 12 82 196 ist.

Halbleiteranordnungen mit tragfähigen elektrischen Leitern sind bereits in den älteren Patenten 12 82 196 und 12 66 406 vorgeschlagen worden. Die Patente geben ganz allgemein die Herstellung von Schichten mit mehereren Metallen an ausgewählten Oberflächenbereichen der Halbleiterbauelemente an, um Elektroden und verhältnismäßig dicke Metallstreifen herzustellen, welche tragfähige elektrische Leiter ergeben. Diese tragfähigen elektrischen Leiter werden dadurch gebildet, daß durch Kathodenzerstäubung das überschüssige Material unter den in Dickfilmtechnik niedergeschlagenen Metallschichten entfernt wird. Im Falle einzelner Bauelemente, wie beispielsweise Transistoren und Dioden, ergeben diese tragfähigen Leiter bequeme

'S Konstruktionselemente sowohl zur Handhabung der Bauelemente als auch für eine einfache elektrische Verbindung dieser Bauelemente mit äußeren Anschlüssen an dem Gehäuse, in dem die Halbleiteranordnung untergebracht ist. Im Falle von Halbleiteranordnungen in integrierter Schaltkreistechnik dienen die tragfähigen Leiter zur Stützung der Bauelementestruktur und ermöglichen so die Entfernung von Material zwischen einzelnen Bauelementen oder zwischen benachbarten Gruppen von Bauelementen, wodurch eine vollständige gegenseitige Isolation dieser Bauelemente bzw. Bauelementegruppen erzielt wird. Indessen ist die Abtragung des überschüssigen Materials der niedergeschlagenen Metallschichten schwierig und zeitraubend.
Bei einem weitgehend ähnlichen, aus der FR-PS 14 17 695 bekannten Verfahren wird auf eine mit Diffusionsöffnungen versehene Siliciumdioxidschicht eine Platinschicht niedergeschlagen und auf etwa 600⁰C zur Bildung einer Platin-Siliciumlegierung (Platinsilicid) erhitzt. Das unlegierte Platinmetall auf der Siliciumdi-

oxidschicht wird durch Ätzen mit Königswasser entfernt. Anschließend werden eine Titanschicht, eine zweite Platinschicht und eine dünne Aluminium- oder Goldschicht auf die gebildete Platinsilicidschicht aufgebracht. Die Aluminium- oder Goldschicht wird mittels einer Fotomaske strukturiert, um streifenförmige elektrische Leiter zu erhalten. Das so hergestellte Zwischenprodukt wird dann in ein Gefäß eingesetzt, wo eine Kathodenzerstäubung erfolgt. Dabei wirken die streifenförmigen Leiter aus Aluminium oder Gold als Maske, so daß diejenigen Teile der zweiten Platinschicht und der Titanschicht, die nicht unterhalb der streifenförmigen Leiter liegen, zerstäubt werden.

Die Aufgabe der Erfindung besteht demgegenüber in der Schaffung eines Verfahrens der eingangs erwähnten

so Art, bei dem unter Erzielung einer hohen Auflösungsgenauigkeit eine Abtragung überschüssigen Materials der niedergeschlagenen Metallschichten durch Kathodenzerstäubung vermieden wird.
Die Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Patentanspruchs 1 oder im Kennzeichen des Patentanspruchs 2 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen des Verfahrens nach Patentanspruch 1 oder 2 ergeben sich aus den Unteransprüchen.

Bei dem erfindungsgemäßen Verfahren ist eine Abtragung des überschüssigen Materials der niedergeschlagenen Metallschichten durch chemisches Ätzen möglich, was gegenüber der bei den erwähnten älteren Verfahren erforderlichen Kathodenzerstäubung eine Verfahrensvereinfachung darstellt. Die hergestellten Leitermuster sind sehr scharf umgrenzt und können nach einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens mit variierender Stärke ausgebil-

det werden, womit eine erhebliche Einsparung des teuren Leiterwerkstoffs verbunden ist.

Die Erfindung wird mit ihren weiteren Einzelheiten und Vorteilen an Hand der Zeichnungen näher erläutert. Es zeigt

F i g. 1 ein Flußdiagramm für die verschiedenen Verfahrensschritte des erfindungsgemäßen Verfahrens,

Fig.2 bis 8 Schnitte durch einen Abschnitt eines Halbleiterbauelements zur Veranschaulichung der einzelnen Verfahrensschritte nach einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens,

F i g. 9 und 10 Draufsichten auf einen Abschnitt eines Halbleiterbauelementes nach verschiedenen Verfahrensschritten des an Hand F i g. 2 bis 8 veranschaulichten Verfahrens,

Fig. 11 und 12 Schnitte durch einen Abschnitt eines Halbleiterbauelements zur Veranschaulichung einzelner Verfahrensschritte nach einem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens und

Fig. 13 und 14 Draufsichten auf Abschnitte eines nach dem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellten Halbleiterbauelements.

Wie aus dem Flußdiagramm nach Fi g. 1 zu erkennen ist, geht das Verfahren nach der Erfindung von einem Siliciumhalbleiterkörper aus, in welchem mehrere Zonen unterschiedlicher Leitfähigkeit unter Ausbildung von dazwischenliegenden PN-Übergängen erzeugt wurden. Dies kann in bekannter Weise durch Oxidmaskierung und Festkörperdiffusion erfolgen.

In Fig.2 ist nur der Ausschnitt eines Halbleiterkörpers mit drei Zonen dargestellt In einem Körper aus N-leitendem Silicium, welcher letztlich die Kollektorzone 20 eines Transistors bildet, werden durch nacheinander erfolgende Diffusionsvorgänge eine P-leitende Basiszone 21 und eine N-leitende Emitterzone 22 erzeugt.

Zwischen diesen drei Zonen liegen die PN-Übergänge 23 und 24. Auf der Oberseite des Halbleiterkörpers, welcher von den Grenzen der PN-Übergänge 23 und 24 geschnitten wird und deshalb eine planare Anordnung bildet, befindet sich eine Silicium-Oxidschicht 25, in der Fenster für die Herstellung von Elektroden für die Zonen 20, 21 und 22 ausgebildet sind. Eine Draufsicht auf die als Maske dienende Oxidschicht 25 zeigt F i g. 9. Die kreisförmige Öffnung 94 definiert den Emitterelektrodenbereich, während die C-förmige Aussparung 95 den Basiselektrodenbereich und die sichelförmige Aussparung 96 den Bereich der Kollektorelektrode definiert. Die rechteckförmigen Aussparungen 97, die sich an das zentrale Muster von beiden Seiten her anschließen, ergeben die Elektrodenbereiche, die für die elektrischen Verbindungen der Kollektor-, Emitter- und Basiszonen bei der Galvanisierung vorgesehen sind. Die Draufsicht auf Fig.9 entspricht daher auch der in F i g. 2 im Querschnitt gezeigten Struktur.

Auf die Oberfläche der Oxidschicht 25 wird eine erste, zusammenhängende Schicht 26 aus Titan niedergeschlagen. Vor diesem Verfahrensschritt kann ferner eine dünne Platinschicht auf dem Siliciumhalbleiterkörper bo niedergeschlagen und gesintert werden, um die Bildung einer elektrisch gut leitenden Verbindung zu fördern.

Im Anschluß an die Bildung der Titanschicht 26 wird eine zweite Metallschicht 27 aus Platin auf der Titanoberfläche niedergeschlagen (s. Block II in F i g. 1). " Der nächste Schritt besteht, wie es in Block III und im übrigen auch in Fig.4 dargestellt ist, darin, eine aus einer lichtempfindlichen Lackschicht bestehende Fotomaske 28 auf der Oberfläche der Platinschicht 27 aufzubringen. Die Fotomaske 28 entspricht der Form der endgültigen Anordnung der Elektroden und der tragenden Leiter.

Wie aus der Draufsicht gemäß Fig. 10 zu erkennen ist, wird die Fotomaske 28 entsprechend F i g. 4 geformt. Der Bereich 104 entspricht daher der Emitterelektrode und dem zugehörigen tragfähigen Leiter. Der Bereich 105 stellt die Basiselektrode und deren tragenden Leiter dar. Entsprechend ist der Bereich 106 der Kollektorelektrode und dem zugehörigen Leiter zugeordnet Die Bereiche 104,105 und 106 stellen entwickelte Abschnitte der lichtempfindlichen Lackschicht der Fotomaske 28 dar, während die restliche, in Fig. 10 erkennbare Oberfläche von der frei liegenden Platinschicht 27 (F i g. 4) gebildet wird.

Der nächste Verfahrensschritt betrifft, wie aus Block IV der F i g. 1 hervorgeht und in F i g. 5 dargestellt ist, die Entfernung der unmaskierten Bereiche der Platinschicht 27. Dieser Verfahrensschritt wird mit Hilfe eines Ätzmittels aus einer Mischung von Salzsäure und Salpetersäure durchgeführt Ein besonders vorteilhaftes Ätzmittel besteht aus der Mischung von 5 Teilen Salzsäure (mit einer Konzentration von 37%) und einem Teil Salpetersäure (mit einer 70%igen Konzentration), die bei einer Temperatur von etwa 70⁰C angewandt wird. Die Entfernung der Platinschicht kann mit bloßem Auge überwacht werden, welche etwa 1V₂ Minuten nach dem Eintauchen des Halbleiterkörpers einsetzt Die Entfernung der Platinschicht kann ferner durch die Veränderung der Farbe der unmaskierten Bereiche beobachtet werden. Wegen der Stärke der angegebenen Metalle von etwa 1500 Ä ist der Vorgang gewöhnlich nach etwa 2V₂ Minuten abgeschlossen. Die so erzielten Halbleiterscheiben werden dann aus dem Ätzmittelbad herausgenommen und nach Entfernung der Fotomaske 28 gewässert und getrocknet (Fig.5). Die anschließende .Weiterbehandlung der Halbleiterscheibe kann, wie vorstehend bereits erwähnt ist nach zwei verschiedenen Wegen erfolgen.

Nach dem ersten Ausführungsbeispiel, das in Block V von F i g. 1 angegeben und in F i g. 6 dargestellt ist wird eine Goldschicht 29 in einer Stärke von etwa 2000 A auf der gesamten Oberfläche der Halbleiterscheibe, d.h. sowohl auf die Platinschicht 27 als auch auf die frei liegende Titanschicht 26, niedergeschlagen. Die Goldschicht 29 besitzt auf Platin ein anderes Haftungsvermögen als auf Titan. Sie kann daher, wie in Block VI von F i g. 1 angegeben ist, durch Absprühen mit Wasser bei etwa 14 kg/cm² leicht von der Oberfläche der Titanschicht 26 entfernt werden (Fig.7). Nötigenfalls kann die Stärke der Goldschicht durch wiederholtes Niederschlagen um jeweils 2000 A vergrößert werden. Die tragfähigen Leiter besitzen eine Stärke von etwa 12 μπι. Der Verfahrensschritt der Maskenerzeugung ist bei dem erfindungsgemäßen Verfahren jedoch weniger aufwendig bezüglich der hier gestellten Präzisionsanforderungen. Schließlich wird die frei liegende Titanschicht 26, wie es in F i g. 8 gezeigt und in Block VII von F i g. 1 angegeben ist, weggeätzt, wofür ein Ätzmittel der folgenden Zusammensetzung verwendet wird:
69 cm³ Schwefelsäure
30 cm³ Wasser und
1 cm³ Flußsäure.

Die Elektroden- und Leitermuster gemäß Fig.8 entsprechen in der Draufsicht der Darstellung nach Fig. 10, wobei die Bereiche 104, 105 und 106 nunmehr Metallschichten aus Gold, Platin und Titan darstellen.

Schließlich wird zur Entfernung des Halbleitermaterials zwischen den einzelnen Bauelementen und unterhalb der Bereiche der tragfähigen Leiter eine Maskenätzung durchgeführt. Speziell in Fig. 10 ist gezeigt, daß der fertige Transistor aus dem mit der gestrichelten Linie 110 angedeuteten Halbleiterkörper und aus den Leiterteilen der Bereiche 104,105 und 106 besteht.

Bei dem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens werden die unmaskierten Abschnitte der Titanschicht 26 nach der Entfernung der unmaskierten Abschnitte der Platinschicht 27 (Block IV in F i g. 1) mit Hilfe des Ätzmittels weggeätzt (Block VA in F i g. 1), das vorstehend bereits in Zusammenhang mit dem Verfahrensschritt VII des ersten Ausführungsbeispiels angegeben ist. Das Aussehen der Halbleiteranordnung nach diesem Verfahrensabschnitt ist im Schnitt in F i g. 11 und in Draufsicht in F i g. 10 dargestellt.

Das Halbleiterbauelement wird dann in ein Galvanisierungsbad mit einer Goldlösung als Elektrolyt eingetaucht (Block VIa in Fig. 1), wodurch eine elektrisch leitende Verbindung von der N-Ieitenden Kollektorzone 20 über die Elektroden der rechteckförmigen Bereiche 97 sowohl zu der Emitterzone 22 als auch zu der Basiszone 21 hergestellt wird. Bei dieser Galvanisierung erfolgt lediglich ein selektiver, gleichförmiger Niederschlag von Gold auf dem bereits vorhandenen Platin-Titan-Muster der gewünschten Stärke, die durch die Festigkeit der tragenden Leiter bestimmt wird. Abschließend wird wie bei dem ersten Ausführungsbeispiel das überschüssige Halbleitermaterial jenseits der gestrichelten Linie 110 (Fig. 10) weggeätzt, wodurch gleichzeitig die durch das Halbleitermaterial bedingten elektrisch leitenden Verbindungen zwischen der Emitter-, Basis- und Kollektorzone entfernt werden.

An Stelle der zuletzt erwähnten gleichförmigen Galvanisierung kann ein unterschiedlicher Goldnieder-. schlag dadurch erfolgen, daß die Platin-Titan-Muster mit schmalen Schlitzen an den Stellen versehen werden, wo eine unterschiedliche Goldschichtstärke gewünscht wird. Insbesondere sind über den Emitter- und Basis-Elektrodenbereichen relativ dünne Goldschichten erwünscht,, was durch Schlitze 136 und 137 (Fig. 13) bewirkt werden kann. Während des Galvanisierens (Block VIA in F i g. 1) schlägt sich das Gold zunächst nur an den außenliegenden Bereichen der Emitter- und Basisleiter nieder, da die inneren Bereiche elektrisch nicht verbunden sind. Dies trifft jedoch für Halbleiteran-

■3 Ordnungen mit kurzgeschlossenen PN-Übergängen nicht zu, die einen gleichmäßigen Niederschlag an sämtlichen Stellen, d.h. auch an beiden Seiten der Schlitze erhalten. Dadurch können bereits mit bloßem Auge Halbleiterbauelemente mit kurzgeschlossenen,

ίο d. h. fehlerhaften PN-Übergängen erkannt werden. Bei fehlerfreien Bauelementen werden die Schlitze im Verlauf des Galvanisierungsvorganges durch den Goldniederschlag überbrückt, so daß dann auch die Emitter- und Basiselektrodenbereiche galvanisiert werden.

Die fertige Halbleiteranordnung hat etwa das in Fig. 14 gezeigte Aussehen, wobei die schattierten Bereiche 146 und 147 Unterschiede der Goldschichtstärke zwischen den dünn plattierten Emitter- und Basiselektrodenbereichen 144 und 145 und den tragfähigen Leitern 148 und 149 andeuten sollen.

Bei Bedarf kann eine Vielzahl schmaler Schlitze vorgesehen werden, um zu verhindern, daß die erwähnte Überbrückung in einer kürzeren als der

2^r> gewünschten Zeit erfolgt oder daß Fehler bei der Überbrückung wegen der ungenauen Grenze des darunterliegenden Elektroden- und Leitermusters auftreten. Wie ohne weiteres ersichtlich ist, entspricht der Unterschied in der Goldschichtstärke im wesentlichen

jo der Schlitzbreite.

Aus dem Vorstehenden ist erkennbar, daß nach der Fotomaskierung (Block III der Fig. 1) zur Festlegung des Elektroden- und Leitermusters keine weiteren Maskierungsschritte mehr notwendig sind, wodurch das gesamte Herstellungsverfahren wesentlich vereinfacht wird. Darüber hinaus bietet die unter Verwendung der Fotomaske durchgeführte Ätzung der Platinschicht eine hohe Auflösungsgenauigkeit, die bei den nachfolgenden Verfahrensschritten erhalten bleibt. Die nach dem

M) erfindungsgemäßen Verfahren hergestellten Halbleitervorrichtungen weisen deshalb gleichmäßige und scharf begrenzte Elektroden und tragende Leitungen auf.

Hierzu 4 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern, bei dem auf den mit einer Siliciumoxidschicht, die Kontaktöffnungen aufweist, bedeckten Halbleiterkörper nacheinander Schichten aus Titan, Platin und Gold aufgebracht werden, dadurch gekennzeichnet, daß zunächst nach dem Aufbringen der Titanschicht (26) und der Platinschicht (27) eine Ätzmaske (28) hergestellt wird, die dem gewünschten Leitungsmuster entspricht, daß weiterhin die nicht maskierten Teile der Platinschicht (27) durch chemisches Ätzen entfernt werden, daß anschließend die Ätzmaske (28) abgelöst wird, daß nach Entfernen der Ätzmaske (28) die nicht von der zurückgebliebenen Platinschicht (27) bedeckten Teile der Titanschicht (26) durch Ätzen entfernt werden und daß danach die zurückgebliebene Platinschicht (27) mit der Goldschicht (29) elektrochemisch plattiert wird (F i g. 2 bis 5,11 und 12).

2. Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern, bei dem auf den mit einer Siliciumoxidschicht, die Kontaktöffnungen aufweist, bedeckten Halbleiterkörper nacheinander Schichten aus Titan, Platin und Gold aufgebracht werden, dadurch gekennzeichnet, daß zunächst nach dem Aufbringen der Titanschicht (26) und der Platinschicht (27) eine Ätzmaske (28) hergestellt wird, die dem gewünschten Leitungsmuster entspricht, daß weiterhin die nicht maskierten Teile der Platinschicht (27) durch chemisches Ätzen entfernt werden, daß anschließend die Ätzmaske

(28) abgelöst wird, daß nach Entfernen der Ätzmaske (28) auf die gesamte Oberfläche die Goldschicht (29) niedergeschlagen wird, daß dann die sich auf der Titanschicht (26) befindlichen Teile der Goldschicht (29) durch Absprühen unter Druck entfernt werden und daß schließlich die nicht von der zurückgebliebenen Goldschicht (29) maskierten Teile der Titanschicht (26) durch Ätzen entfernt werden (F ig. 2 bis 8).

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum chemischen Ätzen der nicht maskierten Teile der Platinschicht (27) ein salzsäure- und salpetersäurehältiges Ätzmittel verwendet wird. . - ■

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Absprühen der nicht auf der Titanschicht (26) haftenden Teile der Goldschicht

(29) mit Wasser unter einem Druck von etwa 14 bar durchgeführt wird.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem tragfähigen Leitermuster aus Platin und Titan vor dem Aufplattieren der Goldschicht (29) Schlitze oder Spalte vorgesehen werden, um an diesen Stellen bei der späteren Goldplattierung eine gegenüber den übrigen Stellen des Leitermusters unterschiedliche Stärke der Goldschicht (29) zu erzielen.