DE1514806B1 - Method for producing a blocking or non-blocking electrode on a semiconductor body and an interconnect contacting this electrode - Google Patents
Method for producing a blocking or non-blocking electrode on a semiconductor body and an interconnect contacting this electrodeInfo
- Publication number
- DE1514806B1 DE1514806B1 DE19651514806 DE1514806A DE1514806B1 DE 1514806 B1 DE1514806 B1 DE 1514806B1 DE 19651514806 DE19651514806 DE 19651514806 DE 1514806 A DE1514806 A DE 1514806A DE 1514806 B1 DE1514806 B1 DE 1514806B1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- blocking
- electrode
- semiconductor body
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 230000000903 blocking effect Effects 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000463 material Substances 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- KELHQGOVULCJSG-UHFFFAOYSA-N n,n-dimethyl-1-(5-methylfuran-2-yl)ethane-1,2-diamine Chemical compound CN(C)C(CN)C1=CC=C(C)O1 KELHQGOVULCJSG-UHFFFAOYSA-N 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 230000035515 penetration Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005275 alloying Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
In der Planartechnik werden die Halbleiterelektroden bekanntlich teilweise durch Leitbahnen kontaktiert. Diese Leitbahnen verlaufen zumindest teilweise auf der auf der Oberfläche des Halbleiterkörpers befindlichen Oxydschicht, die in den meisten Fällen eine Si02-Schicht ist. Die Halbleiterelektroden und die Leitbahnen werden bekanntlich getrennt voneinander hergestellt, da das bekannte Elektrodenmaterial keine ausreichende Haftfestigkeit auf der SiO.-Schicht besitzt.As is known, semiconductor electrodes are partially used in planar technology contacted by interconnects. These interconnects run at least partially the oxide layer located on the surface of the semiconductor body, which is in the in most cases it is a Si02 layer. The semiconductor electrodes and the interconnects are known to be produced separately from one another, as the known electrode material does not have sufficient adhesive strength on the SiO. layer.
Zur Herstellung der Halbleiterelektroden wird mittels Masken eine legierfähige Metallschicht auf die Oberfläche des Halbleiterkörpers aufgedampft und in den Halbleiterkörper einlegiert. Für die nichtsperrende Kontaktierung eines n-leitenden Halbleiterkörpers aus Germanium eignet sich beispielsweise Gold/ Antimon, welches bei der Legierung eine nichtsperrende n+-Elektrode liefert. Zur Herstellung der die aufgedampfte und einlegierte Elektrode kontaktierenden Leitbahn wird mittels einer weiteren Maske ein Metall, das, wie z. B. Aluminium, sowohl eine gute elektrische Leitfähigkeit besitzt als auch auf der Si02-Schicht gut haftet, aufgedampft.To manufacture the semiconductor electrodes, a alloyable metal layer vapor-deposited on the surface of the semiconductor body and alloyed into the semiconductor body. For the non-blocking contact of a n-conducting semiconductor body made of germanium is suitable, for example, gold / antimony, which provides a non-blocking n + electrode in the alloy. For the production the interconnect contacting the vapor-deposited and alloyed electrode is made by means of another mask a metal that, such as. B. aluminum, both good electrical Has conductivity and also adheres well to the SiO2 layer, vapor-deposited.
Dieses bekannte Verfahren hat den Nachteil, daß zwei verschiedene Masken, die jeweils in eine bestimmte Position justiert werden müssen, erforderlich sind. Ein weiterer Nachteil besteht darin, daß ein Teil der Elektrodenmaterialien und insbesondere Gold/ Antimon, sich beim Legieren wegen der großen Oberflächenspannung zu einem Tropfen zusammenziehen, wenn sie in Gestalt eines dünnen Aufdampffilmes auf die Halbleiteroberfläche aufgebracht werden. Dadurch liegt nach dem Abkühlen kein zusammenhängender gut leitender Film vor.This known method has the disadvantage that two different Masks, each of which must be adjusted to a specific position, are required are. Another disadvantage is that some of the electrode materials and especially gold / antimony, when alloying because of the large surface tension contract to a drop when they are in the form of a thin vapor deposition film be applied to the semiconductor surface. This lies after cooling down no coherent, well-conducting film was presented.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren aufzuzeigen, bei dem diese Nachteile nicht auftreten und bei dem die Halbleiterelektroden sowie die dazugehörigen Leitbahnen mit nur einer Maske hergestellt werden können. Zur Lösung der gestellten Aufgabe wird erfindungsgemäß vorgeschlagen, daß auf die für die Elektrode und die Leitbahn vorgesehene Fläche eine erste, 100 bis 300 A dicke Schicht aus Chrom, Nickel oder Titanmonoxyd aufgebracht wird und daß auf diese Schicht eine weitere, mit dem Halbleiterkörper einen sperrenden oder nichtsperrenden Kontakt bildende Schicht aufgebracht und durch die erste Schicht durchlegiert oder durchdiffundiert wird.The invention is based on the object of showing a method in which these disadvantages do not occur and in which the semiconductor electrodes and the associated interconnects can be produced with only one mask. To solve the problem, it is proposed according to the invention that a first 100 to 300 Å thick layer of chromium, nickel or titanium monoxide be applied to the area provided for the electrode and the interconnect and that a further layer with the semiconductor body is blocking this layer or non-blocking contact-forming layer is applied and alloyed through or diffused through the first layer.
Das erfindungsgemäße Verfahren hat nicht nur den Vorteil, daß beim Aufdampfen der Schichten nur eine Maske für die Elektrode und die dazugehörige Leitbahn erforderlich ist, sondern ein weiterer Vorteil besteht darin, daß die bei der bisherigen Technik unvermeidliche Tropfenbildung des flüssigen Elektrodenhalbleitermaterials nicht mehr auftritt.The inventive method not only has the advantage that when Vapor deposition of the layers only a mask for the electrode and the associated interconnect is required, but another advantage is that the previous Technology unavoidable drop formation of the liquid electrode semiconductor material no longer occurs.
Bei der Herstellung einer Siliziumdiode ist es bekannt, in eine öffnung eines mit einer Siliziumdioxydschicht überzogenen Siliziumkörpers Aluminium aufzudampfen und die Aluminiumschicht mit einem Silberfilm, zu überziehen. Die mit dem Silberfilm überzogene Aluminiumschicht wird anschließend auf eine Temperatur von 1000' C erwärmt, wobei das Aluminium mit dem Siliziumkörper legiert. Das in der Legierungssehmelze befindliche Silber diffundiert dabei aus der Schmelze in den Siliziumkörper und verwandelt diesen in einem bestimmten Bereich vom p-Typ in den n-Leitungstyp um, so daß der für die Siliziumdiode erforderliche pn-übergang erhalten wird. Im Gegensatz zu dem bekannten Verfahren wird jedoch bei der Erfindung auf den Halbleiterkörper als erste Schicht ein Material aufgebracht, welches mit dem Halbleiterkörper nicht legiert, sondern lediglich von der zweiten Schicht durchlegiert wird.In the manufacture of a silicon diode, it is known to vaporize aluminum in an opening of a silicon body coated with a silicon dioxide layer and to coat the aluminum layer with a silver film. The aluminum layer coated with the silver film is then heated to a temperature of 1000 ° C. , the aluminum alloying with the silicon body. The silver in the alloy melt diffuses from the melt into the silicon body and converts it in a certain area from the p-type to the n-conductivity type, so that the pn-junction required for the silicon diode is obtained. In contrast to the known method, however, in the invention, a material is applied to the semiconductor body as the first layer, which material is not alloyed with the semiconductor body, but is only alloyed through by the second layer.
Für den Fall, daß die zweite Schicht, die auf die erste Schicht aufgebracht wird, bereits eine gute elektrische Leitfähigkeit besitzt, ist keine weitere Schicht auf den beiden Schichten mehr erforderlich, da die zweite Schicht wegen ihrer guten elektrischen Leitfähigkeit bereits die Rolle der elektrischen Leitbahn übernehmen kann. Genügt die elektrische Leitfähigkeit der zweiten Schicht nicht, so wird neben den ersten beiden Schichten noch eine weitere Schicht mit guter elektrischer Leitfähigkeit benötigt, die von den beiden ersten Schichten vorzugsweise durch eine Schicht getrennt wird, die ein Eindringen des Materials der elektrisch gut leitenden obersten Schicht in den Halbleiterkörper verhindert. Diese Zwischenschicht zwischen den beiden untersten Schichten und der oberen vierten Schicht, die vorzugsweise aus einem Metall wie z. B. Chrom oder Nickel besteht, soll weder mit dem Halbleitermaterial noch mit dem Material der anderen Schichten reaaieren. Für die elektrisch gut leitende Schicht eignen sich Metalle wie z. B. Gold, Silber oder Gemische aus Gold und Silber. Eine auf Si01, und gleichzeitig auf Halbleitern gut haftende Schicht besteht aus Chrom oder Nickel oder aus Titanmonoxyd.In the event that the second layer applied to the first layer already has good electrical conductivity, is not an additional layer more needed on the two layers as the second layer because of its good electrical conductivity already take on the role of the electrical conduction path can. If the electrical conductivity of the second layer is not sufficient, next will be Another layer with good electrical conductivity is added to the first two layers needed, which is preferably separated from the first two layers by a layer that a penetration of the material of the electrically highly conductive top layer prevented in the semiconductor body. This intermediate layer between the bottom two Layers and the upper fourth layer, which are preferably made of a metal such as z. B. chrome or nickel, should neither with the semiconductor material nor with react to the material of the other layers. For the electrically conductive layer metals such as B. gold, silver or mixtures of gold and silver. One on Si01, and at the same time well adhering layer on semiconductors consists of chromium or nickel or titanium monoxide.
Die erste Schicht muß mit 100 bis 300 A bemessen sein, damit das Durchlegieren bzw. Durchdiffundieren des Materials der zweiten Schicht durch die erste Schicht ermöglicht wird. Das Material der zweiten Schicht wird nach dem Durchlegieren der ersten Schicht mit dem Halbleiterkörper vorzugsweise legiert. Wird das Material der zweiten Schicht durch die erste Schicht durchdiffundiert, so wird dieser Diffusionsprozeß vorzugsweise so geführt, daß die diffundierenden Stoffe auch in den Halbleiterkörpern diffundieren.The first layer must be dimensioned with 100 to 300 A , so that the alloying or diffusion of the material of the second layer through the first layer is made possible. After the first layer has been alloyed through with the semiconductor body, the material of the second layer is preferably alloyed. If the material of the second layer diffuses through the first layer, this diffusion process is preferably carried out in such a way that the diffusing substances also diffuse in the semiconductor bodies.
Da die zweite Schicht das Elektrodenmaterial liefert, muß diese Schicht bei der Herstellung nichtsperrender Elektroden das dazu erforderliche Störstellenmaterial enthalten oder aus diesem selbst bestehen. Bei der nichtsperrenden Kontaktierung von Halbleiterkörpern oder deren Zonen enthält das Elektrodenmaterial und somit auch die zweite Schicht vorzugsweise ebenfalls Störstellen, und zwar solche, die den Leitungstyp des nichtsperrend zu kontaktierenden Halbleiterkörpers bzw. der nichtsperrend zu kontaktierenden Halbleiterzonen erzeugen.Since the second layer provides the electrode material, this layer must the necessary impurity material in the manufacture of non-blocking electrodes contain or consist of this itself. With non-blocking contact of semiconductor bodies or their zones contains the electrode material and thus also the second layer preferably likewise impurities, namely those which the conductivity type of the non-blocking semiconductor body or the Generate non-blocking semiconductor zones to be contacted.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.The invention is explained in more detail below using an exemplary embodiment explained.
Die Figur zeigt die nichtsperrende Kontaktierung der Basiszone eines sogenannten Germanium-Planar-Transistors. Dieser besteht nach der Figur aus einem Germaniumkörper 1, in den die Basiszone 2 vom n-Leitungstyp eingebracht ist. Zur Maskierung bei der Basisdiffusion befindet sich auf der Oberfläche des Germaniumkörpers eine SiO.-Schicht 3, welche auf der Halbleiteroberfläche zum Schutz des an die Oberfläche tretenden Teiles des Emitter-Basis-pn-überganges 4 verbleibt.The figure shows the non-blocking contacting of the base zone of a so-called germanium planar transistor. According to the figure, this consists of a germanium body 1 into which the base zone 2 of the n-conductivity type is introduced. For masking during the base diffusion, there is an SiO. Layer 3 on the surface of the germanium body, which remains on the semiconductor surface to protect the part of the emitter-base pn junction 4 that comes to the surface.
Zur Kontaktierun- der Basiszone 2 wird zunächst eine dünne, auf der SiO.,-Schicht 3 gut haftende Metall- oder Halbleiterschi#ht 5 aufgebracht, die aus Chrom, Nickel oder Titanmonoxyd besteht. Diese Schicht ist so dünn bemessen, daß die nachfolgende Metallschicht 6 aus dem eigentlichen Elektrodenmaterial durch die untere Schicht durchdiffundieren bzw. -legieren kann. Eine mit dem Halbleiterinaterial gut legierende und zur nichtsperrenden Kontaktierung einer n-leitenden Halbleiterzone geeignete Metallschicht (6) ergibt beispielsweise eine Gold-Antimon-Schicht.To make contact with the base zone 2, a thin metal or semiconductor layer 5 , which adheres well to the SiO 2 layer 3 and consists of chromium, nickel or titanium monoxide, is first applied. This layer is made so thin that the subsequent metal layer 6 made of the actual electrode material can diffuse or alloy through the lower layer. A metal layer (6) which alloyes well with the semiconductor material and is suitable for non-blocking contacting of an n-conducting semiconductor zone results, for example, in a gold-antimony layer.
Da die Gold-Antimon-Schicht 6 keine gute elektrische Leitfähigkeit aufweist, ist noch eine weitere elektrisch gut leitende Metallschicht 8 erforderlich, die von den beiden Schichten 5 und 6, z. B. durch eine aus Chrom oder Nickel bestehende Metallschicht 7, getrennt ist. Das Material der Metallschicht 7 ist so gewählt, daß es weder mit dem Halbleitermaterial noch mit den Metallschichten 5 und 6 reagiert. Die elektrisch gut leitende Metallschicht 8 besteht beispielsweise aus Gold, Silber oder Gemischen aus Gold und Silber.Since the gold-antimony layer 6 does not have good electrical conductivity, another metal layer 8 with good electrical conductivity is required, which is separated from the two layers 5 and 6, e.g. B. is separated by a metal layer 7 made of chromium or nickel. The material of the metal layer 7 is chosen so that it neither reacts with the semiconductor material nor with the metal layers 5 and 6. The electrically highly conductive metal layer 8 consists, for example, of gold, silver or mixtures of gold and silver.
Die die eigentliche Leitbahn bildende Schicht 8 wird bei einer Temperatur, die höher ist als die eutektische Temperatur des Halbleitermaterials, mit dem Material der Schicht 6 legiert. Bei einem Germaniumkörper und bei Verwendung einer Goldschicht 6 erfolgt die Legierung beispielsweise bei einer Temperatur, die über 356' C liegt. Hierbei legiert an den Stellen, wo die Leitbahn auf Halbleitermaterial aufliegt, das Gold der Schicht 6 durch die dünne Schicht 5 hindurch und bildet den gewünschten sperrfreien Kontakt, während an den Stellen, wo die Leitbahn auf SiO., verläuft, keine Reaktion stattfindet. Die Schichten 7 und 8 bilden auch über dem Halbleitermaterial keine flüssige Phase und haben deshalb auch nach dem Legierungsprozeß die erwünschte hohe elektrische Leitfähigkeit und gute Kontaktierbarkeit der reinen Metalle. The layer 8 which forms the actual interconnect is alloyed with the material of the layer 6 at a temperature which is higher than the eutectic temperature of the semiconductor material. In the case of a germanium body and when using a gold layer 6 , the alloying takes place, for example, at a temperature which is above 356.degree . Here, the gold of the layer 6 alloyed through the thin layer 5 at the points where the interconnect rests on the semiconductor material and forms the desired non-blocking contact, while no reaction takes place at the points where the interconnect runs on SiO. The layers 7 and 8 also do not form a liquid phase above the semiconductor material and therefore have the desired high electrical conductivity and good contactability of the pure metals even after the alloying process.
Claims (2)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DET0028366 | 1965-04-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1514806B1 true DE1514806B1 (en) | 1970-04-23 |
Family
ID=7554115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19651514806 Withdrawn DE1514806B1 (en) | 1965-04-10 | 1965-04-10 | Method for producing a blocking or non-blocking electrode on a semiconductor body and an interconnect contacting this electrode |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1514806B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2890395A (en) * | 1957-10-31 | 1959-06-09 | Jay W Lathrop | Semiconductor construction |
| US2981877A (en) * | 1959-07-30 | 1961-04-25 | Fairchild Semiconductor | Semiconductor device-and-lead structure |
| DE1127488B (en) * | 1958-02-03 | 1962-04-12 | Western Electric Co | Semiconductor device made of silicon or germanium and process for their manufacture |
-
1965
- 1965-04-10 DE DE19651514806 patent/DE1514806B1/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2890395A (en) * | 1957-10-31 | 1959-06-09 | Jay W Lathrop | Semiconductor construction |
| DE1127488B (en) * | 1958-02-03 | 1962-04-12 | Western Electric Co | Semiconductor device made of silicon or germanium and process for their manufacture |
| US2981877A (en) * | 1959-07-30 | 1961-04-25 | Fairchild Semiconductor | Semiconductor device-and-lead structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1282196B (en) | Semiconductor component with a protection device for its pn transitions | |
| DE2215357A1 (en) | Method for producing an intermetallic contact on a semiconductor component | |
| DE1614148B2 (en) | PROCESS FOR PRODUCING AN ELECTRODE FOR SEMICONDUCTOR COMPONENTS | |
| DE2654416A1 (en) | PROCESS FOR MANUFACTURING SCHOTTKY DIODES WITH IMPROVED BARRIER HEIGHT | |
| DE1764023C3 (en) | Semiconductor device and method of manufacturing | |
| DE1764171A1 (en) | Semiconductor device and method for manufacturing the same | |
| DE1514806C (en) | Method for producing a blocking or non-blocking electrode on a semiconductor body and an interconnect contacting this electrode | |
| DE1514806B1 (en) | Method for producing a blocking or non-blocking electrode on a semiconductor body and an interconnect contacting this electrode | |
| DE1806980A1 (en) | Semiconductor component | |
| DE2608813A1 (en) | LOW-LOCKING ZENER DIODE | |
| DE1942239C2 (en) | Method of manufacturing a lateral transistor | |
| DE1292761B (en) | Planar semiconductor device and method for its manufacture | |
| DE1296264B (en) | Alloying process for the production of semiconductor elements | |
| DE2917082C2 (en) | ||
| DE1800193A1 (en) | Method of making contacts | |
| DE2855972A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE1614818C3 (en) | Method for manufacturing a planar transistor | |
| DE2021923B2 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR WITH AN INSULATED GATE ELECTRODE | |
| DE1170081B (en) | Method for manufacturing semiconductor components | |
| DE2028632A1 (en) | Semiconductor component | |
| DE1283975B (en) | Method for non-blocking contacting of p-conductive gallium arsenide | |
| DE1090326B (en) | Process for the production of a transistor with three zones from different semiconductor materials of alternating conductivity type | |
| DE3124239A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH SCHOTTKY DIODE AND METHOD FOR THEIR PRODUCTION | |
| DE2634263C2 (en) | ||
| DE1957774C (en) | Method for manufacturing a rectifying semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E77 | Valid patent as to the heymanns-index 1977 | ||
| E771 | Valid patent as to the heymanns-index 1977, willingness to grant licences | ||
| 8339 | Ceased/non-payment of the annual fee |