DE1449784A1

DE1449784A1 - Schieberegister

Info

Publication number: DE1449784A1
Application number: DE19641449784
Authority: DE
Inventors: Smith Merlin Gale; Verma Yash Pal
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1963-08-29
Filing date: 1964-08-28
Publication date: 1968-11-28
Also published as: GB1010587A; US3239764A

Description

Die Erfindung betrifft ein Schieberegister, bei dem jede ein einziges Bit speichernde Bit-Stelle aus mehreren hintereinandergeschalteten logischen Blocks besteht, die zyklisch aufeinanderfolgend erregt werden.

Bei Schieberegistern sind schnelle Verschiebungen erzielbar durch die zyklisch aufeinanderfolgende Erregung von in Reihe geschalteten logischen Blocks. Durch die Kraftversorgung der Blocks wird der Fluß der Angabenimpulse durch die hintereinandergeschalteten logischen Blocks geregelt. Die Speicherung von Angaben-Bits wird hierbei durch die Bildung einer geschlossenen Schleife der hintereinandergeschalteten Blocks erzielt, so daß die Angaben-Bits die Schleife durchlaufen. Die Erfindung ist auf eine neue Art der Verbindung einer Vielzahl geschlossener Schleifen zur Bildung eines Schieberegisters gerichtet und ist dadurch gekennzeichnet,

daß jede Bit-Stelle aus einer Anzahl von Paaren von logischen Blocks besteht, die gleich ist der Phasenanzahl mit der die Bit-Stellen erregt werden, daß jede Bit-Stelle eine Anzahl von Ausgängen besitzt, die um eins kleiner ist als die Anzahl der Phasen und außer dem Phaseneingang eine Anzahl von Eingängen aufweist, die gleich ist der Phasenanzahl, von denen einer ein direkter Eingang und die restlichen indirekte Eingänge für Bits darstellen, wobei von den letzteren ein jeder entgegengesetzt zur Bit-Verschieberichtung mit einer um eine unterschiedliche Anzahl von Bit-Stellen entfernten Bit-Stelle verbunden ist, wobei diese Abstands zahlen sich verhalten wie die Glieder einer Potenzreihe mit aufsteigenden Exponenten der Basis Zwei und daß jede der Bit-Stellen mit einer allen Bit-Stellen gemeinsamen Anzahl von Steuervorrichtungen verbunden ist für ein wahlweises Verschieben der Bits in eine der unmittelbar angeschlossenen Bit-Stellen, Das erfindungsgemäße Schieberegister weist den Vorteil oner sehr hohen Verschiebegeschwindigkeit und der Anpassungsfähigkeit bei der Auswahl der Anzahl der zu verschiebenden Bit-Stellen auf. Außerdem ist eireParalleleingabe von Bits möglich, d. h. allen Bitstellen können gleichzeitig Bits eingegeben werden.

Einzelheiten der Erfindung sind nachstehend anhand eines in den Figuren veranschaulichten, bevorzugten Ausführungsbeispieles beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines Schieberegisters,

Fig. 2 ein Blockschaltbild mit Einzelheiten einer der in der Fig. 1

gezeigten Bit-Speieherstellen und

Fig. 3 ein Diagramm der Wellenformen der Erregungssignale.

Eine Vielzahl von Bit-Stellen 11 - 18 sind mit R, R+l .. . bzw. R+7 bezeichnet. Jede der Bit-Stellen speichert ein einziges Angaben-Bit, welches nach rechts verschoben werden kann. Die Angaben-Bits werden in die Bit-Stellen 11-18 über die Eingangsklemmen 21 - 28 eingeführt.

Als ein Beispiel der Arbeit des Schieberegisters in der Fig, 1 wird der Weg eines aus der Stellung 11 (R) zu den verschiedenen anderen Stellen geschobenen Angaben-Bit beschrieben. Unter der Annahme, daß ein Angaben-Bit an die Eingangsklemme 21 angelegt und in der Stelle 11 (R) gespeichert wird, gibt es drei verschiedene Ausgangswege, denen das Angaben-Bit folgen kann. Erstens kann das Angaben-Bit über die Leitungen 32 und 34 in die Stelle 15 (R+4) verschoben werden, die um vier Bit-Stellen von der Bit-Stelle 11 (R) entfernt ist. Daher wird dieses Angaben-Bit gleichzeitig in der Stelle il (R) gelöscht. Zweitens kann das Angaben-Bit aus der Stelle 11 (R) über die Leitungen 36, 38 in die Stelle 13 (R+2) geschoben werden. Drittens kann das Angaben-Bit aus der Stelle 11 (R) über die Leitungen 40, 42 in die Stelle 12 (R+l) geschoben werden. Das Bit in der Stelle 11 (R) kann daher um eine, zwei oder vier Stellen weitergeschoben werden. Jede dieser Zahlen ist durch

0 12
ein Glied der Reihe 2,2,2 gegeben. Wie später erläutert wird, können weitere Verschiebungen zu Stellen gemacht werden, die um eine einem höheren Glied in der Zahlenreihe entsprechende Anzahl von Bit-Stellen verschoben sind.

Um ein Angaben-Bit aus der Stelle 11 (R) um drei Stellen weiter zur Stelle 14 (R+3) zu verschieben, muß es zuerst über die Leitungen 36 und 38 in die Stelle 13 (R+2) geschoben werden. Dann kann dieses Angaben-Bit aus der Stelle 13 (R+2) über die Leitungen 44 und 46 in die Stelle 14 (R+3) geschoben werden, wodurch die Verschiebung aus der Stelle 11 (R) in die Stelle 14 (R+3) vervollständigt ist.

Das Angaben-Bit in der Stelle 11 (R) kann auch in die Stellen 17 (R+6) und 18 (R+7) verschoben werden, indem es zuerst über die Leitungen 32 und 34 in die Stelle 15 (R+4) geschoben ■•vird. Dann wird das Angaben-Bit aus der Stelle 15 (R+4) über die Leitungen 48 und 50 in die Stelle 17 (R+6) geschoben. Um eine Verschiebung aus Stelle 11 (R) in die Stelle 18 (R+7) zu vollenden, kann das Angaben-Bit aus der Stelle 17 (R+6) über die Leitungen 52 und 54 in die Stelle 18 (R+7) geschoben werden.

8 0 9 8 Ul,■ 0 9 2 U

Gestrichelte Linien und Pfeile innerhalb der die Stellen 11-18 darstellenden Rechtecke zeigen den hauptsächlichsten Kupplungsweg zwischen dem Eingang zu den Stationen und dem Ausgang aus diesen Stationen. Wie später aus der ausführlichen Beschreibung der Schaltung ersichtlich wird, kann, wie in der Fig. 2 gezeigt, ein Angaben-Bit durch ^eden der Ausgänge weitergeschoben werden ungeachtet des Einganges, bei welchem das Angaben-Bit ankommt. Als Beispiel eines Falles, bei welchem eine solche Flexibilität notwendig ist, wird die Verschiebung eines Angaben-Bit aus der Stelle 11 (R) zur Stelle 16 (R+5) beschrieben. Das Angaben-Bit in der Stelle 11 (R) wird über die Leitungen 32 und 34 zur Stelle 15 (R+4) geschoben. Statt der weiteren Verschiebung des Angaben-Bit aus dieser Stelle über -die Leitungen 48 und 50, welche durcl^eine gestrichelte Linie mit den Leitungen 32 und 34 verbunden sind, wird das Angaben-Bit in einer späteren Zeit über die Leitungen 56 und 58 in die Stelle 16 (R+5) geschoben, um eine Verschiebung um fünf Stellen von der Ausgang^stelle 11 (R) zu vollenden.

Ih der vorstehenden Beschreibung wurde gezeigt, -daß ein Bit aus der Stelle 11 (R) zn jeder der übrigen Stellen 12-18 (R+l .., R+7) geschoben werden kann. In ähnlicher Weise können Angaben-Bit aus der Stelle 12 (R+l) zu jeder der Stellen 13 - 18 (R+2 ... R+7) geschoben werden, da die Verbindungen zwischen den bezogenen Stellen gleich sind. Verschiebungen von Angaben aus den Blocks 13-18 (R+2 ... R+7) werden in der gleichen Weise ausgeführt.

Eine Beschreibung der übrigen Schaltung von Blocks in der Fig. 1 erfolgt später nach der Erläuterung der Einzelheiten der Stationen 11-18. *

Jede der Bit-Stellen 11-18 des Schieberegisters (Fig. 1) muß befähigt sein, ein Angaben-Bit an einem seiner vier Eingänge anzunehmen und entweder dieses Angaben-Bit zu speichern oder an einen der drei Ausgänge weiterzugeben. Die Einzelheiten zur Bewerkstelligung dieser Funktion sind in der Fig. 2 gezeigt.

OBSQINAL INSPECTED 80 98 10/0 9 24

Die Fig. 2 zeigt die Einzelheiten der Bit-Stellen 11 (R), die gleiche Einrichtung trifft jedoch auch für die anderen Bit-Stellen 12 - 18 (R+l ... R+7) zu. Die Eingänge und die Ausgänge der Schaltung in der Fig. 2 sind mit den gleichen Zahlen bezeichnet, die auch in der Bit-Stelle 11 (R) in der Fig. 1 verwendet sind. In der in der Fig. 2 gezeigten Bit-Speicherstelle werden acht logische Blocks 61 - 64 und 71 - 74 verwendet. Ein logischer Block mit zwei oder drei Eingängen führt die Funktion der Vorsorge eines positiven Ausgangssignales aus, wenn nur positive Signale an alle seine Eingänge angelegt werden. Ein Ausgangssignal tritt nur auf, wenn der logische Block erregt ist. In der Schaltung gemäß Fig. 2 werden die logischen Blocks durch Signale in den Leitungen 81 - 88 gesteuert. Diese Steuersignale in den Leitungen 81 - 88 werden von einer Vierphasen-Erregungsquelle 89 über ein Kabel 90 geliefert. Die Erregungsquelle 89 erzeugt die in der Fig. 3 gezeigten Signale in zyklischer Aufeinanderfolge. Die Wellenform 91 zeigt den Verlauf und die relative Phase des in den Leitungen 81 und 82 erscheinenden zyklischen Signales. Während des positiven Teiles des Signales 91 werden die logischen Blocks 61 und 71 gesteuert.

Die Wellenform 92 (in Fig. 3) zeigt den Verlauf und die Phase des Signales in den Leitungen 83 und 84. Es ist zu bemerken, daß der positive Teil der Wellenform 92 den positiven Teil der Wellenform 91 überlappt. Daher sind die logischen Blocks 61 - 64 während eines Intervalles gesteuert, in welchem auch die Blocks 62 und 72 bereits gesteuert werden. Deshalb können von den Blocks 61 und 71 vorgesehene Signale während dieses Intervalles durch die Blocks und 72 geleitet werden, wie später beschrieben wird.

Die Wellenform 93 zeigt das in den Leitungen 85 und 86 erscheinende Signal, während die Wellenform 94 das in den Leitungen 87 und 88 auftretende Signal darstellt. Die positiven Teile der Wellenform 93 überlappen die der Wellenform 92, aber nicht mehr die positiven Teile der Wellenform 91. Daher werden die Blocks 63 und 73 während eines Intervalles gesteuert, während welchem

809810/0924

auch die logischen Blocks 62 wad 72 gesteuert sind, aber nicht während irgendeines Teiles der Zeit, in welcher die Blocks 61 und 71 gesteuert werden. -Deshalb können Signale von den Blocks 61 und 71 nicht direkt zu den Blocks 63 und 73 fließen, ohne zuerst in den Blocks 62 und 72 zu verbleiben.

Aus dem Diagramm der Fig. 3 ist ersichtlich, daß die positiven Teile der Wellenform 94 die positiven Teile der Wellenform 91 überlappen, so daß die Blocks 64 und 74 während eines Intervalles gesteuert werden, wenn auch die Blocks 61 und 71 gesteuert sind.

Die Einzelheiten der logischen Blocks 61 - 64 und 71 - 74 und Erregungsquelle 89 sind an sich bekannt und daher nicht dargestellt. In manchen Systemen werden zwei phasenverschobene Leitungen zu jedem logischen Block geführt, um diesen Block zu steuern.

Die logischen Blocks 61 - 64 sind durch Leitungen 101 - 104 der Reihe nach in einer Schleife verbunden. Sobald einmal ein Signal in diese Schleife eingegeben ist und mindestens ein anderer Eingang zu jedem der logischen Blocks 61-64 in noch zu beschreibender Weise gespeist wird, läuft das Signal unter der Steuerung der Erregungssignale in den Leitungen 82, 84, 86 und 88 durch die Schleife. Das Ausgangssignal z.B. vom Block 61 läuft über die Leitung 101 zum Block 62 während des Intervalles, in welchem die Phase 1 und die Phase 2 positiv sind. Das Ausgangssignal vom Block 62 läuft über die Leitung 102 während des Intervalles, in welchem die Phase 2 und die Phase 3 positiv sind. Weil die Phase 1 und die Phase 3 nicht gleichzeitig positiv sein können, kann ein Ausgangssignal vom Block 61 nicht unmittelbar durch den Block 62 zum Block 63 laufen, sondern muß im Block 62 verbleiben, bis der positive Teil "der Phase 3 auftritt. Das Signal im Block 63 läuft zum Block 64 während des Intervalles, in welchem die Phasen 3 und positiv sind, und schließlich wird das Ausgangs signal des Blockes 64 über

809810/0924

die Leitung 104 zum Eingang des Blockes 61 in dem Intervall zurüclgeführt, in welchem die Phasen 4 und 1 positiv sind. Das Signal setzt daher seinen Umlauf durch die die Blocks 61 - 64 einschließende Schleife fort zur Speicherung eines Angaben-Bits.

Die logischen Blocks 71 - 74 bilden die Einrichtung für die Einführung der Angaben-Bits in die die Blocks 61-64 einschließende Schleife. Das Ausgangssignal ζ. B. vom Block 71 wird über die Leitung 111 an den Block 62 angelegt. Die Ausgangseignale der Blocks 72 - 74 werden über die Leitungen %

112 - 114 zu den entsprechenden Blocks 63, 64 bzw. 61 übertragen.

Die Arbeit der in der Fig. 2 dargestellten Bit-Stelle 11 (R) wird durch Signale in den Leitungen 121 - 128 gesteuert. Die Leitungen 121 - 128 fibertragen vier Paare komplementärer Signale, bei welchen ein Signal des Paares die wahre Form und das· andere Signal des Paares die komplementäre Form ist. Sooft zum Beispiel das Signal in der Leitung 121 positiv ist, ist das Signal in der Leitung 122 negativ. Der Eingabe-Vorgang wird dadurch bewerkstelligt, daß das Signal in der Leitung 121 positiv und das Signal in der Leitung 122 negativ gemacht wird. Unter diesen Verhältnissen bewirkt ein positives Eingangssignal an der Klemme 21, daß der logische ( Block 71 zwei positive Eingangssignale empfängt. Daher erzeugt der Block ein positives Ausgangssignal in der Leitung 111, wenn die Phase 1 positiv wird. In der gleichen Zeit ist das Signal in der Leitung 122 negativ, so daß auch bei der Rückführung eines positiven Signales über die Leitung 104 oder über die Leitung 114 kein positives Ausgangssignal vom Block 61 erzeugt werden kann. Wie aus der noch folgenden ausführlichen Beschreibung der Schaltung in der Fig. 1 ersichtlich wird, können die Signale in den Leitungen 104 und 114 nicht gleichzeitig positiv sein, so daß, wenn immer das Signal in der Leitung 122 negativ ist, das in der die Blocks 61 - 64 einschließenden Schleife gespeicherte positive Signal gelöscht wird. Sooft daher das Potential

809810/0924

U49784

der Eingabe-Steuerleitungen 121 und 122 positiv bzw. negativ ist, wird jedes an die Eingangsklemme 21 angelegte positive Signal durch den Block 71 in die die Blocks 61-64 umfassende Schleife eingeführt und jedes positive Signal gelöscht, welches in dieser Schleife umgelaufen ist. Wenn das Potential der Leitung 121 negativ und das Potential der Leitung 122 positiv ist, bleibt der Block 71 unwirksam, weil nur ein Eingangssignal an der Klemme 21 positiv sein würde. Der Block 61 kann dann ein entweder über die Leitung 104 oder über die Leitung 114 ankommendes positives Signal empfangen.

Sooft eine Verschiebung um vier Bit-Stellen erwünscht ist, wird das Signal in der Leitung 123 positiv und das Signal in der Leitung 124 negativ gemacht. Bi dieser Stelle bewirkt ein positives Signal in einer der Leitungen 132 oder die Erzeugung eines Ausgangssignales vom Block 72 in der Leitung 122. Wie später noch erläutert wird, gehen die Leitungen 132 und 133 von einer Bit-Speicher stelle aus, die um vier Stellen von der Stelle 11 (R) entfernt ist. Ih der gleichen Zeit ist der Block 62 durch das negative Signal in der Leitung 124 an der Erzeugung eines Äugangssignales 102 gehindert, weil die Signale in den Leitungen 101 und 111 nicht gleichzeitig positiv sein können. Wie vorher beschrieben, liegen an den Blocks 61 und 71 die komplementären Signale in den Leitungen 121 und 122, so daß nur ein einziges positives Signal vom Block 61 oder vom Block 71 vorgesehen werden kann, welches nicht genügt, um den Block 62 zur Erzeugung eines Ausgangssignales zu veranlassen.

Bi gleicher Weise bewirken Steuersignale in den Leitungen 125 und 12S »die Einführung jedes positiven Signales über die Leitungen 134 und 135 in die Schleife am Block 64, und Steuersignale in den Leitungen 127 und 128 bewirken die Einführung jeglicher positiver Signale in den Leitungen 136 und 137 in die Schleife am logischen Block 61.

ORIGINAL IN8PÜT; 809810/0924

Sooft die Bit-Stelle das Signal zu speichern hat, wird das Signal in den Leitungen 122, 124, 126 und 128 positiv gemacht, während das Signal in den anderen Steuerleitungen 121, 123, 125 und 127 negativ gemacht wird. Dies bewirkt, daß die Blocks 61-64 vorbereitet sind und der

Umlauf jedes positiven Signales durch die aus den Blocks 61 - 64 gebildete Schleife erlaubt wird.

Die Ausgangsleitungen 32, 34, 36, 38, 40 und 42 aus der Bit-Speicher -

stelle 11 (R) sind mit den Ausgangsklemmen der logischen Blocks 61, 71, "

62, 72, 63 bzw. 73 verbunden.

Die Steuersignale in den Leitungen 121 - 128 werden durch vier Kippschaltungen 141 - 144 geliefert. Die Ausgangs signale der Kippschaltungen 141 - 144 sind komplementär, d.h., sooft das Ausgangssignal in der Leitung 121 positiv ist, ist das Ausgangssignal in der Leitung 122 negativ. Die Steuerung der Kippschaltungen 141 - 144 erfolgt durch an ihre Eingangsklemmen 151, 152, 153 bzw. 154 angelegte Signale. Wenn z.B. ein positives Signal an die Eingabeklemme 151 der Kippschaltung 141 angelegt wird, wird dieselbe in den EDi-Zustand eingestellt und daher ein positives Signal in der Leitung 121 und ein negatives Signal in der Leitung 122 erzeugt. Durch ein '

Signal über eine zu allen vier Kippschaltungen führende Rückstelleitung 156 wird die Kippschaltung 141 (wie auch alle anderen Kippschaltungen) in den AUS-Zustand zurückgestellt, wodurch ein positives Signal in der Leitung 122 und ein negatives Signal in der Leitung 121 erscheint.

Die Ausgangssignale der Kippschaltungen 141 - 144 werden gleichzeitig zu allen Bit-Stellen 11-18 übertragen. Wenn alle Kippschaltungen 141 - 144 im AUS-Zustand sind, setzen die in den Stellen 11-18 gespeicherten positiven Signale ihren Umlauf in der zugehörigen Schleife fort, wie dies in Verbindung mit der Fig. 2 beschrieben wurde. Eine Angaben-Eingabe wird durch das Anlegen

809810/0924

eines positiven Signales an die Klemme 151 bewerkstelligt. Unter dieser Bedingung werden alle an die Eingangsklemmen 121 - 128 angelegten positiven Signale in die verbundene Bit-Stelle eingeführt. Ein Schieberegister von der in der Fig. 1 gezeigten Art mit acht Bit-Speicherstellen kann ein Acht-Bit-Wort aufnehmen, welches parallel eingegeben wird, d. h. alle Bits werden gleichzeitig eingeführt. Wenn es erwünscht ist, daß das Acht-Bit-Wort um eine Stelle weitergeschoben werden soll, wird ein Signal an die Klemme 154 angelegt. Wie aus der Fig. 2 ersichtlich, wird ein positives Signal an den Block der Stelle 11 (R) und an den übereinstimmenden Block 74 in der Stelle 12 (R+l) angelegt.

Daher bewirkt jedes entweder in der Leitung 40 oder in der Leitung 42 erscheinende positive Signal die Erzeugung eines Ausgangs signales vom Block 74 in der Stelle 12 (R+l) während des Intervalles, in welchem die Phasen 3 und 4 positiv sind. Auf diese Weise wird das sich in der Stelle 11 (R) befindliche Angaben-Bit in die Stelle 12 (R+l) übertragen. In gleicher Weise werden die Angaben-Bits in den Stellen 12 - 17 (R+l ... R+6) in die Stellen 13-18 (R+2 .. - R+7) verschoben, weil alle Stellen 12-18 (R+l ... R+7) die gleichen Steuersignale empfangen. Das Angaben-Bit in der Stelle 18 (R+7) wird über die Leitungen 160 - 162 in eine (nicht gezeigte) Stelle (R+8) geschoben. In ähnlicher Weise wird das Angaben-Bit in einer Stelle R-I (nicht gezeigt) in die Stelle 11 (R) über die Leitungen 136 und 137 eingeführt. Weitere Bit-Stellen können dem in der Fig. 1 gezeigten Schieberegister hinzugefügt werden. Die Verbindungen zwischen den zusätzlichen, nicht dargestellten Stellen sind mit (R-I, R-2, R-3 und R-4) ander linken Seite der Fig. 2 und mit R+8, R+9, R+10 und R+ll an der rechten Seite des Schieberegisters bezeichnet. Die zusätzlichen Bit-Stellen werden durch die Signale in den Leitungen 121 - 128 gesteuert und durch Signale im Kabel 90 erregt.

Es können mehr als eine der Kippschaltungen 142 - 144 gleichzeitig erregt werden. Wenn eine Verschiebung um sieben Stellen gewünscht wird, werden

809810/0924

die Eingangsklemmen 152, 153 und 154 aktiviert und somit die Kippschaltungen 142 - 144 in den EIN-Zustand versetzt. Daher bewirkt ein entweder vom Block 61 oder vom Block 71 in der Stelle 11 (R) geliefertes positives Signal die Übertragung eines positiven Signales zum logischen Block 72 in der Stelle 15 (R44). Der Block 72 in der Stelle 15 (R+4) erzeugt ein Ausgangssignal in der Leitung 50, wodurch der Block 73 in der Stelle 17 (R+6) erregt wird und ein Signal in der Leitung 52 vorsieht. Schließlich bewirkt das Signal in der Leitung 52 die Erzeugung eines Rückffihrsignales vom Block 74 in der Stelle 18 (R+7), welches Signal zum Block 61 in der Stelle 18 (R+7) zurückübertragen wird. Das Rückstellsignal in der Leitung 156 kann zeitlich so gesteuert werden, daß es auftritt, nachdem das durch das Register geschobene Signal in der Stelle 18 (R+7) angekommen ist, weil dieses Signal in der Schleife innerhalb der Stelle 18 (R+7) zu speichern ist.

Wie vorher erläutert, wird das Angaben-Bit in eine neue Bit-Stelle weitergeschoben, sobald die Erregungsquelle um eine Phase vorrückt. Wenn jedoch eine Verschiebung um fünf Stellen gewünscht ist, wid ein Angaben-Bit innerhalb einer der Bit-Stellen gespeichert, während die Erregungsquelle 89 um eine Phase vorrückt. Dies wird ersichtlich durch die Betrachtung der Verschiebung eines Angaben-Bits aus der Stelle 11 (R) in die Stelle 16 (R+5). Um dies zu erreichen, werden die Kippschaltungen 142 und 144 in den EIN-Zustand gesetzt. Wenn die Phase 1 positiv ist, wird ein durch die Blocks 61 oder 71 vorgesehenes Signal über die Leitungen 32 und 34 zu dem den Block 72 entsprechenden Block in der Stelle 15 (R+4) gesendet. Das positive Signal wird aus dem entsprechenden Block 72 zum entsprechenden Block 63 in der Stelle 15 (R+4) weitergegeben, wenn die Phasen 2 und 3 gleichzeitig positiv sind. Schließlich wird ein Signal in der Leitung 58 (Fig. 1) zum Block 74 in der Stelle 16 (R+5) geleitet, wenn die Phasen 3 und 4 positiv sind. Daher tritt während des Vorrückens der Erregungsquelle 89 von der Phase 2 zur Phase keine Übertragung zwischen den Bit-Stellen ein.

ORIGINAL fNSPECTSO 809810/Ü924

Wie aus der bisherigen Beschreibung zu erkennen ist, können die Signale in den Leitungen 104 und 114 (Fig. 2} nicht gleichzeitig positiv sein, weil die logischen Blocks 64 und 74 nicht in der gleichen Zeit wirksam werden können. Wenn z. B. alle Kippschaltungen 141 - 144 im AUS-Zustand sind, sind nur die den Blocks 61-64 entsprechenden Blocks in jeder Stelle vorbereitet, und es sind keine Eingangssignale von den Blocks 71 - 74 entsprechenden Blocks vorgesehen. Obwohl daher der Block 74 ein Signal über die Leitung von dem dem Block 63 entsprechenden Block in der Stelle R-I empfangen könnte, tritt kein Signal in der Leitung 136 auf, welches von dem dem Block 73 entsprechenden Block in der Stelle R-I vorgesehen wird. Daher kann, wenn alle Kippschaltungen im ÄUS-Zustande sind und das Potential der Leitung 127 negativ ist, nur ein einziges Eingangssignal an den Block 74 angelegt I

werden, in diesem Falle würde daher kein Signal in der Leitung 114 erscheinen. Wenn andererseits die Kippschaltung 144 im E IN-Zu stände ist, ist das Signal in der Leitung 128 zum Block 64 negativ. Weil beide Leitungen 103 und 113 infolge der komplementären Signale in den Steuer leitungen 125 und 126 nicht gleichzeitig positiv sein können, und da die i

komplementären Steuerleitungen das Erscheinen von Signalen in den Leitungen 134 und 135 aus der Stelle (R-I) bewirken, kann der Block 64 kein Ausgangs signal in der Leitung 104 erzeugen.

Obwohl bei der beschriebenen Ausführungsform des Schieberegisters eine Vierphasen-Erregungsquelle 89 verwendet wurde, kann die Anzahl der Phasen vergrößert oder verringert werden. Ih einem Fünfphasen-System z.B. würden fünf Paare von logischen Blocks in jeder Bit-Stelle verwendet werden. Bei einem solchen System wurde in jeder Bit-Stelle ein zusätzlicher vierter Ausgang vorgesehen sein. Dieser vierte Ausgang würde mit eiier Bit-Speicherstelle verbunden sein, welche ran 2 oder acht Stellen versetzt ist. Es ist ersichtlich, daß bei der Hinzufügtmg eines Paares logischer Blocks und bei der Erweiterung der Anzahl der Phasen der Erregungsquelle ein neuer

OfUGINAL INSPECTED 80 98 10/0 9 24

Ausgang in jeder Bit-Stelle vorgesehen wird. Dieser neue Ausgang ist mit einer Bit-Stelle verbunden, die um eine Anzahl' von Bit-Stellen entfernt

0 ist, und diese Anzahl ist durch das letzte Glied in der Reihe 2,2,2 bestimmt, wobei N die erweiteite Anzahl der Phasen in der Anlage ist.

Claims

Docket 10 679 26. August 1964 ki-kr Patentansprüche

1. J Schieberegister, bei dem jede ein einziges Bit speichernde Bit-Stelle aus mehreren Mntereinandergesehaltetem logischen Blocks besteht, die zyklisch aufeinanderfolgend erregt werden, dadurch gekennzeichnet, daß jede Bit-Stelle {11 - 18) aus einer Anzahl von Paaren (71, 61; 72, 62; 73, 63; 74, 64) von logischen Blocks (M) besteht, die gleich ist der Phasenanzahl mit der die Bit-Stellen erregt werden, daß jede Bit-Stelle (11 - 18) eine Anzahl von Ausgängen (32, 34; 36, 38; 40, 42) besitzt, die am eins kleiner ist als die Anzahl der Phasen und außer dem Phaseneingang (90) eine Anzahl von Eingängen (21; 132, 133; 134, 135; 136, 137) aufweist, die gleich ist der Phasenanzahl, von denen einer ein direkter Eingang (21) und die restlichen indirekte Eingänge (132, 133; 134, 135; 136, 137} für Bits darstellen, wobei von den letzteren (132, 133; 134, 135; 136, 13i7| ein jeder entgegengesetzt zur Bit-Vers chiebericlatung mit einer um eine unterschiedliche Anzahl (R-4; E.-2; R-I) von Bit-Stellen entfernten Bit-Stelle verbunden ist, wobei diese Abstandszahlen sieh verhalten wie die Glieder einer Potenzreihe (1, 2, 4, 8....) mit aufsteigenden Exponenten (0, 1, 2, 3...) der Basis Zwei und daß jede der Bit-Stellen (11 - 18) mit einer allen Bit-Stellen gemeinsamen Anzahl von Steuervorrichtungen (141 - 144) verbunden ist für ein wahlweises Verschieben der Bits in eine der unmittelbar angesäalossenen Bit-Stellen.

8098f0/Ö924

2. Schieberegister nach Ansprach 1, dadurch gekennzeichnet, daß die Steuervorrichtungen für das wahlweise Verschieben der Bits bistabile Kippschaltungen (141 - 144) verkörpern, und zwar von einer Anzahl die gleich ist der Anzahl von Phasen mit der die Bit-Stellen erregt werden, daß für das Umschalten der genannten Kippschaltungen (141 - 144) in den Ein-Zustand für jede eine Eingangsleitung (151 - 154) vorgesehen ist, und daß für das Schalten in den Aus-Zustand die anderen Eingänge (156) eämtlicher Kippschaltungen (141 - 144) parallelgeschaltet sind.

3. Schieberegister nach Anspruch 1 und 2, dadurch gekennzeichnet, daß jedem Blockpaar (71, 61; 72, 62; 73, 63; 74, 64) einer jeden Bit-Stelle je eine der bistabilen Kippschaltungen (141 - 144) zugeordnet ist, wobei die eine Ausgangsleitung (121 bzw. 123 bzw. 125 bzw. 127) jeder Kippschaltung (141 - 144) mit dem einen Block (71 bzw. 72 bzw. 73 bzw. 74) und die andere (122 bzw. 124 bzw. 126 bzw. 128) mit dem anderen Block (61 bzw. 62 bzw. 63 bzw. 64} eines Blockpaares (71, 61 bzw. 72, 62 bzw. 73, 63 bzw. 74, 64) verbunden ist.

4. Schieberegister nach den Ansprüchen 1 bis 3, gekennzeichnet durch den

Aufbau einer jeden hintereinandergeschalteÄe Blocks enthaltenden Bit-Stelle derart, daß die beiden Ausgangsleitungen der Blöcke (71, 61) des mit dem direkten Eingang (21) der Bit-Stelle (z. B. R) verbundenen Blockpaares (71, 61) mit einer Bit-Stelle (z.B. R.44) verbunden sind, die um eine Bit-Stellenanzahl gleich dem größten Glied der Potenzreihe entfernt ist, daß die mit den indirekten Eingängen (R-4; R-2; R-I) der Bit-Stelle (z.B. R) verbundenen Blockpaare (72, 62; 73, 63; 74, 64) jeweils durch zwei Eingangsleitungen (132, 133; 134, 135; 136, 137) mit einer Bit-Stelle verbunden sind, deren einem Glied der Potenzreihe entsprechender Bit-Stellenabstand um ein Glied der Potenzreihe größer ist

ORIGINAL IMSPECTED 809810/0924

als der Bit-Stellenabstand der mit den beiden Ausgangsleitungen (36, 38 bzw. 4O₃ 42) dieses Blockpaares (72, 62 bzw. 73, 63) verbundenen Bit-Stelle und daß das mit der entgegengesetzt zur jBit-Verschieberichtung benachbarten Bit-Stelle verbundene Blockpaar (74, 64) zwei Ausgangsleitungen (104, 114) aufweist, die an die beiden Blöcke (71, 61) des mit dem direkten Eingang (21) der gleichen Bit-Stelle (z. B. R) verbundenen Blockpaares (71, 61) angeschlossen sind.

5. Schieberegister nach Anspruch 4, dadurch gekennzeichnet, daß die beiden Eingangsleitungen (132, 133; 134, 135; 136, 137) eines jeden indirekten Einganges (R-4, R-2, R-I) einer jeden Bit-Stelle (z. B. R) jeweils einen Block (72, 73, 74) eines jeden zugeordneten Blockpaares (72, 62; 73, 63; 74, 64) angeschlossen sind,und daß der andere Block (62, 63, 64) eines jeden dieser Blockpaare (72_a 62; 73, 63; 74, 64) zwei Eingänge aufweist (101, 111 bzw. 102, 112 bzw. 103, 113), die an die beiden Ausgänge (R+4 bzw. R+2 bzw. R-f-1) des Blockpaares (71, 61 bzw. 72, 62 bzw. 73, 63) angeschlossen sind, dessen Ausgang mit einer Bit-Stelle verbunden ist, deren Bit-Stellenabstand das nächst höhere Glied der Potenzreihe darstellt.

ORIGINAL INSPECTED 809810/0924