[go: up one dir, main page]

DE1303416B - - Google Patents

Info

Publication number
DE1303416B
DE1303416B DE19651303416D DE1303416DA DE1303416B DE 1303416 B DE1303416 B DE 1303416B DE 19651303416 D DE19651303416 D DE 19651303416D DE 1303416D A DE1303416D A DE 1303416DA DE 1303416 B DE1303416 B DE 1303416B
Authority
DE
Germany
Prior art keywords
address
field
register
character
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651303416D
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1303416B publication Critical patent/DE1303416B/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F40/00—Handling natural language data
    • G06F40/10—Text processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/264—Microinstruction selection based on results of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058—Conditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3856—Operand swapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Executing Machine-Instructions (AREA)
  • Document Processing Apparatus (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Debugging And Monitoring (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)

Description

1 \ 2
iosind
In Datenverarbeitungsanlagen werden Speicher- der dritte OperandTind immer in einem Gerade-Un-
plütze oder Register durch Adressen gekennzeichnet, gerade-Speicherplatz enthalten, und somit kann die
Der Einfachheit halber werden die Befehle einer Adresse des dritten Operanden ohne Schwierigkeiten
Programmfolge möglichst in der Reihenfolge ihrer aus der Adresse des zweiten Operanden gewonnen
Ausführung in Speichern aufeinanderfolgender Adres- 5 werden,
sen gespeichert. Auf diese Weise ist es möglich, durch Der Hauptzweck des Befehls »Verzweigen, wenn Erhöhen der Befehlsadresse die Adresse für den nach- Index größer« besteht im Erhöhen und Prüfen eines sten Befehl zu erhalten. Zu diesem Zweck ist ein Be- Indexwertes. In der »Verzweigen, wenn Index gröfehlszähler vorgesehen, der mit der Ausführung jedes ßer«-Operation wird der zweite Operand (in /?-1) zu Befehls um eins weitergeschaltet wird. Die neue in- io dem ersten Operanden (in R1) addiert und die Summe krementierte Adresse ist die Adresse des nächsten algebraisch mit dem dritten Operanden verglichen. Befehls. Wenn die Summe größer als der dritte Operand ist, Es ist ferner bekannt, eine Adresse auf besondere wird die Verzweigungsadresse als die nächste Befehls-Kennzeicnen hin zu verändern. Eine dieser Methoden adresse benutzt. Wenn die Summe niedriger als der ist das Indexieren, welches durch ein Zeichen im Be- 15 dritte Operand oder gleich dem dritten Operanden fehl ausgelöst wird und bewirkt, daß die im Befehl ist, so wird das Programm mit dem Befehl fortgesetzt, enthaltene Adresse um einen in einem Indexregister dessen Adresse im Befehlszähler steht. Dem soeben enthaltenen Betrag erhöht oder erniedrigt wird. beschriebenen Befehl ähnlich sind die Befehle »VerZweck der Erfindung ist die Schaffung eines Ver- zweigen, wenn Index niedriger« und »Verzweigen, fahrens zur Adressenmodifikation. 20 wenn Index gleich«, wobei die Verzweigung dann er-Die Erfindung betrifft ein Verfahren für ein spei- folgreich ist, wenn die Summe niedriger oder gleich cherprogrammiertes elektronisches Datenverarbei- dem dritten Operanden ist.
tungssystem mit einer Einrichtung zur Decodierung Der »Verzweigen, wenn Index größer«-Befehl soll einer Verzweigungsinstruktion, die eine Verzwei- an Hand eines in F i g. 2 dargestellten Ausführungsgungsadresse und eine erste und zweite Adresse für »5 beispiels einer mikroprogrammgesteuerti.n Datenvereinen ersten und zweiten Operanden definiert. Die arbeitungsanlage. von der nur die zur Durchführung Erfindung ist dadurch gekennzeichnet, daß folgende dieses Befehls notwendigen Teile dargestellt sind, er-Verfahrensschritte erfolgen: läutert werden. In die Verbindungen zwischen den \ ..... Jt-J/-. j dargestellten Schaltungsblöcken sind zur wahlweisen
a) Add.t,on der beii-n Operandenwerte. 30 He* tdlung von Verbindungen zwischen den Blöcken
b) Vergleich der Summe der beiden Operanden mit gemäß den Programmschritten UND-Schaltungen eineinem dritten Operanden, der durch eine dritte geschaltet zu denken. Um die F i g. 2 übersichtlicher Adresse spezifiziert ist, wobei dir Adresse des zu machen, sind diese UND-Schaltungen weggelassen, dritten Operanden aus der Binäradresse des Die Datenverarbeitungsanlage des vorliegenden Beizweiten Operanden gemäß einer ODER-Ver- 35 spiels ist auf byteweise Verarbeitung abgestellt. Jedes knüpfung mit dem Binärwert »1« in der ge- Byte umfaßt acht Bits.
wünschten Stelle gewonnen wird, V, V. T. D. G. S. R, M und W sind Register, die
c) Aufruf der nächsten Instruktion an der Verzwei- je acht Bitstellen aufweisen. Mamäi der Register gungsadresse. wenn der Vergleich ein vorgege- hahcn noch eine neunte Bitstelle, in die ein Pantatsbencs Resultat liefert, oder Abruf einer vorgege- 4° blt eingegeben wird. Da dieses Bit aber nur Priifbcnen Adresse, wenn der Vergleich ein anderes zwecken dient, soll es be. der folgenden Beschreibung Resultat liefert nicht mehr erwähnt werden.
A und B sind Register, die die Eingänge zu
Weiten. Merkmale, vorteilhafte Ausgestaltungen einer Arithmetisch-Logischen-Einheit ALE darstellen,
um! Weiterbildungen eines Systems zur Durchführung 45 Die Arithrnetisch-Logische-Einheit ALE ist so ausge-
des Verfahrens sind den Interansprüchen zu ent- bildet, daß sie sämtliche in einer Datenverarbeitungs-
nehmen. anlage anfallenden arithmetischen Operationen aus-
Nachsteheml soll an Hand der Ausführung des Be- fuhren kann. Darüber hinaus führt sie auch logische
fehls ■· Verzweigen, wenn Index größer« erläutert wer- Operationen, wie z.B. die UND-Funktion, ά,ύ
den. wie die crfindiingsgcmäßc Adressenmodifikation*- 50 ODF.R-Funktion oder die Exklusiv-ODER-Funk-
vorrichumg arbeitet. tion aus. Das bedeutet, daß jedes einzelne Bit einer
I i g. I zeigt das Format des . \ erzweigt ns. wenn In- über das Register A zugeiuhrten Information mit dem
dex größvr -Befehls, bei dessen Ausführung die entsprechenden Bit einer über das Register D zugc-
Adressenmodifikation erfolgt; führten Information verglichen wird. Die ALE ist
F i g. 2 stellt ein Blockschaltbild der Teile des 55 aber auch in der Lage, die vier niedrigen Bits mit den
Datcnverarbeitiingssystems dar. die bei der Ausfüh- vier höheren Bits eines Bytes zu vertauschen,
rung des in f i g. I gezeigten Befehls benutzt werden. Die in F i g. 2 dargestellte Schaltung enthält außcr-
Bei der Ausführung des »Verzweigen, wenn In- dem noch den Hauptspeicher HS, dessen Ausgang mit
dcx größer«-Befehls (Fig. 1) wird der Inhalt eines dem Register R verbunden ist. Als AdreSregister für
Allgemeinen Registers, dessen Adresse durch Bl be- Oa den Hauptspekhere HS wirken die beiden Register M
zeichnet ist. zu dem D 2-FeId addiert, um die effektive und N. In einem Decoder DBC werden die Adressen
Verzweigungsadresse zu bilden, die im Verzweigung»- vor Zuführung zum Speicher decodiert. Der Haupt-
falt den nächsten Befehl bestimmt. Das Feld R1 speicher enthält neben den Speicherplätzen noch
kennzeichnet drn Speicherplatz des ersten Operanden. sechzehn Register, sogenannte Allgemeine Register,
das Feld R i den Speicherplatz des zweiten Operan- 85 z.B. Rl, Rl, Ri mit je zweiunddreiBig Bitstellen,
den. Der Speicherplatz eines dritter» Operanden Es wird bei der folgenden Beschreibung der Steuc-
schlieft! an den Speicherplatz des zweiten Operanden rung für den Befehl »Verzweigen, wenn Index
an und ist immer ungeradzahlig, d. h.. der zweite und größer« von einem Zustand ausgegangen, bei welchem
3 4
der Befehl aus dem Speicher ausgelesen und decodiert /--Register gebracht. Im nächsten Mikroschntt wird ist und die Bytes des Befehls in dem Befehlsregister die Adresse R I vom '/'-Register in die Adressen-(nicln dargestellt) abgespeichert sind. Es wird ferner register M und /V gebracht, und der Inhalt des 'f-Reangenommen, daß zu diesem Zeitpunkt das Register/- gisters= wird in der Arithmctisch-Logischen-Einheil in seinen vier hohen Bitstellen die Adresse R 1 des 5 um eins vermindert,
Allgemeinen Registers enthält, während die vier nied- Das vierte Byte (Bits 24 bis 31) des Allgemeinen rigen Bitstellen des /.-Registers die Adresse des All- Registers R 1 wird nun in das /i-Register gebracht gemeinen Registers/?3 enthalten. Weiter wird ange- und in der Arithmetisch-Logischen-Einheii zu dem nornmen, daß der Inhalt des Allgemeinen Registers Inhalt des JL-Registers, das das vierte Byte der Inmit der Adresse/32 zu der relativen Adresse D 2 io formation im /?3-Register enthält, addiert. Das Eraddiert wurde und die Summe, die die effektive Ver- gebnis wird zurück in das Λ-Register gebracht und zweigungsadresse darstellt, in die Adressenregisler U von dort im nächsten Schritt zurückgespeichert in das und V gebracht wurde. Allgemeine Register R 1.
Es wird angenommen, daß der auf den letzten In den folgenden Schritten werden die dritten Bytes
Schritt des Auslesens des Befehls folgende Mikro- 15 (Bits 16 bis 23) aus den Allgemeinen Registern R 1
schritt die Register L und T derart sieuert, daß die und R 3 addiert und in die dritte Byteposition des
vier Bits, die die Adresse des Registers R 1 kenn- Allgemeinen Registers R1 gebracht. In den nächsten
zeichnen, in die vier hohen Bitpositionen des T-Re- Mikroschritten werden die zweiten Bytes (Bits 8 bis
gisters gebracht werden. Außerdem wird bei diesem 15) aus den Registern /?3 und Rl miteinander
Befehl »Verzweigung, wenn Index größer«, die bi- ao addict und in der Byteposition 2 des Registers R1
näre Zahl 0011 in die vier niederen Bitpositionen des gespeichert. Das gleiche erfo'-n sodann mit der ernten
T-Registcrs gebracht. Die Adresse i*n T-Register Byteposition.
wählt später mit ihren hohen Stellen das Allgemeine Für die mögliche Modifizierung werden nun die
Register (Adresse Rl) aus, während die binäre (M)Il vier hohen Bits des K-Registers mit dem Binärwert
die Bitpositionen innerhalb des Registers bestimmt. 35 0001 einer ODER-Funktion unterzogen und das Er-
Die folgende Liste zeigt die Adressen der ν rschie- gconis in das K-Register gebracht. Zweck dieser Ope-
denen Bytes. ration ist es, die Adresse des Allgemeinen Registers
Byteadresse Bitpositionen Λ3 um eins zu erhöhen, wenn /?3 geradzahlig ist,
_ und diese Adresse unverändert zu lassen, wenn Ki
4· Bvte °01' - 24 bis 31 30 ungeradzahlig ist. Wie bereus erwähnt, wird die
3. Byte 0010 = 16 bis 23 Adresse des Registers /? 3 durch die vier hohen Bits
2. Byte 0001 = 8 bis 15 im K-Registcr gekennzeichnet. Wenn die Adresse des
1. Byte 0000 — 0 bis 7 Registers R 3 um eins erhöht wird, so erhält man die
Adresse des Allgemeinen Registers R 2. weil die Rein diesem Mikroschritt werden die einen Teil des 35 gister/?3 und /?2 nebeneinanderliegende Adressen Operationscodes enthaltenen bistabilen Kippschal- aufweisen; außer die Adresse/?3 ist ungerade, in tungen G 4, G 5 und G 6, die den dem Befehl »Ver- welchem Fall als Ergebnis wieder die Adresse /?3 gezweigung, wenn Index größer« zugeordneten 011- bildet wird. Somit ist die Adresre des dritten Ope-Zustand enthalten sollen, geprüft, und es wird zu dem randen mit in der Adresse des zweiten Operanden Anfangsschritt einer Reihe von Mikroschritten über- 40 enthalten, der durch das Feld R 3 gekennzeichnet ist. gegangen, welche die Maschinenoperation ausführen. Mithin hat es der Programmierer durch Wahl der In diesem Schritt wird noch geprüft, ob die vier Adresse von /?3 in der Hand, ob das Ergebnis der hohen Bits des T-Registers ungleich null sind. Operation von Inhalt von R 1 plus 'nhalt von R 3 mit Im nächsten Schritt wird der Inhalt des K-Re- dem im Register/?2 stehenden Wert verglichen wird gisters, welches der niedrigstellige Teil der effektiven 45 und damit eine Vergleichsverzweigung erfolgen kann Verzweigungsadresse ist, in das D-Register gebracht. oder ob das Ergebnis der Operation Inhalt von R1 Der Inhalt des K-Registers muß verschoben werden, plus Inhalt von R 3 mit dem Inhalt von R 3 verglichen weil er für die folgenden Operationen aufbewahrt wird und daher dann stets nur der eine Zweig der werden muß und das K-Register anderweitig benötigt Vergleichsverzweigung weitergeführt wird,
wird. 50 Für die Bestimmung des nächsten auszuführenden In einem weiteren Schritt werden die viet niedrigen Befehls wird zu diesem Zeitpunkt der !nhalt der Bits des /--Registers, die die Adresse des Allgemeinen Adressenregister U und K in die Adressenregister M Registers R 3 kennzeichnen, über das ß-Register in und N gebracht. Wie bereits oben erläutert, kennder Arithmetisch-Logischen-Einheit in die vier hohen zeichnet die Adresse in den Registern U und K jetzt Stellen gebracht und dort zu 0000 0011 addiert, so 55 das Register/?2, welches den dritten Operanden entdaß diese Adresse das Byte 4 des Registers R 3 kenn- hält. Da die niedrigen Stellen (Bits 7 und 8) des zeichnet. Das Ergebnis wird in das Register K ge- K-Registcs 00 sind, wird das Byte, welchem die Bitbracht, stellen 0 bis 7 umfaßt — das s'nd die höchststelligen Im niiehsten Schritt wird die in den Adressen- Bits des Allgemeinen Registers/?2 — aus dem registern (J und V stehende Adresse in die Adressen· 60 Speicher ausgelesen.
register M und N gebracht, und der Wert des K-Re- Der Inhalt des Λ-Registers wird darauf geprüft, ob
gisters wird um eins vermindert. der Operand R 2 gleich Null ist. Für dieses Aitsfüh-
Im nächste' Zyklus wird die Information, die in rungsbeiaptel wird angenommen, daß RlΦ0 ist. In
der durch die i.spisterM und/V angegebenen Adresse diesem Schritt wird femer der Inhalt der höchststel-
R3 des Hauptspeichers enthalten ist, in das R-Re- 65 ligen Bits des Al-Registers in das Register!, ge·
gister gebracht. Der Speicher wird regeneriert, und bracht.
der Inhalt des ^-Registers wird Über die Arith- Der Inhalt des /?-Registers wird nunmehr vom In-
metisch-Logische-Einheit in das zuvor gelöschte halt des L-Registers subtrahiert, und wenn die Summe
νοα InhaltRl und InhaltR$ größer ist als Inhalt Rl, erfolgt die Vergleiehsverzweigeng zu einer Folge van Mtkrosehfitteti. Bei Gleichheit erfolgt eine Inkre» ftienUeruttg des Inhalts des V-IUgisters, woraufhin der Vefgleiehsvofgang mit dem fiäehstttiedrigereti S Byte durchgeführt wird. Durch den letzten der bei Ungleichheit ausgelösten Mikrosehritte wird der Inhalt des Ü-fteghiters in das /'Register gebracht. Bs soll hier noch einmal erwähnt werden, daß das D-Register nun den niedrigstetligen Teil der Verzweigungsadresse, der zu Anfang im V-Register enthalten war, enthält. Im nächsten Schritt wird der Inhalt des i/-Registers in das /-Register gebracht, so daß der nächste Makrobefehl nun an dieser effektiven Adresse entnommen werden kann, welche sich aus dem »Verzweigen wenn Index größer«-Befehl ergab. Im nächsten Schritt wird das /.»Register geleert.

Claims (4)

Patentansprüche:
1. Verfahren für ein speicherprogrammiertes elektronisches Datenverarbeitungssystem mit einer Einrichtung zur Decodierung einer Verzweigungsinstruktion, die eine Verzweigungsadresse und eine erste und zweite Adresse für einen ersten und zweiten Operanden definiert, dadurch gekennzeichnet, daß folgende Verfahrensschritte erfolgen:
a) Addition der beiden Operandenwerte,
10
b) Vergleich der Summe der beiden Operanden mit einem dritten Operanden, der durch eine dritte Adresse spezifiziert ist, wobei die Adresse des dritten Operanden aus der Binäradresse des zweiten Operanden gemäß einer ODBR-Verknüpfung mit dem Bteärwert»l« in der gewünschten Stelle gewonnen wird,
c) Aufruf der nächsten Instruktion an der Verzweigungsadresse, wenn der Vergleich ein vorgegebenes Resultat Hefen, oder Abruf einer vorgegebenen Adresse. wenn der Vergleich ein anderes Resultat liefert.
2. Speicherprogrammiertes elektronisches Datenverarbeitungssystem zur Ausführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß eine Einrichtung zur Ableitung der dritten Adresse von der zweiten Adresse vorgesehen ist.
3. System nach Anspruch 2, dadurch gekennzeichnet, daß die genannte Einrichtung ein ODER-Tor ist, das die zweite Adresse und den Binärwert»!« zur Bildung der dritten Adresse kombiniert.
4. !ipeicherprogrammiertes elektronisches Datenverarbeitungssystem zur Ausführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die genannte vorgegebene Adresse von einem Instruktionszähler erzeugt wird.
Hierzu 1 Blatt Zeichnungen
DE19651303416D 1964-04-06 1965-03-19 Pending DE1303416B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US357372A US3400371A (en) 1964-04-06 1964-04-06 Data processing system

Publications (1)

Publication Number Publication Date
DE1303416B true DE1303416B (de) 1971-12-23

Family

ID=23405304

Family Applications (6)

Application Number Title Priority Date Filing Date
DENDAT1250659D Pending DE1250659B (de) 1964-04-06 Mikroprogrammgesteuerte Datenverarbeitungsanlage
DEJ27677A Pending DE1246289B (de) 1964-04-06 1965-03-11 Bedingungsregister fuer eine programmgesteuerte Datenverarbeitungsanlage
DE19651303416D Pending DE1303416B (de) 1964-04-06 1965-03-19
DE19651499200 Pending DE1499200B2 (de) 1964-04-06 1965-03-20 Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE19651499201 Pending DE1499201B2 (de) 1964-04-06 1965-03-26 Schaltungsanordnung zur Umwandlung von Informationen in gepackter Bytedar stellung in eine ungepackte Darstellung
DEJ27790A Pending DE1237363B (de) 1964-04-06 1965-03-27 Arithmetisch-Logische-Einheit

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DENDAT1250659D Pending DE1250659B (de) 1964-04-06 Mikroprogrammgesteuerte Datenverarbeitungsanlage
DEJ27677A Pending DE1246289B (de) 1964-04-06 1965-03-11 Bedingungsregister fuer eine programmgesteuerte Datenverarbeitungsanlage

Family Applications After (3)

Application Number Title Priority Date Filing Date
DE19651499200 Pending DE1499200B2 (de) 1964-04-06 1965-03-20 Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE19651499201 Pending DE1499201B2 (de) 1964-04-06 1965-03-26 Schaltungsanordnung zur Umwandlung von Informationen in gepackter Bytedar stellung in eine ungepackte Darstellung
DEJ27790A Pending DE1237363B (de) 1964-04-06 1965-03-27 Arithmetisch-Logische-Einheit

Country Status (12)

Country Link
US (1) US3400371A (de)
AT (4) AT264162B (de)
BE (5) BE662149A (de)
CH (6) CH425282A (de)
DE (6) DE1246289B (de)
ES (3) ES311385A1 (de)
FI (1) FI46568C (de)
GB (7) GB1061361A (de)
IL (1) IL23159A (de)
NL (5) NL6504269A (de)
NO (1) NO117054B (de)
SE (3) SE310277B (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB768767A (en) * 1954-05-20 1957-02-20 Univ Kingston Method and apparatus for density control
US3388239A (en) * 1965-12-02 1968-06-11 Litton Systems Inc Adder
DE1524158B1 (de) * 1966-06-03 1970-08-06 Ibm Addier-Subtrahier-Schaltung für kodierte Dezimalzahlen insbesondere solche in Byte-Darstellung
DE1549531A1 (de) * 1966-08-16 1971-04-01 Scient Data Systems Inc Digitale Rechenanlage
US3478322A (en) * 1967-05-23 1969-11-11 Ibm Data processor employing electronically changeable control storage
US3544969A (en) * 1967-11-27 1970-12-01 Standard Computer Corp Language independent computer
US3568163A (en) * 1968-10-07 1971-03-02 Hewlett Packard Co Incremental display circuit
US3577189A (en) * 1969-01-15 1971-05-04 Ibm Apparatus and method in a digital computer for allowing improved program branching with branch anticipation reduction of the number of branches, and reduction of branch delays
US4558411A (en) * 1969-05-19 1985-12-10 Burroughs Corp. Polymorphic programmable units employing plural levels of sub-instruction sets
US3701972A (en) * 1969-12-16 1972-10-31 Computer Retrieval Systems Inc Data processing system
US3761893A (en) * 1970-07-02 1973-09-25 Modicon Corp Digital computer
US3740722A (en) * 1970-07-02 1973-06-19 Modicon Corp Digital computer
GB1349950A (en) * 1971-12-21 1974-04-10 Ibm Microprogramme control system
US3740728A (en) * 1972-01-19 1973-06-19 Hughes Aircraft Co Input/output controller
US3768077A (en) * 1972-04-24 1973-10-23 Ibm Data processor with reflect capability for shift operations
US3825902A (en) * 1973-04-30 1974-07-23 Ibm Interlevel communication in multilevel priority interrupt system
DE2336676C3 (de) * 1973-07-19 1981-06-19 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung zur Modifizierung von Mikroprogrammbefehlen
US3990052A (en) * 1974-09-25 1976-11-02 Data General Corporation Central processing unit employing microprogrammable control for use in a data processing system
DE2560129C2 (de) * 1974-09-25 1982-11-04 Data General Corp., 01581 Westboro, Mass. Verfahren für die Erzeugung und Ausführung der Anfangsmikroinstruktion einer zur Ausführung einer Makroinstruktion dienenden Mikroinstruktionsfolge
GB2007889B (en) * 1977-10-25 1982-04-21 Digital Equipment Corp Central processor unit for executing instructions with a special operand specifier
US4342078A (en) * 1979-05-21 1982-07-27 Motorola, Inc. Instruction register sequence decoder for microprogrammed data processor and method
US4310895A (en) * 1979-11-02 1982-01-12 International Business Machines Corporation Plural null digital interconnections
FR2469752B1 (fr) * 1979-11-14 1986-05-16 Bull Sa Dispositif de partage d'un sous-systeme central d'un systeme de traitement de l'information en plusieurs sous-systemes independants
US4453209A (en) * 1980-03-24 1984-06-05 International Business Machines Corporation System for optimizing performance of paging store
US4368513A (en) * 1980-03-24 1983-01-11 International Business Machines Corp. Partial roll mode transfer for cyclic bulk memory
US4408273A (en) * 1980-05-27 1983-10-04 International Business Machines Corporation Method and means for cataloging data sets using dual keyed data sets and direct pointers
US4399504A (en) * 1980-10-06 1983-08-16 International Business Machines Corporation Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment
US4480304A (en) * 1980-10-06 1984-10-30 International Business Machines Corporation Method and means for the retention of locks across system, subsystem, and communication failures in a multiprocessing, multiprogramming, shared data environment
US4435753A (en) 1980-10-31 1984-03-06 International Business Machines Corporation Register allocation system using recursive queuing during source code compilation
NL8205076A (nl) * 1982-12-31 1984-07-16 Philips Nv Data processor eenheid voorzien van een stuurgedeelte welk een adresgenerator bevat voor het genereren van adressen welke uit karakteristieke adresdelen zijn samengesteld.
US4567574A (en) 1983-03-14 1986-01-28 International Business Machines Corporation Optimizing cobol object code instruction path length with respect to perform statements
US4575798A (en) * 1983-06-03 1986-03-11 International Business Machines Corporation External sorting using key value distribution and range formation
US4584643A (en) * 1983-08-31 1986-04-22 International Business Machines Corporation Decentralized synchronization of clocks
US4531185A (en) * 1983-08-31 1985-07-23 International Business Machines Corporation Centralized synchronization of clocks
US4587628A (en) * 1983-12-05 1986-05-06 International Business Machines Corporation Method and apparatus for dynamic invocation of utilities
US4603323A (en) * 1984-05-25 1986-07-29 International Business Machines Corporation Method for extending the exponent range of an IBM 370-type floating point processor
US4631673A (en) 1985-01-22 1986-12-23 International Business Machines Corporation Method for refreshing multicolumn tables in a relational data base using minimal information
US4782444A (en) * 1985-12-17 1988-11-01 International Business Machine Corporation Compilation using two-colored pebbling register allocation method such that spill code amount is invariant with basic block's textual ordering
US5247646A (en) * 1986-05-15 1993-09-21 Aquidneck Systems International, Inc. Compressed data optical disk storage system
US5034914A (en) * 1986-05-15 1991-07-23 Aquidneck Systems International, Inc. Optical disk data storage method and apparatus with buffered interface
US4775969A (en) * 1986-05-15 1988-10-04 Aquidneck Systems International, Inc. Optical disk storage format, method and apparatus for emulating a magnetic tape drive
US4823306A (en) * 1987-08-14 1989-04-18 International Business Machines Corporation Text search system
EP0381655A3 (de) * 1989-01-31 1992-12-02 International Business Machines Corporation Verfahren für die Tasksynchronisierungszuweisung zwischen Multiaufgabenbetriebssystemen
EP0409808A3 (en) * 1989-07-19 1991-11-27 International Business Machines Corporation Method for ensuring map integrity in a system-managed store of a computer
US5218696A (en) * 1989-07-24 1993-06-08 International Business Machines Corporation Method for dynamically expanding and rapidly accessing file directories
US5301290A (en) * 1990-03-14 1994-04-05 International Business Machines Corporation Method for minimizing lock processing while ensuring consistency among pages common to local processor caches and a shared external store
US5226143A (en) * 1990-03-14 1993-07-06 International Business Machines Corporation Multiprocessor system includes operating system for notifying only those cache managers who are holders of shared locks on a designated page by global lock manager
JP2575543B2 (ja) * 1990-04-04 1997-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 同時アクセス管理方法
DE69123663T2 (de) * 1990-08-31 1997-06-26 Ibm Kanäle in einem Rechnerein-Ausgabesystem
US5379398A (en) * 1992-04-20 1995-01-03 International Business Machines Corporation Method and system for concurrent access during backup copying of data
US5584039A (en) * 1993-11-08 1996-12-10 International Business Machines Corporation System for coordinating execution of multiple concurrent channel programs without host processor involvement using suspend and resume commands to control data transfer between I/O devices
US5487077A (en) * 1994-05-23 1996-01-23 International Business Machines Corporation Location dependent variable error correction processing for multi-track recording media using variable length coding means
US7607133B2 (en) 2004-02-11 2009-10-20 Arm Limited Interrupt processing control
GB2506169A (en) * 2012-09-24 2014-03-26 Imagination Tech Ltd Limiting task context restore if a flag indicates task processing is disabled
CN109171701B (zh) * 2018-07-05 2023-02-03 北京谷山丰生物医学技术有限公司 提高心电采集系统频率响应的方法及装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2843841A (en) * 1954-09-20 1958-07-15 Internat Telemeter Corp Information storage system
US2872666A (en) * 1955-07-19 1959-02-03 Ibm Data transfer and translating system
US3319230A (en) * 1956-09-26 1967-05-09 Ibm Data processing machine including program interrupt feature
DE1084497B (de) * 1957-11-13 1960-06-30 Emi Ltd Logistische elektronische Rechenvorrichtung
NL233967A (de) * 1957-12-09
IT600467A (de) * 1957-12-23
NL242716A (de) * 1958-08-29 1900-01-01
US3056552A (en) * 1959-01-28 1962-10-02 Ibm Asynchronous parallel adder deriving intermediate sums and carries by repeated additions and multiplications
US3153775A (en) * 1959-02-11 1964-10-20 Ibm Table look-up system
US3141151A (en) * 1959-03-23 1964-07-14 Burroughs Corp Magnetic tape storage system for digital computers wherein an indication of the number of bits in a message is stored with the message
NL255604A (de) * 1959-09-08
US3185966A (en) * 1959-09-08 1965-05-25 Ibm Data editing system
NL136144C (de) * 1959-10-19 1900-01-01
US3111648A (en) * 1960-03-31 1963-11-19 Ibm Conversion apparatus
NL267513A (de) * 1960-07-25
US3233224A (en) * 1960-09-15 1966-02-01 Burroughs Corp Data processing system
US3119098A (en) * 1960-10-31 1964-01-21 Ibm Stream editing unit
US3228005A (en) * 1960-12-30 1966-01-04 Ibm Apparatus for manipulating data on a byte basis
USB325107I5 (de) * 1961-01-27
US3273126A (en) * 1961-08-25 1966-09-13 Ibm Computer control system
NL283190A (de) * 1961-09-13
DE1157009B (de) * 1961-09-13 1963-11-07 Telefunken Patent Rechenwerk einer digitalen Rechenmaschine
GB993879A (de) * 1961-11-16
US3258748A (en) * 1962-01-08 1966-06-28 Fntan, fntin
BE626951A (de) * 1962-01-22
US3248708A (en) * 1962-01-22 1966-04-26 Ibm Memory organization for fast read storage
NL292579A (de) * 1962-05-10
NL294416A (de) * 1962-06-22
BE634161A (de) * 1962-07-03
US3267433A (en) * 1962-08-24 1966-08-16 Ibm Computing system with special purpose index registers
US3292152A (en) * 1962-09-17 1966-12-13 Burroughs Corp Memory
BE637749A (de) * 1962-10-01
US3319226A (en) * 1962-11-30 1967-05-09 Burroughs Corp Data processor module for a modular data processing system for operation with a time-shared memory in the simultaneous execution of multi-tasks and multi-programs
US3286239A (en) * 1962-11-30 1966-11-15 Burroughs Corp Automatic interrupt system for a data processor
US3264615A (en) * 1962-12-11 1966-08-02 Ibm Memory protection system
US3271744A (en) * 1962-12-31 1966-09-06 Handling of multiple matches and fencing in memories
US3292155A (en) * 1963-03-15 1966-12-13 Burroughs Corp Computer branch command
US3268875A (en) * 1963-12-20 1966-08-23 Ibm Translation operation
US3297997A (en) * 1963-06-10 1967-01-10 Beckman Instruments Inc List control
DE1218761B (de) * 1963-07-19 1966-06-08 International Business Machines Corporation, Armonk, N. Y. (V. St. A.) Datenspeidbereinrichtung
US3297999A (en) * 1963-08-26 1967-01-10 Burroughs Corp Multi-programming computer
US3300764A (en) * 1963-08-26 1967-01-24 Collins Radio Co Data processor
US3302183A (en) * 1963-11-26 1967-01-31 Burroughs Corp Micro-program digital computer
US3290658A (en) * 1963-12-11 1966-12-06 Rca Corp Electronic computer with interrupt facility
US3312946A (en) * 1963-12-18 1967-04-04 Ibm Processor for coded data
US3328768A (en) * 1964-04-06 1967-06-27 Ibm Storage protection systems
US3315235A (en) * 1964-08-04 1967-04-18 Ibm Data processing system
US3325785A (en) * 1964-12-18 1967-06-13 Ibm Efficient utilization of control storage and access controls therefor

Also Published As

Publication number Publication date
CH422394A (de) 1966-10-15
DE1246289B (de) 1967-08-03
DE1250659B (de) 1967-09-21
DE1499200B2 (de) 1971-04-15
CH432065A (de) 1967-03-15
SE310277B (de) 1969-04-21
SE311445B (de) 1969-06-09
NL6504272A (de) 1965-10-07
DE1499200A1 (de) 1970-03-05
NL6504270A (de) 1965-10-07
DE1499201A1 (de) 1970-10-22
GB1045425A (en) 1966-10-12
DE1499201B2 (de) 1971-01-21
IL23159A (en) 1969-01-29
ES311414A1 (es) 1966-01-16
GB1108802A (en) 1968-04-03
GB1061361A (en) 1967-03-08
FI46568C (fi) 1973-04-10
SE316936B (de) 1969-11-03
US3400371A (en) 1968-09-03
NL6504271A (de) 1965-10-07
NL6504269A (de) 1965-10-07
GB1055704A (en) 1967-01-18
AT264162B (de) 1968-08-26
ES311385A1 (es) 1965-11-01
CH426321A (de) 1966-12-15
CH424324A (de) 1966-11-15
BE662151A (de) 1965-08-02
NL143351B (nl) 1974-09-16
GB1108801A (en) 1968-04-03
GB1108800A (en) 1968-04-03
DE1237363B (de) 1967-03-23
NL6504273A (de) 1965-10-07
AT267226B (de) 1968-12-27
ES311413A1 (es) 1965-10-01
AT255801B (de) 1967-07-25
BE662149A (de) 1965-08-02
CH425282A (de) 1966-11-30
CH418011A (de) 1966-07-31
AT253260B (de) 1967-03-28
FI46568B (fi) 1973-01-02
BE662154A (de) 1965-08-02
GB1054725A (de)
BE662153A (de) 1965-08-02
NO117054B (de) 1969-06-23
BE662152A (de) 1965-08-02

Similar Documents

Publication Publication Date Title
DE1303416B (de)
DE2743060C2 (de) Digitalrechner mit Ein-Bit-Verarbeitungseinheit
DE68928213T2 (de) Inhaltadressierte Speicherzellenanordnung
DE2910839A1 (de) Einrichtung zur ausfuehrung einer speziellen verzweigungsinstruktion
DE2723523A1 (de) Kompression und dekompression von gespeicherten digitaldaten
DE1499193A1 (de) Datenverarbeitungsanlage
DE1499722B1 (de) Einrichtung zur modifizierung von informationswoertern
DE2248296A1 (de) Programmsteuereinrichtung
DE2457612A1 (de) Mikroprogrammier-steuersystem
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE1255356B (de) Steuervorrichtung fuer taktgesteuerte Rechenmaschinen
DE2433436A1 (de) Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer
DE2064473B2 (de) Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenden, gesuchten Information
DE2336676C3 (de) Einrichtung zur Modifizierung von Mikroprogrammbefehlen
DE1799012B1 (de) Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschnitten in einem elektronischen Rechner
DE1276375B (de) Speichereinrichtung
DE2057587A1 (de) Inhaltsadressierter Speicher
DE1194605B (de) Verbesserung an Geraeten zur Verarbeitung von Angaben, Informationen od. dgl.
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE1474380A1 (de) Matrixspeicheranordnung
DE1474090B2 (de) Datenverarbeitungsanlage
DE1499192A1 (de) Informationsverarbeitungsgeraet
DE1499233C3 (de) Kombinationsrechenanlage
DE1549582B1 (de) Anordnung zur bestimmung der niedrigstwertigen bit position
DE1424756C (de) Schaltungsanordnung zum fehlergesicher ten Einfuhren oder Wiedereinführen von Pro grammen m den Hauptspeicher einer daten verarbeitenden Anlage

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977