DE1295632B - Verfahren und Schaltungsanordnung zum Umsetzen elektrischer Analog- in elektrische Digital-Signale - Google Patents

Description

1 2

Die Erfindung betrifft ein Verfahren zum Um- Der Wertigkeitsbereich, in dem ein Fehler des setzen elektrischer Analog- in elektrische Digital- ersten Digital-Signals durch das zweite Digital-Signal Signale. Die Erfindung betrifft weiter eine Schal- berichtigt werden kann, hängt naturgemäß von der tungsanordnung zum Durchführen dieses Verfahrens. Überlappung zwischen diesen beiden Signalen ab. Je Viele Gebiete der angewandten Technik, z. B. die 5 mehr die Summe der Wertigkeiten der einzelnen Regeltechnik und die Fernmeßtechnik, verlangen Bits des zweiten Digital-Signals die Wertigkeit des das Umsetzen von elektrischen Analog-Signalen in geringstwertigen Bits des ersten Digital-Signals überelektrische Digital-Signale. Für diesen Zweck sind steigt, um so stärker überlappen sich die beiden Analog-Digital-Umsetzer bekannt. Signale, so daß das zweite Digital-Signal schließlich Die Verwendung eines einzigen Analog-Digital- io auch die Wertigkeit des Bits des ersten Digital-Umsetzers für diesen Zweck verbietet sich unter Signals berichtigt, das die zweitniedrigste Wertigkeit anderem dann, wenn an die Genauigkeit des Umset- hat.

zens so hohe Anforderungen gestellt werden, daß Zum Erreichen dieser Überlappung und damit zum das Auflösungsvermögen des Umsetzers hierzu nicht Erreichen der Fehlerberichtigung in einem größeren mehr ausreicht. Es leuchtet ein, daß die Genauig- 15 Bereich sieht die Erfindung vor, daß die Summe der keit des Umsetzens des Analog-Signals in das Digi- Wertigkeiten der einzelnen Bits des zweiten Digitaltal-Signal davon abhängt, wie weit der Analog- Signals größer ist als die Wertigkeit des geringstwerti-Digital-Umsetzer das Analog-Signal auflösen, bzw. gen Bits des ersten Digital-Signals, welche geringen Schwankungen er in dem Analog- Das erfindungsgemäße Verfahren ist nicht auf eine Signal noch erkennen kann. 20 Ausführungsform beschränkt, bei der nur ein erstes

Man hat daher Kunstschaltungen genommen, die und ein zweites digitales Signal, das heißt insgesamt, mindestens einen Analog-Digital-Umsetzer und min- zwei digitale Signale erzeugt werden. Abhängig von destens einen Digital-Analog-Umsetzer erhalten. der Stellenzahl des digitalen Ausgangssignals werden Diese Umsetzer sind so zusammengeschaltet, daß mehr als zwei digitale Signale, ζ. Β. drei digitale ein Fehler, der in einem Umsetzer entsteht, durch 25 Signale oder mehr erzeugt. Bei einem digitalen Auseine in der Schaltung erfolgende Korrektur ausgegli- gangssignal mit drei Stellen z. B. wird das anachen wird. löge Eingangssignal in zwei digitale Signale mit ver-

Hierzu ist bereits ein Verfahren zum Umsetzen schiedener Wertigkeit umgesetzt. Das digitale Signal

elektrischer Analog- in elektrische Digital-Signale mit der höchsten Wertigkeit wird einmal unmittelbar

unter Verwendung mindestens eines Analog-Digital- 30 zum Ausgang durchgeführt und gleichzeitig nach

und eines Digital-Analog-Umsetzers bekannt, bei einer Umwandlung in ein analoges Signal mit dem

dem das analoge Eingangssignal in ein erstes digita- digitalen Signal geringerer Wertigkeit zusammenge-

les Signal umgesetzt wird, wobei dieses erste digitale setzt, nachdem auch dieses in ein analoges Signal

Signal nur annähernd dem analogen Eingangssignal umgesetzt wurde. Das dabei entstehende analoge

entspricht, bei dem ferner das erste digitale Signal 35 Signal wird wieder mit dem analogen Eingangssignal

zum Ausgang durchgeführt und außerdem gleichzei- zwecks Bildung eines Differenzsignals verglichen,

tig in ein analoges Signal umgesetzt wird, bei dem Dieses Differenzsignal dient zur Berichtigung des

ferner dieses analoge Signal mit dem analogen Ein- zum Ausgang durchgeführten digitalen Signals mit

gangssignal zwecks Bildung eines Differenzsignals der höchsten Wertigkeit. Dieses Differenzsignal dient

verglichen wird, bei dem ferner dieses Differenzsignal 40 weiter zur Berichtigung des ebenfalls zum Ausgang

in ein zweites digitales Signal umgesetzt wird und durchgeführten digitalen Signals mit der geringeren

bei dem schließlich das erste und das zweite digitale Wertigkeit. Schließlich dient es auch zur Bildung

Signal addiert werden. eines digitalen Ausgangssignals mit einer noch ge-

Der Erfindung liegt die Aufgabe zugrunde, dieses ringeren Wertigkeit, so daß insgesamt ein dreistel-

Verfahren so auszubilden, daß insbesondere der am 45 liges digitales Ausgangssignal entsteht.

Eingang der Schaltungsanordnung liegende Analog- Bei dieser und bei weiter entwickelten Ausfüh-

Digital-Umsetzer, der die höchste Bitzahl aufweist, rungsformen kommt das erfindungsgemäße Prinzip

geringes Auflösungsvermögen aufweisen darf und gleichermaßen zur Wirkung, daß nämlich die Über-

damit einen verhältnismäßig niedrigen Preis und lappung der Digital-Signale mit verschiedener Wer-

eine hohe Arbeitsgeschwindigkeit hat. 50 tigkeit zu einer Berichtigung des Digital-Signals mit

Erfindungsgemäß wird diese Aufgabe dadurch ge- der nächsthöheren Wertigkeit führt,

löst, daß die Summe der Wertigkeiten der einzelnen Die erfindungsgemäße Schaltungsanordnung zum

Bits des zweiten Digital-Signals mindestens gleich Durchführen des erfindungsgemäßen Verfahrens wird

der Wertigkeit des geringstwertigen Bits des ersten im folgenden am Beispiel der eben erläuterten Aus-

Digital-Signals ist. 55 führungsform beschrieben, bei der ein digitales Aus-

Diese Forderung nach einem bestimmten Verhält- gangssignal mit drei Stellen erzielt wird. Diese Ausnis zwischen den Wertigkeiten der Bits des zweiten führungsform ist dadurch gekennzeichnet, daß ein und des ersten Digital-Signals stellt sicher, daß sich erster Eingangs-Analog-Digitalumsetzer mit zwei die Wertigkeitsbereiche überlappen oder, anders aus- Ausgängen im BCD-Code vorgesehen ist, an den gedrückt, die Bits der beiden Digitalsignale teilweise 60 Ausgang höherer Wertigkeit ein erster Digitalineinandergreifen. Wenn also das erste Digital-Signal, Analog-Umsetzer und an den Ausgang geringerer das von dem am Eingang der Schaltung liegenden Wertigkeit ein zweiter Digital-Analog-Umsetzer Analog-Digital-Umsetzer unmittelbar zum Ausgang angeschlossen ist, an den ersten Digital-Analogdurchgeführt wird, infolge einer Ungenauigkeit in Umsetzer der höheren Wertigkeit ein zweiter diesem Umsetzer fehlerhaft ist, wird dies durch das 65 Analog-Digital-Umsetzer und an den zweiten Digitalzweite Digital-Signal berichtigt, das ja durch einen Analog-Umsetzer ein dritter Analog-Digital-Umset-Vergleich zwischen dem Eingangssignal und dem zer angeschlossen ist, der Ausgang des zweiten fehlerhaften ersten Digital-Signal gebildet wurde. Analog-Digital-Umsetzers zu der Stelle höchster

3 4

Wertigkeit auf einer Anzeigetafel und der Ausgang Analog-Digital-Umsetzer 11 erzeugen ein digitales niedrigerer Wertigkeit des dritten Analog-Digital- Signal D 4, das der Anzeigetafel 5 zugeführt wird und Umsetzers zu der Stelle geringster Wertigkeit auf der die Bit-Gruppe mit der zweithöchsten Wertigkeit verAnzeigetafel führt, der Ausgang höherer Wertigkeit körpert. Zusätzlich erzeugt das fünfte Bit des Analogdes ersten Eingangs-Analog-Digital-Umsetzers zu- 5 Digital-Umsetzers 11 ein digitales Ausgangssignal D 5, sätzlich noch an einen dritten Digital-Analog-Umset- das einem Digital-Analog-Umsetzer 12 zugeführt zer angeschlossen ist, die Ausgänge des zweiten und wird, der das obenerwähnte Korrekturglied E 3 erdes dritten Digital-Analog-Umsetzers gemeinsam an zeugt. E 3 ist ein Ubertragglied, das dem Verstärker 3 den dritten Analog-Digital-Umsetzer angeschlossen zugeführt wird und zur Korrektur der Ziffer mit der sind und die Summen der analogen Ausgangssignale io höchsten Wertigkeit dient.

des zweiten und des dritten Digital-Analog-Umsetzers Die Ziffer mit der geringsten Wertigkeit wird wie vorher unter Bildung eines Differenzsignals algebra- folgt erzeugt: die digitalen Signale D1 und D 2 werisch mit dem analogen Eingangssignal verglichen den den Digital-Analog-Umsetzern 6 und 7 zugeführt, werden, der Ausgang niedrigerer Wertigkeit des die die Analogsignale E 5 und E 6 abgeben. Die Umersten Eingangs-Analog-Digital-Umsetzers noch an 15 setzer 6 und 7 sind Präzisionsgeräte. Das sich aus der einen weiteren vierten Digital-Analog-Umsetzer an- Addition von E 5 und E 6 ergebende Ausgangssignal geschlossen ist, der Ausgang höherer Wertigkeit des El wird von dem ursprünglichen AnalogsignalE1 dritten Analog-Digital-Umsetzers an einen fünften subtrahiert und das entstehende Differenzsignal E12 Digital-Analog-Umsetzer angeschlossen ist, die Aus- weist dann im Verhältnis zu dem Eingangssignal E1 gänge des vierten und fünften Digital-Analog-Umset- 20 eine große Genauigkeit auf. Das analoge Differenzzers gemeinsam an den Eingang eines vierten signal E12 wird dem Verstärker 13 zugeführt, dessen Analog-Digital-Umsetzers angeschlossen sind, der Ausgangssignal E13 einem 6-Bit-Analog-Digital-Ausgang niedriger Wertigkeit dieses Umsetzers an Umsetzer 14 zugeführt wird. Vier Bits des Analogdie Stelle mittlerer Wertigkeit auf einer Anzeigetafel Digital-Umsetzers 14 erzeugen ein digitales Ausgangsangeschlossen ist und der Ausgang höherer Wertig- 35 signal D1, das der Anzeigetafel 5 zugeführt wird, und keit an einen sechsten Digital-Analog-Umsetzer an- die Ziffer mit der geringsten Wertigkeit darstellt. Der geschlossen ist, dessen Ausgang gemeinsam mit dem Umsetzer 14 korrigiert die erste digitale Annäherung Ausgang des ersten Digital-Analog-Umsetzers an den des Umsetzers 1, selbst wenn die erste digitale AnEingang des zweiten Analog-Digital-Umsetzers an- näherung in der Bit-Gruppe mit der zweithöchsten geschlossen ist. 3° Wertigkeit einen ein Bit übersteigenden Fehler hat.

Diese Schaltungsanordnung bringt den bereits er- Die fünften und sechsten Bits des Analog-Digital-

läuterten Vorteil, daß die oft mehrere Bit-Gruppen Umsetzers 14 mit einer höheren Wertigkeit bilden ein

aufweisenden Analog-Digital-Umsetzer nur ein gerin- Übertragglied D 6, das dem Digital-Analog-Umset-

ges Auflösungsvermögen haben müssen, was ihren zer 9 zugeführt wird. Der Digital-Analog-Umsetzer 9 Preis erniedrigt und ihre Arbeitsgeschwindigkeit er- 35 erzeugt das bereits obenerwähnte Korrekturglied E 9.

höht. E 9 wird mit E 8 zu dem Analog-Signal E10 zusam-

F i g. 1 der Zeichnung zeigt diese Ausführungsform mengesetzt und dem Verstärker 10 zugeführt. Das

der erfindungsgemäßen Schaltungsanordnung, bei der von dem Verstärker 10 abgegebene Analogsignal E11

ein analoges Eingangssignal in ein digitales Aus- wird dem Analog-Digital-Umsetzer 11 zugeführt,

gangssignal mit drei Stellen umgesetzt wird. 40 Vier Bits des 5-Bit-Analog-Digital-Umsetzers 11 er-

Gemäß dem Blockschaltbild wird ein analoges geben das digitale Ausgangssignal D 4, das die Ziffer Eingangssignal El einem 8-Bit-Analog-Digital-Umset- mit der zweithöchsten Wertigkeit verkörpert. Das zer 1 zugeführt. Die von diesem Umsetzer abgegebe- fünfte Bit des Analog-Digital-Umsetzers 11 ist ein nen digitalen Signale sind in zwei Gruppen unterteilt. Übertragglied D 5, das dem Digital-Analog-Umsetzer Die Bit-Gruppe mit der höchsten Wertigkeit ist mit 45 12 zugeführt wird. Der Umsetzer 12 erzeugt das be-D1 und die Bit-Gruppe mit der zweithöchsten Wer- reits obenerwähnte Übertragglied E 3. tigkeit mit D 2 bezeichnet. Die Signale d 1 stellen eine Es sei angenommen, daß das Eingangssignal E1 erste Annäherung an das Signal E1 dar und werden 8,01 sei. Der Analog-Digital-Umsetzer 1, dessen Geeinem Digital-Analog-Umsetzer 2 zugeführt, der ein nauigkeit unter der der gesamten Anordnung liegt, Analog-Signal E 2 abgibt. Das Signal E 2 wird einem 5° erzeugt ein Signal, dessen Wert etwas von 8,01 abVerstärker 3 zugeführt, der auch ein Übertrag- weicht. Das Vorzeichen der Abweichung läßt sich Korrekturglied E 3 erhält, das zu E 2 addiert wird. jedoch beeinflussen, und die dargestellte Schaltung ist

Am Verstärker 3 wird ein Analogsignal E 4 ab- so ausgebildet, daß der Fehler auf der unteren Seite genommen. Dies ist ein stufenförmiges Signal, das des Eingangssignals E1 auftritt. Es sei einmal aneinem 4-Bit-Analog-Digital-Umsetzer 4 zugeführt 55 genommen, daß das digitale Signal des Analogwird. Der Wandler 4 gibt ein digitales Signal D 3 ab, Digital-Umsetzers 1 7 für D 1 und 9 für D 2 ist. Das das die Ziffer mit der höchsten Wertigkeit verkörpert heißt, an Stelle des Analogwertes 8,01 lautet der digi- und einer Anzeigetafel 5 zugeführt wird. tale Wert 7,9. Die D 1-Darstellung von 7 erscheint

Die Ziffer mit der zweithöchsten Wertigkeit, die am Ausgang als die Ziffer mit der höchsten Wertigauf der Anzeigetafel 5 angezeigt wird, wird auf fol- 60 keit unter Hinzufügung eines Übertraggliedes, was gende Weise erzeugt: das digitale Signal D 2 von noch beschrieben wird. Die D 2-Darstellung von 9 Analog-Digital-Umsetzer 1 wird einem Digital-An- wird dem Digital-Analog-Umsetzer 8 zugeführt und alog-Umsetzer 8 zugeführt, der ein Analog-Signal E 8 erscheint am Ausgang als die Ziffer mit der zweitabgibt. Dem Signal E 8 wird unter Bildung eines zu- höchsten Wertigkeit unter Hinzufügung eines Übersammengesetzten Analogsignals E10 ein Korrektur- 65 traggliedes, was noch beschrieben wird. Die digitalen glied E 9 zugeführt. Das Analogsignal E10 wird Signale D1 und D 2 des Analog-Digital-Umsetzers 1 einem Verstärker 10 zugeführt, der einen 5-Bit- werden durch den Digital-Analog-Umsetzer 6 und Analog-Digital-Umsetzer 11 steuert. Vier Bits des den Digital-Analog-Umsetzer 7 mit hoher Genauig-

keit in Analogsignale umgewandelt, zum Analogsignal El zusammengefaßt und von dem Eingangssignal El subtrahiert. 8,01 minus 7,9 führt zu dem analogen Differenzsignal £ 12 vom Betrag 0,11. Dieses genaue Differenzsignal E12 wird dem Verstärker £13 zugeführt, an dessen Ausgang ein den Betrag 0,11 darstellendes Signal auftritt, das dem Analog-Digital-Umsetzer 14 zugeführt wird. Der Bestandteil 0,01 von 0,11 wird als Dl erzeugt und der Anzeige der Ziffer geringster Wertigkeit zugeführt. 0,1 ist ein Übertragglied und aktiviert das fünfte und 0,1 ist ein Übertragglied und aktiviert das fünfte und sechste Bit des Analog-Digital-Umsetzers 14, der das digitale Signal D 6 erzeugt. D 6 bzw. 0,1 und Dl bzw. 0,9 werden in den Umsetzern 8, 9 und 11 zur Ziffer 1,0 addiert. Die 0 von 1,0 bzw. D 4 erscheint in der Anzeige der Ziffer mit der zweithöchsten Wertigkeit. Die 1 von 1,0 oder D S ist ein Übertragglied, das mit der ersten Annäherung an die Ziffer 7 oder D1 unter Bildung der Ziffer 8 oder D 3 zusammengesetzt wird. Auf der Anzeigetafel 5 erscheint dann 8,01 an Stelle von 7,9.

Claims (3)

Patentansprüche:

1. Verfahren zum Umsetzen elektrischer Analog- in elektrische Digitalsignale unter Verwendung mindestens eines Analog-Digital- und eines Digital-Analog-Umsetzers, bei dem das analoge Eingangssignal in ein erstes digitales Signal umgesetzt wird, wobei dieses erste digitale Signal nur annähernd dem analogen Eingangssignal entspricht, bei dem ferner das erste digitale Signal zum Ausgang durchgeführt und außerdem gleichzeitig in ein analoges Signal umgesetzt wird, bei dem ferner dieses analoge Signal mit dem analogen Eingangssignal zwecks Bildung eines Differenzsignals verglichen wird, bei dem ferner dieses Differenzsignal in ein zweites digitales Signal umgesetzt wird und bei dem schließlich das erste und das zweite digitale Signal addiert werden, dadurch gekennzeichnet, daß die Summe der Wertigkeiten der einzelnen Bits des zweiten Digitalsignals mindestens gleich der Wertigkeit des geringstwertigen Bits des ersten Digitalsignals ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Summe der Wertigkeiten der einzelnen Bits des zweiten Digitalsignals größer ist als die Wertigkeit des geringstwertigen Bits des ersten Digitalsignals.

3. Schaltungsanordnung zum Durchführen des Verfahrens nach Anspruch 1 und 2 mit Analog-Digital-Umsetzern, Digital-Analog-Umsetzern und Analogsignalverstärkern, dadurch gekennzeichnet, daß ein Eingangs-Analog-Digitalumsetzer (1) mit zwei Ausgängen (D 1 und D 2) im BCD-Code vorgesehen ist, an den Ausgang (D 1) höherer Wertigkeit ein Digital-Analogumsetzer (2) angeschlossen ist, und an den Ausgang geringerer Wertigkeit ein Digital-Analogumsetzer (7) angeschlossen ist, an den Digital-Analogumsetzer (2) der höheren Wertigkeit ein Analog-Digitalumsetzer (4) und an den Digital-Analogumsetzer (7) ein Analog-Digitalumsetzer (14) angeschlossen ist, der Ausgang (D 3) des Analog-Digitalumsetzers (4) zu der Stelle höchster Wertigkeit auf einer Anzeigetafel (5) und der Ausgang (D 7) niedriger Wertigkeit des Analog-Digital-Umsetzers (14) zu der Stelle geringster Wertigkeit auf der Anzeigetafel (5) führt, der Ausgang (D 1) des Analog-Digitalumsetzers (1) zusätzlich noch an einen Digital-Analogumsetzer (6) angeschlossen ist, die Ausgänge der Digital-Analogumsetzer (6 und 7) gemeinsam an den Analog-Digitalumsetzer (14) angeschlossen sind und die Summen der analogen Äusgangssignale der Umsetzer (6 und 7) vorher unter Bildung eines Differenzsignals algebraisch mit dem analogen Eingangssignal verglichen werden, der Ausgang (D 2) niedrigerer Wertigkeit des Eingangs-Analog-Digitalumsetzers (1) noch an einen weiteren Digital-Analogumsetzer (8) angeschlossen ist, der Ausgang (D 6) höherer Wertigkeit des Analog-Digitalumsetzers (14) an einen Digital-Analogumsetzer (9) angeschlossen ist, die Ausgänge der beiden Digital-Analogumsetzer (8 und 9) gemeinsam an den Eingang eines Analog-Digitalumsetzers (11) angeschlossen sind, der Ausgang (D 4) niedriger Wertigkeit des Umsetzers (11) an die Stelle mittlerer Wertigkeit auf einer Anzeigetafel (5) angeschlossen ist und der Ausgang höherer Wertigkeit an einen Digital-Analogumsetzer (12) angeschlossen ist, dessen Ausgang gemeinsam mit dem Ausgang des Digital-Analog-Umsetzers (2) an den Eingang des Analog-Digitalumsetzers (4) angeschlossen ist.

Hierzu 1 Blatt Zeichnungen