DE1287689B

DE1287689B -

Info

Publication number: DE1287689B
Application number: DEST21621A
Authority: DE
Priority date: 1964-01-29
Publication date: 1969-01-23
Also published as: AT274069B; NO116854B; DE1516313B2; BE659000A; NL6501143A; GB1077539A; FI45902C; DE1516313A1; FI45902B; SE317100B

Description

1 21 2

Die Erfindung befaßt sich mit einer Schaltung zum so umgeformt wird, daß sie einen zeitlichen Verlauf Phasen-und Frequenzvergleich zweier Signalspannun- hat, bei dem der Spannungsspitzenwert der einen gen, von denen mindestens eine in zwei Teilspannungen Polarität wesentlich größer als der Spitzenwert der aufgespalten wird, und bei der bei übereinstimmender anderen Polarität, bezogen auf den zeitlichen Mittel-Frequenz der beiden zu vergleichenden Signalspan- 5 wert, ist, wird dies erfindungsgemäß dadurch erreicht, nungen eine phasenabhängige Richtspannung erzeugt daß je eine aus den beiden Signalspannungen herwird und bei nicht übereinstimmender Frequenz geleitete Summenspannung an je einer Basis-Emitterzwecks Erzeugung einer verstimmungsabhängigen Strecke zweier Transistoren liegt, deren Emitter-Richtspannung die sich ergebende Differenzfrequenz- Kollektor-Strecken in Serie an eine Speisespannungsspannung, deren Polarität eine Funktion der Ver- io quelle angeschlossen sind, und daß die beispielsweise Stimmungsrichtung ist, durch Speicherung ihres jeweils mittels einer Batterie oder eines i?C-Gliedes, dessen letzten Spitzenwertes so umgeformt wird, daß sie Zeitkonstante größer als die Periodendauer der einen zeitlichen Verlauf hat, bei dem der Spannungs- niedrigsten zu erwartenden Differenzfrequenz ist, spitzenwert der anderen Polarität, bezogen auf den erzeugte Vorspannung jeder Basis-Emitter-Strecke zeitlichen Mittelwert, ist. 15 kleiner als der Spitzenwert der zugeführten Summen-The invention is concerned with a circuit for being reshaped in such a way that it has a time profile Phase and frequency comparison of two signal voltages, in which the voltage peak value of one gen, of which at least one in two partial voltages polarity is much greater than the peak value of the is split up, and with the same polarity, based on the temporal mean frequency of the two signal span values to be compared is 5, this is achieved according to the invention by A phase-dependent rectified voltage is generated that one is derived from the two signal voltages and if the frequency does not match, the total voltage conducted to each base-emitter purpose Generation of a detuning-dependent path of two transistors, whose emitter directional voltage the resulting differential frequency collector paths in series with a supply voltage, whose polarity is a function of the ver io source connected, and that the example Mood direction is, by storing your each by means of a battery or an i? C element, its last peak value is converted so that it is greater than the period of the time constant has a time curve in which the voltage is the lowest differential frequency to be expected, peak value of the other polarity, based on the generated bias voltage of each base-emitter path temporal mean, is. 15 less than the peak value of the added sum

Es sind bereits Phasen- und Frequenzvergleichs- spannung, jedoch größer als die Spitzenwerte der jeschaltungen bekannt, bei denen durch Umformung weiligen Einzelspannungen dieser Summenspannung der Differenzfrequenzspannung eine verstimmungs- ist, und daß bei nicht übereinstimmender Frequenz abhängige Richtspannung erzeugt wird. Beispiels- der beiden zu vergleichenden Signalspannungen das weise kann man die Umformung erzielen durch 20 an der Verbindung der beiden in Serie liegenden Differenzieren, Integrieren und anschließende Doppel- Transistoren auftretende Potential des jeweils letzten gleichrichtung und insbesondere durch Speichern des Spitzenwertes der an dieser Verbindung stehenden jeweils letzten Spitzenwertes der Differenzfrequenz- Differenzfrequenzspannung mittels einer an sich bespannung, wobei eine anschließende Doppelgleich- kannten Speichereinrichtung (wie z. B. Kondensator, richtung überflüssig ist. Eine besonders vorteilhafte 25 bistabiler Multivibrator u. dgl.) gespeichert wird, der Ausführung einer bekannten Phasen- und Frequenz- die verstimmungsabhängige Richtspannung entnomvergleichsschaltung besteht darin, die Schaltung selbst men wird.There are already phase and frequency comparison voltages, but greater than the peak values of the circuits known, in which individual voltages of this sum voltage are formed the difference frequency voltage is a detuning, and that in the event of a frequency mismatch dependent directional voltage is generated. Example of the two signal voltages to be compared one can wisely achieve the deformation by 20 at the connection of the two in series Differentiate, integrate and subsequent double transistors occurring potential of the last rectification and in particular by storing the peak value of those connected to this connection in each case last peak value of the differential frequency-differential frequency voltage by means of a voltage per se, where a subsequent double storage device (such as a capacitor, direction is superfluous. A particularly advantageous bistable multivibrator and the like) is stored, the Execution of a well-known phase and frequency reference circuit based on the detuning reference voltage is to men the circuit itself.

als Speicherschaltung auszunutzen, indem jede Gleich- Mit der erfindungsgemäßen Schaltung ist es möglich,to be used as a memory circuit by each equal- With the circuit according to the invention it is possible to

richterstrecke mit einer Vorspannung vorgespannt eine verstimmungsabhängige Richtspannung zu gewird, die größer ist als die Spitzenwerte der Einzel- 3° winnen, die etwa gleich groß oder größer ist als die spannungen, jedoch kleiner als die Spitzenwerte der Spitzenwerte der einzelnen Signalspannungen.
Summenspannung und die Speicherung des jeweils Da bei der erfindungsgemäßen Schaltung die verletzten Spitzenwertes durch einen oder mehrere stimmungsabhängige Richtspannung nicht in der Mitte Kondensatoren erzielt wird. Dabei wird die Auflade- des Potentials der zur Umformung der Differenzzeitkonstante des Speicherkondensators sehr klein 35 frequenzspannung erforderlichen Vorspannungen ent- und die Entladezeitkonstante sehr groß gewählt. Bei nommen wird, tritt keine ungewollte Änderung des dieser bekannten Schaltung werden auch in Koinzi- Abgriffpotentials für die Richtspannung durch z. B. denzschaltung arbeitende Transistoren als vorge- Alterung der Widerstände zur Erzeugung der Vorspannte Gleichrichter verwendet. Die verstimmungs- spannung auf. Diese Vorspannungen befinden sich abhängige Richtspannung wird bei diesen Schaltungen 40 nämlich bei der erfindungsgemäßen Schaltung zwischen in der Mitte bzw. nahe der Mitte des Potentials der den Basis-Emitter-Strecken. Dadurch kann ein Einbeiden Gleichrichtervorspannungen entnommen. Da- Stellpotentiometer zur genauen Einstellung des Potendurch ergeben sich bei ungewollten Änderungen des tials der verstimmungsabhängigen Richtspannung ein-Abgriffpojtentials, z. B. durch Alterung der Wider- gespart werden, was außer einer Materialeinsparung stände, Änderungen der Impulsamplitude u. dgl., 45 eine Einsparung an Abgleicharbeit mit sich bringt,
erhebliche Veränderungen des Potentials der ver- Die verstimmungsabhängige Richtspannung, die mitRichterstrecke biased with a bias voltage to become a detuning-dependent directional voltage that is greater than the peak values of the individual 3 ° win, which is about the same or greater than the voltages, but smaller than the peak values of the peak values of the individual signal voltages.
Total voltage and the storage of the respective Since, in the circuit according to the invention, the violated peak value is not achieved in the middle of the capacitors by one or more mood-dependent rectified voltage. In this case, the charging potential of the bias voltages required to convert the time difference constant of the storage capacitor to a very small frequency voltage is discharged and the discharge time constant is selected to be very large. When it is assumed, no unwanted change occurs in this known circuit are also in Koinzi- tap potential for the directional voltage through z. B. denz circuit working transistors used as pre-aging of the resistors for generating the bias rectifier. The detuning voltage on. These bias voltages are dependent on the directional voltage in these circuits 40 namely in the circuit according to the invention between in the middle or near the middle of the potential of the base-emitter paths. This allows either of them to draw rectifier biases. Since adjusting potentiometer for the exact setting of the potentiometer results in unintentional changes in the tials of the detuning-dependent directional voltage a-Abgriffpojtentials, z. B. can be saved through aging of the counter, which would stand in addition to a material saving, changes in the pulse amplitude and the like, 45 a saving in adjustment work with it,
considerable changes in the potential of the detuning-dependent directional voltage, which with

stimmungsabhängigen Richtspannung. dieser Schaltung gewonnen werden kann, ist relativ zurmood-dependent directional voltage. this circuit can be obtained is relative to

Die verstimmungsabhängige Richtspannung ist bei Speisespannung der beiden in Serie liegenden Trandiesen bekannten Schaltungen immer wesentlich sistoren groß, z. B. beträgt sie mindestens ein Viertel kleiner, z. B. 10- bis 20mal kleiner, als die zugeführten 5° bis ein Drittel dieser Spannung im Gegensatz zu einzelnen Signalspannungen. einem Zehntel bis einem Zwanzigstel bei der be-The detuning-dependent directional voltage is at the supply voltage of the two series-lying Trandiesen known circuits always significantly large sistors, z. B. it is at least a quarter smaller, e.g. B. 10 to 20 times smaller than the supplied 5 ° to a third of this voltage in contrast to individual signal voltages. one tenth to one twentieth for the

Die Erfindung stellt sich nun die Aufgabe, eine kannten Schaltung.The invention now has the task of providing a known circuit.

Phasen- und Frequenzvergleichsschaltung zu schaffen, An Hand der Schaltungsbeispiele der ZeichnungenTo create phase and frequency comparison circuit, using the circuit examples in the drawings

bei der die Potentialänderung der verstimmungs- sei die Erfindung näher erläutert,
abhängigen Richtspannung vermieden, zumindest 55 F i g. 1 zeigt eine erfindungsgemäße Schaltung mit jedoch so weit reduziert wird, daß diese Änderung einem npn-Trasistor 1 und einem pnp-Transistor 2. unerheblich ist. Die Kollektoren beider Transistoren sind miteinanderin which the change in potential of the detuning, the invention is explained in more detail,
dependent directional voltage avoided, at least 55 F i g. 1 shows a circuit according to the invention with, however, reduced to such an extent that this change in an npn transistor 1 and a pnp transistor 2 is insignificant. The collectors of both transistors are with each other

Bei einer Schaltung zum Phasen- und Frequenz- verbunden. Die Serienschaltung der beiden Tranvergleich zweier Signalspannungen, von denen min- sistoren liegt an einer Spannungsquelle 3. Der Basis destens eine in zwei Teilspannungen aufgespalten wird 60 des Transistors 1 wird von der Klemme 4 über den und bei der bei übereinstimmender Frequenz der Koppelkondensator 5 die eine Summenspannung und beiden zu vergleichenden Signalspannungen eine der Basis des Transistors 2 von der Klemme 6 über phasenabhängige Richtspannung erzeugt wird und bei den Koppelkondensator 7 die andere Summenspannicht übereinstimmender Frequenz zwecks Erzeugung nung zugeführt. 8 und 9 sind die Basisableitwidereiner verstimmungsabhängigen Richtspannung die 65 stände. Der Kondensator 7 muß mit dem Widerstand 9 sich ergebende Differenzfrequenzspannung, deren und der Kondensator5 mit dem Widerstände eine Polarität eine Funktion der Verstimmungsrichtung ist, Zeitkonstante bilden, die wesentlich größer als die durch Speicherung ihres jeweils letzten Spitzenwertes größte zu erwartende Periodendauer der Differenz-When connected to a circuit for phase and frequency. The series connection of the two tranches two signal voltages, of which min- sistors are connected to a voltage source 3. The base At least one is split into two partial voltages 60 of the transistor 1 is from the terminal 4 via the and at the same frequency of the coupling capacitor 5 a sum voltage and two signal voltages to be compared to one of the base of transistor 2 from terminal 6 phase-dependent directional voltage is generated and not the other sum span in the coupling capacitor 7 matching frequency for the purpose of generating voltage supplied. 8 and 9 are the basic drain units Detuning-dependent reference voltage the 65 levels. The capacitor 7 must with the resistor 9 resulting differential frequency voltage, whose and the capacitor5 with the resistors a Polarity is a function of the detuning direction, forming time constants that are significantly greater than that by storing their last peak value, the largest expected period of the difference

3 43 4

frequenz ist. Die größte zu erwartende Periodendauer andere Signalspannungsquelle. Mit den i?C-Gliedern der Differenzfrequenz hängt bekanntlich ab von der 25,26 und 27,28 wird die mit den Transformatoren 19 Größe der geforderten Störbefreiung. Je größer die übertragene Spannung 23 in zwei gegeneinander Störbefreiung ist, um so geringer ist der normale, phasenverschobene Spannungen aufgeteilt, die gegenallein durch den Phasenvergleich erreichbare Fang- 5 einander um mehr als 0° und weniger als 180° phasenbereich, der durch die verstimmungsabhängige Rieht- verschoben sind. Die Klemmen 6 und 4 sind wieder spannung erheblich erweitert werden soll. Durch diese identisch mit den entsprechenden Klemmen der F i g. 1 besonders großen Zeitkonstanten soll erreicht werden, und 2. Die von der Signalspannungsquelle 24 komdaß die Basisvorspannung größer als die Einzelsignal- mende Spannung wird der Mittelanzapfung der Sespannungen, jedoch kleiner als die Summenspannungen io kundärwicklung des Transformators 19 zugeführt. Man sind. Voraussetzung dafür ist, daß zusätzlich die Auf- kann die beiden um mehr als 0°, aber weniger als 180° ladezeitkonstante sehr klein ist, die von der Größe des verschobenen Teilspannungen auch auf andere beKondensators 5 bzw. 7 und der Größe des Quell- kannte Weise aus der Spannung 23 gewinnen. Besonwiderstandes der Signalquellen abhängt. Diese Vor- ders vorteilhaft ist es dabei, in ebenfalls an sich bespannungen kann man auch, insbesondere bei relativ 15 kannter Weise die beiden Teilspannungen mit einer hochohmigen Signalquellen, z. B. durch Batterien oder mehreren Allpaßschaltungen zu gewinnen, wood, dgl. erzeugen. Zwischen dem Verbindungspunkt durch erreicht wird, daß die Teilspannungen auch bei der beiden Transistoren und Masse liegt der Speicher- großen Frequenzänderungen der Signalspannung 23 kondensator 10, der zur Speicherung des Potentials gleich groß bleiben.frequency is. The largest expected period of other signal voltage source. With the i? C links the difference frequency depends, as is well known, on the 25.26 and 27.28 with the transformers 19 Size of the required interference clearance. The greater the transmitted voltage 23 in two against each other The elimination of interference is, the lower the normal, phase-shifted voltages that are split against alone through the phase comparison achievable catches 5 to each other by more than 0 ° and less than 180 ° phase range, which are shifted by the detuning-dependent direction. Terminals 6 and 4 are back voltage should be expanded considerably. This is identical to the corresponding terminals in FIG. 1 particularly large time constants are to be achieved, and 2. that of the signal voltage source 24 komdaß the base bias voltage is greater than the single signal end voltage is the center tap of the ses voltages, but smaller than the total voltages io secondary winding of the transformer 19 is supplied. Man are. The prerequisite for this is that the two can also be opened by more than 0 ° but less than 180 ° charging time constant is very small, which depends on the size of the shifted partial voltages on other capacitors 5 or 7 and the size of the source, you can gain knowledge of the voltage 23. Special resistance depends on the signal sources. It is advantageous for this front to also be covered in itself you can also, especially in a relatively known manner, the two partial voltages with one high-impedance signal sources, e.g. B. to win by batteries or several all-pass circuits, wood, like. produce. Between the connection point it is achieved that the partial stresses also at of the two transistors and ground is the memory-large frequency changes of the signal voltage 23 capacitor 10, which remain the same size for storing the potential.

des jeweils letzten Spitzenwertes der Differenzfrequenz- ao In Fig. 3 wird nur die Spannung 23 in zwei Teilspannung bei ungleicher Frequenz der beiden zu ver- spannungen aufgeteilt und diese Teilspannungen mit gleichenden Signale dient. An Stelle dieses Konden- der Spannung 24 zu zwei Summenspannungen addiert, sators können auch andere bekannte Speichereinrich- die an den Klemmen 4 und 6 liegen. Man kann auch tungen, wie z. B. bistabiler Multivibrator, verwendet die Spannung 24 in zwei phasenverschobene Teilwerden. Mit dem Siebglied 11,12,13 wird die bei über- 25 spannungen aufspalten und diese beiden phaseneinstimmender Frequenz der beiden Signale ent- verschobenen Teilspannungen mit je einer von der stehende phasenabhängige Richtspannung auch bei Spannung 23 hergeleiteten Teilspannung zu zwei nicht übereinstimmender Frequenz die durch die Summenspannungen addieren. Dabei muß allerdings Speicherung des Potentials des jeweils letzten Spitzen- beachtet werden, daß die Phasenverschiebung W₁ der wertes entstehende verstimmungsabhängige Rieht- 30 beiden von der Spannung 23 hergeleiteten Teilspannung gesiebt. Für den Fall, daß eine getrennte spannungen und die Phasenverschiebung <x₂ der beiden Speichereinrichtung, z. B. ein bistabiler Multivibrator, von der Spannung 24 hergeleiteten Teilspannungen an Stelle des Kondensators 10 zur Speicherung ver- zusammen größer als 0° und kleiner als 180° sind. Die wendet wird, muß die verstimmungsabhängige Rieht- Phasenverschiebung, die größer als 0° und kleiner als spannung diesem getrennten Speicher und die phasen- 35 180° sein soll, wird man vorzugsweise größer als 45° abhängige Richtspannung nach wie vor der Verbindung und kleiner als 135 ° wählen, um eine möglichst große der beiden Transistoren entnommen werden, und, verstimmungsabhängige Richtspannung zu gewinnen, wenn erforderlich, können beide Richtspannungen in Das Bezugspotential der mit den Schaltungen nach an sich bekannter Weise addiert werden. F i g. 1 und 2 gewonnenen Richtspannungen liegt hierof the respective last peak value of the difference frequency ao. In FIG. 3, only the voltage 23 is divided into two partial voltages when the frequency of the two is unequal, and these partial voltages are used with identical signals. Instead of this capacitor, the voltage 24 is added to two total voltages, other known storage devices can also be connected to the terminals 4 and 6. You can also perform such. B. bistable multivibrator, uses the voltage 24 in two parts out of phase. With the filter element 11, 12, 13, the partial voltages are split up in the event of overvoltages and these two phase-matching frequencies of the two signals are displaced, each with a partial voltage derived from the standing phase-dependent directional voltage, even at voltage 23, to two non-matching frequencies Add total voltages. In this case, however, the storage of the potential of the last peak in each case must be taken into account that the phase shift W _{1 of} the value resulting detuning-dependent rectification is filtered by the two partial voltages derived from the voltage 23. In the event that separate voltages and the phase shift <x _{2 of} the two storage devices, e.g. B. a bistable multivibrator, partial voltages derived from the voltage 24 instead of the capacitor 10 for storage are together greater than 0 ° and smaller than 180 °. That turns, the detuning-dependent rectifying phase shift must be greater than 0 ° and less than voltage this separate memory and the phase 35 180 °, one is preferably greater than 45 ° dependent rectified voltage as before the connection and less than Select 135 ° in order to remove the largest possible of the two transistors, and to gain detuning-dependent directional voltage, if necessary, both directional voltages can be added in the reference potential of the circuits in a manner known per se. F i g. 1 and 2 obtained directional stresses lies here

F i g. 2 zeigt eine erfindungsgemäße Schaltung mit 40 in der Mitte zwischen Masse und der Plusspannung 3. zwei gleichartigen (npn-) Transistoren 14 und 15. Auch Für den Fall, daß eine auf Masse bezogene phasenhier liegen beide Transistoren an einer Speisespannungs- bzw. verstimmungsabhängige Richtspannung erquelle 3. Der Kollektor des Transistors 14 ist mit dem wünscht ist, werden an Stelle der einen Speisespan-Emitter des Transistors 15 verbunden. An dieser Ver- nung 3 zwei gleich große Speisespannungen verwendet, bindungssteile liegen wieder der Speicherkonden- 45 derart, daß dem Emitter der Transistoren 1 bzw. 14 sator 10 und das Siebglied 11, 12 und 13. Die von der eine negative Spannung und dem Emitter des Tran-Klemme 4 kommende Summenspannung wird über sistors 2 bzw. dem Kollektor des Transistors 15 eine den Kondensator 16 und den Kondensator 5 der gleich große positive Spannung zugeführt wird.
Basis des Transistors 14 zugeführt. Die an der Klem- In den F i g. 1 und 2 wurden die Summenspannunme 6 liegende Summenspannung wird über den Kon- 50 gen den beiden Basis-Emitter-Strecken zugeführt, indensator 18 der Basis des Transistors 15 zugeführt. Der dem die Summenspannungen den beiden Basen zuKondensator 18 und der Widerstand 19 bilden eine geführt werden und die beiden Emitter an einem Frequenzweiche, derart, daß die Zeitkonstante 18, 19 Potential liegen, welches für Signalspannungen idensehr klein gegenüber der Periodendauer der größten tisch mit Masse ist. Eine andere Möglichkeit, Summenzu erwartenden Differenzfrequenz, aber sehr groß 55 spannungen an die Emitter-Basis-Strecken zu legen, gegenüber der Periodendauer der Signalspannungen besteht darin, z. B. der Basis die eine Einzelspannung ist. Der Kondensator 7 und der Widerstand 9 dienen und dem dazugehörenden Emitter die andere Einzelzur Erzeugung einer Vorspannung für die Basis des spannung zuzuführen. Diese Schaltungen haben den Transistors 15, und der Kondensator 5 in Verbindung Vorteil, daß kein Transformator 19 angewendet werden mit dem Widerstände dient zur Erzeugung der Vor- 60 muß; sie haben dafür den Nachteil, daß die jeweilige spannung für die Basis des Transistors 14. Das Spannungsquelle, die einen Emitter ansteuert, besoni?C-Glied 16, 17 hat etwa die gleiche Zeitkonstante ders niederohmig sein muß.F i g. 2 shows a circuit according to the invention with 40 in the middle between ground and positive voltage 3. two similar (npn) transistors 14 and 15. Also in the event that a phase related to ground, both transistors are connected to a supply voltage or detuning-dependent directional voltage erquelle 3. The collector of transistor 14 is connected to the one which is desired to be connected in place of the one feed chip emitter of transistor 15. Two equally large supply voltages are used at this connection 3, the connection parts are again the storage capacitors 45 in such a way that the emitter of the transistors 1 or 14 sator 10 and the filter element 11, 12 and 13. The one negative voltage and the emitter of the Tran terminal 4 coming total voltage is fed to the capacitor 16 and the capacitor 5 of the same positive voltage via sistor 2 or the collector of transistor 15.
Base of transistor 14 supplied. The at the terminal In the F i g. 1 and 2, the sum voltage is 6 The sum voltage is fed to the two base-emitter paths via the cone 50, and the inductor 18 is fed to the base of the transistor 15. The sum voltages of the two bases to capacitor 18 and the resistor 19 form one and the two emitters are connected to a crossover network in such a way that the time constant 18, 19 are potential, which is very small for signal voltages compared to the period of the largest table with ground . Another possibility of adding the expected difference frequency, but very large voltages to the emitter-base lines, compared to the period of the signal voltages is, for. B. the base which is a single voltage. The capacitor 7 and the resistor 9 are used and the associated emitter is used to supply the other individual to generate a bias voltage for the base of the voltage. These circuits have the transistor 15, and the capacitor 5 in connection with the advantage that no transformer 19 must be used with the resistors used to generate the 60 must; They have the disadvantage that the respective voltage for the base of the transistor 14. The voltage source that controls an emitter, especially C-element 16, 17 has approximately the same time constant, which must be of low resistance.

wie das i?C-Glied 18,19. Es soll hier nur dazu dienen, Mit den F i g. 4 bis 6 soll die Arbeitsweise der erähnliche Verhältnisse zu schaffen wie am Eingang des findungsgemäßen Schaltungen für den Fall, daß die Transistors 15. Es kann in vielen Fällen fortgelassen 65 Frequenzen der beiden Signalspannungen nicht überwerden, einstimmen, näher erläutert werden. F i g. 4 a zeigt dielike the i? C-member 18,19. It is only intended to help with the F i g. 4 to 6 should be similar to the mode of operation To create conditions as at the input of the inventive circuits in the event that the Transistor 15. In many cases, 65 frequencies of the two signal voltages cannot be omitted, agree, to be explained in more detail. F i g. 4 a shows the

F i g. 3 zeigt eine mögliche Ansteuerschaltung. teilweise gestrichelte Hüllkurve der der Basis desF i g. 3 shows a possible control circuit. partially dashed envelope of the base of the

Darin ist 23 die eine Signalspannungsquelle und 24 die Transistors 2 bzw. 15 zugeführten Summenspannung,23 is a signal voltage source and 24 is the total voltage supplied to transistor 2 or 15,

die in F i g. 4 nur durch einen kurzen Wechselspannungszug 29 bzw. 30 angedeutet ist. Die Hüllkurve zeigt, wie diese Summenspannung mit Differenzfrequenz in ihrer Amplitude schwankt. Nur die in der Figur stark ausgezogenen Spitzenwerte der mit Differenzfrequenz schwankenden Summenspannung offenen den Transistor. In F i g. 4b wird die Hüllkurve für die andere Summenspannung gezeigt, die der Basis des Transistors 1 bzw. 14 zugeführt wird. Die strichpunktierten waagerechten Linien der F i g. 4 a und 4b zeigen die durch Basisgleichrichtung gewonnene Basisvorspannung, durch die erreicht wird, daß nur die Spitzenwerte der mit Differenzfrequenz pulsierenden Summenspannung die Transistoren öffnen. Die Polarität dieser Vorspannung hängt selbstverständlich davon ab, ob der jeweilige Transistor ein npn- oder ein pnp-Transistor ist. Die Figuren sind so zu verstehen, daß die unter der Abszisse liegenden Spannungen jeweils den Transistor sperren und die über der Abszisse liegenden Spannungen den Transistor öffnen. Der Betrag der Vorspannungen ist größer als die Spitzenwerte der Einzelspannungen, aus denen die jeweilige Summenspannung gebildet ist. In den F i g. 4 a und 4 b werden jeweils gleich große Einzelspannungen vorausgesetzt, was man daran erkennt, daß die Minima der Schwebungen gleich Null sind. Die Einzelspannungen können aber auch ungleich groß sein. Die Spitzenwerte der Einzelspannungen sind also in diesen Figuren genau halb so groß wie die Spitzenwerte der Summenspannungen. Da mindestens eine Einzelspannung der Summenspannung gegenüber der vom gleichen Signal hergeleiteten Einzelspannung der anderen Summenspannung eine Phasenverschiebung aufweist, besteht auch eine Phasenverschiebung φ zwischen den Schwebungsperioden der beiden Summenspannungen. F i g. 4 zeigt diese Phasenverschiebung φ. Durch diese Phasenverschiebung wird wechselweise der obere und anschließend der untere Transistor der F i g. 1 und 2 geöffnet bzw. geschlossen.the in F i g. 4 is only indicated by a short alternating voltage train 29 and 30, respectively. The envelope curve shows how this sum voltage fluctuates in amplitude with the difference frequency. Only the peak values, strongly drawn out in the figure, of the total voltage fluctuating with the difference frequency open the transistor. In Fig. 4b shows the envelope curve for the other sum voltage which is fed to the base of the transistor 1 or 14. The dash-dotted horizontal lines in FIG. 4 a and 4 b show the base bias voltage obtained by base rectification, which ensures that only the peak values of the sum voltage pulsing with the difference frequency open the transistors. The polarity of this bias depends of course on whether the respective transistor is an npn or a pnp transistor. The figures are to be understood in such a way that the voltages below the abscissa each block the transistor and the voltages above the abscissa open the transistor. The amount of the bias is greater than the peak values of the individual voltages from which the respective total voltage is formed. In the F i g. 4 a and 4 b, individual voltages of the same size are assumed, which can be seen from the fact that the minima of the beats are equal to zero. However, the individual voltages can also be unequal. The peak values of the individual voltages in these figures are therefore exactly half as large as the peak values of the total voltages. Since at least one individual voltage of the sum voltage has a phase shift compared to the individual voltage of the other sum voltage derived from the same signal, there is also a phase shift φ between the beat periods of the two sum voltages. F i g. 4 shows this phase shift φ. As a result of this phase shift, the upper and then the lower transistor of FIG. 1 and 2 open and closed, respectively.

F i g. 5 zeigt den Fall für eine Frequenzabweichung des einen Signals relativ zum anderen in die eine Richtung und F i g. 6 in die andere Richtung.F i g. 5 shows the case for a frequency deviation of one signal relative to the other in one direction and F i g. 6 in the other direction.

Bei F i g. 5 liegt während der Zeit t_x das Potential des Verbindungspunktes der beiden Transistoren auf Massepotential. Nach Ablauf der Zeit Z₁ beginnt der Transistor 2 bzw. 15 der F i g. 1 bzw. 2 zu leiten, da die in Fig.4a gezeigte Basisspannung den Transistor 2 bzw. 15 öffnet. Dadurch wird während der Zeit t₂ der Kondensator 10 der F i g. 1 und 2 auf Pluspotential aufgeladen. Dieses Potential bleibt während der Zeit t_s erhalten. Nach Ablauf der Zeit t_s wird zusätzlich der Transistor 1 bzw. 14 der F i g. 1 bzw. 2 durch den Spitzenwert der in F i g. 4b gezeigten Spannung geöffnet. Dadurch wird das Potential des Verbindungspunktes und somit die Spannung am Kondensator 10 während der Zeit i₄ wieder auf Massepotential zurückgeführt. Nach Ablauf der Zeit t_t bleibt der Transistor 1 bzw. 14 während der Zeit t₅ geöffnet, wie aus F i g. 4b zu ersehen ist. Nach Ablauf dieser Zeit t₅ folgt der Bereich t₆, währenddem beide Transistoren geschlossen sind. Während dieses Zeitbereiches wird das Potential des Verbindungspunktes mit dem Kondensator 10 der F i g. 1 und 2 gespeichert. In F i g. 5 wird auf diese Weise das Massepotential gespeichert, weil der jeweils letzte Spitzenwert der in F i g. 5 gezeigten Spannung am Verbindungspunkt der beiden Transistoren auf Massepotential liegt. In F i g. 6 liegt dagegen der letzte Spitzenwert dieses Potentials auf Pluspotential, so daß während der Zeit t_s die Plusspannung mit dem Kondensator 10 gespeichert wird.At F i g. 5, the potential of the connection point of the two transistors is at ground potential during time t _x. After the time Z _{1 has} elapsed, the transistor 2 or 15 of FIG. 1 or 2, since the base voltage shown in Fig. 4a opens the transistor 2 or 15. As a result, the capacitor 10 becomes the figure during the time t _2. 1 and 2 charged to positive potential. This potential is retained during the time t _s . After the time t _s has elapsed, the transistor 1 or 14 of FIG. 1 or 2 by the peak value of the in F i g. 4b opened voltage. As a result, the potential of the connection point and thus the voltage on the capacitor 10 is returned to ground potential _{during the time i 4.} After the time t _{t has} elapsed, the transistor 1 or 14 remains open during the time t ₅ , as shown in FIG. 4b can be seen. After this time t _{5 has} elapsed, the region t ₆ follows, during which both transistors are closed. During this time period, the potential of the connection point with the capacitor 10 of FIG. 1 and 2 saved. In Fig. 5, the ground potential is stored in this way, because the last peak value in each case of the in FIG. 5 at the connection point of the two transistors is at ground potential. In Fig. 6, on the other hand, the last peak value of this potential is at positive potential, so that the positive voltage is stored with the capacitor 10 during the time t _s.

Der zeitliche Mittelwert dieser mit Differenzfrequenz pulsierenden Spannung am Kondensator 10 hatThe mean value over time of this voltage at the capacitor 10, which pulsates with the difference frequency, has

gegenüber dem Bezugspotential -~- einen negativencompared to the reference potential - ~ - a negative one

Wert -U₂. Value -U ₂ .

In F i g. 6 werden die umgekehrten Verhältnisse gezeigt bei umgekehrter Frequenzabweichung. Bei Frequenzabweichungen in die andere Richtung tritt eine Phasenverschiebung φ in die andere Richtung auf, wodurch der in F i g. 6 gezeigte Verlauf entsteht. Dieser in F i g. 6 gezeigte Verlauf hat einen strichpunktiert gezeichneten Mittelwert, der relativ zu dem gestricheltIn Fig. 6 the inverse relationships are shown with an inverse frequency deviation. In the case of frequency deviations in the other direction, a phase shift φ occurs in the other direction, whereby the in FIG. 6 is created. This in FIG. 6 has a dot-dashed mean value which is relative to the dashed line shown

gezeichneten Bezugspotential -γ- um den Betrag +CZ₂ positiver ist. Die Spannung —1/₂ bzw. + U₂ ist die verstimmungsabhängige Richtspannung, die hinter dem Siebglied 11, 12, 13 abgenommen werden kann. Selbstverständlich ist diese Ausgangsspannung mit derdrawn reference potential -γ- is more positive by the amount + CZ _2. The voltage −1 / ₂ or + U ₂ is the detuning-dependent reference voltage that can be picked up behind the filter element 11, 12, 13. Of course, this output voltage is with the

mittleren Gleichspannung -~ additiv überlagert. Wiemean DC voltage - ~ additively superimposed. As

bereits erwähnt, kann diese mittlere Gleichspannung dadurch eliminiert werden, daß man an Stelle einer Batteriespannung zwei Batteriespannungen verwendet, wodurch eine dem Emitter des Transistors 1 bzw. 14already mentioned, this mean DC voltage can be eliminated by replacing a Battery voltage uses two battery voltages, creating one of the emitters of transistor 1 and 14, respectively

so zugeführt wird, daß das Potential -γ- mit Massepotential identisch ist.is supplied so that the potential -γ- is identical to ground potential.

Claims

Patent claims:

1. Circuit for phase and frequency comparison of two signal voltages, of which at least one is split into two partial voltages and at the same frequency the a phase-dependent rectified voltage is generated for both signal voltages to be compared and if the frequency does not match, for the purpose of generating a detuning-dependent directional voltage the resulting differential frequency voltage, the polarity of which is a function of the detuning direction, by storing yours in each case last peak value is transformed in such a way that it has a time curve in which the The voltage peak value of one polarity is significantly greater than the peak value of the other Polarity, based on the time average, is characterized in that each a sum voltage derived from the two signal voltages at each base-emitter path two transistors, whose emitter-collector paths are connected in series to a supply voltage source are connected, and that for example by means of a battery or a jRC element whose time constant is greater than the Period is the lowest expected differential frequency, generated bias each Base-emitter path smaller than the peak value of the added total voltage, but larger than the peak values of the respective individual voltages of this sum voltage, and that at The frequency of the two signal voltages to be compared does not match that of the Connection of the two transistors in series occurring potential of the last one Peak value of those connected to this connection

Difference frequency voltage by means of a storage device known per se (such as a capacitor, bistable multivibrator and the like) is stored, the detuning-dependent reference voltage is removed.

2. Circuit according to claim 1, characterized in that one of the signal voltages in two Partial voltages which are phase-shifted from one another and whose phase shift is greater is divided is than 0 ° and less than 180 ° and is preferably between 45 and 135 °, and by addition each of these partial voltages and the other signal voltage formed two sum voltages will.

3. A circuit according to claim 1, characterized in that the two signal voltages in each two mutually phase-shifted partial

voltages are divided, and the sum of the phase angles of the two phase shifts greater than 0 ° and smaller than 180 °, preferably greater than 45 ° and smaller than 135 °, and through Addition of two partial voltages that are not derived from the same signal voltage Total voltages are formed.

4. A circuit according to claim 1, characterized in that an npn and a pnp transistor for Apply and the two collectors of the transistors are connected.

5. A circuit according to claim 1, characterized in that two transistors of the same type are used and that the transistor whose emitter is connected to the collector of the other transistor is connected, the sum voltage is fed through a crossover network.

1 sheet of drawings 909 504/1497