DE1287604B

DE1287604B -

Info

Publication number: DE1287604B
Application number: DET30588A
Authority: DE
Publication date: 1966-03-04

Description

Bei der Übertragung von Datenimpulsen über Leitungen macht sich die Leitungskapazität störend bemerkbar. Infolge der relativ großen Umladezeitkonstanten wird ein in einem Empfänger angeordneter Transistor für längere Zeit im Bereich großer Empflndlichkeit gehalten und ist während dieser Zeitspanne äußerst anfällig gegen Störimpulse.When data pulses are transmitted over lines, the line capacitance is noticeable in a disruptive manner. As a result of the relatively large reloading time constant, a is arranged in a receiver Transistor held for a long time in the range of high sensitivity and is during this period extremely susceptible to glitches.

Zur Kompensierung störender Leitungskapazität ist es bereits bekannt, an die Leitung eine Spannung anzulegen und dadurch eine niederohmige Umladung zu bewirken. Die bekannten Anordnungen zur Anlegung dieser Spannung sind aufwendig und erfordern eine zweite Spannungsquelle. Außerdem unterliegt die z. B. durch die Auslegeschrift 1056172 bekanntgewordene Anordnung scharfen Toleranzbedingungen. To compensate for disruptive line capacitance, it is already known to apply a voltage to the line to apply and thereby cause a low-resistance charge reversal. The known arrangements for creating this voltage are expensive and require a second voltage source. Also is subject to the z. B. became known by the Auslegeschrift 1056172 Arrangement of strict tolerance conditions.

Die Erfindung bezweckt, das Anlegen einer Spannung zur Kompensierung störender Leitungskapazität zu vereinfachen und von Toleranzproblemen freizuhalten. Dies erreicht die Erfindung dadurch, daß ao durch das Ende eines Impulses, der über die Leitung übertragen wird, ein der Leitung zugeordneter Transistor leitfähig geschaltet wird, dessen Emitter-Kollektor-Strecke die Leitung mit dem negativen Pol der Empfangsquelle verbindet. Die Schaltungsanordnung nach der Erfindung macht es möglich, zur Kompensation störender Leitungskapazität die vorhandene Spannungsquelle zu verwenden. Das Anlegen der Spannung ist direkt von dem Nutzimpuls abhängig, der über die Leitung übertragen wird, wird also nicht durch abgeleitete oder zentrale Einrichtungen gesteuert, bei denen stets zeitliche Toleranzen in Kauf genommen werden müssen.The aim of the invention is to apply a voltage to compensate for disruptive line capacitance to simplify and to keep tolerance problems free. This is achieved by the invention in that ao by the end of a pulse transmitted over the line, a transistor associated with the line is switched conductive, the emitter-collector path of which connects the line to the negative pole of the Receiving source connects. The circuit arrangement according to the invention makes it possible to compensate to use the existing voltage source if there is a disruptive line capacitance. The creation of the Voltage is directly dependent on the useful pulse that is transmitted over the line, so it is not controlled by derived or centralized facilities, which always accept time tolerances must be taken.

Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt. Es zeigtSome embodiments of the invention are shown in the drawing. It shows

Fig. 1 eine Schaltungsanordnung für Datenübertragung mit Kompensation am ankommenden Ende der Leitung,1 shows a circuit arrangement for data transmission with compensation at the incoming end of the line,

Fig.2 eine Schaltungsanordnung für Datenübertragung mit Kompensation am abgehenden Ende der Leitung.2 shows a circuit arrangement for data transmission with compensation at the outgoing end of the line.

Bei der in Fig. 1 dargestellten Schaltungsanordnung verbindet eine Leitung L, deren Kapazität C_L gestrichelt angedeutet ist, eine Sendestelle S mit einer EmpfangsstelleE. Sofern der Kontakt^ geschlossen ist, können durch Steuerung eines Transistors Γ2 der Sendestelle S positive Impulse über eine Diode auf die Leitung L übertragen werden.In the circuit arrangement shown in Fig. 1 connects a line L, the capacitance C _{L is} indicated by dashed lines, a transmitting point S with a receiving point E. If the contact ^ is closed, by controlling a transistor Γ2 of the transmitting point S can positive pulses via a diode be transferred to the line L.

Das ankommende Ende der Leitung L liegt in dem Empfänger E an einem Abzweigpunkt eines aus den Widerständen Rl, R2 und R3 gebildeten Spannungsteilers. An einem weiteren Abzweigpunkt dieses Spannungsteilers liegt die Basis eines Transistors Γ3. Für gewöhnlich ist der Transistor leitfähig geschaltet.The incoming end of the line L lies in the receiver E at a branch point of a voltage divider formed from the resistors R1, R2 and R3. The base of a transistor Γ3 is located at a further branch point of this voltage divider. Usually the transistor is switched to be conductive.

Ein über die Leitung L eintreffender positiver Impuls sperrt den Transistor T 3. Mit dem Kollektor des Transistors ist über einen Kondensator C_K die Basis eines Transistors Tl verbunden, deren Emitter-Kollektor-Strecke die Leitung L mit dem negativen Pol der Spannungsquelle zu verbinden vermag. Der Transistor Tl ist für gewöhnlich durch die über einen Widerstand R4 an seiner Basis liegende negative Vorspannung gesperrt. Die bei Sperrung des Transistors Γ 3 über den Kondensator C_K übertragene negative Spannung übt keine Wirkung auf den Transistor Tl aus.
Am Ende des über die Leitung L übertragenen Impulses wird Transistor Γ 3 wieder leitfähig. An den Kollektor und damit an den Kopplungskondensator C^ gelangt positive Spannung. Diese positive Spannungsänderung schaltet den Transistor Π leitfähig, so daß dieser die negative Spannung vorübergehend an die Leitung anlegt und damit die Leitung L wieder schnell umladet. Dadurch steht die volle Leitungskapazität wieder zur Verfügung, welche auf kurzzeitige Störimpulse eine integrierende Wirkung ausübt. Störimpulse können sich daher auf den Transistor T 3 des Empfängers nicht auswirken.A positive pulse arriving via the line L blocks the transistor T 3. The base of a transistor Tl is connected to the collector of the transistor via a capacitor C _K , the emitter-collector path of which is able to connect the line L to the negative pole of the voltage source . The transistor Tl is usually blocked by the negative bias voltage applied to its base via a resistor R4. The negative voltage transmitted via the capacitor C _K when the transistor Γ 3 is blocked has no effect on the transistor Tl .
At the end of the pulse transmitted via line L, transistor Γ 3 becomes conductive again. Positive voltage is applied to the collector and thus to the coupling capacitor C ^. This positive voltage change switches the transistor Π conductive, so that it temporarily applies the negative voltage to the line and thus quickly reloads the line L again. As a result, the full line capacity is available again, which has an integrating effect on brief interference pulses. Interference pulses can therefore not affect the transistor T 3 of the receiver.

Bei der in F i g. 2 dargestellten Anordnung ist ein zusätzlicher Transistor TA zur schnellen Umladung der Leitungskapazität am abgehenden Ende der Leitung L angeordnet. Der Transistor TA ist im Ruhezustand leitfähig geschaltet, da seine Basis über einen Widerstand R 6 an negativem Potential liegt. Da im Ruhezustand der Kontakt & geöffnet ist, fließt kein Kollektorstrom.In the case of the in FIG. 2, an additional transistor TA for rapid charge reversal of the line capacitance is arranged at the outgoing end of the line L. The transistor TA is switched to be conductive in the idle state, since its base is at negative potential via a resistor R 6. Since contact & is open in the idle state, no collector current flows.

Am ankommenden Ende der Leitung L ist auch der Transistor T 3 über den aus den Widerständen Rl, R2 und R3 gebildeten Spannungsteiler leitfähig geschaltet.At the incoming end of the line L, the transistor T 3 is also switched to be conductive via the voltage divider formed from the resistors R1, R2 and R3.

Wird zur Übertragung von Datenimpulsen an der Sendestelle 5 der Kontakt k geschlossen, dann wird über die Emitter-Kollektor-Strecke des Transistors TA größere negative Spannung auf die Leitung L gelegt, und hierdurch wird der Transistor T 3 am ankommenden Ende der Leitung stark übersteuert. Starke Übersteuerung bedeutet geringe Störbeeinflußbarkeit. If the contact k is closed for the transmission of data pulses at the transmission point 5, then a larger negative voltage is applied to the line L via the emitter-collector path of the transistor TA , and as a result, the transistor T 3 is heavily overdriven at the incoming end of the line. Strong overload means little susceptibility to interference.

Wird ein positiver Impuls in der Sendestelle durch Steuerung des Transistors T 2 an die Leitung übertragen, so erzeugt dieser einen Spannungsabfall an einer Siliziumdiode D (Si), welche der Basis-Emitter-Strecke des Transistors T 4 parallel liegt. Hierdurch wird der Transistor TA für die Dauer des Impulses gesperrt. Mit dem Ende des Impulses wird der Transistor TA sofort wieder leitend und schaltet erneut die negative Spannung an die Leitung L an, durch die die Leitungskapazität C_L rasch umgeladen wird.If a positive pulse is transmitted to the line at the transmission point by controlling transistor T 2 , this generates a voltage drop across a silicon diode D (Si) which is parallel to the base-emitter path of transistor T 4. As a result, the transistor TA is blocked for the duration of the pulse. At the end of the pulse, the transistor TA immediately becomes conductive again and again switches the negative voltage on to the line L , through which the line capacitance C _{L is} rapidly reloaded.

Claims

Patent claims:

1. Circuit arrangement for compensating disruptive line capacitance by applying a Voltage during data transmission, characterized in that the end of a pulse transmitted over the line (L) a transistor (Π, Γ 4) assigned to the line is switched to conductive, its emitter-collector path the line connects to the negative pole of the voltage source.

2. Circuit arrangement according to claim 1, characterized in that a transistor (T 3) of the receiver at the incoming end of the line (L) at the end of the pulse temporarily ^{gives voltage to the transistor (7 1} I) assigned to the line in order to switch it conductive.

3. Circuit arrangement according to claim 1, characterized in that the associated with the line Transistor (Γ4) on the transmitting side at the outgoing end of the line is usually conductive is switched and by the during the transmission of a pulse on one of its base-emitter path parallel connected diode is blocked for the duration of the pulse.