[go: up one dir, main page]

DE1285625B - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number
DE1285625B
DE1285625B DE19651285625 DE1285625A DE1285625B DE 1285625 B DE1285625 B DE 1285625B DE 19651285625 DE19651285625 DE 19651285625 DE 1285625 A DE1285625 A DE 1285625A DE 1285625 B DE1285625 B DE 1285625B
Authority
DE
Germany
Prior art keywords
semiconductor
deposited
recess
starting
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19651285625
Other languages
English (en)
Other versions
DE1285625C2 (de
Inventor
Thomas Horley Surrey Klein (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE1285625C2 publication Critical patent/DE1285625C2/de
Publication of DE1285625B publication Critical patent/DE1285625B/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Description

das Halbleitermaterial auf der Oberfläche und in der Vertiefung epitaktisch niedergeschlagen und so die Vertiefung ausgefüllt wird, wobei zwischen dem Ausgangskörper und dem aufwachsenden Material ein 5 Halbleiterübergang gebildet wird, und dann das auf der Oberfläche des Halbleiterkörpers niedergeschlagene Material entfernt wird, so daß eine flache Oberfläche mit einem zum Ausgangskörper gehörigen Oberflächenteil und einem zu dem in der Vertiefung
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper, in dem wenigstens ein Halbleitersystem
mit wenigstens zwei Zonen mit verschiedenen Leitungseigenschaften gebildet ist.
Bemerkt wird, daß unter Zonen mit verschiedenen
Leitungseigenschaften Zonen mit verschiedener Leitfähigkeit und/oder mit verschiedenem Leitfähigkeitstyp verstanden werden.
Ein bekanntes Verfahren der obenerwähnten Art io niedergeschlagenen Material gehörigen Oberflächenist jenes, bei dem eine Oberfläche eines Ausgangs- teil entsteht und daß schließlich die für das Halbhalbleiterkörpers mit einer Maskierungsschicht, hau- leitersystem erforderlichen Zonen, mit Ausnahme fig einer Siliziumoxydschicht, bedeckt wird und an- höchstens einer Zone, die vom Ausgangskörper geschließend die für das Bauelement erforderlichen bildet werden kann, in dem in der Vertiefung aufZonen durch Eindiffusion von Verunreinigungen in 15 gewachsenen Material gebildet werden, den Ausgangskörper durch in der Oxydschicht an- Dadurch werden die Vorteile erzielt, daß der gebrachte öffnungen erzielt werden. Ein wichtiger »Mesa« im, statt auf dem Ausgangskörper ange-Vorteil dieses Verfahrens ist der, daß die Oberfläche bracht ist, also ein Halbleiterkörper mit einer eindes Halbleiterkörpers eben bleibt und von der Oxyd- heitlich flachen und ebenen Oberfläche zur weiteren schicht geschützt wird. Nachteile dieses Verfahrens 20 Behandlung zur Verfügung steht, sind, daß die Konzentration an Verunreinigungen im Diese Vertiefung kann völlig durch chemisches Ausgangskörper oder in einer bereits gebildeten Zone
beim Diffundieren überdotiert werden muß und daß
man an das unvermeidbare Diffusionsmuster, d. h. an
den besonderen Konzentrationsgradienten, gebunden 25
ist, der in diffundierten Zonen unvermeidbar ist.
Es wurde bereits vorgeschlagen, örtlich auf den
Halbleiterkörper eine epitaktisch angewachsene Halbleiterschicht, einen Mesa, aufzubringen. In diesem
Mesa kann die Verunreinigungskonzentration un- 30
abhängig von der des Ausgangskörpers gewählt werden, so daß man bei der Herstellung von Zonen im
Mesa von der Verunreinigungskonzentration im Ausgangskörper unabhängig ist. Nachteile dabei sind,
daß die Oberfläche des Halbleiterkörpers nicht mehr 35 Vertiefung Halbleitermaterial epitaktisch niedereben ist und daß beim Aufbringen einer schützenden geschlagen und demnach die Vertiefung gefüllt wird, und/oder maskierenden Oxydschicht diese Schicht worauf das auf der Oberfläche niedergeschlagene häufig bei den Rändern des Mesa Unregelmäßigkeiten Material entfernt wird, so daß wieder eine ebene aufweist. Oberfläche mit einem zum Ausgangskörper gehöri-Weiter war es bekannt, in Vertiefungen eines 40 gen Oberflächenteil und einem zum in der Vertiefung Halbleiterkörpers Material aus der Dampfphase epi- niedergeschlagenen Material gehörigen Oberflächentaktisch niederzuschlagen und das an die Vertiefung teil entsteht.
angrenzende, niedergeschlagene Material zu entfer- Es können vorteilhaft aus verschiedenen HaIbnen. leitermaterialien bestehende Schichten nacheinander Dieses bekannte Verfahren hat unter anderem den 45 niedergeschlagen werden. Dabei müssen unter dem Nachteil, daß die Oberfläche des so hergestellten Ausdruck »verschiedene Halbleitermaterialien« nicht Halbleiterkörper auch nach dem epitaktischen Auf- nur Halbleitermaterialien verstanden werden, die wachsen noch uneben bleibt. elementar verschieden sind, sondern auch solche, die Der Erfindung liegt nun die Aufgabe zugrunde, nur in Leitfähigkeit und/oder Leitfähigkeitstyp verein Verfahren zu schaffen, das die Vorteile der be- 50 schieden sind.
kannten Verfahren kombiniert und ihre Nachteile Es ist dabei vorteilhaft, nach dem Niederschlagen weitgehend vermeidet. Diese Aufgabe wird, aus- einer zwischenliegenden Schicht das auf der Obergehend von einem Verfahren zur Herstellung eines fläche des Halbleiterkörpers niedergeschlagene Mate-Halbleiterbauelements mit einem Halbleiterkörper, rial zu entfernen, wodurch eine teilweise gefüllte in dem wenigstens ein Halbleitersystem mit wenig- 55 Vertiefung erzielt wird.
stens zwei Zonen mit verschiedenen Leitungseigen- Im Ausgangskörper kann eine weitere flache Verschaften gebildet ist, bei dem in einem Ausgangs- tiefung gebildet werden, wodurch beim Entfernen halbleiterkörper eine Vertiefung gebildet und auf von auf der Oberfläche des Halbleiterkörpers niederdem Halbleiterkörper und in der Vertiefung Halb- geschlagenem Material die Stärke der zu entfernenleitermaterial aus der Dampfphase epitaktisch nieder- 60 den Halbleiterschicht bestimmt werden kann, wie es geschlagen und das an die Vertiefung angrenzende nachdem noch näher erläutert wird, niedergeschlagene Material entfernt wird, dadurch Das Halbleitermaterial kann durch mechanisches gelöst, daß in einem scheibenförmigen Halbleiter- Polieren und anschließend eine reinigende Ätzkörper eine Vertiefung angebracht wird, die sich von behandlung von der Oberfläche des Halbleiterkörpers einer der großen Oberfläche der Halbleiterscheibe 65 entfernt werden.
her in den Körper erstreckt, wobei wenigstens die Ein weiteres wichtiges Ausführungsbeispiel des letzte Phase der Herstellung der Vertiefung in einer Verfahrens nach der Erfindung weist das Kennchemischen Ätzbehandlung besteht, daß anschließend zeichen auf, daß, nachdem die Vertiefung durch epi
Ätzen hergestellt oder mechanisch mit einer anschließenden reinigenden chemischen Ätzbehandlung angebracht werden.
Der Halbleiterübergang kann ein p-n-Übergang, ein p-p+-Übergang oder ein n-n+-Übergang sein und/oder ein HeteroÜbergang zwischen Halbleitermaterialien verschiedener chemischer Zusammensetzung.
Ein wichtiges Ausführungsbeispiel des Verfahrens nach der Erfindung weist das Kennzeichen auf, daß die Vertiefung sich von einer ebenen Oberfläche des Ausgangshalbleiterkörpers hier in diesem Körper erstreckt, und daß auf dieser Oberfläche und in der
taktischen Niederschlag von Halbleitermaterial gefüllt worden ist und durch Entfernung von auf der Oberfläche des Ausgangskörpers niedergeschlagenem Material wieder eine ebene Oberfläche entstanden ist, auf diese ebene Oberfläche eine Oxydschicht aufgebracht wird.
An der mit epitaktisch niedergeschlagenem Material gefüllten Vertiefung kann in der Oxydschicht eine Öffnung angebracht werden, durch die hindurch eine Verunreinigung in das epitaktisch niedergeschlagene Material eindiffundiert werden kann. Weiterhin kann in der Öffnung das epitaktisch niedergeschlagene Material, durch Niederschlag einer Metallschicht in der Öffnung, mit einem Anschlußkontakt versehen werden.
Weitere wichtige Ausführungsbeispiele des Verfahrens nach der Erfindung sind die, bei denen ein Halbleitersystem in Form einer Diode oder eines Transistors gebildet wird.
Es können vorteihaft sämtliche Zonen des zu bildenden Halbleitersystems in dem in der Vertiefung epitaktisch niedergeschlagenen Material geformt werden, wobei der Ausgangskörper als Trägerkörper für das Halbleitersystem dient.
Die Erfindung ist insbesondere wichtig für die Herstellung eines Gebildes von Halbleitersystemen mit einem gemeinsamen Halbleiterkörper, und ein weiteres wichtiges Ausführungsbeispiel des Verfahrens nach der Erfindung weist daher das Kennzeichen auf, daß im Ausgangskörper wenigstens ein weiteres Halbleitersystem geformt wird, wobei ein Gebilde von Halbleitersystemen mit einem gemeinsamen Halbleiterkörper entsteht.
Vorzugsweise wird ein homogener Ausgangskörper verwendet.
Die Erfindung betrifft weiterhin ein durch Anwendung eines Verfahrens nach der Erfindung hergestelltes Halbleiterbauelement.
Die Erfindung wird an Hand der Zeichnung näher erläutert, in der Ausführungsbeispiele des Verfahrens nach der Erfindung dargestellt sind.
F i g. 1 bis 4 zeigen Querschnitte von Phasen in der Herstellung einer Halbleiterdiode nach dem Verfahren der Erfindung, und
F i g. 5 zeigt einen völlig fertiggestellten Transistor, der durch Anwendung eines Verfahrens nach der Erfindung hergestellt ist.
In der Zeichnung ist eine Schraffierung deutlichkeitshalber weggelassen, und für entsprechende Teile in den verschiedenen Figuren sind gleiche Bezugszeichen verwendet.
Ein p-Siliziumkörper mit einem spezifischen Widerstand von 2 Ω · cm in Form einer Scheibe mit einem Durchmesser von 2 cm wird zunächst auf eine Stärke von etwa 400 μΐη geschliffen und dann durch Ätzen poliert zwecks Erhaltung einer reinen glatten Oberfläche mit einem Minimum an Kristallfehlern.
Auf dem Körper wird eine Oxydschicht wachsen gelassen, z. B. dadurch, daß der Körper 4 Stunden lang bei 860° C in feuchtem, mit Wasserdampf bei 98° C gesättigtem Sauerstoff erhitzt wird. Eine photoerhärtende Lackschicht wird auf die Oxydschicht aufgebracht und derart belichtet, daß ein Oberflächenteil mit einem Querschnitt von etwa 50 μΐη2 gegen die auffallende Strahlung abgeschirmt ist. Die unbelichteten Teile der Lackschicht werden in einem Entwickler entfernt. Geeignete Lackmaterialien sind bekannt. In gewissen Fällen kann die verbleibende belichtete Lackschicht durch Sintern gehärtet werden. Die Oxydschicht wird über eine dem abgeschirmten Oberflächenteil entsprechende Oberfläche durch Ätzen entfernt. Ein geeignetes Ätzmittel wird durch den Zusatz von 1 Gewichtsteil Ammoniumfluorid zu 4 Gewichtsteilen Wasser und anschließend durch den Zusatz von 3 Volumprozent 40%iger Fluorwasserstoffsäure bereitet. Bei Verwendung eines langsam wirkenden Silizium-Ätzmittels (eine Ätzgeschwindigkeit von 4 μΐη pro Minute ist geeignet) wird im Körper eine flache Höhlung mit einer Tiefe von 2 μηι geformt; diese Tiefe ist gleich der maximalen Toleranz, welche für eine nachher zu bildende tiefere Höhlung zulässig ist. Ein geeignetes langsam wirkendes Ätzmittel ist 5 Volumteile 40°/oige Fluorwasserstoffsäure und 95 Volumteile 7O°/oige Salpetersäure.
Der Überrest der Oxdschicht wird darauf entfernt, erneut eine Oxydschicht auf dem Körper wachsen gelassen und erneut eine photoerhärtende Lackschicht aufgebracht, die belichtet und entwickelt wird zwecks Erhaltung eines ungeschützten Oberflächenteils des Körpers zum Bilden einer tieferen Höhlung. Der Körper wird in diesem Zustand auf eine Tiefe von 10 μΐη geätzt, wenn ein schneller wirkendes Ätzmittel mit einer Ätzgeschwindigkeit von 1 μΐη/Sek. verwendbar ist. Ein geeignetes Ätzmittel ist als Cp 8 bekannt und besteht aus 3 Volumteilen 40%iger Fluorwasserstoffsäure, 3 Volumteilen Eisessig und 5 Volumteilen 70*/oiger Salpetersäure.
Die Tiefe der beiden Höhlungen wird gemessen, um festzustellen, daß sie richtig sind. Der Überrest der Oxydschicht wird entfernt und die Oberfläche des Körpers für epitaktischen Niederschlag vorbereitet.
Dieses Vorbereiten kann dadurch erfolgen, daß in Trichloräthylen entfettet, in 70%iger Salpetersäure gekocht, die daraus entstandene Oxydschicht in Fluorwasserstoffdampf entfernt, und in einem aus 1 Volumteil 40l%iger Fluorwasserstoffsäure und 9 Volumteilen 7O°/oiger Salpetersäure bestehende Ätzmittel 10 Sekunden lang geätzt wird.
Der vorbereitete Körper wird in einen Ofen eingesetzt und mit einer epitaktischen Schicht des η-Typs versehen, die um wenige Mikrometer stärker, z. B. um 3 μΐη stärker ist als die Tiefe der tiefen Höhlung. Die epitaktische Schicht folgt dem Umriß der Oberfläche des Körpers. Der epitaktische Niederschlag kann dadurch erfolgen, daß der Körper durch Hochfrequenzerhitzung im Ofen in einer Atmosphäre von sehr reinem Wasserstoff auf eine Temperatur von 1250° C erhitzt wird. Siliziumtetrachlorid und eine kleine Menge an Phosphortrichlorid werden in die Atmosphäre im Ofen eingeführt, so daß durch Reaktion mit dem Wasserstoff eine mit Phosphor dotierte epitaktische Siliziumschicht mit einem spezifischen Widerstand von 0,5 Ω · cm gebildet wird.
Nach dem epitaktischen Niederschlag wird der Körper aus dem Ofen entfernt und z. B. durch Saugung mit der epitaktisch niedergeschlagenen Schicht auf einer optisch ebenen Fläche festgehalten. Eine erhitzte und mit Wachs bedeckte Metallscheibe wird mit der freien Seite des Körpers in Kontakt gebracht. Bei Kühlung und wenn das Wachs erstarrt ist, wird die Scheibe mit dem durch das Wachs mit ihr verbundenen Körper von der optisch ebenen Fläche entfernt. Die Scheibe wird dann poliert, bis die Oberfläche eben wird und die Begrenzungen der Höhlungen bei Ätzen mit einem geeigneten Ätzmittel
ϊ 285 625
sichtbar sind. Die Sichtbarkeit der flachen Höhlung bedeutet, daß das Material entfernt worden ist, so daß mit Ausnahme der Höhlungen die Oberfläche vom ursprünglichen Körper gebildet wird, wobei das epitaktisch niedergeschlagene Material, mit Ausnahme der Höhlungen, entfernt ist.
Die Sichtbarkeit für das Prüfen kann mit einem farbbildenden, aus z. B. 200 Volumteilen 4O°/oiger Fluorwasserstoffsäure und 1 Volumteil 7O°/oiger Salpetersäure bestehenden Ätzmittel erreicht werden, welches p-Silizium färbt und η-Silizium nicht färbt. Weitere farbbildende Ätzmittel zum Erhalten eines sichtbaren Unterschiedes zwischen n- und p-Materialien sind bekannt. Es ist auch möglich, bekannte farbbildende Ätzmittel zum Unterscheiden zwischen p- und ρ+- und zwischen n- und n+-Materialien zu benutzen.
Nach dem Entfetten und Kochen in 7O°/oiger Salpetersäure wird wieder eine Oxydschicht auf dem Körper wachsen gelassen, die Oxydschicht über einen kleinen Oberflächenteil entfernt, um mit dem epitaktisch niedergeschlagenen η-Material Kontakt zu machen, und die Oxydschicht von der umgekehrten Seite des Körpers entfernt, um mit dem p-Körper Kontakt machen zu können.
Ein Kontakt mit dem η-Material kann dadurch hergestellt werden, daß das Gold mit 1 Gewichtsprozent Antimon im Vakuum auf den kleinen Oberflächenteil, von der die Oxydschicht entfernt worden ist, aufgedampft und anschließend der Körper bei 400° C oder höher kurze Zeit erhitzt wird, so daß ein Kontakt mit geringem Widerstand entsteht. Statt des Niederschlags durch eine Maske kann das Gold—Antimon über einen großen Teil der Oberfläche, einschließlich des kleinen Teiles, aufgedampft und, mit Ausnahme des kleinen Teiles, durch eine photolithographische Technik vor der Erhitzung von der Oberfläche entfernt werden.
Ein η-Kontakt kann auf ganz andere Weise dadurch angebracht werden, daß Phosphor mit einer hohen Oberflächenkonzentration auf geringe Tiefe über einen Teil des Körpers eindiffundiert wird, wo der Kontakt erforderlich ist. Eine Aluminiumschicht wird anschließend auf die mit Phosphor dotierte Fläche aufgebracht und durch Erhitzung mit dem Körper legiert. Dieses Verfahren macht es möglich, gleichzeitig mit dem Niederschlag des Aluminiums und dem Legieren p-Kontakte mit Teilen des Körpers zu bilden, die nicht mit dem Phosphor dotiert sind.
Auf der anderen Seite des Körpers wird ein p-Kontakt dadurch gebildet, daß der Körper durch Legieren an einem mit Gold bedeckten Metallstreifen befestigt wird. Die Goldschicht kann 1 Gewichtsprozent Bor enthalten.
An dem aufgedampften und legierten Gold—Antimon-Kontakt kann durch Wärme-Druckverbinden ein Draht befestigt werden. Auch kann eine Aluminiumschicht aufgebracht werden, die sich vom Kontakt her über die isolierende Oxydschicht bis zum Körperrand erstreckt.
F i g. 1 zeigt den ursprünglichen Halbleiterkörper 1 sofort nach dem Formen der tiefen Höhlung 2, wobei auch die flache Höhlung 3 und eine Oxydschicht 4 gezeigt wird;
Fig. 2 zeigt den Körper 1 sofort nach dem Aufbringen der epitaktischen n-Schicht 5. Bemerkt wird, daß die Außenfläche der Schicht 5 dem Umriß der Oberfläche des Körpers 1 folgt. Das Polieren bis zur unterbrochenen Linie 6 ergibt eine flache Oberfläche, und bei Färben sind die Begrenzungen der Höhlungen 2 und 3 nicht sichtbar. Bei Polieren bis zur gebrochenen Linie 7 sind die Begrenzungen der beiden Höhlungen 2 und 3 beim Färben sichtbar, was bedeutet, daß die verbleibende Tiefe der Höhlung 2 innerhalb der gewünschten Toleranz liegt. Würde das Polieren bis zur gebrochenen Linie 8 fortgesetzt, so
ίο wäre die Höhlung 3 beim Färben nicht sichtbar, was bedeutet, daß der verbleibende Teil der Höhlung 2 dann zu flach wäre. Bemerkt wird, daß die flache Höhlung 3 nicht notwendig ist, jedoch bequemlichkeitshalber angebracht und benutzt werden kann.
Bei wiederholter Herstellung größerer Anzahlen solcher Vorrichtungen kann eine Regelung der Zeiten der Handlungen zusammen mit einer Inspektion ausreichend sein;
Fig. 3 zeigt den Körper nach dem Polieren und
ao dem Aufbringen einer Oxydschicht 9, und
Fig. 4 zeigt eine völlig fertiggestellte Diode mit einem Metallstreifen 10 und einer zugehörigen Legierungszone 11, einer wiederkristallisierten n-Zone 12 mit zugehörigem Kontakt 13 und einer Aluminiumschicht 14.
Der Leitungstyp und der spezifische Widerstand des ursprünglichen Körpers und des eptitaktisch niedergeschlagenen Materials können ohne weiteres nach Bedarf für jeden gewünschten Diodentyp gewählt werden. Im allgemeinen bedingt bei einer Diode die gewünschte Durchschlagspannung den spezifischen Widerstand des ursprünglichen Körpers, und der spezifische Widerstand des niedergeschlagenen Materials ist geringer.
Für die Herstellung eines npn-Transistors können die gleichen Schritte, wie oben beschrieben, bis zur in F i g. 3 dargestellten Phase durchgeführt werden. Die Unterschiede bestehen darin, daß der ursprüngliche Körper η-Leitfähigkeit besitzt, die Tiefe der tiefen Höhlung 2 μπι beträgt und ein langsames Ätzmittel verwendet wird, die niedergeschlagene epitaktische Schicht z. B. vom p-Typ ist, mit Bor statt mit Phosphor dotiert ist, 3 μπι stark ist, einen spezifischen Widerstand von nur 1,5 · 10~2 Ω · cm haben kann, und der Körper poliert ist, bis eine gefüllte Höhlung von 1 μΐη Tiefe verbleibt.
Das Polieren kann dadurch kontrolliert werden, daß der Schichtwiderstand bei der Höhlung während des Poliervorgangs mit Intervallen nach einem Vierpunkt-Prüfverfahren gemessen wird. Wenn die Höhlung zu klein ist, um Messung ohne weiteres möglich zu machen, kann gegebenenfalls der Schichtwiderstand einer zu diesem Zweck angebrachten zusätzlichen Höhlung mit größerem Umfang gemessen werden.
Die Emitterelektrode wird dadurch geformt, daß die Oxydschicht9 (Fig. 3) über einen kleinen Oberflächenteil entfernt und der Körper 15 Minuten lang in einer Phosphor enthaltenden Atmosphäre bei 1050° C erhitzt wird. Diese Atmosphäre kann dadurch erhalten werden, daß der durch Erhitzung von Phosphornitrid bei 1000° C erzeugte Dampf in einer Stickstoffströmung über den Körper geleitet wird. Aus der Diffusion ergibt sich eine η-Schicht mit einer großen Oberflächenkonzentration von Phosphor und mit einer Stärke von etwa 0,5 μΐη, so daß eine Basiszone gleichfalls mit einer Stärke von 0,5 μΐη entsteht. Die Oxydschicht 9 (F i g. 3) wird über einen Ober-
flächenteil entfernt, der den kleinen Oberflächenteil praktisch umschließt, jedoch nicht vollständig, um den Durchlaß einer leitenden Schicht auf die Oxydschicht für Verbindung mit der Emitterelektrode möglich zu machen.
Der Halbleiterkörper wird wieder, genau wie beim vorhergehenden Beispiel, auf einem mit Gold bedeckten Metallstreifen befestigt, der als Kollektoranschluß dient. Das Gold kann 1 Gewichtsprozent Antimon enthalten. Als Emitter-und Basisanschlüsse dienende Aluminiumschichten können durch Aufdampfen aufgebracht werden.
Fig. 5 zeigt den völlig fertiggestellten Transistor mit einer diffundierten Emitterzone IS, einer Aluminiumschicht 14 für eine Verbindung mit der Zone 15 und einer Aluminiumschicht 16 für eine Verbindung mit der Basiszone in der Höhlung 2.
Statt Anbringung der Emitterzone durch Diffusion kann die Emitterelektrode durch Legieren oder durch epitaktischen Niederschlag geformt werden. Das Le- ao gieren kann durch Niederschlag des zu legierenden Materials auf dem kleinen Oberflächenteil und anschließende Erhitzung erfolgen. Bei epitaktischem Niederschlag kann das bereits in der Höhlung niedergeschlagene Material bis zur erforderlichen Materialstärke an den Wänden der großen Höhlung weggeätzt werden, und es kann n+-Material zum erneuten Füllen der Höhlung epitaktisch niedergeschlagen und anschließend poliert werden. Bemerkt wird, daß die Emitterelektrode gewöhnlich nur dann durch den epitaktischen Niederschlag geformt werden kann, wenn diese Maßnahme bei einer ausreichend niedrigen Temperatur durchgeführt werden kann, um eine zu große Diffusion von Verunreinigungen zu verhüten.
In der Praxis können mehrere Dioden oder Transistoren auf einem einzigen Körper ausgebildet werden, wobei als letzte Herstellungsphase zwecks Erzielung einzelner Bauelemente der Halbleiterkörper unterteilt werden kann. Weiterhin können mehrere Körper auf einem gemeinsamen Metallträger befestigt und gleichzeitig poliert werden.
In gewissen Fällen, z. B. bei der Herstellung von Schalttransistoren, kann es erwünscht sein, eine zweiteilige Zone in einer in einem ursprünglichen Halbleiterkörper geformten Höhlung niederzuschlagen. So werden z. B. in einer Höhlung in einem p-Ausgangskörpers mit einem spezifischen Widerstand von 1 Ω · cm zunächst eine stärker dotierte n-Zone mit einer Stärke von 5 μΐη und mit einem spezifischen so Widerstand von 0,01 Ω · cm und dann eine schwächer dotierte η-Zone mit einem spezifischen Widerstand von 0,5 Ω · cm niedergeschlagen, um zusammen als Kollektorzone zu dienen, wobei der p-Körper nur als Träger wirksam ist. Die Basis- und Emitterzonen werden anschließend nach einem beliebigen geeigneten Verfahren angebracht. Die stärker dotierte Zone macht einen niedrigen Kollektorreihenwiderstand möglich, und der Kollektoranschlußkontakt kann auf derselben Seite des Halbleiterkörpers wie der Emitter- und der Basisanschlußkontakt angebracht werden.
Das Verfahren, das sich auf die an Hand der F i g. 1 bis 4 beschriebene Herstellung einer Diode bezieht, läßt sich zum Anbringen einer isolierten Zone für die Herstellung eines Gebildes von Halbleitersystemen mit einem gemeinsamen Halbleiterkörper bis zur in F i g. 3 dargestellten Phase anwenden. Weitere Schaltelemente können gleichzeitig oder in einem anderen Zeitpunkt im Ausgangskörper U angebracht werden.
Das Verfahren nach der Erfindung ist im allgemeinen für die Herstellung eines Gebildes von Halbleitersystemen mit einem gemeinsamen Halbleiterkörper vorteilhaft, bei dem eine oder mehrere Halbleiterdioden und/oder Transistoren und/oder weitere Schaltelemente, wie Widerstände und Kondensatoren, in einem gemeinsamen Halbleiterkörper angebracht werden. Die weiteren Schaltelemente können gleichfalls durch Bildung von Höhlungen, in denen Halbleitermaterial epitaktisch niedergeschlagen wird, hergestellt werden.
Unter Verwendung des Verfahrens nach der Erfindung ist es möglich, in einem Kristall mit einer ebenen Oberfläche Zonen zu bilden, deren Abmessungen ganz genau kontrollierbar sind und die praktisch gleich dotiert und weiterhin schwächer dotiert sein können als der Ausgangshalbleiterkörper. Dies im Gegensatz zur normalen Planartechnologie, bei der Diffusionstechniken verwendet werden, bei denen das Wiederdotieren bereits vorhandener Konzentrationen an Verunreinigungen Zonen mit inhomogenen Konzentrationen an Verunreinigungen und also mit einem inhomogenen spezifischen Widerstand ergibt. Das Verfahren nach der Erfindung ermöglicht ohne weiteres die Herstellung einer ausgedehnten Reihe von Bauelementen, wie Kristalldioden, Transistoren, Vorrichtungen mit vier Schichten und Gebilden von Halbleitersystemen mit einem gemeinsamen Halbleiterkörper.

Claims (14)

Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper, in dem wenigstens ein Halbleitersystem mit wenigstens zwei Zonen mit verschiedenen Leitungseigenschaften gebildet ist, bei dem in einem Ausgangshalbleiterkörper eine Vertiefung gebildet und auf dem Halbleiterkörper und in der Vertiefung Halbleitermaterial aus der Dampfphase epitaktisch niedergeschlagen und das an die Vertiefung angrenzende niedergeschlagene Material entfernt wird, dadurch gekennzeichnet, daß in einem scheibenförmigen Halbleiterkörper eine Vertiefung angebracht wird, die sich von einer der großen Oberfläche der Halbleiterscheibe her in den Körper erstreckt, wobei wenigstens die letzte Phase der Herstellung der Vertiefung in einer chemischen Ätzbehandlung besteht, daß anschließend das Halbleitermaterial auf der Oberfläche und in der Vertiefung epitaktisch niedergeschlagen und so die Vertiefung ausgefüllt wird, wobei zwischen dem Ausgangskörper und dem aufwachsenden Material ein Halbleiterübergang gebildet wird, und dann das auf der Oberfläche des Halbleiterkörpers niedergeschlagene Material entfernt wird, so daß eine flache Oberfläche mit einem zum Ausgangskörper gehörigen Oberflächenteil und einem zu dem in der Vertiefung niedergeschlagenen Material gehörigen Oberflächenteil entsteht, und daß schließlich die für das Halbleitersystem erforderlichen Zonen, mit Ausnahme höchstens einer Zone, die vom Aus-
809 648/1759
gangskörper gebildet werden kann, in dem in der Vertiefung aufgewachsenen Material gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus verschiedenen Halbleitermaterialien bestehende Schichten nacheinander niedergeschlagen werden.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß nach dem Niederschlagen einer zwischenliegenden Schicht das auf der Oberfläche des Halbleiterkörpers niedergeschlagene Material entfernt wird, wobei eine teilweise gefüllte Vertiefung entsteht.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß im Ausgangskörper eine weitere flache Vertiefung angebracht wird, so daß beim Entfernen von auf der Oberfläche des Ausgangskörpers niedergeschlagenem Material die Stärke der zu entfernenden Halbleiterschicht bestimmt werden kann.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das auf der Oberfläche des Ausgangskörpers niedergeschlagene Material durch mechanisches Polieren entfernt wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß, nachdem die Vertiefung durch epitaktischen Niederschlag von Halbleitermaterial gefüllt worden ist und durch Entfernung von auf der Oberfläche des Ausgangskörpers niedergeschlagenem Material wieder eine ebene Oberfläche entstanden ist, auf diese ebene Oberfläche eine Oxydschicht aufgebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß an der mit epitaktisch niedergeschlagenem Material gefüllten Vertiefung eine Öffnung in der Oxydschicht angebracht wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine Verunreinigung durch die Öffnung hindurch in das epitaktisch niedergeschlagene Material diffundiert wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß in der Öffnung das epitaktisch angewachsene Material durch Niederschlag einer Metallschicht in der Öffnung mit einem Anschlußkontakt versehen wird.
10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Halbleitersystem in Form einer Diode gebildet wird.
11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß ein Halbleitersystem in Form eines Transistors gebildet wird.
12. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sämtliche Zonen des zu formenden Halbleitersystems in dem in der Vertiefung epitaktisch niedergeschlagenen Material geformt werden, wobei der Ausgangskörper als Trägermaterial für das Halbleitersystem dient.
13. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Ausgangskörper wenigstens ein weiteres Halbleitersystem geformt wird, wobei ein Gebilde von Halbleitersystemen mit einem gemeinsamen Halbleiterkörper entsteht.
14. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein homogener Ausgangskörper verwendet wird.
Hierzu 1 Blatt Zeichnungen
DE19651285625 1964-05-12 1965-05-10 Verfahren zur herstellung eines halbleiterbauelements Expired DE1285625C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB19744/64A GB1072703A (en) 1964-05-12 1964-05-12 Improvements in and relating to methods of manufacturing semiconductor bodies

Publications (2)

Publication Number Publication Date
DE1285625C2 DE1285625C2 (de) 1974-12-05
DE1285625B true DE1285625B (de) 1974-12-05

Family

ID=10134485

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651285625 Expired DE1285625C2 (de) 1964-05-12 1965-05-10 Verfahren zur herstellung eines halbleiterbauelements

Country Status (9)

Country Link
AT (1) AT263078B (de)
BE (1) BE663694A (de)
CH (1) CH445643A (de)
DE (1) DE1285625C2 (de)
DK (1) DK117438B (de)
ES (1) ES312769A1 (de)
GB (1) GB1072703A (de)
NL (1) NL6505716A (de)
SE (1) SE302334B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1071843B (de) * 1957-02-07 1959-12-24
DE1113520B (de) * 1958-09-30 1961-09-07 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1071843B (de) * 1957-02-07 1959-12-24
DE1113520B (de) * 1958-09-30 1961-09-07 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps

Also Published As

Publication number Publication date
DE1285625C2 (de) 1974-12-05
GB1072703A (en) 1967-06-21
BE663694A (de) 1965-11-10
AT263078B (de) 1968-07-10
NL6505716A (de) 1965-11-15
DK117438B (da) 1970-04-27
SE302334B (de) 1968-07-15
ES312769A1 (es) 1966-02-16
CH445643A (de) 1967-10-31

Similar Documents

Publication Publication Date Title
DE949512C (de) Verfahren zur Herstellung von Halbleiterkoerpern
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2142146B2 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1564412B2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2517252A1 (de) Halbleiterelement
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE3234925C2 (de)
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE1285625B (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2363269A1 (de) Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus
DE2325351B2 (de) Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee