DE1261165B

DE1261165B - Bistable multivibrator with transistors

Info

Publication number: DE1261165B
Application number: DE1965J0029260
Authority: DE
Inventors: Leonard Roy Harper
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1964-12-23
Filing date: 1965-10-27
Publication date: 1968-02-15
Also published as: BE673006A; SE338068B; ES320842A1; GB1090709A; CH430792A

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. CL:Int. CL:

H03kH03k

Deutsche KL: 21 al -36/18 German KL: 21 al -36/18

Nummer: 1 261165Number: 1 261165

Aktenzeichen: J 29260 VIII a/21 alFile number: J 29260 VIII a / 21 al

Anmeldetag: 27. Oktober 1965 Filing date: October 27, 1965

Auslegetag: 15. Februar 1968Open date: February 15, 1968

Die Erfindung betrifft eine bistabile Kippschaltung mit zwei kreuzweise gekoppelten Koppeltransistoren in Emitterfolgeschaltung, denen je ein Ausgangstransistor zur Erzeugung einer Ausgangsspannung zugeordnet ist, und mit je einem Eingangsanschluß und je einem Ausgangsanschluß auf beiden Seiten.The invention relates to a bistable multivibrator with two cross-coupled coupling transistors in emitter follower circuit, each of which has an output transistor for generating an output voltage is assigned, and each with an input connection and an output connection on both sides.

Bei Kippschaltungen der hier in Frage stehenden Art kommt es oft auf eine hohe Schaltgeschwindigkeit an. Die Schaltgeschwindigkeit wird begrenzt durch die zur Generation und Degeneration der Träger, hier der Löcher, erforderlichen Zeit. Die Löcher müssen in der Transistorbasis gebildet werden, ehe der Kollektorstrom ansteigen kann, und sie müssen wieder verschwinden durch Rekombination mit Elektronen, bevor der Strom absinken kann. Die dafür erforderlichen Zeiten sind besonders groß, wenn der Strom von Null ansteigen soll und wenn er vom Sättigungszustand aus verringert werden soll. Aus diesem Grunde sind Kippschaltungen bekanntgeworden, bei denen Stromanstieg von Null bis zur Sättigung und umgekehrt vermieden wird. Bei einer aus »IRE Transactions on Circuit Theory«, CT-4; Nr. 3, September 1957, S. 236 bis 240, bekannten Eccless-Jordan-Kippschaltung dieser Art sind die Koppeltransistoren über Widerstände kreuzweise gekoppelt. Bei entsprechender Bemessung der Schaltelemente gelingt es bei dieser Schaltung, die Koppeltransistoren im linearen Bereich ihrer Kennlinie zu betreiben. Dies bedingt aber eine entsprechend geringere Eingangsspannung für die Ausgangstransistoren. In the case of flip-flops of the type in question, there is often a high switching speed at. The switching speed is limited by the generation and degeneration of the carrier, here the holes, required time. The holes must be formed in the transistor base before the collector current can increase, and they have to disappear again through recombination with electrons, before the current can sink. The times required for this are particularly long when the Current is to increase from zero and when it is to be decreased from the state of saturation. the end For this reason, trigger circuits have become known in which the current rises from zero to saturation and vice versa is avoided. One from "IRE Transactions on Circuit Theory," CT-4; No. 3, September 1957, pp. 236 to 240, known Eccless-Jordan trigger circuit of this type are the coupling transistors Cross-coupled via resistors. With appropriate dimensioning of the switching elements With this circuit it is possible to operate the coupling transistors in the linear range of their characteristic curve. this but requires a correspondingly lower input voltage for the output transistors.

Aufgabe der Erfindung ist es, eine Kippschaltung der eingangs genannten Art so auszugestalten, daß im Interesse einer hohen Umschaltgeschwindigkeit die Transistoren außerhalb des völlig gesperrten Zustandes und außerhalb des Sättigungszustandes betrieben werden und daß dabei unter Vermeidung unerwünschter Kopplungen vom Eingang auf den Ausgang möglichst hohe Eingangsspannungen für die Ausgangstransistoren erzielbar sind.The object of the invention is to design a flip-flop circuit of the type mentioned in such a way that in the interest of a high switching speed, the transistors outside of the completely blocked state and are operated outside of the saturation state and that while avoiding undesirable Couplings from the input to the output as high as possible input voltages for the Output transistors are achievable.

Die Erfindung ist dadurch gekennzeichnet, daß die Ausgangstransistoren in Inverterschaltung jeweils zwischen dem Emitter des zugeordneten Koppeltransistors und dem Ausgangsanschluß der gleichen Seite geschaltet sind und daß die Koppeltransistoren über je eine direkte Leitungsverbindung von der Basis des einen Koppeltransistors zum Kollektor des anderen Koppeltransistors kreuzweise gekoppelt sind, und daß die Eingangsanschlüsse unter Zwischenschaltung je eines Kondensators und einer für die Schaltimpulse am zugehörigen Eingangsanschluß passierbar geschalteten Diode an die Basis des zugehörigen Koppeltransistors angeschlossen sind.The invention is characterized in that the output transistors in inverter circuit respectively between the emitter of the associated coupling transistor and the output terminal of the same side are connected and that the coupling transistors each have a direct line connection from the base of one coupling transistor are cross-coupled to the collector of the other coupling transistor, and that the input connections with the interposition of a capacitor and one for the switching pulses at the associated input connection passable diode to the base of the associated coupling transistor are connected.

Bistabile Kippschaltung mit TransistorenBistable multivibrator with transistors

Anmelder:Applicant:

International Business Machines Corporation,International Business Machines Corporation,

Armonk, N. Y. (V. St. A.)Armonk, N. Y. (V. St. A.)

Vertreter:Representative:

Dr. H.-K. Hach, Patentanwalt,Dr. H.-K. Hach, patent attorney,

6950 Mosbach-Waldstadt, Hirschstr. 46950 Mosbach-Waldstadt, Hirschstr. 4th

Als Erfinder benannt:
Leonard Roy Harper,
San Jose, Calif. (V. St. A.)Named as inventor:
Leonard Roy Harper,
San Jose, Calif. (V. St. A.)

Beanspruchte Priorität:
V. St. v. Amerika vom 23. Dezember 1964
(420 504)Claimed priority:
V. St. v. America December 23, 1964
(420 504)

Der Emitterstrom der Koppeltransistoren wird durch die durch die direkten Verbindungsleitungen fließenden Ströme vergrößert, ohne daß die Kollektorbasisströme dieser Transistoren vergrößert werden. Auf diese Weise sind hohe Eingangsspannungen für die Ausgangstransistoren auch bei Betrieb der Koppeltransistoren im linearen Bereich erzielbar.The emitter current of the coupling transistors is passed through the direct connection lines flowing currents increased without the collector base currents of these transistors are increased. In this way, there are high input voltages for the output transistors even when the coupling transistors are in operation achievable in the linear range.

Durch die Dioden können die Steuerimpulse von den Eingangsanschlüssen ungehindert an die Basisanschlüsse der zu steuernden Transistoren in Emitterfolgeschaltung gelangen. Auf der anderen Seite können jedoch die Spannungen, die an diesen Basisanschlüssen von den Kollektoranschlüssen der anderen Transistoren hervorgerufen werden, nicht an die Eingangsanschlüsse gelangen, weil die Dioden in der entsprechenden Richtung sperrend wirken.The diodes allow the control pulses from the input connections to the base connections unhindered of the transistors to be controlled arrive in the emitter follower circuit. On the other hand you can however, the voltages applied to these base terminals differ from the collector terminals of the other Transistors caused do not get to the input terminals because the diodes are in the have a blocking effect in the corresponding direction.

In vielen Fällen ist es wünschenswert, Eingangsimpulse an einem oder beiden Eingangsanschlüssen wirkungslos zu machen. Zu diesem Zweck genügt es, einen Steueranschluß auf einer Seite oder auf jeder Seite vorzusehen, der über je einen Widerstand an einen Schaltknoten zwischen der Diode und dem Kondensator auf der gleichen' Seite angeschlossenIn many cases it is desirable to have input pulses on one or both input terminals to render ineffective. For this purpose it is sufficient to have a control port on one side or on each Side to be provided, each via a resistor to a switching node between the diode and the Capacitor connected on the same 'side

809 508/311809 508/311

ist. Durch eine Spannung an diesen Steueranschluß kann das Potential an dem betreffenden Schaltknoten dann so weit angehoben werden, daß ein Steuerimpuls an dem betreffenden Eingangsanschluß nicht mehr ausreicht, die Umschaltung auszulösen. Wenn man an beiden Seiten solche Steueranschlüsse vorsieht, und diese miteinander verbindet, dann genügt es, ein solches Sperrpotential an einen dieser Steueranschlüsse zu legen, um auf beiden Seiten die Steuerimpulse wirkungslos zu machen.is. By applying a voltage to this control connection, the potential at the relevant switching node then be raised so far that a control pulse at the relevant input connection is not more is sufficient to trigger the switchover. If such control connections are provided on both sides, and connects these to one another, then it is sufficient to apply such a blocking potential to one of these control connections to make the control impulses ineffective on both sides.

Die Schaltung nach der Erfindung kann durch eine geringfügige Abänderung als binäre Schaltung verwendet werden, indem man die beiden Eingangsanschlüsse zusammenschaltet. Eine so abgeänderte Schaltung kann man als Stufe eines Verschieberegisters verwenden. Dazu genügt es, die Steueranschlüsse einer Stufe an die Ausgangsanschlüsse der vorhergehenden Stufe anzuschließen. Gibt man nun auf einen gemeinsamen Eingangsanschlüß für das ganze Register einen Schaltimpuls, dann kann dieser nur in den Stufen wirksam werden, für die die jeweils voraufgehende Stufe nicht gerade eine Sperrspannung an die Steueranschlüsse abgibt.The circuit according to the invention can be used as a binary circuit with a slight modification by connecting the two input terminals together. So modified Circuit can be used as a stage of a shift register. All that is needed is the control connections of one stage to the output terminals of the previous stage. You give up now a common input connection for the whole register a switching pulse, then this can only take effect in the stages for which the previous stage does not have a reverse voltage to the control connections.

Die Erfindung wird nun an Hand der Zeichnung näher erläutert. In der Zeichnung zeigtThe invention will now be explained in more detail with reference to the drawing. In the drawing shows

Fig. 1 die Schaltung eines bevorzugten Ausführungsbeispiels der Erfindung undFig. 1 shows the circuit of a preferred embodiment of the invention and

F i g. 2 in diversen Zeitspannungsdiagrammen den Spannungsverlauf bei Betrieb dieses Ausführungsbeispiels. F i g. 2 shows the voltage curve during operation of this exemplary embodiment in various time-voltage diagrams.

Gemäß F i g. 1 ist mit 1 eine bistabile Stufe bezeichnet, die aus zwei direkt kreuzweise gekoppelten Transistoren 2 und 3 in Emitterfolgeschaltung besteht. Mit 4 und 5 sind zwei weitere Transistoren in Inverterschaltung bezeichnet, die die Ausgangsspannungen T, T und F, F' erzeugen [s. F i g. 2,' Zeile (d) und Zeile (e)]. Diese Ausgangsspannungen wechseln in Abhängigkeit vom Schaltzustand der Stufe 1, die durch an den Eingangsanschlüssen 7 und 8 eingespeiste Schaltimpulse gesteuert wird. Durch eine positive Steuerspannung an dem Steueranschluß 9 können die Ausgangsimpulse unterbunden werden. Wenn man die Verbindungsleitung 10 fortläßt und den in F i g. 1 dargestellten Anschluß 11 vorsieht, dann kann man durch entsprechende positive Spannung an diesen Anschlüssen die Ausgangsimpulse auf Grund von an der gleichen Seite eingespeisten Eingangsimpulsen unterbinden!According to FIG. 1, 1 denotes a bistable stage which consists of two transistors 2 and 3 which are directly coupled crosswise in an emitter follower circuit. With 4 and 5, two further transistors in an inverter circuit are designated, which generate the output voltages T, T and F, F ' [see FIG. F i g. 2, 'line (d) and line (e)]. These output voltages change depending on the switching state of stage 1, which is controlled by switching pulses fed in at the input connections 7 and 8. The output pulses can be suppressed by a positive control voltage at the control terminal 9. If the connecting line 10 is omitted and the one shown in FIG. 1 provides connection 11, then you can suppress the output pulses due to input pulses fed in on the same side by means of a corresponding positive voltage at these connections!

Die Transistoren 2 und 3 sind in gleicher Weise geschaltet. Bei dem Transistor 2 handelt es sich um einen NPN-Transistor, dessen Kollektor 2 C über einen Widerstand 12 zur Kollektorvorspannung an den positiven Spannungsanschluß 13 angeschlossen ist und dessen Basis IB über eine Diode 14 und den damit in Reihe geschalteten Kondensator 15 an den linken Eingangsanschluß 7 angeschlossen ist, während der Emitter 2Έ über einen Emitterausgangswiderstand 16 an dem Massenpotential liegt.The transistors 2 and 3 are connected in the same way. The transistor 2 is an NPN transistor whose collector 2 C is connected to the positive voltage terminal 13 via a resistor 12 for collector biasing and whose base IB is connected to the left input terminal via a diode 14 and the capacitor 15 connected in series with it 7 is connected, while the emitter 2Έ is connected to the ground potential via an emitter output resistor 16.

In gleicher Weise ist auch der Transistor 3 geschaltet, bei dem es sich ebenfalls um einen NPN-Transistor handelt. Der Kollektor 2 C liegt über den Widerstand 17 an dem SpannungsansGhluß 13. Die Basis 3 B liegt über die Diode 18 und den Kondensator 19 an dem Eingangsanschluß 8, und der Emitter 3 B liegt über den Widerstand 20 am Massenpotential.The transistor 3, which is also an NPN transistor, is connected in the same way. The collector 2 C is connected to the voltage connection 13 via the resistor 17. The base 3 B is connected to the input connection 8 via the diode 18 and the capacitor 19, and the emitter 3 B is connected to the ground potential via the resistor 20.

Bei einem Kippschaltungskreis, um den es sich auch hier handelt, ist der Leitungszustand der einen Seite von dem der anderen Seite bestimmt. Die entsprechende Kopplung wird bei der dargestellten Stufe durch eine Verbindung des Kollektors 2 C mit der Basis 3 B über die Leitung 21 und des Kollektors 3 E über die Leitung 22' an die Basis 2 B bewirkt. Die Folge dieser Kopplung ist, daß verhältnismäßig starker Kollektorstrom hi dem Transistor 2 die positive Spannung an dem Kollektor 2 C und über die Leitung 21 die positive Spannung an der Basis 3 B reduziert. Hierdurch wird der Kollektorstrom imIn the case of a trigger circuit, which is also the case here, the conduction state of one side is determined by that of the other side. The corresponding coupling is effected in the illustrated stage by connecting the collector 2 C to the base 3 B via the line 21 and the collector 3 E to the base 2 B via the line 22 '. The consequence of this coupling is that the relatively strong collector current hi of transistor 2 reduces the positive voltage at collector 2 C and, via line 21, reduces the positive voltage at base 3 B. As a result, the collector current in the

ίο Transistor 3 herabgesetzt, aber nicht vollständig unterbunden. Wenn umgekehrt z.B. durch einen negativen Schaltimpuls am Eingangsanschluß 7 der Kollektorstrom in dem Transistor 2 herabgesetzt wird, steigt die positive Spannung an der Basis 35, so daß dort auch der Kollektorstrom ansteigt. Mit diesem ansteigenden Kollektorstrom wird die positive Spannung an der Basis 2B reduziert, wodurch der KoUektofstrom dort weiter absinkt und die positive Spannung an der Basis 2B weiter ansteigt. Auf dieseίο transistor 3 reduced, but not completely prevented. If, conversely, the collector current in the transistor 2 is reduced, for example by a negative switching pulse at the input terminal 7, the positive voltage at the base 35 rises, so that the collector current also rises there. With this increasing collector current, the positive voltage at the base 2B is reduced, as a result of which the KoUektofstrom there decreases further and the positive voltage at the base 2B increases further. To this

ao Weise steigt der Stromfluß in dem Transistor 2 schnell an, bis die über dem Widerstand 17 und der Parallelschaltung von Widerstand 20 und dem Eingangswiderstand des Transistors 5 abfallende Spannung so groß wird wie die positive Spannung am ao the current flow in the transistor 2 increases quickly until the across resistor 17 and the parallel connection of resistor 20 and the input resistor of the transistor 5 dropping voltage is as large as the positive voltage on

_z5 Spannungsanschluß 13. Die entsprechenden Schaltelemente und Spannungswerte sind so gewählt, daß die dabei durch die Transistoren 2 und 3 fließenden Ströme unterhalb des Sättigungsniveaus der Transistoren liegen. _z5 voltage connection 13. The corresponding switching elements and voltage values are selected so that the currents flowing through transistors 2 and 3 are below the saturation level of the transistors.

Bei dieser Strombegrenzung ist darauf zu achten, daß die Ströme noch so groß bleiben, daß über den Widerständen 16 und 20 eine zur Betätigung der Transistoren 4 bzw. 5 hinreichend positive Spannung abfällt. Es ist ein wesentliches Merkmal der Erfin-, dung, daß der Emitterstrom der Transistoren 2. und 3 durch die durch die Leitungen 21 bzw. 22 fließenden Ströme vergrößert wird. Auf diese Weise ist es möglich, eine hohe Eingangsspannung für die Transistoren 4 und S zu erzielen, ohne den KoUektorbasisstrom in den Transistoren 2 und 3 entsprechend zu vergrößern.With this current limitation, care must be taken that the currents remain so large that over the Resistors 16 and 20 have a sufficiently positive voltage to actuate transistors 4 and 5, respectively falls off. It is an essential feature of the invention that the emitter current of the transistors 2nd and 3rd is increased by the currents flowing through lines 21 and 22, respectively. In this way it is possible to achieve a high input voltage for the transistors 4 and S without the KoUektorbasisstrom in transistors 2 and 3 to increase accordingly.

Die Stufe 1 verharrt bei verhältnismäßig starkem Kollektorstrom des Transistors 3 in diesem Schaltzustand, bis ein negatiyer Schaltimpuls am Eingangs-Stage 1 remains in this switching state when the collector current of transistor 3 is relatively high, until a negative switching pulse at the input

anschluß 8 auftritt. Mit'dem Auftreten eines solchen Schaltimpulses wird der Kollektorstrom des Transistors 3 reduziert, während der des Transistors 2 wächst, so lange, bis die Stufe 1 in ihren anderen Schaltzustand umgewechselt hat, in dem ein hoherport 8 occurs. With the occurrence of such Switching pulse, the collector current of transistor 3 is reduced, while that of transistor 2 grows until level 1 has switched to its other switching state, in which a higher

Kollektorstrom im Transistor 2 fließt, während im Transistor 3 ein stark verringerter Kollektorstrom fließt.Collector current flows in transistor 2, while in transistor 3 there is a greatly reduced collector current flows.

Es sei hier darauf hingewiesen, daß die Umschaltung der Stufe 1 von einem Schaltzustand in denIt should be noted here that the switchover of stage 1 from a switching state to the

anderen ohne die normalerweise bei solchen Stufen auftretende Zeitverzögerung wegen des Aufbaues und Absetzens der Sättigung des Kollektorstroms der Transistoren erfolgt. Hierdurch ist es möglich, die Umschaltzeiten der bistabilen Kippschaltung wesent-others without the time lag that normally occurs with such stages due to the structure and the saturation of the collector current of the transistors is carried out. This makes it possible to use the Switching times of the bistable toggle switch are essential

lieh zu verkürzen. Dies beruht nach der Erfindung im wesentlichen darauf, daß der Kollektorstrom der Transistoren 2 und 3 immer größer als Null, aber geringer als der Sättigungsstrom ist.lent to shorten. According to the invention, this is essentially due to the fact that the collector current of the Transistors 2 and 3 always greater than zero but less than the saturation current.

Die beiden Transistoren 4 und 5 in Inverterschalrung dienen dazu, die Ausgangsspannungen T, T und F,F' gemäß Fig. 2, Zeile (e) und Zeile (d) zu erzeugen in Abhängigkeit von dem jeweiligen Schaltzustand der Stufe 1. Der Transistor 4 ist ein NPN-The two transistors 4 and 5 in inverter circuitry are used to generate the output voltages T, T and F, F ' according to FIG. 2, line (e) and line (d) depending on the respective switching state of stage 1. The transistor 4 is an NPN

Transistor. Von dem Spannungsanschluß 13 gelangt über den Widerstand 23 ein positives Vorspannungspotential an den Kollektor 4C. Der Emitter AE liegt direkt an dem Massenpotential. Die Basis 4 B ist an dem Emitter 2 £ angeschlossen und wird von dort gesteuert. Die Ausgangsspannung T des Kollektors 4 C gelangt an den Ausgangsanschluß 24. Für den Transistor 5 gilt das Entsprechende wie für den Transistor 4. Der Transistor 5 ist ebenfalls ein NPN-Transistor, der über den Widerstand 25 vorgespannt ist. Der Kollektor 5 C, der Emitter 5JE und die Basis 5 B sind in entsprechender Weise wie bei dem Transistor 4 geschaltet, so daß die Ausgangsspannung F an dem Ausgangsanschluß 26 liegt.Transistor. From the voltage terminal 13, a positive bias potential passes through the resistor 23 to the collector 4C. The emitter AE is directly connected to the mass potential. The base 4 B is connected to the emitter 2 £ and is controlled from there. The output voltage T of the collector 4 C arrives at the output terminal 24. The same applies to the transistor 5 as to the transistor 4. The transistor 5 is also an NPN transistor which is biased via the resistor 25. The collector 5 C, the emitter 5JE and the base 5 B are connected in the same way as in the case of the transistor 4, so that the output voltage F is at the output terminal 26.

An die Steueranschlüsse 9 und 11 können Steuerspannungen gelegt werden, durch die verhindert werden kann, daß die Schaltung auf Schaltimpulse an den Eingangsanschlüssen 7 und 8 anspricht. Eine Steuerspannung am Steueranschluß 9 gelangt über den Widerstand 27 an den Schaltknoten A und spannt die Diode 14 vor, so daß keine Steuerimpulse an die Basis 2 B gelangen können. In entsprechender Weise wird durch eine Spannung am Steueranschluß 11 das Potential am Schaltknoten B über den Widerstand 28 beeinflußt, so daß die Diode 18 mit der gleichen Wirkung vorgespannt ist. Wenn die Verbindungsleitung 10 wie nach F i g. 1 vorgesehen ist, dann wird durch eine Steuerspannung an einem der Steueranschlüsse 9 oder 11 die Steuerbarkeit der Kippschaltung von beiden Seiten her unterbunden. Es sei darauf hingewiesen, daß gemäß einer Abänderung des dargestellten Ausführungsbeispiels die Verbindungsleitung 10, wenn man eine getrennte Unterbindung der Steuerbarkeit wünscht, fortfällt.Control voltages can be applied to the control connections 9 and 11, which can prevent the circuit from responding to switching pulses at the input connections 7 and 8. A control voltage at the control terminal 9 passes via the resistor 27 to the switching node A and biases the diode 14 in front, so that no control pulses can reach to the base B 2. In a corresponding manner, a voltage at the control terminal 11 influences the potential at the switching node B via the resistor 28, so that the diode 18 is biased with the same effect. When the connecting line 10 as shown in FIG. 1 is provided, then the controllability of the flip-flop circuit is prevented from both sides by a control voltage at one of the control connections 9 or 11. It should be pointed out that, according to a modification of the illustrated embodiment, the connecting line 10 is omitted if a separate prevention of controllability is desired.

An Hand der F i g. 2 wird nun die Funktion der Schaltung aus Fig. 1 während eines vollständigen Schaltzyklus näher erläutert. Es sei angenommen, daß an dem Spannungsanschluß 13 eine positive Spannung liegt und daß der Transistor 2 starken Strom zieht, während der Transistor 3 nur von schwachem Strom durchflossen ist. Unter diesen Umständen liegt eine verhältnismäßig hohe Ausgangsspannung F' am Ausgangsanschluß 26 und eine verhältnismäßig niedrige Ausgangsspannung T am Ausgangsanschluß 24. Die entsprechenden Spannungen sind in F i g. 2 in Zeile (d) und (e) aufgetragen, und zwar in Zeile (d) die Spannung am Ausgangsanschluß 24 und in Zeile (e) am Ausgangsanschluß 26.On the basis of FIG. 2, the function of the circuit from FIG. 1 will now be explained in more detail during a complete switching cycle. It is assumed that there is a positive voltage at the voltage connection 13 and that the transistor 2 draws a strong current, while the transistor 3 has only a weak current flowing through it. Under these circumstances there is a relatively high output voltage F ' at the output terminal 26 and a relatively low output voltage T at the output terminal 24. The corresponding voltages are shown in FIG. 2 plotted in lines (d) and (e), specifically the voltage at output terminal 24 in line (d) and at output terminal 26 in line (e).

Durch den verhältnismäßig starken Stromfluß im Transistor 2 wird eine Spannung erzeugt, durch die der Transistor 4 leitend wird. Die Spannung am Ausgangsanschluß 24 liegt deshalb in der Nähe des Massenpotentials. Es sei an dieser Stelle noch einmal darauf hingewiesen, daß der gesamte Emitterstrom, der als Eingangsspannung für den Inverter über den Widerstand 16 abfällt, auch einen Basisemitterstromanteil enthält, der über die Leitung 22 und den Widerstand 17 fließt, und zwar zusätzlich zu dem üblichen Emitter-Kollektor-Stromanteil, der über den Widerstand 12 fließt. Wie bereits bemerkt, ist es hierdurch möglich, eine positive Eingangsspannung für den Transistor 4 abzuleiten, die hoch genug ist, um diesen leitend zu machen, während gleichzeitig der Kollektor-Emitter-Strom des Transistors 2 reduziert ist. Hierdurch wird die Schaltzeit, die die Schaltung braucht, um von einem Zustand in den anderen Zustand umzuschalten, reduziert, weil Sättigungszustände nicht auftreten.Due to the relatively strong current flow in transistor 2, a voltage is generated through which the transistor 4 becomes conductive. The voltage at the output terminal 24 is therefore in the vicinity of the Mass potential. At this point it should be pointed out again that the entire emitter current, which drops across the resistor 16 as the input voltage for the inverter, also has a base-emitter current component which flows via line 22 and resistor 17, in addition to that usual emitter-collector current component that flows through resistor 12. As noted, it is this makes it possible to derive a positive input voltage for transistor 4 that is high enough, to make this conductive, while at the same time the collector-emitter current of the transistor 2 is reduced is. This reduces the switching time it takes for the circuit to move from one state to the other Switching the state is reduced because saturation states do not occur.

Bei den angenommenen Startbedingungen fließt ein verhältnismäßig kleiner Kollektor-Emitter-Strom in dem Transistors, weil an der Basis3B über die Leitung 21 ein niedriges Potential liegt. Demzufolge ist der Emitterstrom des Transistors 3 niedrig, und die Spannung, die über dem Widerstand 20 abfällt, ist niedriger als diejenige, die erforderlich ist, um den Transistor5 leitend zu schalten. Die positive Spannung am Kollektor 5 C erzeugt mithin eine Ausgangsspannung F am Ausgangsanschluß 26.Under the assumed starting conditions, a relatively small collector-emitter current flows in the transistor because there is a low potential at base 3 B via line 21. As a result, the emitter current of transistor 3 is low and the voltage dropped across resistor 20 is lower than that required to turn transistor 5 on. The positive voltage at the collector 5 C consequently generates an output voltage F at the output terminal 26.

Es sei nun angenommen, daß die Steuerspannungen an den Steueranschlüssen 9 und 11 auf niedrigem Potential bleiben. Unter diesen Umständen verharrt die Schaltung in dem angegebenen Schaltzustand, bis ein negativer Schaltimpuls am Eingangsanschluß 7 auftaucht. Der Spannungsverlauf am Eingangsanschluß 7 ist in Fi g. 2 in Zeile (b) dargestellt, während der Spannungsverlauf am Eingangsanschluß 8 in Zeile (c) angegeben ist. Durch einen solchen negativen Impuls am Eingangsanschluß 7 wird die positive Spannung an der Basis 2 B reduziert. Die Folge ist, daß der Kollektor-Emitter-Strom des Transistors 2 reduziert wird und daß gleichzeitig die positive Spannung an der Basis 35 ansteigt. Wenn die Spannung an der Basis 3£f anwächst, dann steigt auch der Kollektor-Emitter-Strom an, und die positive Spannung an der Basis 2B sinkt ab, wodurch wiederum der Kollektor-Emitter-Strom des Transistors 2 weiter absinkt und die positive Spannung an der Basis 3 B weiter ansteigt. Auf diese Weise wechselt die Stufe 1 sehr schnell von einem Schaltzustand in den anderen, so daß nun ein verhältnismäßig hoher Strom am Transistor 3 und ein verhältnismäßig niedriger Strom im Transistor 2 fließt. Die Transistoren 3 und 4 wechseln auch ihren Schaltzustand infolge der nun geänderten Spannungen, die über den Widerständen 16 und 20 abfallen, und zwar wird der Transistor 4 abgeschaltet, so daß die Spannung T am Ausgangsanschluß 24 entsteht [s. F i g. 2, Zeile (d)], während der Transistor 5 leitend wird, so daß die Ausgangsspannung F' am Ausgangsanschluß 26 zusammenbricht [s. Fig. 2, Zeile (e)].It is now assumed that the control voltages at the control terminals 9 and 11 remain at a low potential. Under these circumstances, the circuit remains in the specified switching state until a negative switching pulse appears at the input terminal 7. The voltage curve at the input terminal 7 is shown in Fi g. 2 in line (b), while the voltage curve at the input terminal 8 is shown in line (c). The positive voltage is reduced 2 B to the base by such a negative pulse at the input terminal. 7 The result is that the collector-emitter current of the transistor 2 is reduced and that the positive voltage at the base 35 increases at the same time. If the voltage on the base 3 £ f increases, then the collector-emitter current also increases, and the positive voltage on the base 2B decreases, which in turn decreases the collector-emitter current of transistor 2 and the positive voltage at base 3 B continues to rise. In this way, the stage 1 changes very quickly from one switching state to the other, so that now a relatively high current flows through transistor 3 and a relatively low current flows through transistor 2. The transistors 3 and 4 also change their switching state as a result of the now changed voltages that drop across the resistors 16 and 20, namely the transistor 4 is switched off, so that the voltage T occurs at the output terminal 24 [see FIG. F i g. 2, line (d)], while the transistor 5 becomes conductive, so that the output voltage F ' at the output terminal 26 collapses [see FIG. Fig. 2, line (e)].

Es sei darauf hingewiesen, daß die Dioden 14 und 18 dabei eine sehr wesentliche Funktion haben, wie dies nun im folgenden beispielsweise erläutert wird. Die eben beschriebene Umschaltung wurde durch einen Schaltimpuls am Anschluß 7 [Fig. 2, Zeile (Jb)] hervorgerufen. Die Diode 14 bildet einen kleinen Widerstand auf dem Wege zur Basis IB. Sie ist jedoch ein sehr hoher Widerstand für die absinkende Spannung, die über die Leitung 22 vom Kollektor 3 C an die Basis 2 B gelangt. Wenn der negative Schaltimpuls ausreichend ist, um die Stufe umzuschalten, wird durch die Diode 14 sichergestellt, daß der Transistor 2 seinen Schaltzustand nur auf Grund der absinkenden positiven Spannung am Kollektor 3 C ändert. Auf diese Weise wird eine steile Anstiegsflanke der Spannung T' erzielt, und die Ladezeit des Kopplungskondensators 15 bleibt dabei ohne Einfluß. Vorteilhaft ist dabei auch, daß die zur Umschaltung erforderliche Schaltleistung der Schaltimpulse herabgesetzt wird.It should be pointed out that the diodes 14 and 18 have a very important function, as will now be explained in the following, for example. The switchover just described was carried out by a switching pulse at terminal 7 [Fig. 2, line (Jb)] . The diode 14 forms a small resistance on the way to the base IB. However, it is a very high resistance for the descending voltage passes via the line 22 from the collector to the base 3 C 2 B. If the negative switching pulse is sufficient to switch the stage, the diode 14 ensures that the transistor 2 changes its switching state only due to the falling positive voltage at the collector 3C. In this way, a steep rising edge of the voltage T 'is achieved, and the charging time of the coupling capacitor 15 remains without influence. It is also advantageous that the switching power of the switching pulses required for switching is reduced.

Wenn in dem jetzt vorliegenden Schaltzustand der Stufe 1 ein Schaltimpuls am Eingangsanschluß 8 auftaucht [s. Fi g. 2, Zeile (c)], dann schaltet die Stufe 1 wieder in den Schaltzustand zurück, in dem der Transistor 3 wenig leitet und der Transistor 2 hochgradig leitet. Die Umschaltung erfolgt entsprechend, wie imIf a switching pulse appears at the input terminal 8 in the switching state of stage 1 that is now present [s. Fi g. 2, line (c)], then stage 1 switches back to the switching state in which the transistor 3 conducts little and transistor 2 conducts to a high degree. The switchover takes place in the same way as in

Zusammenhang mit einem Schaltimpuls am Eingangsanschluß? beschrieben.' Connection with a switching pulse at the input connection? described. '

In Fi g. 2, Zeile (a) ist eine Steuerspannung am Steueranschluß 9 dargestellt, die die Schaltung in dem derzeitigen Schaltzustand halten soll. Die Funktion dieser Steuerspannung ist aus F i g. 2 durch Vergleich mit den Zeilen (f) und (g) ersichtlich. In Zeile (f) ist der Spannüngsverlauf am Schaltknoten A und in Zeile (g) am Knotenpunkt B dargestellt. Wie durch Vergleich der Zeilen (a), (f) und (g) ersieht-Hch, reichen bei vorhandener Sperrspannung am Steueranschluß 9 die Amplituden der Schaltimpulse an den Eingangsanschlüssen 7 und 8 nicht mehr aus, um die Schaltung umzuschalten. Die Folge ist, daß die Schaltung ihren Schaltzustand, wie aus Zeile (d) und (e) ersichtlich, beibehält. Dabei ist davon ausgegangen, daß die Verbindungsleitung 10, wie in F i g. 1 ersichtlich, vorhanden ist.In Fi g. 2, line (a) shows a control voltage at the control terminal 9, which is intended to keep the circuit in the current switching state. The function of this control voltage is shown in FIG. 2 can be seen by comparison with lines (f) and (g). In line (f) of the Spannüngsverlauf at the switching nodes A and in line (g) is shown at node B. As can be seen by comparing lines (a), (f) and (g) -Hch, if the reverse voltage is present at the control terminal 9, the amplitudes of the switching pulses at the input terminals 7 and 8 are no longer sufficient to switch the circuit. The result is that the circuit retains its switching state, as can be seen from lines (d) and (e). It is assumed that the connecting line 10, as shown in FIG. 1 can be seen.

Die Schaltung nach F i g. 1 kann für binäre Schaltoperationen eingesetzt werden, indem die Eingangsanschlüsse? und 8 zusammengeschaltet werden, so daß jeder eingespeiste Schaltimpuls die Schaltung umschaltet. Wenn die Eingangsanschlüsse 7 und 8 zusammengeschaltet werden, ist es zweckmäßig, zusätzliche Steuerwiderstände 29 und 30 vorzusehen, die in F i g. 1 gestrichelt eingezeichnet sind und zwischen den Ausgangsanschlüssen 24 bzw. 26 und dem Schaltknoten A bzw. B liegen. Durch diese Steuerwiderstände werden die Ausgangsspannungen an die Dioden 14 und 18 geleitet, wodurch, sichergestellt ist, daß die eingespeisten Schaltimpulse jeweils an denjenigen der Transistoren 2 und 3 gelangen, an dem sie die Umschaltung der Stufe auslösen können. Wenn die Eingangsanschlüsse 7 und 8, wie in F i g. 1 dargestellt, nicht miteinander verbunden sind, dann sind auch die Widerstände 29 und 30 nicht erforderlich, weshalb sie nur gestrichelt eingezeichnet sind.The circuit according to FIG. 1 can be used for binary switching operations by adding the input terminals? and 8 are connected together so that each switching pulse that is fed in switches the circuit. If the input connections 7 and 8 are connected together, it is expedient to provide additional control resistors 29 and 30, which are shown in FIG. 1 are shown in dashed lines and lie between the output connections 24 and 26 and the switching node A and B, respectively. The output voltages are passed through these control resistors to the diodes 14 and 18, which ensures that the switching pulses that are fed in reach those of the transistors 2 and 3 at which they can trigger the switching of the stage. When the input terminals 7 and 8, as shown in FIG. 1, are not connected to one another, then the resistors 29 and 30 are also not required, which is why they are only shown in dashed lines.

Die Schaltung nach F i g. 1 kann auch als eine Stufe einer Registrierschaltung verwendet werden. Zu diesem Zweck werden mehrere der Schaltungen nach F i g. 1 stufenweise aneinandergeschaltet. Die Eingangsanschlüsse 7 und 8 werden dabei aneinandergeschlossen, die Steuerwiderstände 29 und 30 sind jedoch überflüssig. Die Ausgangsanschlüsse 24 bzw. 26 werden dabei an die Steueranschlüsse 9 und 10 der nächstfolgenden Stufe angeschlossen. Die Spannungen T und F am Ausgang einer Stufe dienen dann also als Steuerspannung für die nächstfolgende Stufe des Registers. Die folgenden Stufen des Registers werden also von einem Schaltimpuls, der gleichzeitig an alle Stufen des Registers gelangt, nicht beeinflußt, solange die jeweils voraufgehende Stufe nicht eine entsprechende Steuerspannung für die nächstfolgende Stufe erzeugt.The circuit according to FIG. 1 can also be used as a stage of a registration circuit. For this purpose, several of the circuits according to FIG. 1 connected in stages. The input connections 7 and 8 are connected to one another, but the control resistors 29 and 30 are superfluous. The output connections 24 and 26 are connected to the control connections 9 and 10 of the next following stage. The voltages T and F at the output of a stage then serve as the control voltage for the next stage of the register. The following stages of the register are therefore not influenced by a switching pulse that reaches all stages of the register at the same time, as long as the preceding stage does not generate a corresponding control voltage for the next stage.

5555

Im folgenden ist eine bevorzugte Bemessung der Schaltelemente gemäß F i g. 1 angegeben:The following is a preferred dimensioning of the switching elements according to FIG. 1 stated:

Transistoren 2, 3, 4 und 5 NPN, Typ 2 N 744 _5q Transistors 2, 3, 4 and 5 NPN, type 2 N 744 _5q

Dioden 14 und 18 Typ FD 845Diodes 14 and 18 type FD 845

Kondensatoren 15 und 19 33 PicofaradCapacitors 15 and 19 33 picofarads

Widerstände 27 und 28 .. 300 OhmResistors 27 and 28 .. 300 ohms

Widerstände 30 und 3 .... 500 Ohm - ^5s Resistors 30 and 3 .... 500 ohms - ^5s

Widerstände 12, 16, 17Resistors 12, 16, 17

und 20 600 Ohmand 20 600 ohms

Widerstände 23 und 25 ... 750 Ohm .
Gleichstromspannung .... 3 VoltResistors 23 and 25 ... 750 ohms.
DC voltage .... 3 volts

In Abänderung des dargestellten Ausführungsbeispiels kann die Schaltung auch umgepolt werden in der Weise, daß die Dioden 14 und 18 umgepolt werden, die Transistoren gegen solche vom PNP-Typ ausgetauscht werden und die Schaltung negativ vorgespannt wird. In einem solchen Fall werden positive Schaltimpulse zur Umschaltung benötigt.In a modification of the exemplary embodiment shown, the polarity of the circuit can also be reversed in FIG in such a way that the polarity of the diodes 14 and 18 is reversed, the transistors against those of the PNP type replaced and the circuit is negatively biased. In such a case it will be positive Switching pulses required for switching.

Claims

Patent claims:

1. Bistable multivibrator with two cross-coupled coupling transistors in emitter follower circuit, each of which is assigned an output transistor for generating an output voltage, and each with an input connection and an output connection on both sides, characterized in that the output transistors (4, 5) in inverter circuit each are connected between the emitter of the associated coupling transistor (2, 3) and the output terminal (24, 26) on the same side and that the coupling transistors (2, 3) each have a direct line connection (21,22) from the base of a coupling transistor to the Collector of the other coupling transistor are cross-coupled, and that the input connections (7, 8) each with the interposition of a capacitor (15, 19) and a diode (14, 18) connected to the base (2B, 3B) so that the switching pulses can be passed at the associated input connection )

• the associated coupling transistor (2,3) connected are.

2. flip-flop circuit according to claim 1, characterized in that the coupling transistors (2,3) each via a resistance (16.20) at ground potential and via each resistance (12.17) CoUector side are connected to a common voltage potential which is dimensioned so that saturation current cannot be evoked.

3. Toggle circuit according to one or more of the preceding claims, characterized in that the output transistors (4, 5) with their emitters (4 E ₁ SE) are at ground potential and with their collectors (4 C, 5C) each via a resistor (23 , 25) are connected to the voltage potential.

4. Toggle circuit according to one or more of the preceding claims, characterized by a control connection (9, 11) on each side, which via a resistor (27,28) to a switching node (A, B) between the diode (14,18) and the capacitor (15,19) is connected on the same side.

5. flip-flop circuit according to claim 4, characterized by a connecting line (10) between the two control connections (9, 11).

6. Modification of the trigger circuit according to one or more of the preceding claims, characterized in that the input terminals (7, 8) are connected together.

7. flip-flop circuit according to claim 6, characterized in that the output connections (24, 26) are each connected via a resistor (29,30) to the switching node (A, B) on the same side.

8. Register circuit composed of several flip-flops according to claim 6 and 7 with control connections according to claim 4, characterized in that the control connections (9, 11) one Stage are connected to the output connections (24,26) of the previous stage.

1010

Considered publications:

German exposition No. 1121112, 1132590;

IRE Transactions on Circuit Theory, CT-4, No. 3, September 1957, pp. 236-240.

1 sheet of drawings