[go: up one dir, main page]

DE1240590B - Integrierte Halbleiterschaltungsanordnung - Google Patents

Integrierte Halbleiterschaltungsanordnung

Info

Publication number
DE1240590B
DE1240590B DE1962W0033129 DEW0033129A DE1240590B DE 1240590 B DE1240590 B DE 1240590B DE 1962W0033129 DE1962W0033129 DE 1962W0033129 DE W0033129 A DEW0033129 A DE W0033129A DE 1240590 B DE1240590 B DE 1240590B
Authority
DE
Germany
Prior art keywords
layer
circuit arrangement
areas
diffusion
base body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1962W0033129
Other languages
English (en)
Other versions
DE1240590C2 (de
Inventor
Greensburg Pa. Bernard T. Murphy (V. St. A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US146624A external-priority patent/US3237062A/en
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE1240590B publication Critical patent/DE1240590B/de
Application granted granted Critical
Publication of DE1240590C2 publication Critical patent/DE1240590C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND HOIl
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
Deutsche KL:
Nummer: 1 240 590
Aktenzeichen: W 33129 VIII c/21g
Anmeldetag: 16. Oktober 1962
Auslegetag: 18. Mai 1967
In integrierten Halbleiterschaltungsanordnungen können funktioneile Bereiche, wie Verstärker, Oszillatoren, Multivibratoren oder logische Gatter, zu einem einzigen Halbleiterblock zusammengefaßt sein. Beim Bau derartiger Anordnungen ist darauf zu achten, daß — abgesehen von einigen gewünschten Strombahnen — die einzelnen funktionellen Bereiche elektrisch gut voneinander isoliert werden. Diese Isolierung wird im folgenden auch als »Querisolierung« bezeichnet.
Um eine gute Querisolierung zu erhalten, wird bei einem bekannten Verfahren für den Grundkörper der Schaltungsanordnung ein hochohmiges Ausgangsmaterial verwendet. Die funktionellen Bereiche bestehen dabei aus stärker dotierten Abschnitten auf einander gegenüberliegenden Flächen des hochohmigen Körpers. Um auf diese Weise eine ausreichende Querisolierung zwischen den einzelnen Bereichen zu erhalten, ist es erforderlich, den hochohmigen Grundkörper relativ kompakt zu machen, so daß die Schaltungsanordnung unverhältnismäßig groß wird.
Bei integrierten Halbleiterschaltungsanordnungen ist es weiterhin wünschenswert, den Sättigungswiderstand in den funktionellen Bereichen, in denen Transistorfunktionen vor sich gehen, klein zu machen. Dadurch werden steile Transistorkennlinien erhalten, bei denen also eine verhältnismäßig kleine Änderung des Basisstromes einer großen Änderung des Kollektorstromes entspricht.
Die gleichzeitige Erzeugung niedrigen Sättigungswiderstandes in den funktionellen Bereichen selbst und ausreichender Isolierung der einzelnen Bereiche gegeneinander stößt jedoch bei den bekannten Herstellungsverfahren auf erhebliche Schwierigkeiten, da Teile der funktionellen Bereiche sich beiderseits eines Grundkörpers befinden, so daß nur eine der beiden Forderungen erfüllt werden kann. Entweder der Grundkörper ist hochohmig, dann ist die Querisolierung eventuell ausreichend, oder der Grundkörper ist niederohmig, dann besitzt der Sättigungswiderstand einen genügend kleinen Wert.
Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Halbleiterschaltungsanordnung zu schaffen, bei der die Isolierung zwischen den einzelnen funktionellen Bereichen des Halbleiterblocks verbessert und der Sättigungswiderstand in den Bereichen selbst vermindert ist. Es soll ein einfaches Herstellungsverfahren entwickelt werden, mit dessen Hilfe auch Typen von integrierten Halbleiterschaltungsanordnungen gebaut werden können, deren Herstellung bisher nicht möglich war.
Die Erfindung bezieht sich auf eine integrierte Integrierte Halbleiterschaltungsanordnung
Anmelder:
Westinghouse Electric Corporation,
East Pittsburgh, Pa. (V. St. A.)
Vertreter:
Dr. jur. G. Hoepffner, Rechtsanwalt,
Erlangen, Werner-von-Siemens-Str. 50
Als Erfinder benannt:
Bernard T. Murphy, Greensburg, Pa. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 20. Oktober 1961
(146 624)
as Halbleiterschaltungsanordnung aus einem einzigen Halbleiterblock, in welchem eine Vielzahl bis auf die gewünschten Stromwege voneinander isolierter, verschieden dotierter, funktioneller Bereiche vereinigt sind, die zur Ausführung der Einzelfunktionen der Bauelemente einer elektrischen Schaltung geeignet sind. Das Kennzeichen der Erfindung besteht darin, daß der Grundkörper des Halbleiterblocks einen ersten Leitungstyp besitzt und auf einer Seite stellenweise in an sich bekannter Weise durch Diffusion umdotiert ist und daß auf dieser Seite des Grundkörpers eine epitaxiale Schicht des zweiten Leitungstyps als Teil der funktionellen Bereiche vorgesehen ist.
Die epitaxiale Schicht wird zur Verbesserung der Isolation zwischen den einzelnen funktionellen Bereichen im wesentlichen weggeätzt.
Auch eine Oberflächenschicht der epitaxialen Schicht kann durch Diffusion umdotiert sein. Teile dieser Diffusionsschicht sind dann als Kollektorwiderstand von funktionellen Transistorbereichen geeignet. Dabei kann der pn-übergang der letztgenannten Diffusionsschicht und der epitaxialen Schicht sowohl am Kollektorkontakt als auch am Eingangskontakt der Vorwiderstände kurzgeschlossen sein.
Bei einem Verfahren zur Herstellung einer erfindungsgemäßen integrierten Halbleiterschaltungsanordnung werden zunächst vorgegebene Bereiche in einer Fläche des plättchenförmigen Halbleitergrund-
709 580/203
körpers durch Diffusion, insbesondere mit einer Dotierstoffkonzentration von 1019 bis 1021 Atomen/cm3, umdotiert. Danach wird auf der ganzen Fläche die epitaxiale Schicht aufgewachsen. Darüber werden dann mittels Diffusionen und/oder Ätzungen weitere, verschieden dotierte Schichten vorgegebener Flächenmuster erzeugt.
Die erfindungsgemäße Schaltungsanordnung kann — in groben Zügen gesehen — folgendermaßen aufgebaut sein:
Auf einer Fläche des hochohmigen Halbleitergrundkörpers, der einen ersten Leitfähigkeitstyp besitzt und dessen spezifischer Widerstand mindestens etwa 100 (Ohm · cm) beträgt, befinden sich Bereiche eines niederohmigen Halbleitermaterials vom zweiten Leitfähigkeitstyp. Auf der gesamten Fläche des Grundkörpers, welche die niederohmigen Bereiche enthält, liegt wiederum eine höherohmige Schicht aus einem epitaxial gewachsenen Halbleitermaterial des zweiten Leitfähigkeitstyps. Schließlich sind auf dieser Schicht weitere, stark dotierte Bereiche vorgesehen.
In der epitaxialen Schicht sind die Dotierstoffe verhältnismäßig gleichmäßig verteilt. Die Schicht kann zwischen etwa 10 und 20 μ dick sein und vorzugsweise einen spezifischen Widerstand zwischen etwa 1 und 100 (Ohm · cm), insbesondere zwischen 3 und 30 (Ohm · cm) haben.
Der Aufbau eines Ausführungsbeispiels einer erfindungsgemäßen integrierten Halbleiterschaltungsanordnung wird nun zur näheren Erläuterung der Erfindung an Hand der schematisch gezeichneten F i g. 1 bis 6 mit den verschiedenen aufeinanderfolgenden Herstellungsphasen beschrieben. Sodann sind in den F i g. 7 bis 8 eine Draufsicht auf eine fertige Schaltungsanordnung und ein dazu senkrechter Schnitt gezeichnet. Das dieser Schaltungsanordnung etwa entsprechende Schaltbild ist in F i g. 9 dargestellt.
In Fig. 1 ist ein Schnitt durch ein Halbleiterplättchen 10 gezeichnet, das als hochohmiger Halbleitergrundkörper der erfindungsgemäßen Schaltungsanordnung, beispielsweise einer Transistorschaltung verwendet werden kann. Der spezifische Widerstand dieses Halbleiterplättchens liegt mindestens bei 100 (Ohm-cm). Die Dicke des Plättchens beträgt, um eine hinreichende mechanische Festigkeit zu gewährleisten, etwa 0,1 mm. Im allgemeinen soll das Plättchen — wie gezeichnet — p-leitend sein, jedoch kann auch ein η-leitendes Plättchen Verwendung finden.
In das p-leitende Plättchen 10 gemäß F i g. 1 ist eine η-leitende Schicht 12 eindiffundiert. Ihr Flächenwiderstand liegt zwischen etwa 1 und 10(Ohm-cm~2). Sie ist zwischen etwa 8 und 10 μ dick. Die Flächenform dieser Diffusionsschicht ist der gewünschten Anwendung angepaßt. DgrJDotigrungsgrad der SrhirHt 12 liegt zwisclieri^wa^^
z.B. Phosphor oder Arsen. Die Schicht 12 kann in einem Transistorbereich eine Kollektorzone geringen spezifischen Widerstandes bilden. Zwischen dem Grundkörper 10 und der η-leitenden Schicht 12 befindet sich ein pn-übergang 11.
Als nächste Schicht ist — wie in F i g. 2 gezeichnet — auf die obere Fläche des Grundkörpers 10 eine η-leitende Schicht 14 nach bekannten Verfahren epitaxial aufgewachsen. Diese epitaxiale Schicht 14 ist gegenüber der Diffusionsschicht 12 hochohmig, aber sie ist niederohmiger als der Halbleitergrundkörper 10.
Die epitaxiale Schicht 14 hat zweckmäßig eine geringe Dicke. Die optimale Dicke beträgt etwa 10 μ und 20 μ. Es können jedoch — je nach dem Einzelfall — auch Schichtdicken bis herab zu einigen weniden Mikron oder bis herauf zu einigen hundert Mikron verwendet werden. Das epitaxiale Wachstum der Schicht 14 kann auf die Oberseite des Plättchens 10 beschränkt werden, wenn letzteres vorher auf den Seitenflächen und auf der Unterseite mit einer Oxydschicht 16 versehen wird. An allen Stellen, an denen die Schicht 14 unmittelbar auf dem Grundkörper 10 aufliegt, befindet sich ein pn-übergang 15.
Der spezifische Widerstand der epitaxialen Schicht 14 ist derart bemessen, daß die genannte Querisolierung ausreichend und der Sättigungswiderstand der Schaltungsanordnung niedrig genug ist. In diesem Sinn hat sich ein spezifischer Widerstand zwischen etwa 1 und 10 (Ohm · cm) im allgemeinen bewährt.
Als nächstes wird entsprechend Fig. 3 eine p-leitende Diffusionsschicht 18 mit einer Dicke von etwa 3 bis 4 μ in der epitaxialen Schicht 14 erzeugt. Die Diffusion kann, beispielsweise mit Bor, in bekannter Weise erfolgen. An der den Schichten 14 und 18 gemeinen Grenzfläche ist ein pn-Überzug 19.
Auf den so erhaltenen Körper wird eine Oxydabdeckung 21 aufgebracht, in der Fenster für Transistoremitter u. a. frei bleiben müssen. Daher wird die Oxydschicht an den gewünschten Stellen weggeätzt. Nach Abdecken der für einen Emitter vorgesehenen Fläche 23, beispielsweise mit einem nicht gezeichneten Wachs, wird an den Flächen 22 etwa die Hälfte oder etwas mehr als die Hälfte der Dicke der Schicht 18 abgeätzt. Das Ergebnis ist z. B. der in F i g. 4 dargestellte Körper mit den eingeätzten Vertiefungen 22. An Stelle der Wachsabdeckung der Fläche 23 kann unter anderem auch eine Photoresistabdeckung benutzt werden.
Im Anschluß hieran wird die Wachsschicht — nicht aber die Oxydschicht — von dem Körper entfernt, um dann in die Vertiefungen 22 und die Fläche 23 η-dotierende Substanzen einzudiffundieren. Durch diese Diffusion werden Kontaktflächen 25 bzw. 26 für Kollektor und Widerstand erhalten, bei denen n-leitender Werkstoff geringen spezifischen Widerstandes durch die p-leitende Schicht 18 in die n-leitende Schicht 14 hineinreicht. Am Fenster 23 erstreckt sich die η-Dotierung jedoch nur teilweise in die Schicht 18. Diese Hersteilungsphase ist in F i g. 5 dargestellt. Zwischen Emitterzone 24 und der Schicht 18 ist ein pn-übergang gebildet.
Die an Hand der F i g. 1 bis 5 beschriebenen Verfahrensschritte führen zu einer Transistorschaltung mit Emitterzone 24, Basiszone 18 und Kollektorzone 12. Weiterhin entsteht ein Widerstandsbereich 18 a in der Schicht 18, der als Vorwiderstand der Kollektorzone 12 geeignet ist. An dem von der Kollektorzone 11 entferntesten Punkt des Widerstandsbereiches 18 a kann eine Vorspannung angelegt werden. Der Stromweg zwischen diesem Punkt und der Kollektorzone 12 soll durch den Widerstandsbereich 18 a gehen und daher eine entsprechende Isolierung aufweisen. Die Fig. 6 zeigt den fertigen Aufbau mit an den beiden Enden des Widerstandsbereiches 18 a angebrachtem Vorspannungskontakt 27 und Kollektorkontakt 28.
Wenn bei der in F i g. 5 gezeichneten Schaltungsanordnung zwischen die Endpunkte der als Widerstand vorgesehenen p-leitenden Diffusionsschicht 18 a
eine Vorspannung an Kontakte gelegt wird, welche nur die Schicht 18 a selbst berühren, so fließt in der Nähe des linken Endes der Schicht 18 a zwangläufig ein Strom in die darunter befindliche n-leitende Schicht 14. Dieser Strom besteht aus Löchern, welche durch die am pn-Ubergang 19 in Flußrichtung anliegende Vorspannung in die Schicht 14 injiziert werden, um schließlich über den in Sperrichtung vorgespannten pn-übergang 15 in den Grundkörper 10 zu fließen, wie dies im Transistor üblich ist. In diesem Fall könnte also an Stelle des p-leitenden Halbleitergrundkörpers 10 genausogut ein η-leitender Grundkörper, der dann die Kollektorkontakte trägt, verwendet werden.
Wenn jedoch gemäß F i g. 6 der pn-übergang 19 am positiven Vorspannungskontakt 27 und am Kollektorkontakt 28 kurzgeschlossen ist, wird eine Injektion von Löchern in die η-leitende Schicht 14 vermieden.
Auch längs der Diffusions- und Epitaxialschichten 18 bzw. 14 muß der Spannungsabfall manipuliert werden. Hierzu ist die abschließende Herstellungsphase unter anderem vorgesehen. In ihrem Verlauf werden Widerstandskanäle und Mesa-Strukturen für Transistoren — z. B. unter Anwendung der »Photoresist«-Technik — geätzt. Die Ätzung erfolgt dabei bis tief in die epitaxiale Schicht 14 hinein. Unerwünschte Stromwege können daher in der Schicht 14 praktisch nicht auftreten, d. h., die anfangs genannte Querisolierung ist in ausreichendem Maße hergestellt.
Das erfindungsgemäße Transistorgebilde hat einen Sättigungswiderstand, der vom Kontaktwiderstand 27, vom Widerstand der Diffusionsschicht 12 und dem Widerstand der epitaxialen Schicht 14 (unterhalb des Emitters 24) abhängt. Die ersten beiden Effekte sind dabei nur sehr geringfügig. Der Widerstand der Schicht 14 ist wesentlich kleiner als derjenige der entsprechenden Schicht in bisher bekannten integrierten Halbleiterschaltungsanordnungen, da die Schicht 14 hier ja wesentlich dünner ist als die entsprechende Schicht früherer Anordnungen. Wegen ihres relativ kleinen Volumens trägt die Schicht 14 trotz ihres verhältnismäßig hohen spezifischen Widerstandes nur wenig zum Sättigungswiderstand der Transistorbereiche bei. Eine hochohmige Schicht ist in den Transistorbereichen nicht erforderlich. Der sehr hochohmige Grundkörper 10 dient im wesentlichen als Unterlage (Träger) für die Anordnung. Die Leitfähigkeit der einzelnen Bereiche der erfindungsgemäßen Anordnung kann durch Trägerinjektion (infolge der Transistortätigkeit) und dadurch verändert werden, daß der Kollektorübergang im Sättigungszustand in Durchlaßrichtung vorgespannt wird, wodurch Löcher in den Kollektorbereich injiziert werden. Durch derartige Leitfähigkeitsmodulationen und mit Hilfe der gut leitenden Diffusionsschichten, welche unmittelbar unter dem Kollektorkontakt 28 liegen, wird erreicht, daß relativ hohe spezifische Widerstände bestimmter Schichten der Schaltungsanordnung keine schädlichen Wirkungen auf die Arbeitsweise der funktioneilen Bereiche mit sich bringen.
Der pn-übergang 15 zwischen der epitaxialen Schicht 14 und dem Grundkörper 10 bildet eine gute Isolierung zwischen den einzelnen funktionellen Bereichen der Schaltungsanordnung. Der Grundkörper 10 befindet sich auf einer niedrigeren Spannung als die auf ihm befindlichen η-leitenden Bereiche, wie z.B. die Schicht 12. Das ist erforderlich, weil der pn-übergang 11 andernfalls auf beträchtlicher Fläche in Durchlaßrichtung unter Vorspannung stünde, was eine elektrische Entladung durch diese Fläche zur Folge hätte. Der pn-übergang 15 steht also überall in Sperrichtung unter Vorspannung. Daher kann eine Gleichstromkopplung der funktionellen Bereiche durch den Grundkörper 10 lediglich infolge Streuung zustande kommen. Die Wechselstromkopplung ist um so schwächer, je niedriger die Kapazität des pn-Überganges 15 ist. Auch in dieser Hinsicht ist die erfindungsgemäße Schaltungsanordnung besonders günstig, da das Ausgangsmaterial bezüglich des spezifischen Widerstandes keinerlei Beschränkungen unterworfen ist, also jeweils ein Werkstoff mit größtmöglichstem Reinheitsgrad verwendet werden kann.
In herkömmlichen integrierten Schaltungsanordnungen führten unerwünschte Stromwege zwischen einzelnen funktionellen Bereichen hauptsächlich durch den Halbleitergrundkörper. An sich können auch in der epitaxial gewachsenen Schicht 14 gemäß F i g. 5 unerwünschte Stromwege entstehen. Letztere sind jedoch — wenn überhaupt vorhanden — wegen der außerordentlich geringen Dicke der Schicht nur sehr schwach ausgeprägt, so daß sie nur geringe Wirkungen haben können. Diese Störströme lassen sich noch weiter vermindern, wenn die Schicht 14 außer unter den Widerstandsbereichen, z.B. 18a, weggeätzt wird.
Ein weiterer Vorteil des Verfahrens zur Herstellung der erfindungsgemäßen Schaltungsanordnung besteht darin, daß für den Kollektorbereich keine Ausnehmung oder Einbuchtung in dem Ausgangsplättchen 10 erforderlich ist, da sich das Transistorgebilde auf nur einer Seite des Grundkörpers 10 befindet. Weiterhin ist sehr vorteilhaft, daß sämtliche ohmechen Kontakte der Schaltungsanordnung an deren oberen Fläche angebracht sind.
Im folgenden wird ein spezielles Ausführungsbeispiel einer erfindungsgemäß aufgebauten und hergestellten integrierten Halbleiterschaltungsanordnung beschrieben.
Die F i g. 7 und 8 zeigen einen blockförmigen Halbleiterkörper, welcher die Funktion einer taktlogischen Schaltung entsprechend dem Schaltbild gemäß F i g. 9 übernehmen kann. Außer bei solchen Schaltungen können die erfindungsgemäßen Prinzipien auch bei zahlreichen anderen integrierten Halbleiterschaltungsanordnungen, wie Verstärkern, Oszillatoren, Multivibratoren, angewendet werden. Die Erfindung ist unter anderem immer dann vorteilhaft, wenn zwischen zwei und mehr funktionellen Bereichen eine Isolierung erforderlich ist.
Wesentliche Teile des genannten Taktgatters sind gemäß Fig. 7 und 8 ein p-leitender hochohmiger Halbleitergrundkörper 110, in dem durch Diffusion η-leitende Bereiche 112 erzeugt sind, eine epitaxial gewachsene η-leitende Schicht 114, eine diffundierte p-leitende Schicht 118 und eine diffundierte n-leitende Schicht 124.
Am Eingang des Gatters liegen gemäß F i g. 7 und 9 die im wesentlichen Dreischichttransistoren darstellenden Gebilde T1 und T2. Im einzelnen umfaßt jeder dieser Transistoren einen Teil der η-leitenden Schicht 114 als Kollektor, einen Teil der p-leitenden Schicht 118 als Basis und einen η-leitenden Bereich 124 als Emitter. Die Kollektorbereiche der Transistoren T1 und T2 und die Basis des Transistors T1 sind kurzgeschlossen.
Der Transistorbereich T0 ist im wesentlichen so hergestellt, wie das an Hand der F i g. 1 bis 6 erläutert wurde. Im vorliegenden Fall ist die niederohmige Kollektorzone 112 jedoch etwas größer ausgelegt, um gleichzeitig einen Flächenkontakt für die Ausgangsdiode D0 und eine Verbindung zwischen letzterer und dem Kollektor des Transistors T0 zu schaffen. Die Diode D0 besteht aus der p-leitenden Schicht 118 und der η-leitenden Schicht 114. Die Widerstände U1, A2 und jR3 werden aus Teilen der p-leitenden Schicht 118 gebildet. Ohmsche Kontakte 140 sind an den erforderlichen Stellen der Schicht 118 vorgesehen.
Im gezeichneten Beispiel ist die p-leitende Schicht 118 außer an den für die Schaltungsanordnung erforderlichen Stellen weggeätzt. Statt dessen hätte die Schicht 118 auch von vornherein im gewünschten Muster in die epitaxiale Schicht 114 eindiffundiert werden können.
Um eine der F i g. 9 entsprechende Schaltungsanordnung zu schaffen, müssen selbstverständlich Leitpfade — z.B. mittels Drähten oder aufgedampften Metallschichten — zwischen dem Emitter von T2 und der Basis 118 von T0 sowie zwischen dem Emitter 124 von T1 und der Basis von T2 hergestellt werden. Der Kollektorkontakt C0 von T0 und die B+- und B—-Kontakte können in ähnlicher Weise wie in F i g. 6 aufgebaut sein.
Im folgenden wird die Herstellung des in den F i g. 7 und 8 gezeichneten Körpers an Hand der wesentlichen Arbeitsgänge beschrieben. Die Erläuterungen beziehen sich dabei lediglich auf die Herstellung sogenannter Mesa-Strukturen, d.h., eine zunächst eindiffundierte zusammenhängende p-leitende Schicht wird anschließend wieder geeignet abgeätzt. Natürlich können statt dessen auch Planarverfahren angewendet werden. Dabei wird die p-leitende diffundierte Schicht von vornherein im gewünschten Muster erzeugt, so daß eine ebene Oberfläche entsteht. Außer dem im Beispiel angeführten Silizium sind auch andere Halbleiter, wie Germanium oder Verbindungen aus den Elementen der III. und V. Gruppe des Periodensystems, z.B. Galliumarsenid, Galliumantimonid, Galliumphosphid, Indiumarsenid und Indiumantimonid, für die erfindungsgemäße Schaltungsanordnung geeignet. Weiterhin können bei der Herstellung der Anordnung die Leitungstypen der verschiedenen Bereiche gegenüber dem Beschriebenen auch umgedreht sein.
Ausgangsmaterial ist im Beispiel ein Plättchen 110 aus Silizium. Es hat einen sehr hohen spezifischen Widerstand von annähernd 5000 (Ohm · cm) und ist durch Dampfdiffusion p-dotiert. Das Plättchen kann von einem Kristall abgespalten und dann auf einer seiner Flächen durch Polieren und Ätzen geglättet sein.
Diese Oberfläche wird thermisch mit Wasserdampf bei etwa 1150° C rund 1 μ tief oxydiert und anschließend unter Verwendung bekannter Wachs- oder Photoresistmasken durch Ätzen mit Flußsäure mit Fenstern für die Eindiffusion einer niederohmigen η-leitenden Schicht 112 versehen. Letztere Schicht entsteht bei etwa halbstündiger Phosphordiffusion bei rund 10750C. Als Dotierstoffquelle dient dabei P2O5 mit einer Temperatur von etwa 310° C und als Trägergas trockener, mit 1 l/min strömender Sauerstoff.
Um zu verhindern, daß bei der Bildung der epitaxialen Schicht 114 der Phosphor aus den Bereichen 112 ausdiffundiert, ist es zweckmäßig, die gesamte Oberfläche des Plättchens UO vor der Phosphordiffusion gleichmäßig durch p-Diffusion, z. B. mit Gallium, zu dotieren (nicht gezeichnet).
S Nach der Phosphordiffusion wird die verbleibende Oxydschicht mit Flußsäure abgeätzt und dann eine Schicht 114 aus η-leitendem Silizium epitaxial so aufgewachsen, daß sie einen spezifischen Widerstand von annähernd 3 bis 30 (Ohm · cm) und eine Dicke von
ίο etwa 13 μ erhält. Bei diesem Prozeß wird die Siliziumoberfläche zuerst 30 Minuten lang in einem Ofen bei etwa 1230° C mit sauberem Wasserstoffgas gereinigt. Für die Epitaxie selbst wird alsdann eine Atmosphäre aus Wasserstoff und Siliziumtetrachlorid, letzteres etwa mit einem Partialdruck von 13 mm Hg, etwa 20 Minuten lang durch den auf rund 12300C erhitzten Ofen geblasen. Die Schicht 114 wächst dabei um etwa 0,3 μ/min in die Dicke.
Nach Bildung der epitaxialen Schicht 114 folgen noch einige bei der Herstellung von integrierten Halbleiterschaltungsanordnungen mehr oder weniger übliche Verfahrensschritte, also unter anderem Oxydationen, selektive Ätzungen und Diffusionen.
Zuerst wird die Schicht 118 nach Oxydation und gegebenenfalls geeigneter selektiver Ätzung der Plättchenoberfläche auf letztere Z. B. durch 75minutige Galliumdiffusion aufgebracht. Darauf werden durch weiteres selektives Ätzen der Oxydschicht in dieser Fenster für Emitter und den zuletzt erzeugten pn-Übergang (zwischen 114 und 118) kurzschließende Kontakte freigelegt. Nach Abdeckung der Emitterfenster mit Wachs folgt eine Tiefenätzung —bis zu etwa 5 μ mit einer Mischung aus Salpeter- und Flußsäure — der Flächen für die genannten kurzschließenden Kontakte. Dann wird nach Entfernung der Wachsschicht 20 Minuten lang bei 1075° C aus einer P2O5-Quelle stammender Phosphor mit trockenem Sauerstoff als Trägergas in die Flächen für Emitter und kurzschließende Kontakte eindiffundiert. Danach wird die Oberfläche von Oxydschichten gereinigt und mit Ausnahme der für ohmsche Kontakte vorgesehenen Stellen mit einem Photoresistüberzug versehen. Im Anschluß hieran wird ein etwa 0,5 μ dicker Aluminiumfilm auf die gesamte Oberfläche aufgedampft. Sowohl der Photoresistüberzug als auch das auf ihm liegende unerwünschte Aluminium wird dann mittels einer Trichloräthylenlösung wieder entfernt. Zur Herstellung der Mesa-Struktur wird darauf eine neue Photoresistabdeckung geeigneten Musters aufgebracht, und die freien Stellen werden zwischen 7 und 10 μ tief ausgeätzt. Nach Abdeckung der Kollektorstellen der Mesa-Flächen mit Wachs wird weiter etwa 5 bis 8 μ tief geätzt. Durch diesen Ätzvorgang werden sowohl Mesa-Transistoren, Mesa-Dioden und Mesa-Widerstände als auch Isolierkanäle an den notwendigen Stellen erhalten.
Das vorbeschriebene Fertigungsverfahren wurde bereits erfolgreich angewendet. Die angegebenen Zeiten, Temperaturen und sonstigen Parameter gelten ohne Beschränkung allgemein. Bei Vergleichen zwischen bekannten und erfindungsgemäßen Taktgattern wurde festgestellt, daß die Ansprechzeit auf Eingangsimpulse durch die epitaxial gewachsene Schicht 114 auf etwa ein Fünftel reduziert ist. Weiterhin sind die Verstärkereigenschaften der erfindungsgemäßen Schaltungsanordnung gegenüber dem Bekannten durch die Verminderung des Sättigungswiderstandes in den Transistorbereichen wesentlich verbessert.

Claims (5)

Patentansprüche
1. Integrierte Halbleiterschaltungsanordnung aus einem einzigen Halbleiterblock, in welchem eine Vielzahl bis auf die gewünschten Stromwege voneinander isolierter, verschieden dotierter fraktioneller Bereiche vereinigt sind, die zur Ausführung der Einzelfunktionen der Bauelemente einer elektrischen Schaltung geeignet sind, dadurch gekennzeichnet, daß der Grundkörper (10) des Halbleiterblocks einen ersten Leitungstyp besitzt und auf einer Seite stellenweise (12) in an sich bekannter Weise durch Diffusion umdotiert ist und daß auf dieser Seite des Grundkörpers eine epitaxiale Schicht (14) des zweiten Leitungstyps als Teil der funktionellen Bereiche vorgesehen ist (F i g. 2).
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Grundkörper einen spezifischen Widerstand von mindestens 100 (Ohm · cm) besitzt und daß die epitaxiale Schicht zwischen 10 und 20 μ dick ist und ihr spezifischer Widerstand zwischen 1 und 100 (Ohm · cm), insbesondere zwischen 3 und 30 (Ohm · cm) liegt.
3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zur Erhöhung des Widerstandes zwischen den einzelnen funktionellen Bereichen die epitaxiale Schicht zwischen den Bereichen im wesentlichen weggeätzt ist.
4. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Oberflächenschicht (18) der epitaxialen Schicht (14) durch Diffusion umdotiert ist und daß Teile (18 a) der umdotierten Oberflächenschicht als Kollektorvorwiderstände von funktionellen Transistorbereichen vorgesehen sind, wobei der pn-übergang (19) zwischen der epitaxialen und der umdotierten Schicht sowohl am Kollektorkontakt (28) als auch am Eingangskontakt (27) der Vorwiderstände kurzgeschlossen ist (F i g. 6).
5. Verfahren zum Herstellen einer Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß vorgegebene Bereiche in einer Fläche des plättchenförmigen Halbleitergrundkörpers durch Diffusion, insbesondere mit einer Dotierstoffkonzentration von IQ19 bis IQ21 Ätomen/cm3, umdotiert werden, daß danach "auf der ganzen fläche die epitaxiale Schicht aufgewachsen wird und daß darüber in an sich bekannter Weise durch Diffusionen und/oder Ätzungen weitere, verschieden dotierte Schichten vorgegebener Flächenmuster erzeugt werden.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1196 295;
französische Patentschrift Nr. 256116;
Proc. IRE, September 1960, S. 1642/1643.
Hierzu 1 Blatt Zeichnungen
709 980/203 5.67 ® Bundesdruckerei Berlin
DE1962W0033129 1961-10-20 1962-10-16 Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung Expired DE1240590C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US146624A US3237062A (en) 1961-10-20 1961-10-20 Monolithic semiconductor devices
US508225A US3321340A (en) 1961-10-20 1965-11-17 Methods for forming monolithic semiconductor devices

Publications (2)

Publication Number Publication Date
DE1240590B true DE1240590B (de) 1967-05-18
DE1240590C2 DE1240590C2 (de) 1978-06-22

Family

ID=26844105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962W0033129 Expired DE1240590C2 (de) 1961-10-20 1962-10-16 Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung

Country Status (4)

Country Link
US (1) US3321340A (de)
BE (1) BE623677A (de)
CH (1) CH415858A (de)
DE (1) DE1240590C2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3409482A (en) * 1964-12-30 1968-11-05 Sprague Electric Co Method of making a transistor with a very thin diffused base and an epitaxially grown emitter
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US3494809A (en) * 1967-06-05 1970-02-10 Honeywell Inc Semiconductor processing
US3624454A (en) * 1969-09-15 1971-11-30 Gen Motors Corp Mesa-type semiconductor device
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1196295B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL274363A (de) * 1960-05-02
NL127213C (de) * 1960-06-10
NL268758A (de) * 1960-09-20
US3152928A (en) * 1961-05-18 1964-10-13 Clevite Corp Semiconductor device and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1196295B (de) * 1959-02-06 1965-07-08 Texas Instruments Inc Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung

Also Published As

Publication number Publication date
BE623677A (de)
DE1240590C2 (de) 1978-06-22
CH415858A (de) 1966-06-30
US3321340A (en) 1967-05-23

Similar Documents

Publication Publication Date Title
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE69420944T2 (de) Halbleitervorrichtung und herstellungsverfahren
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2655917C2 (de)
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2842526A1 (de) Bipolarer transistor
DE1564410A1 (de) Zusammengesetzte Halbleitervorrichtung
DE1564829C3 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE1811492A1 (de) Feldeffekttransistor
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3528562A1 (de) Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung
DE1439758C3 (de) Verfahren zur Herstellung von Transistoren
DE2535864A1 (de) Halbleiterbauelemente
DE2454561A1 (de) Halbleitervorrichtung
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung
DE2721744A1 (de) Heterojonctions-transistor
DE2547303A1 (de) Halbleiterbauelement
DE2639799A1 (de) Halbleiterverbundanordnung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE1564427B2 (de) Verfahren zum herstellen eines doppeldiffusions halbleiter elementes

Legal Events

Date Code Title Description
C2 Grant after previous publication (2nd publication)