[go: up one dir, main page]

DE1201887B - Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl. - Google Patents

Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl.

Info

Publication number
DE1201887B
DE1201887B DET26716A DET0026716A DE1201887B DE 1201887 B DE1201887 B DE 1201887B DE T26716 A DET26716 A DE T26716A DE T0026716 A DET0026716 A DE T0026716A DE 1201887 B DE1201887 B DE 1201887B
Authority
DE
Germany
Prior art keywords
lines
dividing lines
transistor
node
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET26716A
Other languages
English (en)
Inventor
Georg Lutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET26716A priority Critical patent/DE1201887B/de
Priority to US475357A priority patent/US3468018A/en
Priority to GB32651/65A priority patent/GB1077224A/en
Priority to FR26842A priority patent/FR1468757A/fr
Publication of DE1201887B publication Critical patent/DE1201887B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOIn
Deutsche Kl.: 21a4-75
Nummer: 1201 887
Aktenzeichen: T 26716IX d/21 a4
Anmeldetag: 1. August 1964
Auslegetag: 30. September 1965
Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zum Einlöten von Transistoren oder ähnlichen elektrischen Bauteilen mit einseitig angeordneten Kontaktzonen, insbesondere von Planartransistoren, in Schaltungen mit flächenhaften Leiterzügen, insbesondere zum Auflöten auf Mikromoduleinheiten.
Beim Ein- bzw. Auflöten von Transistoren, die z. B. als nicht in Gehäuse untergebrachte Einheiten auf einem Band aufgereiht sind und von diesem vor dem Einlöten abgeschnitten werden, ist es wegen der geringen gegenseitigen Abstände der Kontaktstellen sehr schwierig, auf einer Isolierstoffunterlage die Leitungszüge so genau aufzubringen, daß die Transistoreinheiten mit diesen verlötet werden können.
Gemäß der vorliegenden Erfindung wird das Einlöten in einfacher Weise dadurch ermöglicht, daß zunächst alle für den Anschluß des Transistors erforderlichen Leitungen derart aufgebracht werden, daß sie in einem Knotenpunkt zusammentreffen, daß anschließend der Knotenpunkt durch Entfernung der Leiterschicht in Form von dünnen Trennlinien in solche Kontaktflächen aufgeteilt wird, daß beim Auflegen des Transistors je eine von deren Kontaktzonen auf je eine der Kontaktflächen zu liegen kommt, und daß danach der Transistor aufgelötet oder aufgeklebt wird.
Weitere vorteilhafte Einzelheiten der Erfindung sind nachfolgend an Hand der in der Zeichnung veranschaulichten Ausführungsbeispiele beschrieben.
F i g. 1 zeigt eine auf ein Isoliermaterial in T-Form aufgebrachte Leiterschicht mit nicht getrenntem Knotenpunkt,
F i g. 2 dieselbe nach dem Auftrennen desselben und F i g. 3 dieselbe nach eingelötetem Transistor; die
F i g. 4 und 5 zeigen eine in Sternform aufgebrachte Leiterschicht mit getrennten Knotenpunkten und
F i g. 6 eine schematische Schaltung mit einem erfindungsgemäßen Knotenpunkt;
F i g. 7 zeigt eine Vorrichtung zum Anbringen der Trennlinien und zum Befestigen der Halbleiterbauelemente.
Mit 1 ist eine Isolierstoffunterlage bezeichnet. Sie besteht vorzugsweise aus einer Keramik, die gegebenenfalls zumindest teilweise als Dielektrikum und/ oder als Ferromagnetikum wirksam sein kann. Unter Umständen kann es auch aus harzgetränktem Papier oder einem Kunststoff, wie Polypropylen, Polytetrafluorkohlenstoff, Polyäthylen oder einem Kunstharz, bestehen.
Verfahren und Vorrichtung zum Einlöten von
Transistoren od. dgl.
Anmelder:
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3
ίο Als Erfinder benannt:
Georg Lutz, Nürnberg
Auf die Unterlage 1 sind unter anderem drei Leitungsabschnitte 2, 3, 4 aufgebracht und in einem Knotenpunkts zusammengefaßt. Die Leiterzüge bestehen bei Verwendung einer Keramikunterlage zweckmäßig aus eingebrannten Silberbelägen, die aufgedruckt, aufgespritzt oder auch aufgedampft und gegebenenfalls zusätzlich eingebrannt sein können. Sie können auch in anderer Weise nach den bei gedruckten Schaltungen bekannten Verfahren aufgebracht werden. Sie können zweckmäßig zumindest teilweise aus Widerstandsmaterial bestehen und Teil einer elektrischen Schaltung sein.
Der Knotenpunkt 5 wird dann, wie in F i g. 2 dargestellt, durch Trennlinien 6 in Kontaktflächen 7 unterteilt. Die Trennlinien 6 werden zweckmäßig eingeschliffen. Es kann in bestimmten Fällen auch vorteilhaft sein, die Trennlinien durch Elektronenstrahlen auszubrennen bzw. wegzudampfen. Sie können auch zweckmäßig abgeätzt werden, was z. B. bei Verwendung der bei gedruckten Schaltungen übliehen Verfahren bei der Herstellung des Leitungsgebildes geschehen kann. Anschließend wird ein Transistorelement 8 aufgelötet oder mittels eines leitfähigen Klebers aufgeklebt (F i g. 3).
Die F i g. 4 und 5 zeigen sternförmig angeordnete Leiter 2, 3, 4, deren Knotenpunkt durch stern- bzw. T-förmig angeordnete Trennlinien 6 zerteilt ist.
Das erfindungsgemäße Verfahren eignet sich besonders bei Anwendung der Siebdrucktechnik zut Herstellung von Schaltungsgebilden und ganzen
Stromkreisen mit passiven Schaltelementen, da beim Drucken sehr kleine Abstände nicht so genau eingehalten werden können. Es kann nämlich vorkommen, daß die leitende Paste bei zu kleinem Abstand zusammenläuft, so daß die Schaltung an dieser Stelle elektrisch verbunden ist, oder der Abstand kann zu groß werden, so daß der aufgelötete Transistor nicht kontaktiert wird.
509 689/154
I 201
Durch das nachträgliche Anbringen der Trennlinien in einem Knotenpunkt können diese jedoch so fein gemahlen werden, daß die aufzulötende Transistoreinheit in geringem Maße versetzt sein kann, ohne daß dadurch die einwandfreie Kontaktierung in Frage gestellt ist.
Die Erfindung kann auch dann Anwendung finden, wenn z. B. bei Dioden oder Kapazitätsdioden nur zwei Anschlüsse oder beispielsweise bei p-n-p-n-Transistoren vier Anschlüsse erforderlich sind.
In F i g. 6 ist ein vorzugsweise im Siebdruckverfahren aufgebrachtes Schaltungsgebilde aus zwei Widerständen 9, 10 und einem Kondensator, dessen einer Belag 11 auf der Oberseite und dessen Gegenbelag auf der gegenüberliegenden Seite der Unterlage 1 aufgebracht ist, dargestellt. Zwischen Widerstand 9 und Kondensatorbelag 11 ist eine Leitung 12 zum Knotenpunkt 5 geführt, an dem auch der Widerstand 10 sowie Zuleitungen 13 angeschlossen sind. Durch T-förmige Trennlinien 6 erhält man wieder drei ao Kontaktflächen 7, auf die ein Transistor aufgelötet oder mittels eines leitfähigen Klebers aufgeklebt wird.
Zweckmäßig kann vor oder nach dem Trennen des Knotenpunktes 5 dieser zumindest im Bereich der entstehenden Kontaktflächen 7 mit einem gut lotfähigen Metall und/oder vorteilhaft mit Lot überzogen werden, so daß die aufzulötende elektronische Baueinheit durch kurzzeitige Wärmezufuhr ohne weitere Lotzufuhr und zweckmäßig ohne Lötmittel wie Kolophonium aufgelötet werden kann.
Gemäß einer vorteilhaften Weiterbildung der Erfindung erfolgt das Auftrennen des Knotenpunktes 5 und das Einsetzen der Halbleiterbauelemente 8 in ein und derselben Vorrichtung, wie beispielsweise an Hand der F i g. 7 gezeigt ist. Hier liegt die Unterlage 1 mit den Leitungen 2, 3, 4 und deren Knotenpunkt 5 unter einer an einer Welle 14 drehbar befestigten Platte 15. Der eine Arm 16 der Platte 15 ist mit einer Aussparung versehen, in die eine Maske 17 eingelegt ist. Die Maske 17 besitzt den herzustellenden Trennlinien 6 entsprechende Ausschnitte 18. Über der Maske 17 ist ein Sandstrahler 19 vorgesehen.
Der andere Arm 20 ist mit einem Magazin 21 und gegebenenfalls einem Vereinzeier versehen, in dem die einzulötenden Halbleiterbauelemente 8 gestapelt sind. Maske 17 und Magazin bzw. Vereinzeier sind derart angeordnet, daß nach Drehung der Platte 15 das einzulötende Halbleiterbauelement 8 genau an die richtige Stelle über dem Knotenpunkt 5 gebracht wird.
Die Platte 15 und/oder die Unterlage 1 ist derart in ihrer Höhe verstellbar, daß sie gegeneinandergepreßt werden können. In diesem Zustand werden zunächst die Trennlinien (| durch Sandstrahlen^ angebracht und nach dem J3rehgn der Platte 15 und Wiederanpressen gegen die Unterlage 1 das Halbleiterbauelement 8 eingelötet.

Claims (6)

Patentansprüche:
1. Verfahren zum Einlöten von Transistoren ed. dgl. mit einseitig angeordneten Kontaktzonen, insbesondere von Planartransistoren, in Schaltungen mit flächenhaften Leiterzügen, insbesondere auf Mikromoduleinheiten, dadurch gekennzeichnet, daß zunächst alle für den Anschluß des Transistors erforderlichen Leitungen (2, 3, 4) derart aufgebracht werden, daß sie in einem Knotenpunkt (5) zusammentreffen, daß anschließend der Knotenpunkt (5) durch Entfernung der Leiterschicht in Form von dünnen Trennlinien (6) in solche Kontaktflächen (7) aufgeteilt wird, daß beim Auflegen des Transistors (8) je eine von den Kontaktzonen auf je eine der Kontaktflächen (7) zu liegen kommt, und daß da·? nach der Transistor (8) aufgelötet oder aufgeklebt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leitungszüge (2, 3, 4, 12) und gegebenenfalls auch passive Bauelemente (9, 10, 11) im Siebdruckverfahren aufgebracht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Trennlinien (6) eingeschliffen werden.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Trennlinien (6) bei drei Leitungszügen (2, 3, 4) in Form eines T angebracht werden.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß das Anbringen der Trennlinien (6) und das Auflöten oder Aufkleben der Halbleiterbapelemente (8) in einer einzigen Vorrichtung erfolgt.
6. Vorrichtung zur Ausübung des Verfahrens nach Anspruch 5, dadurch gekennzeichnet, daß über oder unter der mit den Leitungen (2, 3, 4) und dem Knotenpynkt (5) versehenen Unterlage (1) eine Platte (15) drehbar angeordnet ist, die im entsprechenden Abstand von der Drehachse (14) und um einen bestimmten Drehwinkel gegeneinander versetzt eine Maske (17) zum Anbringen der Trennlinien (6) und ein Magazin (21) und/ oder einen Vereinzeier trägt, und daß diese Platte (15) und Unterlage (1) gegeneinanderdrückbar sind.
Hierzu 1 Blatt Zeichnungen
509 689/154 9.65 © Bundesdruckerei Berlin
DET26716A 1964-08-01 1964-08-01 Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl. Pending DE1201887B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DET26716A DE1201887B (de) 1964-08-01 1964-08-01 Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl.
US475357A US3468018A (en) 1964-08-01 1965-07-28 Production of circuits
GB32651/65A GB1077224A (en) 1964-08-01 1965-07-30 Method and apparatus for attaching an electrical component to a circuit
FR26842A FR1468757A (fr) 1964-08-01 1965-07-31 Procédé et dispositif de soudage de transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET26716A DE1201887B (de) 1964-08-01 1964-08-01 Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl.

Publications (1)

Publication Number Publication Date
DE1201887B true DE1201887B (de) 1965-09-30

Family

ID=7552998

Family Applications (1)

Application Number Title Priority Date Filing Date
DET26716A Pending DE1201887B (de) 1964-08-01 1964-08-01 Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl.

Country Status (3)

Country Link
US (1) US3468018A (de)
DE (1) DE1201887B (de)
GB (1) GB1077224A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837318A1 (de) * 1978-08-26 1980-03-06 Hartmann & Braun Ag Anordnung zur herstellung einer elektrischen verbindung
EP0865102A2 (de) * 1996-05-25 1998-09-16 Mannesmann VDO AG Lötverbindung für elektrische Verbindungen

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2548627T3 (es) * 2003-01-30 2015-10-19 Pst Sensors (Pty) Limited Dispositivo semiconductor de película fina y procedimiento de fabricación de un dispositivo semiconductor de película fina
US7521340B2 (en) 2006-12-07 2009-04-21 Innovalight, Inc. Methods for creating a densified group IV semiconductor nanoparticle thin film
US7572740B2 (en) 2007-04-04 2009-08-11 Innovalight, Inc. Methods for optimizing thin film formation with reactive gases
US7851336B2 (en) 2008-03-13 2010-12-14 Innovalight, Inc. Method of forming a passivated densified nanoparticle thin film on a substrate
US8247312B2 (en) 2008-04-24 2012-08-21 Innovalight, Inc. Methods for printing an ink on a textured wafer surface
US9136168B2 (en) 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
CN113630974B (zh) * 2021-06-22 2024-11-22 广州美维电子有限公司 Pcb板电镀硬金渗金的返工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2599710A (en) * 1946-08-07 1952-06-10 Albert M Hathaway Method of making electrical wiring
US3061911A (en) * 1958-01-31 1962-11-06 Xerox Corp Method of making printed circuits
GB1047390A (de) * 1963-05-20 1900-01-01
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3284878A (en) * 1963-12-09 1966-11-15 Corning Glass Works Method of forming thin film resistors
US3289046A (en) * 1964-05-19 1966-11-29 Gen Electric Component chip mounted on substrate with heater pads therebetween

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837318A1 (de) * 1978-08-26 1980-03-06 Hartmann & Braun Ag Anordnung zur herstellung einer elektrischen verbindung
EP0865102A2 (de) * 1996-05-25 1998-09-16 Mannesmann VDO AG Lötverbindung für elektrische Verbindungen
EP0865102A3 (de) * 1996-05-25 1998-09-30 Mannesmann VDO AG Lötverbindung für elektrische Verbindungen

Also Published As

Publication number Publication date
US3468018A (en) 1969-09-23
GB1077224A (en) 1967-07-26

Similar Documents

Publication Publication Date Title
DE2732529C2 (de) Gedruckte Schaltungsplatine
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE2553643C3 (de) Dickschicht-Hybridschaltung
DE1064127B (de) Verfahren zur Bestueckung von sogenannten gedruckten Schaltungen mit Schaltungselementen
DE1069236B (de)
DE3324285C2 (de)
DE2812768C3 (de) Elektrisches Bauelement mit Anschlußdrähten zum Einstecken in Bohrungen der Platte einer gedruckten Schaltung
DE2937886A1 (de) Leiterplatte fuer gedruckte schaltung
DE3010876A1 (de) Verfahren zur herstellung einer leiterplatte
DE1201887B (de) Verfahren und Vorrichtung zum Einloeten von Transistoren od. dgl.
DE2547323C3 (de) Trägerplatte für wenigstens eine integrierte Halbleitershaltung
DE4129964C2 (de) Verfahren zur Herstellung einer elektrisch leitenden Befestigung einer integrierten Schaltung auf einer gedruckten Schaltung
EP0384022A1 (de) Hochspannungselektrodenanordnung
DE9012638U1 (de) Im Spritzgußverfahren hergestellte Leiterplatte
DE1791233B1 (de) Verfahren zur Herstellung eines Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen
DE2508702A1 (de) Elektrisches bauelement fuer den einsatz in schichtschaltungen
DE3234895A1 (de) Elektrisches bauelement, insbesondere chip-bauelement und verfahren zur herstellung des bauelements
DE2820153A1 (de) Elektrisches netzwerk in dual-in-line- bauform
DE1439708C3 (de) Verfahren zum Kontaktieren von Halbleiteranordnungen
DE102017223647A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils, elektronisches Bauteil, SMD Bauelement und Schaltungsträgeranordnung
DE68913941T2 (de) Verfahren zur Herstellung einer Leiterplatte.
DE1258934B (de) Kontaktloses Steuer- und Regelement
DE2731998A1 (de) Elektrischer widerstand
DE102020132558A1 (de) Leiterplattenanschlusssystem
DE1591751A1 (de) Schaltungsanordnung