DE1194179B - Informationsspeicher - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. Cl.:

G06f

Deutsche Kl.: 42 m -14

kl

Nummer: 1194 YlV - ' ' N**'

Aktenzeichen: N19743IX c/42 m

Anmeldetag: 15. März 1961

Auslegetag: 3. Juni 1965

Die Erfindung betrifft einen Informationsspeicher für eine elektronische Ziffernrechenmaschine oder eine andere Datenverarbeitungsanlage. Insbesondere ist die Erfindung für Informationsspeicher mit einer großen Anzahl getrennter Speicherplätze für Zahl-Wörter oder Adressen geeignet, welche unmittelbar zugänglich sind, wenn sie durch einen zugehörigen Adreßbefehl angefordert werden. Bei solchen Speichern sind die Speicherplätze normalerweise für eine bestimmte Zeitdauer nicht zugänglich, wenn ein Lese- oder Schreibvorgang durchgeführt wird. Mit besonderem Vorteil, jedoch nicht ausschließlich, kann die Erfindung bei Informationsspeichern verwendet werden, welche eine große Anzahl von magnetischen Speicherkernen oder ähnlichen Remanenzspeichern, die matrixförmig angeordnet sind, enthalten.

Ein magnetischer Kernspeicher enthält eine große Zahl einzelner Speicherkerne, welche für die Aufnahme einer Vielzahl vielziffriger Informationswörter matrixförmig angeordnet sind. Bekanntlich ist bei Verwendung eines magnetischen Kernspeichers in einer elektronischen Ziffernrechenmaschine die Folgefrequenz aufeinanderfolgender Lese- oder Schreibzyklen begrenzt. Ein einzelner Schreib- oder Lesevorgang, welcher eine bestimmte, ein einzelnes Informationswort aufnehmende Gruppe von Speicherkernen eines Matrixblockes betrifft, dauert beispielsweise etwa 0,5 Mikrosekunden. Dann bleibt während einer bedeutend längeren Zeit, beispielsweise während 2 Mikrosekunden, der betreffende Matrixblock mit seinen sämtlichen, eine große Anzahl von Informationswörtern aufnehmenden Speicherkernen vollständig gesperrt. Ein Schnellrechner führt eine arithmetische Operation beispielsweise in einer Mikrosekunde durch. In diesem Fall kann die Verzögerungs- oder Sperrzeit zu einer merklichen und unnötigen Verminderung der Rechengeschwindigkeit führen. Dies gilt insbesondere dann, wenn — wie es in der Praxis häufig der Fall ist — aufeinanderfolgende Befehlswörter des Befehlsprogramms in aufeinanderfolgenden Adreßplätzen gespeichert sind und/oder wenn die Informations- oder Zahlwörter, die durch aufeinanderfolgende Befehlswörter angefordert werden, ebenfalls in aufeinanderfolgend numerierten Adreßplätzen abgelegt sind.

Die Erfindung betrifft einen verbesserten Aufbau des Speichers und vermag derartige Verzögerungsoder Sperrzeiten weitgehend zu vermeiden.

Die Erfindung geht demgemäß von einem Informationsspeicher für elektrische Ziffernrechenmaschinen mit mehreren matrixartigen Speicherblöcken aus, Informationsspeicher

Anmelder:

International Business Machines Corporation, Armonk,N.Y. (V. St. A.)

Vertreter:

Dipl.-Ing. R. Holzer, Patentanwalt, Augsburg, Philippine-Welser-Str. 14

Als Erfinder benannt:

Tom Kilburn, Urmston, Lancashire, David Beverley George Edwards, Chorlton-cum-Hardy, Manchester (Großbritannien)

Beanspruchte Priorität:

Großbritannien vom 16. März 1960 (9301)

dessen Speicherelemente eine die Dauer eines Schreib- oder Lesevorganges weit übertreffende Relaxationszeit haben und dessen Adressenauswahl-Steuereinheit eine Zuordnung der Adreßbefehle zu den jeweiligen Speicherplätzen ermöglicht, und die Erfindung ist dadurch gekennzeichnet, daß die nummernmäßig aufeinanderfolgenden Adreßzahlen der Befehle zugeordneten Speicherplätze jeweils in verschiedenen, sich gegenseitig nicht beeinflussenden Speicherblöcken untergebracht sind.

Ein Informationsspeicher nach der Erfindung für 8192 verschiedene Speicherplätze für Informationswörter kann beispielsweise acht verschiedene Blöcke oder Matrizen für jeweils 1024 Wörter enthalten. Dabei kann diejenige Gruppe von Speicherelementen, welche der Adreßzahl 0 zugeordnet ist, in dem ersten Block angeordnet sein, die der Adreßzahl 1 zugeordnete Gruppe in dem zweiten Block, die der Adreßzahl 2 zugeordnete Gruppe in dem dritten Block, die der Adreßzahl 3 zugeordnete Gruppe in dem vierten Block, die der Adreßzahl 4 zugeordnete Gruppe in dem fünften Block, die der Adreßzahl 5 zugeordnete Gruppe in dem sechsten Block, die der Adreßzahl 6 zugeordnete Gruppe in dem siebenten Block, die der Adreßzahl 7 zugeordnete Gruppe in dem achten Block und die der Adreßzahl 8 zugeordnete Gruppe wiederum in dem ersten Block, usw.

509 578/332

Bei einer anderen und unter dem Gesichtspunkt des Programmablaufs vorzuziehenden Anlage nach der Erfindung ist derselbe Wortspeicher für 8192 Wörter wiederum in acht Blöcke oder Matrizen zu je 1024 Wörtern unterteilt. Die den geraden Adreßzahlen 0, 2, ..., 2046 zugeordneten Gruppen von Speicherelementen sind dabei in dem ersten Block, die den ungeraden Adreßzahlen 1, 3, ..., 2047 zugeordneten Adreßzahlen in den zweiten Block angeordnet. Die Speicherplätze für die geraden Adreßzahlen zwischen 2048 und 4094 finden sich in dem dritten Block, diejenigen der ungeraden Adreßzahlen zwischen 2049 und 4095 in dem vierten Block, usw. Die verschiedenen Speicherblöcke enthalten jeweils abwechselnd gerad- und ungeradnumerierte Adreßplätze.

Um die Grundzüge der Erfindung leichter verständlich zu machen, sollen jetzt zwei einfache Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen erläutert werden. Es stellt dar

F i g. 1 ein Blockschaltbild eines ersten Informations-Wortspeichers nach der Erfindung und

F i g. 2 ein ähnliches Blockschaltbild für einen anderen Informationsspeicher, welcher ebenfalls nach der Erfindung aufgebaut ist.

Jedes der dargestellten Ausführungsbeispiele, welche jetzt beschrieben werden sollen, wurde für die Darstellung zweckmäßig vereinfacht. Es wird jeweils nur ein Wortspeicher mit sechzehn verschiedenen Speicher- oder Adreßplätzen beschrieben, welche auf vier verschiedene Speicherblöcke oder -matrizen verteilt sind. Eine Erweiterung dieser Anordnung auf eine viel größere, normalerweise verwendete Anzahl von Speicherplätzen ist dem Fachmann ohne weiteres geläufig. In den dargestellten Ausführungsbeispielen werden als Speicherelemente für die einzelnen Bits magnetische Kernspeicher der üblichen und bekannten Art verwendet. Man benutzt beispielsweise Ferritkerne mit einer rechteckförmigen Hysteresisschleife. Es ist jedoch klar, daß die Grundgedanken der Erfindung auch in weiterem Rahmen anwendbar sind und mit Vorteil auch bei Speichern mit solchen anderen Speicherelementen verwendet werden, deren Relaxationszeit größer ist als der kleinste zeitliche Abstand zwischen zwei aufeinanderfolgenden möglichen Zugriffsoperationen.

Die Anordnung nach F i g. 1 enthält vier Speicherblöcke oder -matrizen A, B, C und D. Zu jedem Block gehören die magnetischen Speicherelemente mit den erforderlichen Wicklungen. Jeder Matrixblock kann vier Datenwörter aufnehmen, deren jedes beispielsweise aus vierzig Bits besteht. Die Wortsignale werden über Sammelschienen 19 zu jedem Matrixblock geleitet oder daraus ausgelesen. Einzelheiten des Aufbaues eines jeden Matrixblockes sind für das Verständnis der Erfindung unwesentlich. Der Speicherblock kann sowohl für den Serien- als auch für den Parallelbetrieb eingerichtet und in an sich bekannter Weise aufgebaut sein. Das Verfahren der Ansteuerung einer Speichergruppe, welche einer Wortspeicheradresse zugeordnet ist, ist ebenfalls ohne Einfluß auf das Wesen der Erfindung, ferner auch die verschiedenen Lese- und Schreibverfahren. Der Einfachheit halber werde angenommen, daß die Erregung eines jeden Adreßleiters 18 durch ein Steuersignal r eine gewünschte Lese- oder Schreiboperation in der jeweiligen, zu dem betreffenden Adreßleiter gehörenden Speichergruppe bewirkt.

Die den verschiedenen Speicherplätzen eines jeden Matrixblockes zugeteilten Adreßzahlen sind über jedem Adreßleiter 18 angegeben. Die Adreßzahl 0 ist dem Block A, die Adreßzahl 1 dem Block B, die Adreßzahl 2 dem Block C, die Adreßzahl 3 dem Block D, die Adreßzahl 4 wiederum dem Block A zugeordnet. Diese Zuordnung ist in derselben regelmäßigen Weise weitergeführt.

In diesem einfachen Ausführungsbeispiel mit nur

ίο sechzehn verschiedenen Adreßplätzen benötigt man nur vier binäre Bits, um eindeutig einen bestimmten der verfügbaren Wortspeicherplätze zu kennzeichnen. Um die Erläuterung zu vereinfachen, sei angenommen, daß die vier Bits eines jeden Befehls, welche zur Festlegung eines bestimmten Speicherplatzes erforderlich sind, in einem vierstufigen StatisatorlO gespeichert werden. Es sind vier parallele Eingangsleitungen 11», Hi, 112 _un(j us dargestellt, welche jeweils an eine Statisatorstufe 10°, 10¹, 10² bzw. 10^s angeschlossen sind. Selbstverständlich kann der Statisator auch für einen Serienbetrieb eingerichtet sein. Der Statisator kann beispielsweise in bekannter Weise eine Anzahl bistabiler Kippstufen enthalten, welche entweder im »0«-Zustand oder im »1«-Zustand sind. Jede Kippstufe besitzt zwei zueinander inverse Ausgänge für den »0«- und »1«-Zustand, welche entsprechend dem Schaltzustand der Kippstufe erregt sind. Wenn sich also eine Kippstufe in ihrem »0«-Zustand befindet, dann führt ihr »0«-Ausgang eine bestimmte Spannung oder einen Strom, während der »1 «-Ausgang entweder spannungs- und stromlos ist oder auf einem anderen gewünschten Wert gehalten wird, welcher von dem des »0«-Ausgangs verschieden ist. Wenn die Kippstufe in ihren »1 «-Zustand umgelegt ist, dann führt jetzt der »1 «-Ausgang eine festgelegte Spannung oder einen Strom, während der »0«-Ausgang spannungs- und stromlos ist oder sich in einem anderen, demgegenüber verschiedenen Spannungs- oder Stromzustand befindet. Bei manchen Parallelrechenanlagen werden die Bits der Adreßbefehle durch konstante Spannungs- oder Stromwerte dargestellt. In diesen Fällen sind Kippstufen oder andere Statisatoren entbehrlich. Die Adreßbits stellen selbst den »1 «-Zustand dar, und der gegenphasige »0«-Zustand wird aus ihnen durch Umkehrstufen gewonnen.

In jedem Adreßleiter 18 des Matrixblockes A ist eine Koinzidenz- oder »UND«-Stufe 14°, 15^a, 16", 17° mit drei Steuereingängen eingefügt. Über einen dieser Eingänge wird ein Steuersignair zugeführt. Die zweite Eingangsleitung führt das Ausgangssignal einer weiteren Koinzidenzstufe 12^a, und der dritte Eingang ist mit einer von vier weiteren Koinzidenzstufen 13", UP, 13^C bzw. 13^rf verbunden. Die Adreßleiter 18 der Blöcke B, C und D enthalten entsprechend Koinzidenzstufen 15⁶ ... 17^&, 14^C... IT und 14^rf... 17"*, deren jede jeweils einen mit der Steuerspannung r verbundenen Eingang hat. Als Steuersignal r kann man einen Einzelimpuls oder eine Impulsfolge einer für den gewünschten Lese- oder Schreibvorgang erforderlichen Länge verwenden. Die zeitliche Steuerung dieser Impulse erfolgt in Koinzidenz mit den vorgesehenen Lese- oder Schreibzyklen des Speichers in an sich bekannter Weise durch die angeschlossene Rechenmaschine. Die Koinzidenzoder »UND«-Stufen 14^&, 14^C und \¥ werden parallel zu der Stufe 14° ebenfalls durch die Ausgangsleitung der Stufe 13^a gesteuert. In ähnlicher Weise

5 6

erfolgt eine Steuerung der weiteren Gruppen 15^& bis Dieses Besetztsignal dient dazu, in dem Steuersystem

15* 16⁶ bis 16^d und 17⁶ bis Γ7^ώ durch die Ausgangs- der Maschine die Durchführung des jeweils nächsten

impulse der Koinzidenzstufe 13^&, 13^C und 13^d. ausgewählten Operationsbefehls, wenn der zu be-

Die Koinzidenzstuf en 14⁶, 15^&, 16⁶ und 17^& sind nutzende Speicherplatz in demselben Speicherblock mit ihrem dritten Steuereingang an die Stufe 12^& an- 5 liegt, so lange zu verhindern, bis die erforderliche

geschlossen, entsprechend die Stufen 14^C, 15^C, 16^C Relaxationszeit verstrichen ist. Hierdurch ergibt sich

und 17^C an die Stufe 12^C und die Stufen 14^, 15^d, eine entsprechende Verzögerung des Operations-

X6^d und n^d an die Stufe 12^tf. ablaufs.

Die Stufen 12^a, 12^&, 12^C und 12^tf werden durch die Eine Schaltung zur Erzeugung eines derartigen beiden niedrigstwertigen Ziffern des in den Statisator- _i0 Besetztsignals ist in Zusammenhang mit dem Matrixstufen 10°, 10¹ gespeicherten Adreßbefehls so ge- blockt der Fig. 1 dargestellt. Die Schaltung entsteuert, daß die Stufe 12° ein Ausgangssignal abgibt, hält eine monostabile Kippstufe 20, deren Eingang wenn die beiden niedrigstwertigen Ziffern des Adreß- an ein Puffer- oder »ODER«-Glied 21 angeschlossen signals den Binärwert 00 haben, während die Stufe ist. Die Adreßleiter 18 des Matrixblockes A sind je-12^& ein Ausgangssignal für die Ziffernkombination 15 weils mit dem »ODER«-Glied verbunden. Der Aus-01, die Stufe 12^C ein Ausgangssignal nur für die gang der monostabilen Kippstufe 20 ist über einen Ziffernkombination 10 und die Stufe 12^d ein Aus- Verzögerungskreis 22 an den Steuereingang einer gangssignal nur für die Ziffernkombination 11 ab- Koinzidenzstufe 23 angeschlossen, deren anderer gibt. Steuereingang ebenfalls mit dem Ausgang des

Die Stufen 13", 13⁶, 13^C und 13** werden in ahn- 20 »ODER«-Kreises verbunden ist.

licher Weise durch die beiden höchstwertigen, in den Die monostabile Kippstufe 20 wird, wenn ein

Statisatorstufen 10², 10³ gespeicherten Ziffern des Adreßleiter 18 des Matrixblockes A erregt wird,

Adreßsignals gesteuert. Dadurch erhält man am jedesmal dann betätigt, wenn ein Speicherplatz dieses

Ausgang der Stufe 13° nur ein Ausgangssignal für Matrixblockes aufgerufen wird. Der Ausgangs-

die Ziffernkombination 00 der beiden höchstwertigen 25 impuls der monostabilen Kippstufe 22 macht sodann

Ziffern, an der Stufe 13⁶ nur für die Ziffernkombi- nach Ablauf einer durch den Verzögerungskreis 22

nation 01, am Ausgang der Stufe 13^C nur für die festgelegten Verzögerungszeit den Koinzidenzkreis 23

Ziffernkombination 10 und am Ausgang der Stufe leitend. Die Verzögerungszeit ist so festgelegt, daß

13^ nur für die Ziffernkombination 11. die Koinzidenzstufe 23 erst nach dem Ablauf des

Wenn also im Betrieb eine Folge der verwendeten 30 Steuersignals r leitend wird, so daß kein Sperrsignal

Adreßbefehle eine Folge aufeinanderfolgender auf der Leitung 24 erscheint, wenn nur ein Adreß-

Adreßzahlen bezeichnet, befinden sich die betreffen- platz des Blockes A aufgerufen ist. Die Relaxations-

den Gruppen von Speicherelementen, die nachein- zeit der monostabilen Kippstufe 20 ist so festgelegt,

ander benutzt werden, in verschiedenen aufeinander- daß in Verbindung mit dem Verzögerungskreis 22

folgenden Matrixblöcken. Ein erster Adreßbefehl 35 nach Beendigung der jeweiligen Relaxationszeit das

0100 (Adresse 4) wird beispielsweise die Stufen 12^a Steuersignal am Koinzidenzkreis 23 verschwindet,

und 13⁶ erregen, wodurch die Stufe 15^ß leitend wird Wenn der Matrixblock A nach Ablauf dieser Periode

und das Steuersignal r zu dem Block A durchläßt. wieder aufgerufen wird, laufen diese Operationen in

Das nächstfolgende Adreßsignal 0101 (Adresse 5) der beschriebenen Weise von neuem ab. Wenn da-

wird die Stufen 12^Ö und 13^& erregen, wodurch die 40 gegen ein weiterer Adreßbefehl auf irgendeinem

Stufe 15⁶ leitend und das Steuersignair zu dem Leiter 18 des MatrixblockesA erscheint, bevor das

Block B durchgelassen wird. In ähnlicher Weise wird von der monostabilen Kippstufe 20 an die Koinzi-

das Steuersignal durch die nächstfolgenden Adreß- denzstufe 23 weitergegebene Steuersignal verschwin-

befehleOHO (Adresse 6) und Olli (Adresse 7) zu det, dann gelangt dieses weitere Signal durch die

den Matrixblöcken C bzw. D geleitet. Jeder Matrix- 45 geöffnete Koinzidenzstufe 23 und erscheint auf der

block wird daher in einer Folge von vier aufein- Leitung 24 als Sperrsignal, welches den normalen

anderfolgenden Adreßbefehlen nur einmal benutzt. Operationszyklus des Steuersystems anhält. Selbst-

Hierdurch wird die kleinstmögliche effektive Zu- verständlich ist an jeden der anderen Matrixblöcke B,

griffszeit zu dem Informationsspeicher als Ganzes C und D eine ähnliche Schaltung angeschlossen. Die

um einen Faktor 4 vermindert, also beispielsweise 50 einzelnen Ausgangsleitungen 24 führen dann zu

auf 0,5 Mikrosekunden, wenn die Sperrzeit eines einem gemeinsamen Schaltkreis, welcher das Steuer-

jeden Matrixblocks 2 Mikrosekunden beträgt. system anhält.

Im Betrieb wird eine regelmäßige Folge aufein- F i g. 2 zeigt in entsprechend vereinfachter Form

anderfolgender Adreßbefehle, beispielsweise 0, 1, 2, wie F i g. 1 eine weitere bevorzugte Ausführungs-

3,..., nicht auftreten, außer vielleicht in Verbindung 55 form der Erfindung. Dabei ist eine erste Gruppe von

mit aufeinanderfolgenden Operationsbefehlen eines aufeinanderfolgenden geradzahligen Adreßplätzen 0,

Rechenprogramms, und selbst dann werden be- 2, 4 und 6 in einem Block A untergebracht und eine

stimmte Operationsbefehle, beispielsweise etwa be- erste Gruppe aufeinanderfolgender ungeradzahliger

dingte Sprungbefehle, den regelmäßigen Ablauf in Adreßplätze 1, 3, 5 und 7 in einem Block B. Ein

häufigen Abständen unterbrechen. Um die Möglich- 60 weiterer Block C enthält eine zweite Gruppe aufein-

keit zu schaffen, unmittelbar nacheinander zwei anderfolgender geradzahliger Adreßplätze 8, 10, 12

Speicherplätze in demselben Matrixblock belegen zu und 14 und schließlich ein Block D eine zweite

können, kann durch einen besonderen Schaltkreis ein Gruppe aufeinanderfolgender ungeradzahliger Adreß-

Besetztsignal erzeugt werden, welches jeweils wäh- platze 9, 11, 13 und 15. Gleichwirkende Elemente

rend der obenerwähnten Sperrzeit eines jeden 65 haben dieselben Bezugsziffern wie in F i g. 1 bekom-

Speicherblocks, also beispielsweise für 2 Mikro- men, so daß sich die Arbeitsweise dieser Einrichtung

Sekunden nach jeder Verwendung eines Adreß- von selbst versteht. Ein Besetztsignal wird dabei

platzes in dem betreffenden Matrixblock andauert. ebenso wie in der vorbeschriebenen Anordnung der

F i g. 1 erzeugt. Diese Ausführungsform ist insbesondere dann von Vorteil, wenn mehr als vier Matrixblöcke verwendet werden. Denn dann können die Operationsbefehle eines Rechenprogramms in zweien der Blöcke, beispielsweise in den Blöcken A und B, untergebracht werden, während die restlichen Matrixblöcke ausschließlich oder größtenteils als Speicher für Zahlwörter verwendet werden. Dadurch wird nicht nur die Wahrscheinlichkeit vermindert, daß unmittelbar nacheinander benötigte Adreßplätze innerhalb desselben Speicherblockes liegen, sondern es wird auch die Möglichkeit geboten, den Inhalt verschiedener Blöcke durch eine Blockübertragung mit einem HilfsSpeicher auszutauschen.

Selbstverständlich können die Matrixblöcke in verschiedener Weise besetzt werden, so daß sie unmittelbar nacheinander zugänglich sind. Dies richtet sich in weitem Maße nach dem Aufbau und der Schaltung der Matrixblöcke selbst. Je mehr die Zahl der Blöcke zunimmt, um so mehr kann offenbar die Zugriffszeit vermindert werden. Sieht man beispielsweise sechzehn Matrixblöcke vor und ordnet man sie in der beschriebenen Weise zueinander an, dann kann die kleinstmögliche Folgeperiode für einen Lese- oder Schreibvorgang auf 0,125 Mikrosekunden vermindert werden, wenn die Relaxationszeit eines jeden Blockes 2 Mikrosekunden beträgt.

Claims (7)

Patentansprüche:

1. Informationsspeicher für elektronische Ziffernrechenmaschinen mit mehreren matrixartigen Speicherblöcken, dessen Speicherelemente eine die Dauer eines Schreib- oder Lesevorganges weit übertreffende Relaxationszeit haben und dessen Adressenauswahl-Steuereinheit eine Zuordnung der Adreßbefehle zu den jeweiligen Speicherplätzen ermöglicht, dadurch gekennzeichnet, daß die nummernmäßig aufeinanderfolgenden Adreßzahlen der Befehle zugeordneten Speicherplätze jeweils in verschiedenen, sich gegenseitig nicht beeinflussenden Speicherblöcken (A, B, C oder D) untergebracht sind.

2. Informationsspeicher nach Anspruch 1 mit N Speicherblöcken, dadurch gekennzeichnet, daß iV (N — 2) aufeinanderfolgenden Adreßzahlen jeweils in einem jeden Speicherblock gleichliegende Speicherplätze zugeordnet sind.

3. Informationsspeicher nach Anspruch 1 mit einer geraden Anzahl M ^ 4 Speicherblöcken, dadurch gekennzeichnet, daß innerhalb einer Gruppe von Adreßzahlen, deren Anzahl der Zahl der Speicherplätze innerhalb von zwei aufeinanderfolgenden Speicherblöcken (A, B) gleich ist, jeweils alle geraden Adreßzahlen dem einen (A), alle ungeraden Adreßzahlen dem anderen (B) der genannten Speicherblöcke zugeordnet sind.

4. Informationsspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß an jeden Speicherblock eine Schaltung (20 bis 23) zur Erzeugung eines Besetztsignals angeschlossen ist, welches jeweils nach dem Zugriff zu jeweils einem Speicherplatz des betreffenden Blockes während der Dauer der Relaxationszeit eingeschaltet ist.

5. Informationsspeicher nach Anspruch 4, dadurch gekennzeichnet, daß das Besetztsignal den Arbeitsablauf der Rechenmaschine unterbricht, wenn innerhalb der jeweiligen Relaxationszeit wiederum ein Speicherplatz in dem gesperrten Speicherblock (A, B, C oder D) aufgerufen wird.

6. Informationsspeicher nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Schaltung zur Erzeugung der Besetztsignale einen Impulsgenerator (20) umfaßt, welcher in Abhängigkeit von einem Eingangssteuersignal (21) einen Ausgangssteuerimpuls der Dauer der Relaxationszeit abgibt, wobei der Eingang des Impulsgenerators jeweils dann erregt wird, wenn irgendein Speicherplatz des betreffenden Matrixblockes aufgerufen wird.

7. Informationsspeicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Speicherelemente Magnetkerne verwendet sind.

In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1032 320.

Hierzu 1 Blatt Zeichnungen

509 578/332 5.65 © Bundesdruckerei Berlin