DE1162418B

DE1162418B - Circuit arrangement to prevent the incorrect evaluation of overvoltages by signal receivers in telecommunications systems

Info

Publication number: DE1162418B
Application number: DEST17142A
Authority: DE
Inventors: Dipl-Ing Volker Schmidt; Hilmar Schoenemeyer
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1960-11-22
Filing date: 1960-11-22
Publication date: 1964-02-06

Description

Schaltungsanordnung zur Verhinderung der fälschlichen Auswertung von Überspannungen durch Signalempfänger in Fernmeldeanlagen Es besteht in Fernmeldeanlagen oft die Gefahr, daß am Eingang eines Signalempfängers, der mit kleinen, meist impulsförmigen Signalgleichspannungen gesteuert wird, wesentlich höhere Spannungen (Störspannungen) auftreten. Diese Stör- oder überspannungen können z. B. bei den Anschlußschaltungen einer Teilnehmerleitung in einer Fernsprechanlage in Form von kurzen Gleichspannungsimpulsen oder von Wechselspannungen mit Frequenzen von 50 oder 16'=/s Hz auf die zur Auswertung der Signalgleichspannungen vorgesehenen Empfänger derart einwirken, daß fälschlicherweise Ausgangssignale abgegeben werden.Circuit arrangement to prevent the erroneous evaluation of Overvoltages from signal receivers in telecommunications systems It exists in telecommunications systems often the danger that at the input of a signal receiver with small, mostly pulse-shaped DC signal voltages is controlled, significantly higher voltages (interference voltages) appear. These interference or overvoltages can, for. B. in the connection circuits a subscriber line in a telephone system in the form of short DC voltage pulses or alternating voltages with frequencies of 50 or 16 '= / s Hz on the for evaluation of the DC signal voltages provided receiver act in such a way that incorrectly Output signals are issued.

Die Aufgabe der Erfindung ist es, die durch hohe Störspannungen hervorgerufene fälschliche Abgabe von Ausgangssignalen zu unterbinden. Die Erfindung erreicht dies dadurch, daß die Betriebsspannung einem im Ausgangskreis eines als Signalempfänger dienenden ersten elektronischen Schaltmittels (Transistors) liegenden, vorzugsweise ansprechverzögerten elektromagnetischen oder elektronischen Auswerteschaltmittel über die Schaltstrecke eines als Sperrempfänger dienenden zweiten Schaltmittels (Relais bzw. Transistors) zugeführt ist, daß das erste elektronische Schaltmittel und das zweite Schaltmittel über die Eingangsklemme der Empfangseinrichtung gleichzeitig parallel ansteuerbar sind und daß das zweite Schaltmittel bei Ansteuern mit unzulässig hohem Störpotential seine Schaltstrecke sperrt.The object of the invention is to reduce the noise caused by high interference voltages to prevent false output of output signals. The invention achieves this in that the operating voltage is one in the output circuit as a signal receiver serving first electronic switching means (transistor) lying, preferably response-delayed electromagnetic or electronic evaluation switching means via the switching path of a second switching means serving as a blocking receiver (Relay or transistor) is supplied that the first electronic switching means and the second switching means via the input terminal of the receiving device at the same time can be controlled in parallel and that the second switching means is not permitted when controlled with high interference potential blocks its switching path.

Es sind eine Reihe von Schaltungsanordnungen bekannt, bei denen der Einfuß von Störspannungen auf die Signalgabe verhindert werden soll. Bei einer dieser Anordnungen zur Feststellung des Betriebszustandes einer Leitung, beispielsweise einer Teilnehmeranschlußleitung, ist an die über Vorwiderstände gespeiste Leitungsschleife über weitere Widerstände ein Diodentor symmetrisch angeschlossen, welches in Abhängigkeit von den sich gemäß dem Betriebszustand einstellenden Potentialen an der Leitungsschleife geöffnet oder gesperrt wird. Der Zustand der Diode wird in einem gesonderten Stromkreis mit einer Abtastquelle abgefragt und einer Empfangseinrichtung mitgeteilt. Induzierte Längsströme in jeder Seite der Leitungsschleife können dabei den Zustand der Diode wegen der gleich großen Potentialverschiebungen an ihren Anschlüssen nicht verändern, sofern die Längsströme symmetrisch sind. In manchen Fällen muß aber mit unsymmetrischen Längsströmen gerechnet werden, insbesondere bei Berührung einer Leitungsader mit einer beispielsweise starkstromführenden Leitung. Gegen die auf diese Weise entstehenden Stör- oder Überspannungen bietet die genannte Anordnung jedoch weder einen Schutz der Empfangseinrichtung, noch verhindert sie eine fälschliche Signalgabe.A number of circuit arrangements are known in which the Influence of interference voltages on the signal transmission is to be prevented. With one of these Arrangements for determining the operating status of a line, for example a subscriber line is connected to the line loop fed via series resistors A diode gate symmetrically connected via further resistors, which depends on of the potentials that are established on the line loop according to the operating state is opened or locked. The state of the diode is in a separate circuit queried with a scanning source and communicated to a receiving device. Induced Longitudinal currents in each side of the line loop can affect the state of the diode do not change because of the equally large potential shifts at their connections, provided that the longitudinal currents are symmetrical. In some cases, however, must be with unbalanced Longitudinal currents are expected, especially when a line core comes into contact with a line carrying a high current, for example. Against those arising in this way However, this arrangement does not offer any protection against interference or overvoltages the receiving device, nor does it prevent false signaling.

Weiterhin ist eine Schaltungsanordnung zur Verhinderung des unerwünschten Ansprechens von Tonfrequenzsignalempfänger in Fernverbindungen beim Empfang des durchlaufenden Meßtones eines Pegelsenders bekannt, bei der außer dem auf die Signalfrequenz abgestimmten Resonanzkreis ein zusätzlicher Resonanzkreis für eine der Signalfrequenz benachbarte Frequenz mit einer nachgeschalteten Zeitschaltvorrichtung vorgesehen ist, die das Ansprechen des Signalempfängers innerhalb einer festgelegten Zeitspanne verhindert, wenn die beiden Resonanzkreise in dieser Zeitspanne aufeinanderfolgend erregt werden. Die in einem bestimmten zeitlichen Abstand eintreffenden Spannungen mit den Frequenzen der beiden Resonanzkreise werden nach ihrer Gleichrichtung beispielsweise zwei Relais zugeführt, von denen das der benachbarten Frequenz zugeordnete Verzögerungsrelais den Schaltweg für das der Signalfrequenz zugeordnete Sperrelais für eine bestimmte Zeit durchschaltet und das Sperrelais durch die innerhalb dieser Zeit eintreffende Signalfrequenz anspricht und den Signalempfänger sperrt. Eine weitere bekannte Schaltungsanordnung befaßt sich mit der Signalübertragung über vorzugsweise mehrfach ausgenutzte Übertragungswege, insbesondere Funkstrecken, wobei die in einem der Kanäle vorhandene Geräuschspannung bei Überschreitung einer bestimmten Schwelle zur Sperrung des Signalempfangs in anderen Kanälen verwendet wird. Ein auf die Geräuschspannung mit gleicher oder größerer Geschwindigkeit als die Signalempfänger ansprechender Sperrempfänger verhindert die Auswertung der durch die Signalempfänger empfangenen Geräuschsignale dadurch, daß der Kontakte der Signalempfängerrelais enthaltende Auswertestromkreis durch einen Kontakt des Sperrempfängerrelais unterbrochen wird. Ferner ist eine Schaltungsanordnung zum Empfang einer oder mehrerer Signalfrequenzen bekannt, bei der Spannungen der Signalfrequenz über einen Parallelresonanzkreis und eine Gleichrichteranordnung ein Signalrelais zum Ansprechen bringen, während die übrigen Frequenzen über einen Serienresonanzkreis und eine weitere Gleichrichteranordnung den Signalempfang sperren. Dabei sind beispielsweise im Signal-und im Sperrweg getrennte, voneinander unabhängige Schwellwertvorrichtungen mit unterschiedlichen Ansprechwellen angeordnet, um den amplitudenabhängigen Ansprechbereich des (sprach- und störspannungsgeschützten) Signalempfängers an seiner unteren Grenze zur Verhinderung von Zeichenverzerrungen eindeutig festzulegen.Furthermore, there is a circuit arrangement for preventing the undesired Responding to audio frequency signal receivers in long distance connections when receiving the continuous measuring tone of a level transmitter known, in addition to which on the signal frequency tuned resonance circuit an additional resonance circuit for one of the signal frequency adjacent frequency provided with a downstream timer is the response of the signal receiver within a specified period of time prevented if the two resonance circuits are consecutive in this period of time get excited. The voltages arriving at a certain time interval with the frequencies of the two resonance circuits are after their rectification, for example two relays supplied, of which the delay relay assigned to the adjacent frequency the switching path for the blocking relay assigned to the signal frequency for a specific Time and the blocking relay by the arriving within this time Signal frequency responds and blocks the signal receiver. Another known circuit arrangement deals with the transmission of signals via transmission paths that are preferably used several times, in particular radio links, with the noise voltage present in one of the channels if a certain threshold is exceeded to block signal reception in other channels is used. One on the noise voltage with the same or greater Speed than the signal receiver more responsive blocking receiver prevents the evaluation of the Signal receiver received sound signals in that the contacts of the signal receiver relay containing evaluation circuit is interrupted by a contact of the locking receiver relay. Furthermore is a Circuit arrangement for receiving one or more signal frequencies known at the voltages of the signal frequency via a parallel resonance circuit and a rectifier arrangement Bring a signal relay to respond, while the other frequencies via a Series resonance circuit and another rectifier arrangement block the signal reception. For example, the signal path and the blocking path are separate and independent of one another Threshold devices with different response waves arranged to the amplitude-dependent response range of the (speech and interference voltage protected) Signal receiver at its lower limit to prevent character distortion to be clearly defined.

Alle drei vorgenannten Schaltungsanordnungen betreifen den Empfang und die Auswertung von Wechselspannungssignalen, während die Anordnung gemäß der Erfindung für Gleichspannungssignale vorgesehen ist. Die Erfindung erlaubt gegenüber den bekannten Anordnungen eine gleichstrommäßige Parallelankopplung von Signal- und Sperrempfänger, wobei die Signalgröße von der Störgröße ihren Amplituden nach, nicht aber ihren Frequenzen nach unterschieden wird. Die Erfindung hat ferner den Vorteil, daß ein unnützes Funktionsspiel des beispielsweise aus einem Relais mit nur einer Wicklung oder aus einem Transistor bestehenden Auswerteschaltmittels durch die Ansteuerung des Signalempfängers mit Überspannungen verhindert wird, so daß eine größere Lebensdauer des Auswerteschaltmittels zu erwarten ist. Ein weiterer Vorteil liegt in dem geringen Aufwand an Schaltmitteln, der gegenüber den bekannten Anordnungen, die unter Voraussetzung einer Eingangsspannungsverstärkung je einen Empfänger für die Signal- und Störspannungsauswertung aus mindestens einem Verstärkerelement und einem Relais verwenden, darin besteht, daß lediglich für den Signalempfang ein Verstärkerelement und ein Relais, dagegen für den Störspannungsempfang nur ein Verstärkerelement erforderlich ist.All three of the aforementioned circuit arrangements concern reception and the evaluation of AC voltage signals, while the arrangement according to Invention for DC voltage signals is provided. The invention allows opposite the known arrangements a DC parallel coupling of signal and blocking receiver, whereby the signal size depends on the disturbance according to its amplitudes, but not differentiated according to their frequencies. The invention also has the Advantage that a useless functional play of, for example, a relay with only one winding or evaluation switching means consisting of a transistor the control of the signal receiver with overvoltages is prevented, so that a longer service life of the evaluation switching means is to be expected. Another The advantage lies in the low cost of switching means compared to the known Arrangements that each have one Receiver for signal and interference voltage evaluation from at least one amplifier element and use a relay, is that only for signal reception Amplifier element and a relay, but only one amplifier element for receiving interference voltage is required.

Es sind auch Schaltungsanordnungen bekannt, bei denen Störspannungen durch zwischen oder in den Leitungsadern angeordnete Dioden, Netzwerke aus Dioden, Kondensatoren und Drosseln oder durch Funkenstrecken begrenzt werden. Dadurch kann zwar ein Schutz nachgeschalteter Verstärkerelemente gegen Zerstörung erreicht, aber nicht ein fälschliches Ansprechen des Signalempfängers verhindert werden.There are also known circuit arrangements in which interference voltages by means of diodes arranged between or in the line cores, networks of diodes, Capacitors and chokes or by spark gaps. This can A protection of downstream amplifier elements against destruction is achieved, but incorrect activation of the signal receiver cannot be prevented.

An Hand eines Ausführungsbeispieles mit verschiedenen Varianten wird die Erfindung näher erläutert.On the basis of an exemplary embodiment with different variants the invention explained in more detail.

In F i g. 1 sind drei Schaltstufen S 1 bis S 3 dargestellt, von denen die Schaltstufe S 1 das Eingangssignal aufnimmt, die Schaltstufe S2 im Störungsfall die Betriebsspannung für die Schaltstufe S1 abschaltet t und die Schaltstufe S 3 die Störung signalisiert.In Fig. 1, three switching stages S 1 to S 3 are shown, of which the switching stage S 1 receives the input signal, the switching stage S2 in the event of a fault the operating voltage for switching stage S1 switches off t and switching stage S 3 signals the fault.

Ein pnp-Transistor T1 liegt mit seiner Basis-Emitter-Strecke im »Nullzweig« einer Brückenanordnung. Der eine Brückenzweig besteht dabei aus einem Widerstand R 1, einem Gleichrichter G 2 und einem Widerstand R 2, der andere z. B. aus einer Spannungsquelle P mit geerdetem Mittelabgriff. Die Basis des Transistors T 1 ist über den Gleichrichter G 2 und einen entgegengesetzt gepolten Gleichrichter G 1 mit der Eingangsklemme E und der Kollektor über ein Relais RA und einen Gleichrichter G 3 mit dem Kollektor eines npn-Transistors T2 verbunden. Die Steuerstrecke des Transistors T2 liegt ebenfalls in einer Brückenanordnung. Der eine Brückenzweig besteht hier aus einem mit Erde verbundenen Widerstand R 3, einem Gleichrichter G5 und einem an den negativen Pol der Spannungsquelle P angeschlossenen Widerstand R 4, während der andere Brückenzweig durch die Widerstände R 6 und R 5 gebildet ist. Ein weiterer npn-Transistor T3 ist mit seiner Basis über einen Gleichrichter G6 mit dem Kollektor des Transistors T2 gekoppelt und liegt wiederum in einer Brückenanordnung, in deren einem Zweig der mit Erde verbundene Widerstand R 9, der Gleichrichter G6 und das zwischen diesen und den negativen Pol der Spannungsquelle P geschaltete Netzwerk liegen und in deren anderem Zweig die Widerstände R 8 und R 7 angeordnet sind. Ober einen Kontakt rb eines zwischen dem Kollektor des Transistors T3 und Erde angeschlossenen Relais RB ist Erdpotential an die Störausgangsklemme ST und über einen Kontakt ra des Relais RA Erdpotential an die Signalausgangs-5 klemme A anschaltbar. Die Widerstände aller Brückenanordnungen sind nun so bemessen, daß im Ruhezustand die Transistoren T 1 und T 3 nichtleitend sind und der Transistor T2 leitend ist.A pnp transistor T1 is located with its base-emitter path in the "zero branch" of a bridge arrangement. One branch of the bridge consists of a resistor R 1, a rectifier G 2 and a resistor R 2, the other z. B. from a voltage source P with a grounded center tap. The base of the transistor T 1 is connected to the input terminal E via the rectifier G 2 and an oppositely polarized rectifier G 1 and the collector is connected to the collector of an npn transistor T2 via a relay RA and a rectifier G 3. The control path of the transistor T2 is also in a bridge arrangement. One branch of the bridge consists of a resistor R 3 connected to ground, a rectifier G5 and a resistor R 4 connected to the negative pole of the voltage source P, while the other branch of the bridge is formed by resistors R 6 and R 5. Another npn transistor T3 has its base coupled to the collector of the transistor T2 via a rectifier G6 and is in turn in a bridge arrangement, in one branch of which the resistor R 9 connected to ground, the rectifier G6 and that between these and the negative ones Pole of the voltage source P connected network and in the other branch of which the resistors R 8 and R 7 are arranged. Ground potential can be connected to the interference output terminal ST via a contact rb of a relay RB connected between the collector of the transistor T3 and ground, and ground potential to the signal output terminal A via a contact ra of the relay RA. The resistances of all bridge arrangements are dimensioned so that in the idle state the transistors T 1 and T 3 are non-conductive and the transistor T2 is conductive.

Im folgenden sei die Wirkungsweise der Anordnung # erläutert. Ist das Potential (gegen Erde) an der Eingangsklemme E mindestens so positiv wie das Potential am Verbindungspunkt zwischen dem Widerstand R 1 und dem Gleichrichter G2, so ist der Gleichrichter G 1 gesperrt. Es erfolgt daher bei positivem Eingangspotential keine Schaltzustandsänderung der Relais RA und RB. Der Gleichrichter G 1 ist so ausgelegt, daß er das maximal auftretende positive Potential sperren kann, und schützt den Transistor T 1 vor unzulässig hohen positiven Sperrspannungen. Ist das Eingangspotential negativ, so wird der Gleichrichter G 2 gesperrt und der Transistor T 1 über den Widerstand R 2 ausgesteuert, wodurch der Transistor Tl leitend und das Relais RA stromdurchflossen wird. Auch der Gleichrichter G2 ist so ausgelegt, daß er das maximal auftretende negative Potential aushält; er schützt den Transistor davor, daß ein unzulässig hoher Basisstrom fließt.The mode of operation of the arrangement # will be explained below. If the potential (to earth) at the input terminal E is at least as positive as the potential at the connection point between the resistor R 1 and the rectifier G2, the rectifier G 1 is blocked. There is therefore no change in the switching state of the relays RA and RB when the input potential is positive. The rectifier G 1 is designed so that it can block the maximum positive potential that occurs, and protects the transistor T 1 from impermissibly high positive blocking voltages. If the input potential is negative, the rectifier G 2 is blocked and the transistor T 1 is controlled via the resistor R 2, as a result of which the transistor Tl becomes conductive and the relay RA flows through it. The rectifier G2 is also designed so that it can withstand the maximum negative potential that occurs; it protects the transistor from an impermissibly high base current flowing.

Solange das Eingangspotential nun positiver als das negative Potential am Punkt P 2 ist, bleibt das Relais RA erregt. Wird das Eingangspotential dagegen negativer als das Potential am Punkt P2, so wird der Gleichrichter G4 leitend. Gleichzeitig damit erfolgt eine Potentialverschiebung an der Basis des Transistors T2 zu negativeren Werten hin, so daß der Transistor T2 sperrt und das Relais RA stromlos wird. Da als Störspannungen kurze Impulse oder Wechselspannungen - z. B. mit Frequenzen von 50 oder 16 2/s Hz - auftreten können, bei denen der Arbeitsbereich des Eingangspotentials bei jeder Periode zweimal schnell durchlaufen wird, wobei das Relais RA kurzzeitig ansprechen könnte, ist das Relais RA ansprechverzögert ausgebildet, so daß kurzzeitige Impulse unterdrückt werden.As long as the input potential is now more positive than the negative potential is at point P 2, relay RA remains energized. If the input potential is against it more negative than the potential at point P2, the rectifier G4 becomes conductive. Simultaneously this results in a potential shift at the base of the transistor T2 to more negative ones Values so that the transistor T2 blocks and the relay RA is de-energized. There short pulses or alternating voltages as interference voltages - e.g. B. with frequencies of 50 or 16 2 / s Hz - can occur at which the working range of the input potential is run through twice quickly for each period, with the relay RA briefly could respond, the relay RA is delayed, so that short-term Impulses are suppressed.

Wird der Transistor T2 durch hohe Störspannungen gesperrt, so wird das Potential am Punkt P3 so weit positiver, bis der Transistor T3 leitend und damit das Störungssignalisierungsrelais RB stromführend wird. Es ist zweckmäßig, das Relais RB abfallverzögert auszulegen, um unnötige Betätigungen bei Störwechselspannungen oder kurzen Impulsen zu vermeiden.If the transistor T2 is blocked by high interference voltages, then the potential at point P3 so far more positive until the transistor T3 is conductive and thus the fault signaling relay RB is energized. It is convenient to use the relay RB designed with dropout delay to avoid unnecessary actuation in the event of interference AC voltages or short pulses.

Die Gleichrichter G 3 und G 6 dienen der Entkopplung und sind nur dann erforderlich, wenn mehrere Schaltstufen S 1 mit einer Schaltstufe S 2 bzw. wenn mehrere Schaltstufen S2 mit einer Schaltstufe S3 zusammengeschaltet werden. Die Möglichkeit derartiger Zusammenschaltungen ist durch die Vielfachzeichen an den Punkten PI, P 2 und P 3 angedeutet.The rectifiers G 3 and G 6 are used for decoupling and are only required if several switching stages S 1 are connected to a switching stage S 2 or if several switching stages S2 are connected to a switching stage S3. The possibility of such interconnections is indicated by the multiple symbols at points PI, P 2 and P 3.

Wie in F i g. 2 dargestellt, kann das Relais RA durch eine elektronische Anordnung ersetzt werden. In der sonst unveränderten Schaltstufe S 1 ist zwischen dem Kollektor des Transistors T 1 und dem Punkt P 1 die Steuerstrecke eines pnp-Transistors T4 eingefügt. Der aus den Widerständen R 10 und R 11 bestehende Spannungsteiler ist so bemessen, daß der Transistor T 4 normalerweise gesperrt, beim Ansteuern mit Arbeitspotential am Eingang E leitend und beim Sperren des Transistors T 2 ebenfalls gesperrt ist. Der Ausgang A wird zweckmäßigerweise an einen Kippschaltkreis und an ein Zeitglied angeschlossen, um analoge Potentialänderungen an der Eingangsklemme E in digitale Spannungssprünge umzuwandeln und nur Störimpulse zu unterdrücken.As in Fig. As shown in Fig. 2, the relay RA can be replaced by an electronic arrangement. In the otherwise unchanged switching stage S 1, the control path of a pnp transistor T4 is inserted between the collector of the transistor T 1 and the point P 1. The voltage divider consisting of the resistors R 10 and R 11 is dimensioned so that the transistor T 4 is normally blocked, is conductive when driven with working potential at the input E and is also blocked when the transistor T 2 is blocked. The output A is expediently connected to a flip-flop circuit and a timing element in order to convert analog potential changes at the input terminal E into digital voltage jumps and only to suppress interference pulses.

Weiterhin kann in der Schaltstufe S 2 statt des zweiten elektronischen Schaltmittels T2 auch ein Relais RC (F i g. 3 ) verwendet werden, das zwischen den Punkt P 2 und den negativen Pol der Spannungsquelle P geschaltet ist. Ein Kontakt rc schaltet im Störungsfall die Betriebsspannung für die Schaltstufe S 1 ab und bewirkt, daß der Transistor T 3 leitend werden kann. Das Relais RC wird zweckmäßigerweise abfallverzögert ausgelegt, um Störimpulsserien durchlaufend zu sperren.Furthermore, in the switching stage S 2 instead of the second electronic Switching means T2 also a relay RC (F i g. 3) can be used between the Point P 2 and the negative pole of the voltage source P is connected. One contact rc switches off the operating voltage for switching stage S 1 in the event of a fault and causes the transistor T 3 to become conductive. The relay RC is expediently designed with dropout delay in order to continuously block interfering pulse series.

Claims

Claims: 1. Circuit arrangement to prevent incorrect Evaluation of interference or interference levels above the normal level of the DC signal voltages Overvoltages, especially on subscriber lines in telecommunications systems, in particular telephone exchanges, connected signal receivers in use one connected in parallel to these and responding quickly to the interference voltages Blocking receiver with a threshold, thereby g e k e n n -z e i c h n e t that the Operating voltage one in the output circuit of a first serving as a signal receiver electronic switching means (transistor TI) lying, preferably on-delayed electromagnetic or electronic evaluation switching means (relay RA or transistor T4) via the switching path of a second switching means serving as a blocking receiver (Transistor T2 or relay RC) is supplied that the first electronic switching means (T1) and the second switching means (T2 or RC) via the input terminal (E) of the receiving device can be controlled in parallel at the same time and that the second switching means (T2 or RC) blocks its switching path when activated with an impermissibly high interference potential.

2. Circuit arrangement according to claim 1, characterized in that between the Input terminal (E) and the base of the second transistor (T2) two opposite polarized rectifiers (G 4, G 5) are arranged in series, of which the directly with the base connected rectifier (G 5) part of a bias voltage the base effecting voltage divider (R 3, R 4).

3. Circuit arrangement according to Claim 1 or 2, characterized in that between the input terminal (E) and the base of the first, operated in a bridge arrangement transistor (T 1) two further oppositely polarized rectifiers (G 1, G 2) are arranged in series and that the rectifier (G2) connected directly to the base between two Bridge resistors (R 1, R 2) is connected.

4. Circuit arrangement according to one or more of claims 1 to 3, characterized in that the collector of the second transistor (T 2) is coupled to a third transistor (T 3) , in whose output circuit a further switching means (RB) the fault signaling undertakes. Considered publications: German Patent Specifications No. 826150, 947 087, 953 815; German Auslegeschriften Nos. 1051332,1060 915, 1033 263, 1073 552.