DE10392200B4

DE10392200B4 - Herstellungsverfahren und Varaktor

Info

Publication number: DE10392200B4
Application number: DE10392200T
Authority: DE
Inventors: Ted Johansson; Hans NORSTRÖM; Stefan Sahl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-01-18
Filing date: 2003-01-15
Publication date: 2009-01-22
Anticipated expiration: 2023-01-16
Also published as: TW586212B; DE10392200T5; SE0200137D0; US20040235257A1; SE0200137L; WO2003063255A1; US7025615B2

Abstract

Ein Verfahren bei der Herstellung einer integrierten Bipolar-Schaltung zum Ausbilden eines p⁺/n-Übergangs-basierten Varaktors,
mit den Schritten:
– Bereitstellen eines p-dotierten Substrats (10; 10, 41);
– Ausbilden eines vergrabenen n⁺-dotierten Bereiches (31) für den Varaktor in dem Substrat (10; 10, 41);
– Ausbilden eines n-dotierten Bereiches (41) in dem Substrat (10; 10, 41) über dem vergrabenen n⁺-dotierten Bereich (31) für den Varaktor, wobei das Ausbilden eine Dotierung durch eine mehrfache Ionen-Implantation umfasst;
– Ausbilden einer Feldisolation (81) in einer horizontalen Ebene um den n-dotierten Bereich (41);
– Ausbilden eines p⁺-dotierten Bereiches (151) über dem n-dotierten Bereich (41);
– Ausbilden (131, 132) eines n⁺-dotierten Kontaktbereichs (132, 41) zu dem vergrabenen n⁺-dotierten Bereich (31), wobei der Kontaktbereich von dem n-dotierten Bereich (41) in einer horizontalen Ebene durch die Feldisolation getrennt ist; und
– Wärmebehandeln der hierdurch erhaltenen Struktur, um die endgültigen Dotierungsprofile der dotierten Bereiche...

Description

TECHNISCHES FACHGEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft im Allgemeinen das Fachgebiet der Silizium-IC-Halbleiter-Technologie und im Besonderen betrifft die Erfindung die Bildung eines Varaktors in einem Halbleiter-Bipolar- oder BiCMOS-Prozess-Flow, den gebildeten Varaktor und einen spannungsgesteuerten Oszillator (VCO).
BESCHREIBUNG DES STANDES DER TECHNIK UND DES HINTERGRUNDES DER ERFINDUNG
Fortgeschrittene Silizium-basierte Bipolar-, CMOS- oder BiCMOS-Schaltungen werden heute für Hochgeschwindigkeits-Anwendungen im Frequenzbereich von 1–5 GHz genutzt. Diese ersetzen Schaltungen, welche früher lediglich in III–V-Halbleiter-Technologien realisiert werden konnten.
Eine grundsätzliche Tendenz in der Mikroelektronik ist es, mehr und mehr Funktionen auf einem einzigen Chip zu integrieren, sodass die allgemeine Leistungsfähigkeit der Schaltungen erhöht wird und die Größe, die Verlustleistung und die Kosten für das System verringert werden.
Leistungsfähige bipolare integrierte Schaltungen sind in großem Maße für kritische Blöcke in Schaltungen für die Telekommunikation verwendet worden, hauptsächlich für die analogen Funktionen, z. B. um Ströme und Spannungen zu schalten, und für die Hochfrequenz-Funktionen (Mischer, Verstärker, Detektor usw.). BiCMOS-Prozesse werden häufig aufgrund der Vielseitigkeit vorgezogen, obwohl solche Prozesse nicht für alle Anwendungen geeignet sind. Für leistungsfähige, kosteneffiziente Schaltungen, welche in Mobiltelefonen Verwendung finden, ist ein ausschließlich bipolarer Prozess häufig noch zu bevorzugen.
Spannungsgesteuerte Oszillatoren (voltage controlled oscillator; VCO), welche typischerweise in Phasen-Regel-Schleifen (phase-locked loop; PLL) verwendet werden, sind wichtige Schaltungsblöcke in vielen Hochfrequenz-Telekommunikations-Anwendungen. Aufgrund des höheren Qualitäts-Faktors des Tankkreises werden VCOs häufig als LC-sinusförmige Oszillatoren realisiert und weisen daher eine bessere Leistungsfähigkeit in Bezug auf das Phasenrauschen auf. Die Resonanz-Frequenz f_r für einen LC-Resonanz-Schaltkreis lässt sich bestimmen durch:
Indem ein Varaktor verwendet wird, kann die Resonanz-Frequenz durch Einstellen der Spannung V über den Kondensator verändert werden.
Ein Varaktor kann durch Ausnutzen der Sperrschicht-Kapazität eines p/n-Übergangs realisiert werden, welcher in jedem Halbleiter-Prozess verfügbar ist. Alternativ könnte ein Varaktor durch Verwenden eines MOS-Transistors realisiert werden, welcher lediglich in einem CMOS- oder BiCMOS-Prozess verfügbar ist.
Aufgrund der Beziehung zwischen Spannung und Kapazität des jeweiligen Varaktors weist die Spannungs-Frequenz-Beziehung des VCO unterschiedliche nicht-lineare Kennlinienbereiche auf. Wenn die Varaktor-Charakteristik so eingestellt werden könnte, dass die Beziehung linear würde, wäre dies für die Schaltungsentwicklung von Vorteil.
Es ergibt sich ein Vorteil, wenn der VCO in einer PLL mit veränderlichem Teilungsverhältnis verwendet wird. Besteht eine lineare Beziehung zwischen der einstellenden Spannung und der Resonanz-Frequenz, werden die Schleifen-Verstärkung und damit auch die Eigenschaften der PLL weniger abhängig von dem Teilungsverhältnis.
Ein weiterer Vorteil ist dann gegeben, wenn Rauschen zu der einstellenden Spannung hinzugefügt wird. Das Rauschen wird in ein Phasen-Rauschen des VCO aufgrund der Spannungs-zu-Frequenz-Wandlungseigenschaft des Varaktors konvertiert. Wenn für einen gegebenen Verstimmbereich lineare Verhältnisse erzeugt werden, bleibt das Phasen-Rauschen über den gesamten Verstimmbereich konstant. Dies bedeutet außerdem, dass eine Rausch-Minimierung über dem Intervall einfacher bewerkstelligt werden kann, wenn das Rauschen konstant ist.
Für ein derartiges Einstellen durch Verändern des Dotierungsprofils kann der Dioden-basierte Varaktor am einfachsten verwendet werden, während die Eigenschaften des MOS-Varaktors nicht in weitem Umfang manipuliert werden können.
Zwei Arten von Kapazitäten werden mit einem Übergang in Verbindung gebracht: die Sperrschicht-Kapazität und die Diffusions-Kapazität. Ein Dioden-basierter Varaktor wird in dem Rückwärts-Betriebsmodus betrieben und in diesem Modus ist die Sperrschicht-Kapazität dominant. Wenn der Wert der Rückwärts-Vorspannung, welcher an den Übergang angelegt ist, erhöht wird, wird das Feld in dem Verarmungsbereich größer und die Majoritäts-Ladungsträger werden von dem Übergang weiter weg gezogen. Der Übergang verhält sich ähnlich zu einem Kondensator mit parallelen Platten, jedoch mit variablem "Plattenabstand". Die Beziehung zwischen der gespeicherten Ladung in dem Verarmungsbereich (die Kapazität) und der angelegten Spannung ist im Allgemeinen nicht linear, variiert jedoch in Abhängigkeit des Dotierungsprofils in dem Verarmungsbereich.
Die nicht-lineare Sperrschicht-Kapazität kann durch folgende Gleichung berechnet werden:
wobei die Größe dQ das Differential der Ladung, welche auf einer Seite in dem Verarmungsbereich gespeichert ist, darstellt. Die Größen dV_D und C_j stellen die differentielle Spannung bzw. die Kapazität der Diode dar. Die Kapazität des Übergangs kann auch über folgende eindimensionale Kondensator-Formel berechnet werden:
wobei W die Breite des Verarmungsbereichs darstellt. Der Ausdruck für einen einseitigen abrupten Übergang, welcher sehr weitverbreitet in integrierten Schaltungen ist, ist gegeben durch:
wobei die Größen V die angelegte Rückwärtsspannung über dem p/n-Übergang, V_bi die innere Spannung des Übergangs sowie N_a und N_d die Akzeptor- bzw. Donator-Dotierungs-Konzentration des Verarmungsbereichs darstellen.
Um die zunehmende Kapazität einer Varaktor-Diode abzuschätzen, kann folgende Gleichung verwendet werden, wobei die Kapazitäts-Spannungs-Beziehung folgendermaßen approximiert wird:
wobei die Größen C_jo die zunehmende Sperrschicht-Kapazität für eine Vorspannung von 0 V, n den Grading-Koeffizienten (grading coefficient), V_D die Spannung im Arbeitspunkt und V_bi die innere Potentialbarriere darstellen. Gleichung (5) wird häufig in Schaltungssimulatoren für eine einfache Modellierung der Kapazität des Übergangs verwendet.
Der Grading-Koeffizient hängt davon ab, wie sich das Dotierungs-Niveau mit dem Abstand über dem Übergang ändert. Wenn der Übergang abrupt ist, d. h. n = 1/2, ändert sich das Dotierungs-Niveau abrupt am Übergang, während es sonst auf jeder Seite konstant ist. Für einen linearen Übergang, d. h. n = 1/3, ändert sich das Dotierungs-Niveau linear mit dem Abstand.
Eine wichtige Kenngröße eines Varaktors ist sein Kapazitäts-Einstellbereich, welcher als Kapazität mit geringer Vorspannung (z. B. nahe 0 V) dividiert durch die Kapazität bei höherer Vorspannung (z. B. nahe V_cc) definiert ist. Ein typischer, realistischer Wert des Einstellbereichs, unter Verwendung von V_low = 0,5 V (niedriger Wert der Vorspannung) und V_high = 2,5 V (hoher Wert der Vorspannung), liegt im Bereich von 1,5–2,0.
Die Sperrschicht-Kapazität C_jo bei einer Vorspannung von 0 V ist näherungsweise proportional zu der Fläche des Übergangs und zum Dotierungs-Niveau (ein hoch-dotierter Übergang resultiert in einer hohen Kapazität).
Obwohl jede Diode als Varaktor wirken kann, ist es häufig notwendig, einen speziellen Varaktor zu entwerfen, um den Anforderungen eines voll-integrierten VCO Genüge zu leisten.
Ein Überblick über Details hinsichtlich Varaktoren kann der Druckschrift von M. H. Norwood und E. Shatz, "Voltage Variable Capacitor Tuning: A Review", Proc. IEEE, Band 56, Nr. 5, Seite 788, 1968, entnommen werden.
In der Druckschrift US 5,405,790 A ist beschrieben, wie ein Varaktor in einen BiCMOS-Prozess integriert werden kann. Eine N-Wanne eines Varaktor-Bereichs wird in einer epitaktischen Schicht durch Dotieren der epitaktischen Schicht mit einem N-Dotiermittel gebildet. Ein Kathodenbereich wird in der N-Wanne durch weiteres Dotieren der N-Wanne mit den N-Dotiermittel gebildet. Kathoden-Elektroden werden dadurch gewonnen, dass eine Schicht aus Polysilizium über der epitaktischen Schicht ausgebildet wird. Anschließend werden die Kathoden-Elektroden mit einem N-Dotiermittel dotiert. Ein zum Kathodenbereich benachbarter Bereich wird dotiert, um einen schwachdotierten Bereich zu bilden. Der schwach-dotierte Bereich wird mit einem P-Dotiermittel dotiert, um einen Anodenbereich zu erhalten.
In der Druckschrift US 5,477,197 wird beschrieben, wie einem unerwünschten Verhältnis zwischen der vom Nutzer angelegten Eingangsspannung zum Einstellen der Frequenz und der Ausgangsfrequenz eines spannungsgesteuerten Oszillators entgegengewirkt wird, nämlich indem die Ausgangsfrequenz des Oszillators als eine Funktion der Kapazität der vom Nutzer einstellbaren variablen Kapazität in Abhängigkeit des Signals zum Einstellen der Frequenz gesteuert wird und zusätzlich die Eigenschaften einer Verstärkerstufe in dem Oszillator als eine Funktion des Signals zum Einstellen der Frequenz gesteuert werden.
Herstellungsverfahren für Varaktordioden sind beispielsweise aus EP 1 137 055 A1 bekannt. Aus JP 55-029169 A und EP 1 139 434 A2 ist bekannt, Varaktordioden mit hyper-abrupten Übergängen auszubilden.
ZUSAMMENFASSUNG DER ERFINDUNG
Die Druckschrift US 5,405,790 A enthält nicht die Lehre, wie das Dotierungsprofil oder die Kapazitäts-Spannungs-Kennlinie (CV-Kennlinie) des Varaktors gewählt oder eingestellt werden müssen. Außerdem ist die Schaltung in der Druckschrift US 5,477,197 A nicht voll-integrierbar, weil unter anderem ein Quarz-basiertes Schwingelement verwendet wird.
Für einen VCO, welcher eine gewöhnliche Konstruktion des Varaktors verwendet, ist die Beziehung zwischen der angelegten Spannung und der erhaltenen Resonanz-Frequenz nicht-linear. Wenn der Varaktor so ausgestaltet werden könnte, dass man eine lineare Beziehung zwischen Spannung und Frequenz erhielte, wäre dies für den Schaltungsentwurf von Vorteil.
Ein weiterer Nachteil eines Varaktors, welcher auf einem einfachen p/n-Übergang basiert, ist die geringe Empfindlichkeit, d. h. die geringe Veränderung der Kapazität mit der Vorspannung.
Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein Verfahren bei der Herstellung einer bipolaren integrierten Schaltung, insbesondere einer bipolaren integrierten Schaltung für Hochfrequenz-Anwendungen, zum Ausbilden eines Varaktors anzugeben, welcher auf einem p⁺/n-Übergang basiert, und welcher eine CV-Kennlinie aufweist, welche geeignet ist, in einem VCO mit linearer Frequenz-Antwort verwendet zu werden.
In dieser Hinsicht ist es insbesondere ein Ziel der Erfindung, ein derartiges Verfahren anzugeben, welches eine Mehrzahl von Herstellungsschritten mit mehrfachem Zweck umfasst und bei dem daher eine minimale Anzahl von spezifischen Herstellungsschritten für den Varaktor einem Bipolar-Prozess hinzugefügt werden müssen.
Es ist ein weiteres Ziel der Erfindung, ein derartiges Verfahren anzugeben, welches einen Varaktor mit hoher Leistungsfähigkeit herstellt, vorzugsweise mit einem hohen Q-Wert.
Es ist darüber hinaus ein weiteres Ziel der Erfindung, ein derartiges Verfahren anzugeben, welches einen Varaktor herstellt, welcher eine hohe Empfindlichkeit aufweist.
Zu diesem Zweck umfasst die vorliegende Erfindung gemäß einem ersten Aspekt ein Verfahren zum Ausbilden eines auf einem p⁺/n-Übergang basierenden Varaktors bei der Herstellung einer bipolaren integrierten Schaltung, insbesondere einer integrierten bipolaren Schaltung für Hochfrequenz-Anwendungen. Das Verfahren umfasst die folgenden Schritte:
(i) Bereitstellen eines p-dotierten Substrats; (ii) Ausbilden eines vergrabenen n⁺-dotierten Bereiches für den Varaktor in dem Substrat; (iii) Ausbilden eines im Wesentlichen n-dotierten Bereiches für den Varaktor über dem vergrabenen n⁺-dotierten Bereich in dem Substrat; (iv) Ausbilden einer Feldisolation in einer horizontalen Ebene um den n-dotierten Bereich herum; (v) Dotieren des im Wesentlichen n-dotierten Bereiches durch eine mehrfache Ionen-Implantation; (vi) Ausbilden eines p⁺-dotierten Bereiches auf dem im Wesentlichen n-dotierten Bereich; (vii) Ausbilden eines n⁺-dotierten Kontaktbereiches zu dem vergrabenen n⁺-dotierten Bereich, wobei der Kontaktbereich von dem n-dotierten Bereich in einer horizontalen Ebene durch die Feldisolation getrennt wird; und (viii) Wärmebehandeln der hierdurch erhaltenen Struktur, um die endgültigen Dotierungsprofile der dotierten Bereiche festzulegen.
Nach der vorliegenden Erfindung werden die Schritte des Dotierens des im Wesentlichen n-dotierten Bereiches durch eine mehrfache Ionen-Implantation, des Ausbildens eines p⁺-dotierten Bereiches auf dem im Wesentlichen n-dotierten Bereich und des Wärmebehandelns der hierdurch erhaltenen Struktur durchgeführt, um einen hyper-abrupten p⁺/n-Übergang innerhalb des im Wesentlichen n-dotierten Bereiches zu erhalten. Auf der n-Seite des p⁺/n-Übergangs wird eine n-basierte Konzentration N erhalten, welche gemäß N = BW^m variiert, wobei B eine belie bige Konstante und W der vertikale Abstand von dem p⁺/n-Übergang sind und m = –3/2 gilt.
Darüber hinaus umfasst die vorliegende Erfindung gemäß einem zweiten Aspekt einen p⁺/n-Übergangs-basierten Varaktor, welcher nach dem ersten Aspekt der Erfindung hergestellt worden ist.
Weitere Merkmale der Erfindung und Vorteile davon werden durch die nachfolgende Beschreibung der bevorzugten Ausführungsformen der vorliegenden Erfindung und die dazugehörigen 1 bis 9 verdeutlicht, welche lediglich der Veranschaulichung dienen und daher für die vorliegende Erfindung nicht einschränkend sind.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die 1–6 zeigen stark vergrößerte Querschnitts-Darstellungen eines Teils einer Halbleiter-Struktur während der Herstellung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Die 7 und 8 zeigen im Überblick und in einer vergrößerten Detaildarstellung ein simuliertes vertikales 1D-Dotierungsprofil des p⁺/n-Übergangs-basierten Varaktors der vorliegenden Erfindung.
Die 9 zeigt eine CV-Kennlinie des p⁺/n-Übergangs-basierten Varaktors der vorliegenden Erfindung, welche gemäß 1/sqrt(C) gegenüber der Spannung V graphisch dargestellt ist, um die lineare Abhängigkeit zwischen Spannung und Frequenz zu zeigen.
DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Nachfolgend wird mit Bezug auf die 1 bis 6 ein Überblick über eine Methode zum Herstellen eines Varaktors nach der vorliegenden Erfindung in einem Bipolar-Prozess gegeben, zu dem lediglich einige wenige spezifische Prozess-Schritte hinzugefügt werden.
Um eine Struktur wie die in 1 dargestellte zu erhalten, wird ein Ausgangsmaterial 10 bereitgestellt, welches aus ei nem stark p⁺-dotierten Wafer 11 besteht, auf dem eine schwach-dotierte epitaktische Silizium-Schicht 12 vom p-Typ aufgewachsen wird. Alternativ kann der p-basierte Wafer ein gleichförmig schwach-p-dotierter Wafer sein (nicht dargestellt).
In der Oberfläche der Schicht 12 werden die vergrabenen n⁺-dotierten 31 und p-dotierten 33 Bereiche ausgebildet mittels:
(i) Ausbildens einer dünnen Schutzschicht aus Silizium-Dioxid (nicht dargestellt) auf der Schicht 12; (ii) Ausbildens einer Maske darauf durch fotolithographische Verfahren, um die Bereiche für die n⁺-dotierten Bereiche 31 (von denen lediglich einer in 1 dargestellt ist) festzulegen; (iii) n⁺-Dotierens der Bereiche 31, welche durch die Maske festgelegt worden sind; (iv) Entfernens der Maske; (v) Wärmebehandeln der erhaltenen Struktur; (vi) p-Dotierens der Struktur, um die Bereiche 33 zu erhalten; und (vii) Freilegens der oberen Oberflächen der Bereiche 31 und 33. Die Bereiche 31 werden auch als vergrabene n⁺-dotierte Subkollektoren bezeichnet, da diese für diesen Zweck in bipolaren npn-Transistoren verwendet werden.
Eine epitaktische Silizium-Schicht 41 wird auf der Wafer-Oberfläche aufgewachsen, woraufhin eine Bi-Schicht darauf gebildet wird, welche eine aufgewachsene Oxid-Schicht 42 und eine Silizium-Nitrid-Schicht 43 umfasst. Anschließend wird die epitaktische Silizium-Schicht 41 in ausgewählten Bereichen dotiert, um die n- und p-dotierten Bereiche (n-Wannen und p-Wannen) zu erhalten. In 1 sind alle Bereiche 41 n-dotiert. Vorteilhafterweise wird die n-Dotierung sehr gering gehalten und wird durchgeführt, um ein leicht rückläufiges (retrograde) Dotierungsprofil in den oberen Bereichen der Schicht 41 zu erhalten. Die resultierende Struktur ist in 1 dargestellt.
Anstatt den Wafer 11 bereitzustellen und die epitaktischen Schichten 12 und 41 auszubilden, kann alternativ ein einziger homogener Wafer bereitgestellt werden, in welchem die vergrabenen Bereiche 31 und 33 mittels einer maskierten Ionen-Implantation mit hoher Energie ausgebildet werden und in welchem n- und optional p-dotierte Oberflächenbereiche 41 mittels maskierter Ionen-Implantation ausgebildet werden. Der Ausdruck "Substrat", wie er hier verwendet wird, soll einen Wafer bezeichnen, auf dem optional eine Anzahl von epitaktischen Schichten aufgewachsen worden sind.
Um die verschiedenen Bereiche 41 zu isolieren, werden flache 81 oder optional tiefe 71, 72 Gräben (shallow bzw. deep trenches) ausgebildet, welche die jeweiligen Bereiche 41 umgeben.
Die flachen Gräben 81 werden ausgebildet durch folgende Schritte: (i) Strukturieren und Wegätzen der Silizium-Nitrid-Schicht 41 und der Oxid-Schicht 42 in Bereichen, wo Gräben ausgebildet werden sollen; und (ii) Ätzen des Siliziums, um die Struktur auszubilden. Die flachen Gräben werden reoxidiert und mit abgelagertem Oxid 81 gefüllt, nachdem die tiefen Gräben, wie nachfolgend beschrieben, gefüllt worden sind.
Die flachen Gräben können derartig ausgestaltet werden, dass sie sich vertikal von der oberen Silizium-Oberfläche, d. h. von der oberen Oberfläche der Silizium-Schicht 41, bis hinunter zu den vergrabenen n⁺-dotierten Schichtbereichen 31 und vorzugsweise weiter hinunter in die vergrabene n⁺-dotierte Schicht 31 (nicht dargestellt in den 1–6) erstrecken. Darüber hinaus können die vergrabenen n⁺-dotierten Schichten 31 und die flachen Gräben derart relativ zueinander ausgebildet sein, dass die vergrabenen n⁺-dotierten Schichten 31 sich in die Bereiche, welche unterhalb der flachen Gräben angeordnet sind, erstrecken.
Die tiefen Gräben 71, 72 werden ausgebildet durch folgende Schritte: (i) Bilden einer harten Maske für die tiefen Gräben durch Ablagern einer Silizium-Dioxid-Schicht, sowie Struktu rieren und Ätzen dieser Silizium-Dioxid-Schicht, um die Öffnungen für die tiefen Gräben festzulegen; (ii) Ätzen der tiefen Gräben; (iii) Entfernen der übriggebliebenen Teile der Oxid-Schicht der harten Maske; (iv) Aufwachsen eines dünnen Oxids oben auf der Struktur; (v) Auffüllen der tiefen Gräben mit abgelagertem Oxid (das dünne Oxid und das abgelagerte Oxid werden zusammen durch das Bezugszeichen 71 bezeichnet) und Polysilizium 72; (vi) optionales Planarisieren des Polysiliziums; und (vii) Zurückätzen, sodass das gesamte Polysilizium von den Bereichen der flachen Gräben entfernt wird.
Nachfolgend hierzu werden die flachen Gräben mit Oxid 81 gefüllt, woraufhin die Nitrid- und Oxid-Schichten, welche die aktiven Bereiche 41 bedecken, entfernt werden. Die resultierende Struktur ist in 2 dargestellt.
Das Isolationsverfahren ist in der internationalen Anmeldung WO 2001/20664 A1 und in der nicht vorveröffentlichten schwedischen Patentanmeldung Nr. 0101567-6 weiter beschrieben.
Daraufhin wird ein dünnes Oxid 111 auf die freiliegenden Silizium-Oberflächen aufgewachsen.
Für die Bildung des Varaktors ist ein niederohmiger Pfad von der Oberfläche des Wafers bis zu der vergrabenen n⁺-dotierten Schicht 31 erforderlich. Der Pfad wird lithographisch durch Anlegen einer Maske 131 mit einem offenen Bereich 132 festgelegt. Die n-Dotierung wird durch den offenen Bereich 132 durchgeführt. Nach der Implantation, wobei die Fotomaske 131 sich weiterhin auf dem Wafer befindet, wird die dünne schützende Silizium-Dioxid-Schicht 111 in dem offenen Bereich 132 entfernt. Die resultierende Struktur ist in 3 dargestellt. Die Maske 131 wird dann mit konventionellen Methoden entfernt, worauf der Wafer optional wärmebehandelt wird.
Nachfolgend wird eine dünne Silizium-Nitrid-Schicht 141 abgelagert, die einem doppelten Zweck dient: (i) die Isolations schicht zu ergänzen, welche über den n-dotierten Bereich 41 des Varaktors abgelagert worden ist; und (ii) als eine Oxidations-resistente Maske für den Kathoden-Kontakt 410 (rechts in 4) zu dienen, welcher auch als Kollektorstecker 410 (collector plug) bezeichnet wird, da dieser für diesen Zweck in einem bipolaren npn-Transistor verwendet wird.
Nach der Ablagerung der Nitrid-Schicht 141 wird der Wafer lithographisch durch Ablagern einer fotoresistenten Schicht 142 und anschließend durch Öffnen des Fotoresists für den zu bildenden Varaktor strukturiert. Die Maske 142 hat eine Öffnung 143 für den Bereich des p/n-Übergangs des Varaktors. Die Bildung der Maske 142 ist ein erster zusätzlicher Schritt für den Varaktor der vorliegenden Erfindung, wenn dieser in einem reinen Bipolar-Prozess oder in einem Bipolar-Prozess mit ein paar zusätzlichen Prozess-Schritten zur Bildung von PMOS-Komponenten hergestellt wird.
Nachfolgend wird kurz abgeleitet, wie das Dotierungsprofil des n-dotierten Bereiches 41 gewählt werden sollte, um einen VCO mit einer linearen Beziehung zwischen angelegter Spannung und Resonanz-Frequenz zu erhalten.
Aus den vorstehenden Gleichungen (1) und (3) ergibt sich
und deshalb gilt v ∝ √W, (7) d. h., die Quadratwurzel der Breite W des Verarmungsbereichs des Varaktors sollte proportional zur angelegten Spannung V sein, um eine lineare Beziehung zwischen der Spannung und der Frequenz zu erhalten.
Das gewünschte Dotierungsprofil N(W), wobei W (> = 0) den Abstand von dem p/n-Übergang hinunter ins Substrat beschreibt, lässt sich erhalten durch zweifaches Ableiten von Gleichung (7) und durch Lösen der erhaltenen Poisson-Gleichung
wobei N die verallgemeinerte Dotierungsverteilung (generalized doping distribution) beschreibt, N = BWm. (9)
Wir bestimmen m = –3/2 für unser bestimmtes Profil, was einem hyper-abrupten Übergang entspricht. D. h., dass eine lineare Beziehung zwischen Spannung und Frequenz erhalten werden kann, wenn das Dotierungsprofil gemäß N ∝ W^–3/2 gewählt wird.
Das Profil kann nicht durch ein diffundiertes Dotierungsprofil oder ein einfach implantiertes Profil realisiert werden, wobei ersteres durch die auf der komplementären Fehlerfunktion basierende Funktion
und zweiteres typischerweise durch eine Gaußsche-Funktion
festgelegt sind. Jedoch ist es möglich, den hyper-abrupten Übergang durch Verwendung mehrfacher Ionen-Implantationen oder epitaktisches Prozessieren näherungsweise zu realisieren.
Durch Wahl eines implantierenden Materials mit geringem thermischen Diffusions-Koeffizienten, wie beispielsweise Arsen (As) oder Antimon (Sb) (für p⁺/n-Übergänge), wird sichergestellt, dass das resultierende Dotierungsprofil nach Beenden der Prozessierung im Wesentlichen so erhalten bleibt wie implantiert.
Das Einstellen des Profils durch Verwendung epitaktischen Prozessierens ist in gewöhnlichen bipolaren RF-IC- oder BiCMOS-Prozess-Flows nicht möglich.
Die Struktur umfasst typischerweise ungefähr 17 nm Silizium-Nitrid 141 auf ungefähr 10 nm thermischem Oxid 111 in der Öffnung 143. Das Silizium weist eine Phosphor-implantierte n-Wanne 41, welche schwach dotiert mit rückläufigem Profil ist, oben auf dem vergrabenen n⁺-dotierten Bereich 31 (stark n⁺-dotiert) auf.
Vorzugsweise wird Arsen für das Varaktor-Dotierungsprofil verwendet. Dieses weist einen geringen thermischen Diffusions-Koeffizienten auf und ist allgemein in industriellen Silizium-Prozessumgebungen verfügbar.
Für diese Struktur wird eine mehrfache Arsen-basierte Ionen Implantation durchgeführt, wobei der Fotoresist 142 hierfür eine Maske darstellt. Es wird eine erste Implantation durchgeführt, welche eine Dosis von ungefähr 1,4E14 cm^–2 und eine Energie von ungefähr 110 keV verwendet, gefolgt von einer zweiten Implantation, welche eine Dosis von ungefähr 1E12 cm^–2 und eine Energie von ungefähr 350 keV verwendet. Diese Implantations-Schritte stellen einen zweiten Varaktorspezifischen Schritt dar, welcher dem Bipolar- Herstellungsprozess hinzugefügt wird. Es ist zu beachten, dass die Öffnung 143 der Maske 142 kleiner als die laterale Erstreckung der n-Wanne 41 ist und sich innerhalb dieser Erstreckung befindet.
Die resultierende Struktur ist in 4 dargestellt, wobei der mehrfach implantierte Bereich in der n-Wanne 41 mit dem Bezugszeichen 900 bezeichnet ist. Nach den mehrfachen Implantationen wird die Fotomaske 141 mit konventionellen Verfahren entfernt.
Es ist jedoch von Vorteil, wenn in einer alternativen Verfahrensvariante die Öffnung 143 der Maske 142 mit den lateralen Dimensionen der n-Wanne 41 zusammenfällt, sodass der mehrfach implantierte Bereich 900 in der n-Wanne 41 die auf flachen Gräben basierende Isolation 81 erreicht.
Teile der Nitrid-Schicht 141 und der Oxid-Schicht 111 innerhalb der Öffnung 143 werden nachfolgend durch konventionelle fotolithographische Verfahren entfernt: nämlich durch Maskieren und Ätzen. Vorzugsweise ist die Öffnung, welche in die Nitrid-Schicht 141 und die Oxid-Schicht 111 eingefügt worden ist, kleiner als die Öffnung 143 und befindlich innerhalb der Öffnung 143 und daher kleiner als die laterale Erstreckung der n-Wanne 41 und befindlich innerhalb der lateralen Erstreckung der n-Wanne 41. Durch ein solches Vorgehen bleiben "Flügel" von Nitrid/Oxid 141/111 oberhalb der n-Wanne 41 erhalten und legen daher die laterale Abmessung des p/n-Dioden-basierten Varaktors fest.
Es ist von Vorteil, wenn die Schritte der Anwendung der Maske 142 und der mehrfachen Ionen-Implantationen anstatt vorher nach dem Ätzen der Nitrid-Schicht 141 und der Oxid-Schicht 111 durchgeführt werden. Arsen wird dann direkt in die Silizium-Oberfläche der n-Wanne 41 innerhalb der Öffnung 143 implantiert. Diese Vorgehensweise ist weniger empfindlich gegenüber Prozess-Schwankungen (Schwankungen innerhalb der O xid/Nitrid 141/111 Bi-Schichtendicke) als eine Implantation durch die Bi-Schichtenstruktur 141/111. Die Implantations-Parameter (Energie und Dosis) sollten so eingestellt sein, dass die Abwesenheit der Bi-Schichtenstruktur 141/111 kompensiert wird.
Anschließend wird eine Silizium-Schicht 151 auf der Struktur abgelagert. Die Ablagerungsbedingungen werden so gewählt, dass die Schicht 151 amorph wird, jedoch können alternativ auch mikrokristallines oder polykristallines Silizium verwendet werden. Zweck dieser Schicht ist, als p⁺-dotierter Bereich des p⁺/n-Dioden-basierten Varaktors der vorliegenden Erfindung zu dienen.
Nach dieser Ablagerung wird die Silizium-Schicht p-dotiert. Die Energie wird vorzugsweise so gewählt, dass die implantierten Bor-Atome nicht durch die abgelagerte Silizium-Schicht 151 gelangen. Wenn eine nicht-kristalline Silizium-Schicht verwendet wird, wird die Einstellung des implantierten Dotierungsprofils verbessert.
Oben auf der Silizium-Schicht 151 kann eine Tief-Temperatur-Oxid-Schicht (nicht dargestellt) abgelagert werden, worauf eine Fotomaske 161 auf die Struktur angewendet wird. Der Fotoresist schützt die Bereiche, welche den p⁺-dotierten Bereich des Varaktors bilden. Unter Verwendung der Maske 161 werden die Tief-Temperatur-Oxid-Schicht und die Silizium-Schicht 151 in den offenen Bereichen durch Anwendung eines Trockenätz-Verfahrens entfernt. Das Ätzen wird dann gestoppt, wenn die Silizium-Nitrid-Schicht 141 komplett frei liegt. Die resultierende Struktur ist in 5 dargestellt.
Das dünne Nitrid 141, welches sich auf der auf den flachen Gräben basierenden Isolation 81 und auf dem Kontaktbereich 41 (Kathodenkontakt) befindet, wird entfernt, und ein polykristalliner n-dotierter Kontaktbereich 192 zu der vergrabenen n⁺-dotierten Schicht 31 des Varaktors wird gebildet mittels folgender Schritte:
(i) Ablagerung einer Polysilizium-Schicht; (ii) n-Dotieren der Polysilizium-Schicht; und (iii) Strukturieren und Ätzen der Polysilizium-Schicht. Die resultierende Struktur ist in 6 dargestellt.
Nachfolgend wird mindestens eine dielektrische Schicht (nicht dargestellt) gleichförmig auf der Struktur abgelagert, worauf der Wafer hohen Temperaturen ausgesetzt wird, um die vorher implantierten Dotierstoffe zu aktivieren und hineinzutreiben. In einer vorteilhaften Ausführungsform wird die Wärmebehandlung in einem 2-schrittigen Verfahren durchgeführt, wobei der Wafer in einem ersten Schritt zunächst einer Erhitzung in einem Ofen von 850°C über einen Zeitraum von ungefähr 30 Minuten ausgesetzt wird, dessen Zweck es ist, die Dotierstoffe gleichförmiger in den implantierten Schichten neu zu verteilen. Zweitens wird eine weitere Wärmebehandlung in Stickstoff bei ungefähr 1075°C während einer Zeitdauer von 16 Sekunden mit Hilfe einer RTA-Vorrichtung (Rapid Thermal Anneal – zu deutsch etwa: thermische Schnellerhitzung) durchgeführt. Der Zweck dieser Erhitzung ist es, die implantierten Stoffe elektrisch zu aktivieren und die endgültigen Dotierungsprofile des p/n-Übergangs des Varaktors festzulegen.
Die mindestens eine dielektrische Schicht wird dann entfernt, und die Bereiche 151 und 192 können mit Silicid in einer selbstausgerichteten (self-aligned) Weise (SALICIDE) versehen werden, um den Widerstand zu reduzieren; danach fährt der Prozess mit der Bildung der Passivierung und der Metallschichten fort.
In den 7 und 8 ist das resultierende, simulierte vertikale 1D-Dotierungsprofil nach der gesamten Prozessierung dargestellt. Die Anode des Dioden-Varaktors besteht aus p⁺-Dotierstoff (Bor), welcher von dem oberen Polysilizium-Kontakt 151 diffundiert ist. Die Kathode ist die n-Wanne 41, welche anfänglich Phosphor-dotiert war und später in einem mehrfachen Ionen-Implantations-Schritt n-dotiert wurde, um die Varaktor-Charakteristik festzulegen. Unter der Wanne befindet sich die n⁺-dotierte vergrabene Schicht 31, welche mit einem stark n⁺-dotierten Stecker (Sinker) auf der Seite der Struktur verbunden ist, ähnlich zu einem Kollektor-Kontakt eines NPN-Transistors.
9 zeigt die resultierende C-V-Kennlinie, wobei die invertierte Quadratwurzel der Kapazität gegenüber der angelegten Spannung dargestellt worden ist, um die lineare Abhängigkeit zwischen der Spannung und der Frequenz sichtbar zu machen.
Der Verstellbereich, definiert als die Kapazität bei 0,5 V dividiert durch die Kapazität bei 2,5 V, ergibt sich zu 1,8, was ausreichend ist. Durch Verwendung eines optimierten Profils kann der Bereich – ohne das lineare Verhalten zu opfern – vergrößert werden, mindestens bis zu 1,9.
Mittels der vorliegenden Erfindung kann ein Varaktor mit einem erhöhten Qualitätsfaktor in einem reinen Bipolar-HF-IC-Prozess oder in einem BiCMOS-Prozess hergestellt werden, zu dem lediglich ein paar Prozess-Schritte hinzugefügt werden.
Der Varaktor gemäß der Erfindung erzeugt eine lineare Spannungs-Frequenzbeziehung, wenn dieser in einem LC-Oszillator verwendet wird.
Der Varaktor weist bei geringer Vorspannung einen hohen Kapazität-zu-Flächen-Wert aufgrund der hohen Dotierungs-Konzentration nahe dem Übergang auf. In Kombination mit dem hyper-abrupten Profil erhöht dies den Einstellbereich (Empfindlichkeit) des Bauteils.
Der Varaktor weist außerdem ein hohes V_bi als Ergebnis des hohen Dotierungsniveaus auf, wobei V_bi definiert ist durch:
Das hohe V_bi ergibt einen zusätzlichen Spielraum, um zu verhindern, dass der Übergang zu irgendeinem Zeitpunkt in Vorwärtsrichtung arbeitet.

Claims

Ein Verfahren bei der Herstellung einer integrierten Bipolar-Schaltung zum Ausbilden eines p⁺/n-Übergangs-basierten Varaktors, mit den Schritten: – Bereitstellen eines p-dotierten Substrats (10; 10, 41); – Ausbilden eines vergrabenen n⁺-dotierten Bereiches (31) für den Varaktor in dem Substrat (10; 10, 41); – Ausbilden eines n-dotierten Bereiches (41) in dem Substrat (10; 10, 41) über dem vergrabenen n⁺-dotierten Bereich (31) für den Varaktor, wobei das Ausbilden eine Dotierung durch eine mehrfache Ionen-Implantation umfasst; – Ausbilden einer Feldisolation (81) in einer horizontalen Ebene um den n-dotierten Bereich (41); – Ausbilden eines p⁺-dotierten Bereiches (151) über dem n-dotierten Bereich (41); – Ausbilden (131, 132) eines n⁺-dotierten Kontaktbereichs (132, 41) zu dem vergrabenen n⁺-dotierten Bereich (31), wobei der Kontaktbereich von dem n-dotierten Bereich (41) in einer horizontalen Ebene durch die Feldisolation getrennt ist; und – Wärmebehandeln der hierdurch erhaltenen Struktur, um die endgültigen Dotierungsprofile der dotierten Bereiche festzulegen, wobei – die Schritte des Dotierens des n-dotierten Bereiches (41) durch eine mehrfache Ionen-Implantation, des Ausbildens eines p⁺-dotierten Bereiches (151) auf dem n-dotierten Bereich (41) und der Wärmebehandlung der hierdurch erhaltenen Struktur durchgeführt werden, sodass ein hyper-abrupter p⁺/n-Übergang innerhalb des n-dotierten Bereiches (41) erhalten wird, wobei das Verfahren weiterhin die Schritte umfasst: – Ausbilden mindestens einer dielektrischen Schicht (111, 141) auf dem n-dotierten Bereich (41); – Ausbilden einer Ätzmaske auf der mindestens einen dielektrischen Schicht (111, 141), wobei die Ätzmaske eine Öffnung hat, welche einen Teil der mindestens einen dielektrischen Schicht (111, 141), welcher sich lateral innerhalb des n-dotierten Bereiches (41) befindet, freilegt; – Wegätzen des Teils der mindestens einen dielektrischen Schicht (111, 141), um hierdurch die lateralen Abmessungen des p⁺/n-Übergangs festzulegen; und – Entfernen der Ätzmaske, wobei alle diese Schritte vor dem Schritt des Ausbildens des p⁺-dotierten Bereiches (151) über dem n-dotierten Bereich (41) durchgeführt werden.
Verfahren nach Anspruch 1, wobei die mehrfache Ionen-Implantation durch eine Öffnung (143) einer Implantationsmaske (142) und durch die mindestens eine dielektrische Schicht (111, 141) durchgeführt wird, bevor die Schritte des Ausbildens einer Ätzmaske auf der mindestens einen dielektrischen Schicht, des Wegätzens des Teils der mindestens einen dielektrischen Schicht und des Entfernens der Ätzmaske erfolgen, wobei die Ionen-Implantationsöffnung (143) größer als die Ätzmasken-Öffnung ist und diese die Ätzmasken-Öffnung überlappt.
Verfahren nach Anspruch 1, wobei die mehrfache Ionen-Implantation durch eine Öffnung (143) einer Implantationsmaske (142) durchgeführt wird, nachdem die Schritte des Ausbildens mindestens einer dielektrischen Schicht, des Ausbildens einer Ätzmaske auf der mindestens einen dielektrischen Schicht, des Wegätzens des Teils der mindestens einen dielektrischen Schicht und des Entfernens der Ätzmaske erfolgt sind, wobei die Implantationsmasken-Öffnung (143) größer als die Ätzmasken-Öffnung ist und diese die Ätzmasken-Öffnung überlappt.
Verfahren nach Anspruch 2 oder Anspruch 3, wobei die Implantationsmasken-Öffnung (143) sich lateral innerhalb des n-dotierten Bereiches (41) befindet, um eine Ionen-Implantation an der Grenze der Feldisolation zu verhindern.
Verfahren nach einem der Ansprüche 1 bis 4, wobei das p-dotierte Substrat (10; 10, 41) ein Bulk-Material (11) und mindestens eine epitaktische Schicht (12, 41), welche darauf ausgebildet ist, umfasst.
Verfahren nach einem der Ansprüche 1 bis 5, wobei das Ausbilden des n-dotierten Bereichs (41) weiterhin eine Ionen-Implantation mit Phosphor umfasst.
Verfahren nach Anspruch 6, wobei bei dem Schritt des Ausbildens des n-dotierten Bereichs (41) in dem Substrat (10; 10, 41) über dem vergrabenen n⁺-dotierten Bereich (31) für den Varaktor der n-dotierte Bereich (41) mit einem Retrograde-Dotierungsprofil ausgebildet wird, bevor die mehrfache Ionen-Implantation ausgeführt wird.
Verfahren nach einem der Ansprüche 1 bis 7, wobei die Feldisolation als ein flacher Graben, welcher mit Oxid (81) ausgefüllt ist, ausgebildet wird.
Verfahren nach einem der Ansprüche 1 bis 8, wobei die Feldisolation (81) derart ausgebildet wird, dass diese sich vertikal von einer oberen Oberfläche des Substrats (10; 10, 41) bis hinunter in den vergrabenen n⁺-dotierten Bereich (31) erstreckt.
Verfahren nach einem der Ansprüche 1 bis 9, wobei die Feldisolation (81) bezüglich des vergrabenen n⁺-dotierten Bereiches (31) derart ausgestaltet wird, dass der vergrabene n⁺-dotierte Bereich (31) sich in Bereiche, welche unterhalb der Feldisolation (81) befindlich sind, erstreckt.
Verfahren nach einem der Ansprüche 1 bis 10, wobei tiefe Gräben (72) in einer horizontaler Ebene um den vergrabenen n⁺-dotierten Bereich (31) herum ausgebildet werden, wobei die tiefen Gräben sich tiefer hinunter in das Substrat (10; 10, 41) erstrecken als die vergrabenen n⁺-dotierten Bereiche (31).
Verfahren nach einem der Ansprüche 1 bis 11, wobei die mehrfache Ionen-Implantation einen ersten und einen zweiten Implantationsschritt umfasst, wobei jeder dieser Implantationsschritte eine individuelle Dosis und Energie verwendet.
Verfahren nach einem der Ansprüche 1 bis 12, wobei die mehrfache Ionen-Implantation eine Implantation mit Arsen umfasst.
Verfahren nach einem der Ansprüche 1 bis 13, wobei die mehrfache Ionen-Implantation durchgeführt wird, um eine n-Dotierungskonzentration in der Größenordnung von 10¹⁸ bis 10¹⁹ cm^–3 an dem p⁺/n-Übergang zu erhalten.
Verfahren nach einem der Ansprüche 1 bis 14, wobei der p⁺-dotierte Bereich (151) eine p⁺-dotierte amorphe Silizium-Schicht ist.
Verfahren nach einem der Ansprüche 1 bis 15, wobei der p⁺-dotierte Bereich (151) durch Ionen-Implantation mit B oder BF₂ dotiert wird.
Verfahren nach einem der Ansprüche 1 bis 16, wobei der p⁺-dotierte Bereich (151) mit einer p-Dotierungskonzentration in der Größenordnung von 10¹⁹ bis 10²¹ cm^–3 ausgebildet wird.
Verfahren nach einem der Ansprüche 1 bis 17, wobei die Wärmebehandlung, um die endgültigen Dotierungsprofile der dotierten Bereiche festzulegen, nach einem RTA-Verfahren durchgeführt wird.
Verfahren nach einem der Ansprüche 1 bis 18, wobei die Schritte des Dotierens des im Wesentlichen n-dotierten Bereiches (41) durch eine mehrfache Ionen-Implantation, des Aus bildens eines p⁺-dotierten Bereiches (151) auf dem im Wesentlichen n-dotierten Bereich (41) und die Wärmebehandlung der hierdurch erhaltenen Struktur durchgeführt werden, sodass eine n-basierte Konzentration N auf der n-Seite des p⁺/n-Übergangs erhalten wird, welche gemäß N = BWm (13)variiert, wobei B eine beliebige Konstante und W der vertikale Abstand von dem p⁺/n-Übergang sind und m = –3/2 gilt.
Ein p⁺/n-Übergangs-basierter Varaktor in einer integrierten Bipolar-Schaltung, welcher umfasst: – ein p-dotiertes Substrat (10; 10, 41); – einen vergrabenen n⁺-dotierten Bereich (31) in dem Substrat (10; 10, 41); – einen n-dotierten Bereich (41) über dem vergrabenen n⁺-dotierten Bereich (31) für den Varaktor; – eine Feldisolation (81) aus Oxid in einer horizontalen Ebene um den n-dotierten Bereich (41); – einen p⁺-dotierten Bereich (151) auf dem n-dotierten Bereich (41); – einen n⁺-dotierten Kontaktbereich (132, 41) zu dem vergrabenen n⁺-dotierten Bereich (31), wobei der Kontaktbereich von dem n-dotierten Bereich (41) in einer horizontalen Ebene durch die Feldisolation getrennt ist, wobei – der n-dotierte Bereich (41) ein derartig mehrfach Innenimplantierter Bereich ist, dass ein hyper-abrupter p⁺/n-Übergang zwischen dem p⁺-dotierten Bereich (151) und dem n-dotierten Bereich (41) besteht, und – der p⁺/n-Übergangs-basierte Varaktor mindestens eine dielektrische Schicht (111, 141) aus Silizium-Nitrid umfasst, welche zwischen dem n-dotierten Bereich (41) und dem p⁺-dotierten Bereich (151) angeordnet ist, wobei die dielektrische Schicht eine Öffnung (143) aufweist, in welcher ein Teil des p⁺-dotierten Bereiches (151) mit einem Teil des n-dotierten Bereiches (41) in Verbindung steht, sodass die Öffnung (143) die lateralen Abmessungen des hyper-abrupten p⁺/n-Übergangs festlegt.