DE10361714A1

DE10361714A1 - Halbleiterbauelement

Info

Publication number: DE10361714A1
Application number: DE10361714A
Authority: DE
Inventors: Frank Dr. Pfirsch
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2005-08-04
Anticipated expiration: 2023-12-31
Also published as: US7145201B2; US20050194635A1; DE10361714B4

Abstract

Es wird ein Halbleiterbauelement (10) vorgeschlagen, bei welchem zwischen einem Steuerbereich (G) zum Einstellen von Betriebseigenschaften und einem ersten Eingangs-/Ausgangsbereich (S) ein Steuerwiderstandselement (NTC) in elektrischem Kontakt vorgesehen ist, wobei das Steuerwiderstandselement (NTC) einen Betriebstemperaturbereich aufweist, in welchem der ohmsche Widerstand mit steigender Betriebstemperatur monoton fallend ist.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement gemäß dem Oberbegriff des unabhängigen Patentanspruchs 1 sowie ein integriertes Halbleiterbauteil. Die Erfindung betrifft insbesondere einen Transistor mit lokalem Übertemperaturschutz.

Bei vielen Halbleiterbauelementen oder daraus gebildeten integrierten Halbleiterbauteilen tritt mit zunehmender Betriebstemperatur der jeweilig beteiligten Materialbereiche eine Reduktion der Beweglichkeit der beteiligten Ladungsträger auf. Dies führt dazu, dass die Steigung in der Übertragungskennlinie des jeweils betrachteten Halbleiterbauelements mit zunehmender Temperatur abnimmt. Häufig tritt gleichzeitig das Phänomen auf, dass mit zunehmender Temperatur auch die Schwellenspannung des betrachteten Halbleiterbauelements abnimmt. Dies führt zum Beispiel bei MOS-Transistoren dazu, dass sich ein instabiler und ein stabiler Bereich hinsichtlich der Temperaturentwicklung ausbilden. Bei Gatespannungen unterhalb eines bestimmten Schnittpunktes (temperaturstabiler Punkt) in der Kennlinienschar nehmen der zu transportierende Strom und damit die aufzunehmende thermische Leistung mit zunehmender Temperatur zu. Dies kann zu einem instabilen Verhalten des Halbleiterbauelements führen. Andererseits nimmt der Strom bei Gatespannungen oberhalb des temperaturstabilen Punkts mit zunehmender Temperatur ab. Insgesamt gesehen können sich – nicht nur bei MOS-Transistoren – thermische Überlastungen ausbilden, die die Betriebsparameter und den Betrieb eines Halbleiterbauelements als solchen ändern, oder einschränken oder gar zur Zerstörung des Halbleiterbauelements führen.

Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement zu schaffen, bei welchem auf besonders einfache und gleichwohl zuverlässige Art und Weise ein lokaler Temperaturschutz oder lokaler thermischer Überlastungsschutz ausgebildet werden können.

Gelöst wird die Aufgabe bei einem Halbleiterbauelement der eingangs erwähnten Art erfindungsgemäß durch die kennzeichnenden Merkmale des unabhängigen Patentanspruchs 1. Die Aufgabe wird des Weiteren gelöst bei einem integrierten Halbleiterbauteil mit den kennzeichnenden Merkmalen des unabhängigen Patentanspruchs 25. Vorteilhafte Weiterbildungen des erfindungsgemäßen Halbleiterbauelements und des integrierten Halbleiterbauteils sind jeweils Gegenstand der abhängigen Unteransprüche.

Das erfindungsgemäße Halbleiterbauelement ist dadurch gekennzeichnet, dass ein Steuerwiderstandselement in elektrischem Kontakt mit dem Steuerbereich und mit dem ersten Eingangs-/Ausgangsbereich vorgesehen ist und dass das Steuerwiderstandselement einen Betriebstemperaturbereich aufweist, in welchem der ohmsche Widerstand des Steuerwiderstandselements mit steigender Betriebstemperatur des Steuerwiderstandselements monoton oder streng monoton fallend ist.

Es ist somit eine Kernidee der vorliegenden Erfindung, zwischen dem Steuerbereich und dem ersten Eingangs-/Ausgangsbereich des Halbleiterbauelements einen Steuerwiderstand oder ein Steuerwiderstandselement auszubilden. Dieses bewirkt, dass nach Art eines Spannungsteilers die Potenzialdifferenz zwischen dem Steuerbereich und dem ersten Eingangs-/Ausgangsbereich moduliert wird, wobei diese Modulation aufgrund der Temperaturabhängigkeit des Steuerwiderstandselements erfolgt. Das bedeutet, dass im Betrieb bei vergleichsweise geringen oder normalen Betriebstemperaturen ein normaler ohmscher Widerstand oder hoher ohmscher Widerstand durch das vorgesehene Steuerwiderstandselement aufgeprägt wird, so dass zwischen dem Steuerbereich und dem ersten Eingangs-/Ausgangsbereich die volle Potenzialdifferenz für das Steuersignal abfällt. Werden dagegen die Betriebstemperatur und mithin die lokale Temperatur des Steuerwiderstandselements angehoben, so gelangt aufgrund dieser Temperaturanhebung das Steuerwiderstandselement in einen Betriebsbereich, bei welchem die monoton fallende oder streng monoton fallende Temperaturcharakteristik des ohmschen Widerstandswerts des Steuerwiderstandselements greift, so dass mit steigender Temperatur das Potenzial des Steuerbereichs immer mehr auf das Potenzial des ersten Eingangs-/Ausgangsbereichs gezogen wird. Dies bedeutet letztlich, dass mit steigender Temperatur in erhöhtem Maße der erste Eingangs-/Ausgangsbereich und der Steuerbereich kurzgeschlossen werden. Im Beispiel eines Transistors bedeutet dies, dass mit abfallender Potenzialdifferenz zwischen dem ersten Eingangs-/Ausgangsbereich und dem Steuerbereich auch der zu steuernde und zu übertragende Strom absinkt und mithin die thermische Belastung quasi rückgekoppelt über die elektrische Leistungsaufnahme derart reguliert wird, dass eine thermische Überlastung vermeidbar ist.

Beim erfindungsgemäßen Halbleiterbauelement ist es bevorzugt vorgesehen, dass das Steuerwiderstandselement so angeordnet und/oder ausgebildet ist, dass durch das Steuerwiderstandselement in etwa die Temperatur, Betriebstemperatur oder der thermische Zustand des Steuerbereichs, des ersten Eingangs-/Ausgangsbereich und/oder zweiten Eingangs-/Ausgangsbereich abtastbar ist.

Alternativ oder zusätzlich ist es vorgesehen, dass das Steuerwiderstandselement in etwa in unmittelbarer Nachbarschaft und/oder in innigem mechanischen und/oder thermischen Kontakt des Steuerbereichs, des ersten Eingangs-/Ausgangsbereich und/oder zweiten Eingangs-/Ausgangsbereich angeordnet und/oder ausgebildet ist.

Bei einer bevorzugten Ausführungsform des Halbleiterbauelements ist es vorgesehen, dass das Steuerwiderstandselements als NTC-Widerstand (NTC = Negative Temperature Coefficient) mit einem ersten Anschlussbereich oder Anschluss und mit einem zweiten Anschlussbereich oder Anschluss ausgebildet ist. Ferner ist es dabei vorgesehen, dass der erste Anschlussbereich oder Anschluss des Steuerwiderstandselements mit dem ersten Eingangs-/Ausgangsbereich des Halbleiterbauelements in elektrischem Kontakt steht und dass der zweite Anschlussbereich oder Anschluss des Steuerwiderstandselements mit dem Steuerbereich des Halbleiterbauelements in elektrischem Kontakt steht.

Eine besonders kompakte und zuverlässige Bauweise ergibt sich, wenn das Steuerwiderstandselement im Halbleiterbauelement integriert ausgebildet ist.

Gemäß der vielfältigen Anwendungsmöglichkeiten der vorliegenden Erfindung sind verschiedene Zuordnungen des ersten Eingangs-/Ausgangsbereichs, des zweiten Eingangs-/Ausgangsbereichs sowie des Steuerbereichs im Hinblick auf die Strukturbereiche oder Anschlüsse der verschiedenen Bauelementtypen vorgesehen.

Bei einer besonders bevorzugten Ausführungsform ist der erste Eingangs-/Ausgangsbereich als Sourcebereich oder als Source vorgesehen und/oder ausgebildet.

Bei einer anderen vorteilhaften Weiterbildung ist der erste Eingangs-/Ausgangsbereich als Emitterbereich oder als Emitter vorgesehen und/oder ausgebildet.

Gemäß einer weiteren alternativen oder zusätzlichen Ausgestaltungsform des erfindungsgemäßen Halbleiterbauelements ist der zweite Eingangs-/Ausgangsbereich als Drainbereich oder als Drain vorgesehen und/oder ausgebildet.

Alternativ oder zusätzlich ist der zweite Eingangs-/Ausgangsbereich als Kollektorbereich oder als Kollektor vorgesehen und/oder ausgebildet.

Bei einer weiteren Alternative der vorliegenden Erfindung ist es vorgesehen, dass der Steuerbereich als Basisbereich oder als Basis vorgesehen und/oder ausgebildet ist.

Alternativ oder zusätzlich ist der Steuerbereich als Gatebereich oder als Gate vorgesehen und/oder ausgebildet.

Entsprechend kann es vorgesehen sein, dass das Halbleiterbauelement als gategesteuertes Halbleiterbauelement ausgebildet ist.

Bevorzugt wird dabei, dass das Halbleiterbauelement gemäß der vorliegenden Erfindung als Bauelement ausgebildet ist aus der Gruppe, welche gebildet wird von den Bauelementen MOSFET, IGBT, EST, GTO, MCT.

Besonders bevorzugt wird ein Halbleiterbauelement gemäß der vorliegenden Erfindung, welches monolithisch integriert ausgebildet ist.

Bei einer anderen vorteilhaften Ausgestaltungsform des Halbleiterbauelements ist es vorgesehen, dass der Steuerbereich einen Steuerbereichsvorwiderstand aufweist. Im Falle, dass der Steuerbereich durch einen Gatebereich gebildet wird, handelt es sich bei dem Steuerbereichsvorwiderstand um einen Gatevorwiderstand. In jedem Fall wird über den Steuerbereich/Gatebereich, vermittelt durch den Steuerbereichsvorwiderstand bzw. Gatevorwiderstand ein entsprechendes Steuersignal zuführbar.

Dabei ist es insbesondere vorgesehen, dass der Steuerbereichsvorwiderstand oder Gatevorwiderstand aus Polysilizium gebildet ist oder Polysilizium aufweist.

Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauelements ist es vorgesehen, dass der Steuerbereichsvorwiderstand oder Gatevorwiderstand in einer Grabenstruktur, einem Graben, einem Trench oder einer Mehrzahl dieser Strukturen angeordnet und/oder ausgebildet sind.

Bei einer besonders bevorzugten Ausführungsform ist es in vorteilhafter Weise vorgesehen, dass das Halbleiterbauelement als Grabenstrukturbauelement oder Trenchbauelement ausgebildet ist und mindestens eine Grabenstruktur, einen Graben, einen Trench oder eine Mehrzahl dieser Strukturen aufweist.

Dabei ist es insbesondere vorgesehen, dass der Steuerbereich, der Gatebereich oder das Gate in einer Grabenstruktur, einem Graben, einem Trench oder einer Mehrzahl dieser Strukturen angeordnet und/oder ausgebildet sind.

Bei einer besonders bevorzugten Ausgestaltungsform des erfindungsgemäßen Halbleiterbauelements ist es vorgesehen, dass das Steuerwiderstandselement einen Heißleiter aufweist oder von einem Heißleiter gebildet wird.

Ferner ist es alternativ oder zusätzlich vorgesehen, dass das Steuerwiderstandselement als Schichtbereich, Schicht, als Teil einer Schicht oder als Teil eines Schichtbereichs zwischen dem Steuerbereich, insbesondere einer Gateelektrode, und dem ersten Eingangs-/Ausgangsbereich, insbesondere einer Sourcemetallisierung oder einem Sourceanschluss vorgesehen und/oder ausgebildet ist.

Alternativ oder zusätzlich kann es auch vorgesehen sein, dass das Steuerwiderstandselement als Schichtbereich, Schicht, als Teil einer Schicht oder als Teil eines Schichtbereichs zwischen einer Gateelektrode und einem Sourcegebiet oder Sourcebereich vorgesehen und/oder ausgebildet ist.

Bei einer anderen Alternative oder einer anderen zusätzlichen Ausgestaltungsform des Halbleiterbauelements weist das Steuerwiderstandselement ein Material oder eine Mehrzahl von Materialien aus einer Gruppe auf, die gebildet wird von Germanium, Silizium, Titanaten, Dichromaten, amorphen Halbleitermaterialien, polykristallinen Halbleitermaterialien.

Bei einer anderen vorteilhaften und besonders bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauelements ist es vorgesehen, dass das Steuerwiderstandselement aus einem niedrig dotierten Halbleitermaterial ausgebildet sind, insbesondere mit einer Dotierkonzentration unterhalb von etwa 10¹⁴ cm^–3

Bei einer anderen vorteilhaften Ausgestaltungsform der vorliegenden Erfindung ist es vorgesehen, dass das Steuerwiderstandselement bei einer Temperatur von etwa 400 K einen ohmschen Widerstand aufweist, der etwa mindestens das Zehnfache des ohmschen Widerstands des Steuerwiderstandselements bei einer Temperatur von etwa 500 K ist.

Es wird besonders bevorzugt, dass das Steuerwiderstandselement ein Halbleitermaterial aufweist, welches eine vergleichsweise große Bandlücke besitzt, insbesondere oberhalb von etwa 2 eV, und/oder welches eine Dotierung mit einem Energieniveau aufweist, das einen Abstand von mindestens etwa 0,8 eV von der Leitungs- bzw. Valenzbandkante hat.

Bei einer bevorzugten Ausführungsform des Halbleiterbauelements ist es vorgesehen, dass zwischen dem Steuerbereich oder Gatebereich und dem ersten Eingangs-/Ausgangsbereich oder Sourcebereich in Serie ein Begrenzungswidertand ausgebildet ist.

Dabei ist es von Vorteil, wenn der Begrenzungswidertand zwischen dem Steuerbereich oder Gatebereich und dem Steuerwiderstandselement vorgesehen ist.

Die vorliegende Erfindung schafft des Weiteren ein integriertes Halbleiterbauteil, welches mindestens ein Halbleiterbauelement gemäß der vorliegenden Erfindung aufweist.

Besonders bevorzugt wird jedoch, dass das erfindungsgemäße integrierte Halbleiterbauteil eine Mehrzahl erfindungsgemäßer Halbleiterbauelemente aufweist und dass diese Mehrzahl Halbleiterbauelemente in einem Zellenfeld parallel geschaltet vorgesehen, angeordnet und/oder ausgebildet ist.

Dabei ist es insbesondere vorgesehen, dass das Zellenfeld in mehrere Steuerbereiche oder Gatebereiche aufgeteilt oder unterteilt ist.

Ferner ist es dabei von Vorteil, dass die Gatebereiche oder Steuerbereiche jeweils einen individuellen Steuerbereichsvorwiderstand oder einen Gatevorwiderstand aufweisen und/oder über einen gemeinsamen Steueranschluss oder Gateanschluss miteinander verbunden sind.

Diese und weitere Aspekte der vorliegenden Erfindung ergeben sich auch auf der Grundlage der nachfolgenden Bemerkungen:
Übertragungskennlinien eines MOS-Transistors zeigen z.B. die in 1 dargestellten Verläufe. Mit zunehmender Temperatur nehmen sowohl die Schwellenspannung ab als auch die Steigung aufgrund abnehmender Trägerbeweglichkeit ab. Beide Phänomene zusammen führen zu einem temperaturstabilen Punkt, in dem sich die Kennlinien schneiden.
Bei Gatespannungen unterhalb dieses Punktes oder Bereichs nimmt der Strom mit zunehmender Temperatur zu und oberhalb dieses Punktes ab. Werden Leistungstransistoren unterhalb des temperaturstabilen Punktes betrieben (Loaddump- und Linearregler-Bedingungen), kann es aufgrund der Mitkopplung zu einer Filamentierung des Stromes kommen, was im Extremfall zur Zerstörung des Bauelementes führt. Ein weiteres Problem besteht bei Lastkurzschluss, z.B. bei IGBTs. Der Strom steigt dann bei geöffnetem Gate und hoher Kollektor-Emitter- bzw. Drain-Sourcespannung auf sehr hohe Werte an, so dass das Bauelement nur wenige Mikrosekunden lang die hohe im Bauelement erzeugte Leistung aufnehmen kann und dann aufgrund der zu hohen Temperatur zerstört wird.
Die Erfindung gibt unter anderem eine Struktur an, die sich unter diesen Bedingung selbst vor zu hoher Erwärmung schützt, und zwar im Bedarfsfall auch lokal an einer nicht unbedingt vorhersehbaren Stelle.
Es ist z. B. eine Struktur bekannt, bei der ein Thyristor auf dem zu schützenden MOSFET angebracht wird. Dieser Thyristor ist elektrisch zwischen Gate und Source des MOSFETs angeordnet und schaltet sich beim Überschreiten einer gewissen Temperatur ein, wodurch Gate und Source praktisch kurzgeschlossen werden und der MOSFET ausgeschaltet wird. Nachteil dieser, wie auch der folgenden Struktur ist, dass ein zusätzliches Bauelement hergestellt und mit dem MOSFET aufgebaut werden muss. Außerdem wird nur ein Temperaturwert an einer vorgegebenen Stelle bzw. ein Temperaturmittelwert erfasst, damit aber der MOSFET insgesamt abgeschaltet, während andere Stellen nicht abgeschaltet werden müssten oder aber bereits zu heiß sind.
Zum Abschalten des MOSFETs kann ebenfalls ein Thyristor verwendet werden, der aber nicht selbst zündet, sondern durch den Strom eines in den MOSFET monolithisch integrierten Temperatursensors gezündet wird.
Es können mehrere Temperatursensoren in einem Bauelement verwendet und z. B. dann abgeschaltet werden, wenn einer dieser Sensoren eine vorgegebene Temperatur überschreitet. Dadurch kann eine ungleichmäßige Temperaturverteilung berücksichtigt werden.
Andererseits kann neben einem temperaturgesteuerten Schalter zum Abschalten des MOSFETs ein zweiter Temperatursensor integriert werden, mit dessen Hilfe bereits vor Erreichen der Abschalttemperatur die Gate-Sourcespannung und damit der Laststrom verringert wird.
Es können auch zwei Temperatursensoren verwendet werden, um eine Temperaturdifferenz zu detektieren.
Entgegen diesen Maßnahmen sind Heißleiter Halbleiterwiderstände, die temperaturabhängig sind. Sie leiten bei höheren Temperaturen besser als bei niedriger Temperatur. Sie haben einen stark negativen Temperaturkoeffizienten TK. Deshalb werden sie auch NTC-Widerstände genannt.
Heißleiter werden z. B. aus Eisenoxid (Fe₂O₃), ZnTiO₄ und Magnesiumdichromat(MgCr₂O₄) gefertigt.
Die Erfindung besteht unter anderem darin (3 und 4), dass in einem Leistungstransistor, der aus einer Vielzahl von Zellen besteht, je nach Größe des Transistors ein (3) oder mehrere (4) Zellenbereiche gebildet werden, deren Gates jeweils eine elektrisch zusammenhängende Elektrode bilden und über jeweils einen Gatevorwiderstand mit dem gemeinsamen Gateanschluss verbunden werden. Der gemeinsame Gateanschluss wird seinerseits eventuell über weitere Elemente, z. B. einen weiteren Gatewiderstand mit der Gateansteuerung verbunden. Zwischen jedem der Gatebereiche und dem Sourceanschluss wird ein Widerstand mit negativem Temperaturkoeffizienten (NTC-Widerstand, Heißleiter) mit guter thermischer Ankopplung an den sich aufheizenden Bereich eingebracht. Solange die Temperatur eines solchen Bereiches hinreichend niedrig ist, wird die Gatespannung durch den NTC-Widerstand nicht wesentlich beeinflusst. Überschreitet die Temperatur jedoch einen gewissen Wert, wird die Gatespannung immer weiter in Richtung Sourcepotenzial gezogen im Sinne eines Spannungsteilers zwischen dem NTC-Widerstand und dem Gatevorwiderstand. Der Gatevorwiderstand ist sinnvoll, um den NTC-Widerstand gegen zu starke Überhitzung durch den Gatestrom zu schützen. Der Vorwiderstand kann inhärent oder explizit vorgesehen sein. Besonders vorteilhaft ist es, den NTC-Widerstand als Schicht zwischen Gatematerial und Sourcemetallisierung anzuordnen (5 und 6), weil dann eine direkte thermische Ankopplung besteht.
Die Vorteile der Erfindung bestehen darin, dass im jeweils heißesten Bereich der Strom verringert wird, so dass es zu einer möglichst gleichmäßigen Erwärmung des gesamten Bauelements kommt. Die thermische Ankopplung ist bei der monolithischen Ausführung extrem gut, die Wirkung erfolgt lokal dort, wo sie nötig ist. Es ist kein zusätzlicher Montageaufwand erforderlich.
Ein Kern der Erfindung ist u.a., möglichst lokal, 5 und 6, zwischen Gate und Source ein Material, z.B. einen Heißleiter einzubauen, das im normalen Temperaturbereich einen hohen Widerstand aufweist und damit nur einen geringen Leckstrom zwischen Gate und Source verursacht, das aber bei Überschreiten einer gewissen vorbestimmten Temperatur einen kleinen Widerstand hat und damit die Gatespannung verringert, so dass der Strom durch den Transistor abnimmt bzw. sogar ganz abgeschaltet wird.
Bei einem erfindungsgemäßen Transistor T sind ein Heißleiter (NTC-Widerstand) zwischen Gate G und Sourceanschluss SA und ein Gatevorwiderstand RG zwischen Gate G und Gateanschluss GA vorgesehen.
Ein anderer erfindungsgemäßer Transistor ist in n Bereiche 1 bis n mit getrennten Gates Gj aufgeteilt ist. Jeder Bereich j hat einen NTC-Widerstand (NTCj) zwischen Gate Gj und dem gemeinsamen Sourceanschluss SA und einen Gatevorwiderstand RGj zwischen Gate Gj und dem gemeinsamen Gateanschluss GA. Der Drainanschluss DA ist wie der Sourceanschluss SA für alle Bereiche 1 bis n gemeinsam ausgebildet und vorgesehen.
Folgende Variationen sind denkbar:

a) MOSFET oder IGBT (Insulated Gate Bipolar Transistor) oder anderes gategesteuertes Leistungsbauelement (normally off, z.B. EST (Emitter Switched Thyristor), GTO (Gate Turn Off Thyristor), MCT (MOS Controlled Thyristor)) mit Heißleiter zwischen Gate und Source,
b) wie a), monolithisch integriert,
c) wie a) oder b), Zellenfeld in mehrere Gatebereiche aufgeteilt,
d) wie c), Gatebereiche über jeweils einen Gatevorwiderstand mit dem gemeinsamen Gateanschluss verbunden,
e) wie b)-d), Heißleiter als Schicht bzw. Teil einer Schicht zwischen Gateelektrode und Sourcemetallisierung (5),
f) wie b)-d), Heißleiter als Schicht bzw. Teil einer Schicht zwischen Gateelektrode und Sourcegebiet,
g) Heißleiter enthält Germanium, Titanate oder Dichromate,
h) Heißleiter enthält ein amorphes Halbleitermaterial,
i) Gatevorwiderstand besteht aus Polysilizium,
j) Gate und Gatevorwiderstand sind in einem oder mehreren Trenchs angeordnet und
k) zwischen Gate und Source ist in Serie mit dem Heißleiter ein weiterer Widerstand als Begrenzungswiderstand oder Pufferwiderstand angeordnet, so dass das Gate durch den Heißleiter nicht ganz auf Sourcepotenzial gezogen wird. Umgekehrt kann dann durch ein negatives Potenzial am Gateanschluss das Gate auch auf negative Spannung gebracht werden.

Nachfolgend wird die Erfindung anhand bevorzugter Ausführungsformen auf der Grundlage der beigefügten Zeichnungen näher erläutert.
1 ist eine Grafik zur Erläuterung der typischen Übertragungskennlinien von Halbleiterbauelementen.
2 ist eine Darstellung der Temperaturabhängigkeit des ohmschen Widerstands eines NTC-Widerstands.
3A, B sind Schaltdiagramme erfindungsgemäßer Halbleiterbauelemente.
4 ist eine Darstellung in Form eines Schaltdiagramms für ein erfindungsgemäßes integriertes Halbleiterbauteil.
5 ist eine seitliche Querschnittsansicht für ein erfindungsgemäßes Halbleiterbauelement.
6 ist eine seitliche Querschnittsansicht einer anderen Ausführungsform des erfindungsgemäßen Halbleiterbauelements.
Nachfolgend werden funktionell und/oder strukturell ähnliche oder vergleichbare Elemente und Komponenten mit denselben Bezugszeichen bezeichnet. Nicht in jedem Fall ihres Auftretens wird eine detaillierte Beschreibung wiederholt.
1 ist ein schematisches Diagramm, welches für Temperaturen von 300 K, 350 K, 400 K und 450 K die Abhängigkeit der Stromdichte j von der Gatespannung V_G bei einem Leistungs-MOSFET demonstriert. Auf der Abszisse ist die Gatespannung V_G in V (Volt) dargestellt, wogegen auf der Ordinate die Stromdichte j in A/cm² aufgezeichnet ist. Deutlich erkennbar ist, dass die übertragene Stromdichte j einen mit der Gatespannung V_G streng monoton steigenden Verlauf aufweist. Die Übertragungskennlinien bei unterschiedlichen Temperaturen schneiden sich näherungsweise in einem Punkt, dem so genannten temperaturstabilen Punkt. Bei Gatespannungen bzw. Stromdichten unterhalb dieses Punktes nimmt die Stromdichte bei Erhöhung der Temperatur ebenfalls zu. Dies führt zu einer weiteren Temperaturerhöhung und kann durch die positive Rückkopplungsschleife ein – eventuell lokales – Ansteigen der Stromdichte und der Temperatur bis zu Werten verursachen, bei denen das Halbleiterbauelement zerstört wird.
2 ist eine schematische Darstellung des Widerstandsverlaufs eines so genannten NTC-Widerstands – nämlich eines Steuerwiderstandselements R im Sinne der Erfindung – in Abhängigkeit von der Temperatur in °C. Deutlich erkennbar ist das mit steigender Temperatur streng monoton fallende Verhalten des ohmschen Widerstands des Widerstandselements NTC.
3A zeigt die schaltungstechnische Anordnung, die dem Halbleiterbauelement 10 zugrunde liegt, wenn ein Feldeffekttransistor T erfindungsgemäß ausgestaltet wird. Dargestellt ist der Feldeffekttransistor T als Einzeltransistor oder elementarer Transistor mit seinem Sourcebereich S, seinem Drainbereich D und seinem Gatebereich G, sowie den entspre chenden Anschlüssen, nämlich dem Sourceanschluss SA, dem Drainanschluss DA und dem Gateanschluss GA. Source S und Gate G sind über einen Heißleiter oder NTC-Widerstand NTC, nämlich einem Steuerwiderstandselement NTC im Sinne der Erfindung, miteinander elektrisch verbunden, wobei ein erster Anschlussbereich A1 des Steuerwiderstandselements NTC mit dem ersten Eingangs-/Ausgangsanschluss S, nämlich der Source des Transistors T verbunden ist und wobei der zweite Anschluss oder Anschlussbereich A2 des Steuerwiderstandselements NTC mit dem Gate G oder Gatebereich G des Transistors T elektrisch verbunden ist. Angesteuert wird das Gate G über den Gateanschluss GA mittels eines in Serie dazu geschalteten Gatevorwiderstands RG.
Im Betrieb der in 3A gezeigten Anordnung wird über das Temperaturverhalten oder die Temperaturabhängigkeit des Steuerwiderstandselements NTC oder des NTC-Widerstands mit einer entsprechenden Kennlinie, wie sie zum Beispiel in 2 dargestellt ist, der übertragene Strom regelbar.
Die Ausführungsform der 3B entspricht im Wesentlichen der Ausführungsform aus 3A, wobei jedoch zusätzlich ein Begrenzungswiderstand RB oder Pufferwiderstand RB in Serie oder in Reihe mit dem Steuerwiderstandselement NTC zwischen dem ersten Eingans-/Ausgangsbereich S oder Sourcebereich S und dem Steuerbereich G oder Gatebereich G vorgesehen ist.
Bei einem integrierten Halbleiterbauteil 100, wie es in 4 ebenfalls in Form eines abstrakten Schaltungsdiagramms dargestellt ist, kann die Anordnung aus 3 nutzbringend verwendet werden, nämlich durch parallele Überlagerung eines Halbleiterbauelements 10 aus 3, z. B. im Sinne eines elementaren Transistorelements T in einem Zellenfeld oder dergleichen, wobei funktionsmäßig sich entsprechende Bereiche wie zum Beispiel die Sourcebereiche S1 bis Sn, die Drainbereiche D1 bis Dn sowie die Gatebereiche G1 bis Gn einander zugeordnet und gegebenenfalls miteinander elektrisch kontaktiert werden. Bei der in 4 gezeigten Anordnung ist jedem Einzelelement 10–1 bis 10–n, welche jede für sich erfindungsgemäße Halbleiterbauelemente darstellen mit Einzeltransistoren T1 bis Tn, mit einem eigenen NTC-Widerstand NTC1, ..., NTCn und mit einem entsprechenden Gatevorwiderstand RG1, ..., RGn ausgebildet. Der so insgesamt ausgebildete Transistor im Sinne eines erfindungsgemäßen Halbleiterbauteils ist in n Bereiche 1 bis n oder n Halbleiterbauelemente 10–1 bis 10–n gemäß der vorliegenden Erfindung mit getrennten Gates Gj, j = 1 , ..., n aufgeteilt. Jeder der Bereiche j oder jedes der Halbleiterbauelemente 10–j besitzt also einen individuellen und eigenen Steuerwiderstand NTC zwischen dem jeweiligen Gate Gj und dem gemeinsamen Sourceanschluss SA, über welchen sämtliche Sourcebereiche Sj miteinander kontaktiert werden. Der Drainanschluss DA ist für sämtliche Drainbereiche D1–Dn gemeinsam ausgebildet. Die Gatevorwiderstände RG1, ..., RGn sind mit einem ebenfalls gemeinsamen Gateanschluss GA elektrisch verbunden.
5 ist eine seitliche Querschnittsansicht, in welcher die substratmäßige Unterteilung oder Aufteilung eines erfindungsgemäßen Halbleiterbauelements 10 im Sinne eines Feldeffekttransistors T vom Trenchtyp dargestellt wird. In einem Halbleitersubstrat 20 mit einzelnen Bereichen 21, 22 und 23 sind zwei Gräben eingebracht, mit einem so genannten Gateoxid GOX ausgekleidet und mit Gatebereichen G1 und G2 oder Gateelektroden G1 und G2 gefüllt. Der unterste Halbleitermaterialbereich 21 bildet den Drainbereich D, der in der Ausführungsform der 5 n⁺-dotiert ist und einen gemeinsamen Drainbereich D für zwei Transistoren T1 und T2 bildet. Der oberste Halbleiterbereich 23 ist p-dotiert und bildet im Wesentlichen das Bodygebiet B der Transistoren T1 und T2. Dazwischen ist ein zweiter Halbleitermaterialbereich 22 mit n-Dotierung ausgebildet. An der Oberfläche des obersten Halbleitermaterialbereichs 23 sind die Sourcebereiche S1 und S2 mit n- Dotierung vorgesehen. An der Oberfläche 20a des übergeordneten Halbleitermaterialbereichs 20 ist ein Material für das Steuerwiderstandselement NTC ausgebildet, durch welches jeweils die Gatebereiche G1 und G2 mit den Sourcebereichen S1 bzw. S2 elektrisch kontaktiert werden, ohne dass die Sourcebereiche S1 und S2 in direkter Art und Weise mit den Gatebereichen G1 bzw. G2 kontaktiert sind, weil diese im Oberflächenbereich 20a des übergeordneten Halbleitermaterialbereichs 20 durch das Gateoxid GOX getrennt sind. An der Oberseite 20a und an der Unterseite 20b der in 5 gezeigten Anordnung schließen sich ein gemeinsamer Sourceanschluss SA im Sinne einer Sourcemetallisierung sowie ein gemeinsamer Drainanschluss DA im Sinne einer Drainmetallisierung an. Die Gates sind über einen gemeinsamen Gatevorwiderstand oder Steuerbereichsvorwiderstand RG mit einem Gateanschlussbereich GA kontaktiert. Die Ausführungsform aus 5 entspricht in etwa der schaltungstechnischen Anordnung aus 3.
Die 6 zeigt ebenfalls eine seitliche Querschnittsansicht einer Anordnung für ein erfindungsgemäßes Halbleiterbauelement in Form eines MOSFET-Transistors. Die Anordnung entspricht im Wesentlichen der Anordnung aus 5, jedoch mit dem Unterschied, dass bei der Ausführungsform der 6 jeder der Gatebereiche G1 und G2 einen individuellen Gatevorwiderstand RG1 bzw. RG2 zur Kontaktierung mit dem Gateanschluss GA aufweist.

10: erfindungsgemäßes integriertes Halbleiterbauele
: ment
20: Halbleitermaterialbereich, übergeordneter Halb
: leitermaterialbereich
20a: Oberseitenbereich, Oberflächenbereich
20b: Unterseitenbereich, Rückseitenbereich
21: erster, unterster Halbleitermaterialbereich,
: insbesondere für den Drainbereich
22: zweiter Halbleitermaterialbereich
23: dritter Halbleitermaterialbereich, oberster
: Halbleitermaterialbereich, insbesondere für den
: Bodybereich
100: erfindungsgemäßes integriertes Halbleiterbauteil
A1, A1j: erster Anschluss/Anschlussbereich des Steuerwi
: derstandselements NTC
A2, A2j: zweiter Anschluss/Anschlussbereich des Steuerwi
: derstandselements NTC
D, Dj: zweiter Eingangs-/Ausgangsbereich, Drainbereich,
: Drain
DA, DAj: Drainanschlussbereich, Drainanschluss
G, Gj: Steuerbereich, Gatebereich, Gate
GA, GAj: Steueranschlussbereich, Gateanschlussbereich,
: Gateanschluss
j: Strom durch Steuerwiderstandselement NTC
NTC, NTCj: Steuerwiderstandselement, Heißleiter, NTC-Wider
: stand
R, Rj: ohmscher Widerstand des Steuerwiderstandsele
: ments
RB: Begrenzungswiderstand
RG, RGj: Steuerbereichsvorwiderstand, Gatevorwiderstand
S, Sj: zweiter Eingangs-/Ausgangsbereich, Sourcebe
: reich, Source
SA, SAj: Sourceanschlussbereich, Sourceanschluss
T, Tj: Einzeltransistor, elementarer Transistor, Tran
: sistor, FET
V_G: Spannung über Steuerwiderstandselement NTC,
: Gatespannung

Claims

Halbleiterbauelement, – mit mindestens einem ersten Eingangs-/Ausgangsbereich (S) und einem zweiten Eingangs-/Ausgangsbereich (D) und – mit einem Steuerbereich (G), – wobei der Betrieb und/oder Betriebseigenschaften des Halbleiterbauelements (10) über eine zwischen dem Steuerbereich (G) und dem ersten Eingangs-/Ausgangsbereich (S) anlegbare oder anliegende elektrische Potenzialdifferenz steuerbar oder gesteuert sind, dadurch gekennzeichnet, – dass ein Steuerwiderstandselement (NTC) in elektrischem Kontakt mit dem Steuerbereich (G) und mit dem ersten Eingangs-/Ausgangsbereich (S) vorgesehen ist und – dass das Steuerwiderstandselement (NTC) einen Betriebstemperaturbereich aufweist, in welchem der ohmsche Widerstand des Steuerwiderstandselements (NTC) mit steigender Betriebstemperatur des Steuerwiderstandselements (NTC) abnimmt.
Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, – dass ein Steuerwiderstandselement (NTC) so angeordnet und/oder ausgebildet ist, – dass durch das Steuerwiderstandselement (NTC) in etwa die Temperatur, Betriebstemperaur oder der thermische Zustand des Steuerbereichs (G), des ersten Eingangs-/Ausgangsbereich (S) und/oder zweite Eingangs-/Ausgangsbereich (D) abtastbar ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) in etwa in unmittelbarer Nachbarschaft und/oder in innigem machanischen und/oder thermischen Kontakt des Steuerbereichs (G), des ersten Eingangs-/Ausgangsbereich (S) und/oder zweiten Eingangs-/Ausgangsbereich (D) angeordnet und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass das Steuerwiderstandselement (NTC) als NTC-Widerstand mit einem ersten Anschlussbereich (A1) oder Anschluss (A1) und mit einem zweiten Anschlussbereich (A2) oder Anschluss (A2) ausgebildet ist, – dass der erste Anschlussbereich (A1) oder Anschluss (A1) des Steuerwiderstandselements (NTC) mit dem ersten Eingangs-/Ausgangsbereich (S) des Halbleiterbauelements (10) in elektrischem Kontakt steht und – dass der zweite Anschlussbereich (A2) oder Anschluss (A2) des Steuerwiderstandselements (NTC) mit dem Steuerbereich (G) des Halbleiterbauelements (10) in elektrischem Kontakt steht.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) im Halbleiterbauelement (10) integriert ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Eingangs-/Ausgangsbereich (S) als Sourcebereich (S) oder als Source (S) vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Eingangs-/Ausgangsbereich (S) als Emitterbereich oder als Emitter vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Eingangs-/Ausgangsbereich (D) als Drainbereich (D) oder als Drain (D) vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Eingangs-/Ausgangsbereich (D) als Kollektorbereich oder als Kollektor vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Steuerbereich (G) als Basisbereich oder als Basis vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Steuerbereich (G) als Gatebereich (G)) oder als Gate (G) vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach Anspruch 11, welches als gategesteuertes Leistungshalbleiterbauelement (10) ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, welches als ein Bauelement ausgebildet ist aus der Gruppe, die gebildet wird von den Bauelementen MOSFET, IGBT, EST, GTO, MCT, Bipolartransistor.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, welches monolithisch integriert ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Steuerbereich (G) einen Steuerbereichsvorwiderstand (RG) und dass insbesondere der Gatebereich (G) einen Gatevorwiderstand (RG) aufweisen, über welche ein Steuersignal zuführbar ist.
Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass der Steuerbereichsvorwiderstand (RG) oder Gatevorwiderstand (RG) aus Polysilizium gebildet ist oder Polysilizium aufweist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche 15 oder 16, dadurch gekennzeichnet, dass der Steuerbereichsvorwiderstand (RG) oder Gatevorwiderstand (RG) in einer Grabenstruktur (30), einem Graben (30), einem Trench (30) oder einer Mehrzahl dieser Strukturen angeordnet und/oder ausgebildet sind.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, welches als Grabenstrukturbauelement oder Trenchbauelement ausgebildet ist und mindestens eine Grabenstruktur (30), einen Graben (30), einen Trench (30) oder eine Mehrzahl dieser Strukturen aufweist.
Halbleiterbauelement nach Anspruch 18, dadurch gekennzeichnet, dass der Steuerbereich (G), der Gatebereich (G) oder das Gate (G) in einer Grabenstruktur (30), einem Graben (30), einem Trench (30) oder einer Mehrzahl dieser Strukturen angeordnet und/oder ausgebildet sind.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) einen Heißleiter aufweist oder von einem Heißleiter gebildet wird.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) als Schichtbereich, Schicht, als Teil einer Schicht oder als Teil eines Schichtbereichs zwischen dem Steuerbereich (G), insbesondere einer Gateelektrode, und dem ersten Eingangs-/Ausgangsbereich (S), insbesondere einer Sourcemetallisierung oder einem Sourceanschluss, vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) als Schichtbereich, Schicht, als Teil einer Schicht oder als Teil eines Schichtbereichs zwischen einer Gateelektrode und einem Sourcegebiet (S) oder Sourcebereich (S) vorgesehen und/oder ausgebildet ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) ein Material oder eine Mehrzahl Materialien aufweist aus der Gruppe, die gebildet wird von: Germanium, Silizium, Titanaten, Dichromaten, amorphen Halbleitermaterialien, polykristallinen Halbleitermaterialien.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) mit einem niedrig dotierten Halbleitermaterial ausgebildet ist, insbesondere mit einer Dotierkonzentration unterhalb von etwa 10¹⁴ cm^–3.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) bei einer Temperatur von etwa 400 K einen ohmschen Widerstand aufweist, der etwa mindestens das Zehnfache des ohmschen Widerstands des Steuerwiderstandselements (NTC) bei einer Temperatur von etwa 500 K ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Steuerwiderstandselement (NTC) aus einem Halbleitermaterial besteht oder ein solches aufweist, welches eine vergleichsweise große Bandlücke besitzt, insbesondere größer als etwa 2 eV, und/oder welches eine Dotierung besitzt mit einem Energieniveau, welches einen Abstand von mindestens etwa 0,8 eV von der Leitungs- bzw. Valenzbandkante besitzt.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Steuerbereich (G) oder Gatebereich (G) und dem ersten Eingangs-/Ausgangsbereich (S) oder Sourcebereich (S) in Serie mit dem Steuerwiderstandselement (NTC) ein Begrenzungswiderstand (RB) vorgesehen ist.
Halbleiterbauelement nach Anspruch 27, dadurch gekennzeichnet, dass der Begrenzungswiderstand (RB) zwischen dem Steuerbereich (G) oder Gatebereich (G) und dem Steuerwiderstandselement (NTC) vorgesehen ist.
Integriertes Halbleiterbauteil, dadurch gekennzeichnet, dass mindestens ein Halbleiterbauelement (10) nach einem der Ansprüche 1 bis 28 vorgesehen ist.
Integriertes Halbleiterbauteil nach Anspruch 29, dadurch gekennzeichnet, – dass eine Mehrzahl Halbleiterbauelemente (10) nach einem der Ansprüche 1 bis 28 vorgesehen ist und – dass die Halbleiterbauelemente (10) in einem Zellenfeld parallel geschaltet vorgesehen, angeordnet und/oder ausgebildet sind.
Integriertes Halbleiterbauteil nach einem der vorangehenden Ansprüche 29 oder 30, dadurch gekennzeichnet, dass das Zellenfeld in mehrere Steuerbereiche (G) oder Gatebereiche (G) aufgeteilt oder unterteilt ist.
Integriertes Halbleiterbauteil nach Anspruch 29, dadurch gekennzeichnet, dass die Gatebereiche (G) oder Steuerbereiche (G) jeweils einen individuellen Steuerbereichsvorwiderstand (RG) oder einen Gatevorwiderstand (RG) aufweisen und/oder über einen gemeinsamen Steueranschluss oder Gateanschluss miteinander verbunden sind.