[go: up one dir, main page]

DE10351720B4 - Test standard for testing optical detection systems used in SMD mounting and method of making same - Google Patents

Test standard for testing optical detection systems used in SMD mounting and method of making same Download PDF

Info

Publication number
DE10351720B4
DE10351720B4 DE10351720A DE10351720A DE10351720B4 DE 10351720 B4 DE10351720 B4 DE 10351720B4 DE 10351720 A DE10351720 A DE 10351720A DE 10351720 A DE10351720 A DE 10351720A DE 10351720 B4 DE10351720 B4 DE 10351720B4
Authority
DE
Germany
Prior art keywords
test standard
solder paste
surveys
test
optical detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10351720A
Other languages
German (de)
Other versions
DE10351720A1 (en
Inventor
Ömer AYDIN
Martin Franke
Harald Koch
Jörg Schubert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE10351720A priority Critical patent/DE10351720B4/en
Priority to PCT/DE2004/002380 priority patent/WO2005046297A2/en
Publication of DE10351720A1 publication Critical patent/DE10351720A1/en
Application granted granted Critical
Publication of DE10351720B4 publication Critical patent/DE10351720B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/081Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0818Setup of monitoring devices prior to starting mounting operations; Teaching of monitoring devices for specific products; Compensation of drifts during operation, e.g. due to temperature shifts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09045Locally raised area or protrusion of insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10204Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Operations Research (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystemen, bei dem ein Trägerbauteil (29) als Ersatz für ein in der Montage zum Einsatz kommendes Substrat vorgesehen ist, dadurch gekennzeichnet, dass Erhebungen (13) als Nachbildungen von in der Fertigung auf dem Substrat hergestellten Lotpastendepots zumindest mit einer Decklage (28) des Trägerbauteils (29) zusammen als einstückiges Urformteil ausgebildet sind.test standard for testing of optical detection systems used in SMD mounting, in which a carrier component (29) as a substitute for a substrate used in the assembly is provided, characterized in that elevations (13) as replicas of solder paste depots produced on the substrate in production at least with a cover layer (28) of the carrier component (29) together as one-piece molded part are formed.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystemen.The The invention relates to a test standard for testing of optical detection systems used in SMD mounting.

Solche auch als AOI-Systeme (automatische optische Inspektion) bezeichneten optischen Erkennungssysteme werden bei der SMD-Technologie (surface mounted device) u. a. nach der Erzeugung von Lotpastendepots auf zugehörigen Kontaktpads zur anschließenden Montage der SMD-Bauelemente eingesetzt. Hierbei sollen eventuelle bei der Aufbringung der Lotpaste auftretende Fehler im Fertigungsprozess frühzeitig erkannt werden, um fehlerhaft mit Lotpaste versehene Leiterplatten aus dem Prozess auszusondern, bevor für das fehlerhafte Bauteil weitere Fertigungskosten entstehen. Hierbei wird dem Umstand Rechnung getragen, dass die Lotpastenapplikation auf Leiterplatten bei dem SMD-Prozess die weitaus größte Fehlerquelle bildet.Such also referred to as AOI systems (automatic optical inspection) Optical recognition systems are used in SMD technology (surface mounted device) u. a. after the production of solder paste depots on associated Contact pads for the subsequent Assembly of the SMD components used. Here are possible defects in the manufacturing process occurring during the application of the solder paste early be detected to incorrectly provided with solder paste printed circuit boards Weed out from the process before further for the faulty component Production costs arise. This takes into account the circumstance that the solder paste application on printed circuit boards in the SMD process the by far the biggest source of error forms.

Um die Eignung von optischen Erkennungssystemen zur Überwachung der Lotpastenapplikation auf Leiterplatten zu ermitteln und diese so zu konfigurieren, dass sie zunächst fehlerfreie Lotpastendepots erkennen, ist es üblich, ein Muster der fraglichen Leiterplatte als Testmittel zu verwenden, auf dem nachweislich keine fehlerhaften Lotpastendepots vorhanden sind (so genanntes „golden board"). Diese können beispielsweise mehrmals hintereinander einer Prüfung durch das optische Erkennungssystem unterzogen werden, wobei durch einen Vergleich der Prüfungsergebnisse ermittelt werden kann, ob das optische Erkennungssystem zuverlässig arbeitet. Ist das optische Erkennungssystem einmal konfiguriert, so kann es fehlerhafte Lotpastendepots durch einen Vergleich mit der Geometrie des „golden boards" erkennen. Wie groß die Abweichungen fehlerhafter Lotpastendepots von der Sollgeometrie sein müssen, damit sie von optischen Erkennungssystem erkannt werden, lässt sich mit dem oben genannten Verfahren nicht ermitteln.Around the suitability of optical detection systems for monitoring the Lotpastenapplikation on printed circuit boards to determine and this to configure them so that they first have flawless solder paste depots recognize, it is common to use a sample of the circuit board in question as a test on the demonstrably no faulty solder paste depots available are (so-called "golden board "), for example several times in a row be subjected by the optical detection system, wherein a comparison of the exam results it can be determined whether the optical recognition system works reliably. Once the visual recognition system is configured, it can faulty solder paste depots by comparison with the geometry of the "golden boards ". How big the Deviations of defective solder paste depots from the target geometry have to be with it they can be recognized by optical recognition system can be do not detect with the above procedure.

Weiterhin ist gemäß der DE 42 27 667 A1 eine transparente Testplatte bekannt, die auf der Oberseite schwarze Markierungen aufweist und der anderen Seite weiß unterlegt ist, so dass die Markierungen optisch erfasst werden können. Gemäß der DE 198 30 474 A1 können auch zur optischen Erfassung geeignete Testklebestreifen auf Schaltungsträger aufgeklebt werden. Gemäß der WO 85/00885 können zum Kalibrieren eines Scanners auch Muster aus Licht streuenden Elementen auf eine Platte aufgebracht werden.Furthermore, according to the DE 42 27 667 A1 a transparent test plate is known, which has black markings on the top and the other side is highlighted white, so that the markings can be optically detected. According to the DE 198 30 474 A1 can also be used for optical detection test adhesive strips are glued to circuit board. According to WO 85/00885, also samples of light-scattering elements can be applied to a plate to calibrate a scanner.

Die Aufgabe der Erfindung ist es, ein Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystem anzugeben, welches eine vergleichsweise zuverlässige Bewertung des optischen Erkennungssystems ermöglicht.The The object of the invention is to provide a test standard for testing specify in the SMD assembly used optical detection system which a comparatively reliable one Evaluation of the optical recognition system allows.

Diese Aufgabe wird erfindungsgemäß durch ein Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystem gelöst, bei dem ein Trägerbauteil als Ersatz für ein in der Montage zum Einsatz kommendes Substrat vorgesehen ist, wobei Erhebungen als Nachbildungen von in der Fertigung auf dem Substrat hergestellten Lotpastendepots zumindest mit einer Decklage des Trägerbauteils zusammen als einstückiges Urformbauteil ausgebildet sind. Als Testplatte wird also keine mit Lotpastendepots versehene Leiterplatte wie z. B. ein „golden board" zur Verfügung gestellt, sondern erfindungsgemäß als Ersatz hierfür ein einstückig ausgebildetes Prüfnormal bzw. ein mehrlagiges Prüfnormal, bei dem die Erhebungen mit der Decklage in einem Stück hergestellt sind. Dies hat den wesentlichen Vorteil, dass das Prüfnormal gegenüber Umwelteinflüssen sehr viel unempfindlicher ist, so dass es auch über einen längeren Zeitraum hinweg definierte Bedingungen für eine vergleichende Untersuchung der optischen Erkennungssysteme zur Verfügung stellt. Hierdurch ist es auch möglich, verschiedene optische Erkennungssysteme untereinander zu vergleichen. Für das Prüf normal kommt ein Material zum Einsatz, welches eine hinreichende Beständigkeit hinsichtlich eventueller Verformungen aufweist. Durch dieses Material werden auch die Lotpastendepots ersetzt, die wegen ihrer pastenförmigen Konsistenz bereits bei einer versehendlichen Berührung während der Handhabung einer gewöhnlichen Testplatte wie einem „golden board" verformt werden könnten.These The object is achieved by a test standard for testing solved by used in the SMD assembly optical detection system, at a carrier component as replacement for a substrate used in the assembly is provided, being surveys as replicas of in the manufacturing on the Substrate produced Lotpastendepots at least with a cover layer of the carrier component together as one piece Urformbauteil are formed. As a test plate so no with Lotpastendepots provided printed circuit board such. B. provided a "golden board", but according to the invention as a substitute therefor a one-piece trained test standard or a multi-layer test standard, in which the surveys made with the top layer in one piece are. This has the significant advantage that the Prüfnormal across from environmental influences much less sensitive, so it also defined over a longer period of time Conditions for a comparative study of the optical recognition systems to disposal provides. This also makes it possible Compare different optical detection systems with each other. For the Test normal comes a material used, which is a sufficient resistance with regard to possible deformations. Through this material Also the solder paste depots are being replaced because of their pasty consistency already in the event of an accidental contact while handling a ordinary Test plate like a "golden board "deformed could become.

Für das erfindungsgemäße Prüfnormal ist es vorteilhaft, dass das Trägerbauteil oder die Decklage mit den Erhebungen urformtechnisch hergestellt ist. Hierbei wird für das Prüfnormal eine geeignete Form hergestellt, so dass vorteilhaft eine Vielzahl von Prüfnormalen mit annähernd denselben Prüfparametern hergestellt werden kann. Eine andere Möglichkeit des Urformens besteht in stereolitographischen Verfahren bei denen das Prüfnormal direkt in dem flüssigen Ausgangsmaterial erzeugt wird.For the test standard according to the invention it is advantageous that the carrier component or the top layer with the surveys made by the original method is. This is for the test standard made a suitable shape, so that advantageously a variety of test standards with approximate produced the same test parameters can be. Another possibility of Urformens consists in stereolitographic procedures in which the test standard directly in the liquid Starting material is generated.

Eine Ausgestaltung der Erfindung sieht vor, dass das Prüfnormal mit Schichten versehen ist, die die optischen Eigenschaften eines mit Lötdepots bedruckten Substrates nachbilden. Eine Beschichtung des einstückig ausgebildeten Prüfnormals hat den Vorteil, dass die optischen Eigenschaften des Materials, aus dem das Prüfnormal einstückig hergestellt ist, nicht beachtet werden müssen. Die optischen Eigenschaften werden vielmehr durch geeignete Beschichtungen der unterschiedlichen Regionen des Prüfnormals erzeugt, wobei diese derart ausgewählt werden, dass die optischen Eigenschaften einer originalen Leiterplatte mit Kontaktpads und Lotpastendepots möglichst realitätsnah nachempfunden wird. Zu diesem Zweck können die nachgebildeten Lotpastendepots beispielsweise mit Nickel und die nachgebildeten Kantaktpads mit Gold me tallisiert werden. Auf das Trägerbauteil kann weiterhin ein Lötstoplack aufgebracht werden.An embodiment of the invention provides that the test standard is provided with layers that simulate the optical properties of a substrate printed with solder deposits. A coating of the integrally formed test standard has the advantage that the optical properties of the material from which the Prüfnormal is made in one piece, do not have to be considered. The optical egg Rather, properties are generated by suitable coatings of the different regions of the test standard, whereby these are selected such that the optical properties of an original printed circuit board with contact pads and solder paste depots are modeled as realistically as possible. For this purpose, the replicated Lotpastendepots can be tallized me, for example, with nickel and the replicated Kantaktpads with gold me. On the carrier component can also be applied a solder stop.

Gemäß einer anderen Ausgestaltung der Erfindung ist vorgesehen, dass die Erhebungen auf dem Trägerbauteil in Gruppen derart angeordnet sind, dass die Gruppen den Lotpastenmustern für typische, bei der SMD-Montage verwendete Bauteile entsprechen. Hierdurch können vorteilhaft die auf realen Leiterplatten befindlichen Lotpastenmuster, d. h. Konfigurationen von Kontaktpads und Lotpastendepots nachempfunden werden, so dass mittels des Prüfnormals die optischen Erkennungssysteme unter möglichst realitätsnahen Bedingungen getestet werden können. Die Lotpastenmuster können beispielsweise für quad flat packages (im Folgenden QFP), ball grid arrays (im Folgenden BGA) oder passive 0201- oder 0402-Bauelemente vorgesehen werden.According to one Another embodiment of the invention provides that the surveys on the carrier component are arranged in groups such that the groups the solder paste patterns for typical, components used in SMD assembly. This can be advantageous the solder paste patterns on real printed circuit boards, d. H. configurations be modeled on contact pads and solder paste depots, so that by means of the test standard the optical detection systems under realistic as possible Conditions can be tested. The solder paste patterns can for example quad flat packages (hereafter QFP), ball grid arrays (hereafter BGA) or passive 0201 or 0402 devices.

Gemäß einer besonderen Ausgestaltung der Erfindung ist vorgesehen, dass mit den Erhebungen auf dem Trägerbauteil bei der SMD-Montage auftretende Fehler bei der Lotpastenapplikation nachgebildet sind. Die gezielte Nachbildung von solchen Fehlern hat den Vorteil, dass die zu testenden optischen Erkennungssysteme auch im Bezug auf ihre Fähigkeit untersucht werden können, typische beim Lotpastenauftrag auftretende Fehler zu erkennen. Voraussetzung hierfür ist, dass die Fehler auf dem Prüfnormal genau bekannt sind, so dass das Ergebnis des optischen Erkennungssystems bezüglich einer zuverlässigen Fehlererkennung ausgewertet werden kann. Zu diesem Zweck kann die genaue Geometrie des Prüfnormals beispielsweise auf einem Datenträger gespeichert werden, der gemeinsam mit dem Prüfnormal verwendet wird. Eine andere Möglichkeit besteht darin, einen Datenträger mit den Solldaten des Prüfnormals zu versehen, also mit Daten, die die definierten Fehler gerade nicht berücksichtigen, sondern eine theoretisch fehlerfreie Geometrie der Lotpastenmuster. Mittels dieser Daten kann eine Fehlererkennung des optischen Erkennungssystems bei der Untersuchung des Prüfnormals provoziert werden.According to one particular embodiment of the invention is provided that with the surveys on the support member defects in solder paste application occurring during SMD assembly are modeled. The targeted simulation of such mistakes has the advantage that the optical recognition systems to be tested also in terms of their ability can be examined to recognize typical errors occurring during solder paste application. requirement therefor is that the errors on the test standard are known exactly, so the result of the optical detection system in terms of a reliable one Error detection can be evaluated. For this purpose, the exact geometry of the test standard for example, on a disk which is used together with the test standard. A other possibility exists in it, a disk with the nominal data of the test standard to be provided with data that does not take into account the defined errors, but a theoretically error-free geometry of the solder paste pattern. By means of this data, an error detection of the optical recognition system during the examination of the test standard be provoked.

Im Folgenden werden verschiedene Fehler bei der Lotpastenapplikation beschrieben, die durch das Prüfnormal nachgebildet werden können. Für den Fall, dass das Prüfnormal durch Abformung einer mittels Schablonen mit Lotpastendepots bedruckten Leiterplatte hergestellt wird, wird außerdem jeweils eine Möglichkeit aufgezeigt, wie mittels einer solchen Schablone gezielt der besagte Fehler erzeugt werden kann.in the Following are various errors in the solder paste application described by the test standard can be reproduced. For the Case, that the test standard by molding a printed by means of stencils with Lotpastendepots printed circuit board is manufactured as well one way each shown how specifically by means of such a template said Error can be generated.

Es ist vorteilhaft, wenn als Fehler ein Versatz mindestens eines Lotpastendepots auf einem zugehörigen Kontaktpad nachgebildet ist. Dieser Fehler tritt bei der Lotpastenapplikation auf Leiterplatten beispielsweise dann auf, wenn zwischen der Druckschablone für die Lotpaste und dem Substrat ein toleranzbedingter Versatz vorliegt. Mit einer Druckschablone kann dieser Fehler für das Prüfnormal also auch bewusst erzeugt werden, indem bestimmte Schablonenfenster im Bezug auf die zu bedruckenden Kontaktpads versetzt in die Schablone gestanzt werden.It is advantageous if as an error offset at least one Lotpastendepots on an associated Contact pad is modeled. This error occurs with the solder paste application on printed circuit boards, for example, when between the stencil for the Solder paste and the substrate is a tolerance-related offset. With a printing template, this error can therefore also be generated deliberately for the test standard be made by placing certain stencil windows in relation to the ones to be printed Contact pads offset in the template to be punched.

Weiterhin ist es vorteilhaft, wenn als Fehler ein nur unvollständig mit Lotpaste bedrucktes und/oder ein völlig unbedrucktes Kontaktpad nachgebildet ist. Dies kann erreicht werden, wenn in der Druckschablone für das Prüfnormal ein Schablonenfenster beispielsweise mit einem dieses durchlaufenden Steg versehen wird oder ein Schablonenfenster komplett weggelassen wird.Farther It is advantageous if as an error only incomplete with Solder paste printed and / or a completely unprinted contact pad is modeled. This can be achieved if in the printing template for the test standard a stencil window, for example, with a passing through this Bridge is provided or a stencil window completely omitted becomes.

Es ist auch vorteilhaft, wenn als Fehler eine Brücke zwischen zwei Lotpastendepots nachgebildet ist. Dies kann beispielsweise mit einer Schablone zur Erzeugung des Prüfnormals erreicht werden, bei der zwei benachbarte Schablonenfenster über eine Ausnehmung miteinander verbunden werden, so dass beim Druck der Lotpaste die Brücke sozusagen mitgedruckt wird.It is also advantageous if as a fault a bridge between two solder paste depots is modeled. This can be done, for example, with a stencil for creation of the test standard be achieved, with the two adjacent stencil windows on a Recess are interconnected so that when printing the Solder paste the bridge is printed, so to speak.

Es ist auch vorteilhaft, wenn als Fehler bei einem Lotpastendepot eine Volumenabweichung vom Sollvolumen nachgebildet ist. Diese lässt sich dadurch erzeugen, dass in der Druckschablone Schablonenfenster mit vergrößerter oder verkleinerter Querschnittsfläche vorgesehen werden, wodurch sich die aufgebrachte Menge an Lotpaste dosieren lässt.It is also advantageous if as a mistake in a solder paste depot a Volume deviation is simulated by the target volume. This one can be thereby generate, that in the stencil stencil window with enlarged or reduced cross-sectional area be provided, thereby increasing the amount of solder paste applied can be dosed.

Weiterhin bezieht sich die Erfindung auf ein Verfahren zum Erzeugen eines Prüfnormals zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystem.Farther The invention relates to a method for generating a test standard for testing of optical detection system used in SMD mounting.

Wie bereits erwähnt, ist es üblich als Testplatten konventionell hergestellte Leiterplatten mit Lotpastendepots („golden boards") zu verwenden, um optische Erkennungssysteme zu testen.As already mentioned, it is usual Printed circuit boards conventionally produced with solder paste depots ("golden boards ") to use to test optical recognition systems.

Aufgabe der Erfindung ist es, ein Verfahren zum Erzeugen eines Prüfnormals zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystem anzugeben, mit dem sich Prüfnormale mit gleichbleibenden Eigenschaften herstellen lässt.task The invention is a method for generating a test standard for testing indicate an optical detection system used in the SMD assembly, with the test standards with can produce consistent properties.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zum Erzeugen eines Prüfnormals zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystem gelöst, bei dem ein Substratbauteil mit Lotpastendepots versehen wird, von dem Substratbauteil mit den Lotpastendepots eine Negativform insbesondere durch Mikroabformung abgeformt wird und in der Negativform insbesondere durch Mikroabformung das Prüfnormal abgeformt wird. Hierdurch wird sichergestellt, dass von einem zunächst auf konventionellem Wege hergestellten Original einer Leiterplatte mit Lotpastendepots eine Negativform erzeugt wird, mit deren Hilfe eine Vielzahl von Prüfnormalen abgeformt werden kann, welche hinsichtlich ihrer Geometrie vorteilhaft einen hohen Grad an Übereinstimmung aufweisen. Außerdem sind die so erzeugten Prüfnormale vorteilhaft beständig gegen Umwelteinflüsse, die die Eigenschaften von auf konventionellem Wege hergestellten Testplatten beeinflussen können. Das Verfahren der Mikroabformung eignet sich dabei in besonderer Weise, da die fein strukturierten, aus Lotkügelchen und Bindemittel bestehenden Oberflächen der Lotpastendepots fast fehlerfrei abgebildet werden können.These The object is achieved by a Method for generating a test standard for testing solved by used in the SMD assembly optical detection system, at a substrate component is provided with Lotpastendepots of the substrate component molded with the solder paste depots a negative mold in particular by micro-molding and in the negative mold, in particular by micro-molding the test standard is molded. This will ensure that from a first on Conventionally produced original of a printed circuit board with Lotpastendepots a negative mold is generated, with the help of a Variety of test standards can be molded, which is advantageous in terms of their geometry a high degree of agreement exhibit. Furthermore are the test standards produced in this way advantageously resistant against environmental influences, the properties of conventionally produced Test plates can affect. The method of micro-molding is suitable in a special way, because the finely structured, consisting of solder balls and binder surfaces Lotpastendepots can be mapped almost error-free.

Gemäß einer vorteilhaften Ausbildung des Verfahrens ist vorgesehen, dass das Prüfnormal als Urprüfnormal verwendet wird, von dem für die Prüfung der optischen Erkennungssysteme weitere Prüfnormale gemäß dem bereits erläuterten Verfahren abgeformt werden. Hierdurch lässt sich vorteilhaft eine sehr große Zahl an gleichartigen Prüfnormalen erzeugen, so dass die Untersuchung von optischen Erkennungssystemen auch bei einer großen Anzahl von potentiellen Anwendern und über einen längeren Zeitraum mit konstanten Randbedingungen möglich ist und diese Ergebnisse untereinander vergleichbar werden. Von dem Urprüfnormal kann nämlich immer wieder eine Abformung vorgenommen werden, so dass sich eine Vielzahl von Formwerkzeugen für die Herstellung der Prüfnormale erzeugen lässt. Hierdurch lassen sich auch bei großen Stückzahlen die äußerst feinen Oberflächenstrukturen der Lotpastendepots mit hoher Maßgenauigkeit herstellen, so dass die aufgrund der Oberflä chenstruktur der Lotpastendepots entstehenden optischen Eigenschaften mit den hergestellten Prüfnormalen vorteilhaft realitätsnah nachgebildet werden können.According to one advantageous embodiment of the method is provided that the test standard as Urprüfnormal is used by that for the exam the optical detection systems more test standards according to the already explained Process are molded. This can be advantageous a very size Generate number of similar test standards, so that the investigation of optical detection systems also at a big one Number of potential users and over a longer period of time with constant Boundary conditions is possible and these results become comparable. Of the Urprüfnormal can namely Again and again an impression will be made, so that a Variety of molds for the production of the test standards can generate. This allows the extremely fine even with large quantities surface structures make the solder paste depot with high dimensional accuracy, so that due to the Oberflä chenstruktur the Lotpastendepots resulting optical properties with the manufactured test standards advantageous close to reality can be reproduced.

Eine weitere Ausbildung des Verfahrens sieht vor, dass aus den Lotpastendepots abgeformte Erhebungen und/oder Kontaktpadabformungen des Prüfnormals derart beschichtet werden, dass die optischen Eigenschaften von Lotpastendepots bzw. Kontaktpads nachgebildet werden. Eine solche Beschichtung kann beispielsweise erfolgen, indem zunächst eine Maske auf das Prüfnormal aufgelegt wird, mit der die Kontaktpads mit Gold bedampft werden können. Hierbei werden auch die Lotpastendepots beschichtet, welche daher aufgrund ihrer abweichenden optischen Eigenschaften mittels einer zweiten Maske mit Nickel beschichtet werden können. Hierbei sind die Kontaktpads mit abgedeckt, sodass nur die Lotpastendepots mit einer weiteren Schicht versehen werden, die die Goldschicht überdeckt. Als Ergebnis erhält man Nachbildungen von Lotpastendepots auf Kontaktpads die unabhängig vom verwendeten Grundwerkstoff für das Prüfnormal die optischen Eigenschaften (Reflexionsverhalten) des abgeformten Originals aufweisen.A Further training of the procedure provides that from the Lotpastendepots Molded elevations and / or Kontaktpadabformungen the test standard be coated so that the optical properties of Lotpastendepots or contact pads are modeled. Such Coating can for example be done by first a Mask on the test standard is applied, with the contact pads are steamed with gold can. Here, the Lotpastendepots are coated, which therefore due to their different optical properties by means of a second mask can be coated with nickel. Here are the contact pads covered so that only the solder paste depots with another Layer are provided, which covers the gold layer. The result is replicas Lotpastendepots on contact pads regardless of the base material used for the test standard the optical properties (reflection behavior) of the molded Have originals.

Eine andere Ausgestaltung des Verfahrens sieht vor, dass das Prüfnormal auf der die Erhebungen tragenden Seite außerhalb der Kontaktpadabformungen mit einer Lötstopschicht beschichtet wird. Hierdurch lässt sich vorteilhaft realitätsnah die Oberfläche der Leiterplatte nachbilden, die bei der SMD-Fertigung regelmäßig außerhalb der Kontaktpads mit einem Lötstoplack versehen wird.A Another embodiment of the method provides that the test standard on the side bearing the elevations outside the Kontaktpadabformungen with a solder stop layer is coated. This leaves Advantageously realistic the surface emulate the PCB, which in the SMD production regularly outside the contact pads with a soldering stopper is provided.

Weitere Einzelheiten der Erfindung werden im Folgenden anhand der Zeichnung beschrieben. Hierbei zeigenFurther Details of the invention are described below with reference to the drawing described. Show here

1 ein Ausführungsbeispiel des erfindungsgemäßen Prüfnormals als schematische Aufsicht, 1 An embodiment of the test standard according to the invention as a schematic plan view,

2 und 3 Erhebungen als Ersatz für Lotpastendepots auf Kontaktpadabformungen als schematische Aufsicht, die 2 and 3 Elevations as a replacement for solder paste deposits on Kontaktpadabformungen as a schematic plan, the

4a bis 4e ausgewählte Verfahrensschritte des erfindungsgemäßen Herstellungsverfahrens für das Prüfnormal als schematische Schnitte und 4a to 4e selected process steps of the manufacturing method according to the invention for the Prüfnormal as schematic sections and

5 einen Ausschnitt eines Ausführungsbeispiels des erfindungsgemäßen Prüfnormals als Querschnitt. 5 a section of an embodiment of the test standard according to the invention as a cross section.

Auf einem Prüfnormal 11 gemäß 1 sind verschiedene Lotpastenmuster 12a, 12b, 12c dargestellt. Die Lotpastenmuster bestehen, wie im Folgenden noch näher dargestellt, aus Erhebungen 13 (vgl. 2), die mit einer Lotpastendepots entsprechenden Geometrie ausgebildet sind. Diese befinden sich auf Kontaktpadabformungen 14 (vgl. 2), die den Kontaktpads einer originalen Leiterplatte entsprechen.On a test standard 11 according to 1 are different solder paste patterns 12a . 12b . 12c shown. The Lotpastenmuster consist, as shown in more detail below, from surveys 13 (see. 2 ) formed with a corresponding Lotpastendepots geometry. These are located on Kontaktpadabformungen 14 (see. 2 ), which correspond to the contact pads of an original printed circuit board.

Die Lotpastenmuster 12a sind für QFPs unterschiedlichen Formats vorgesehen. Weiterhin sind Lotpastenmuster 12b für BGAs mit unterschiedlichen Abständen zwischen den Kontakten vorgesehen. Die Lotpastenmuster 12c sind in 3 genauer beschrieben. An den Rändern der Leiterplatte sind außerdem optische Ausrichtungshilfen 11a vorgesehen.The solder paste pattern 12a are intended for QFPs of different formats. Furthermore, solder paste patterns 12b for BGAs with different distances between the contacts. The solder paste pattern 12c are in 3 described in more detail. At the edges of the PCB are au In addition, optical alignment aids 11a intended.

Die Erhebungen 13, 13a, 13b in 2 weisen alle einen Versatz 15 gegenüber den Kontaktpadabformungen 14 auf, so dass diese über den Rand der Kontaktpadabformungen 14 hinausragen. Da der Versatz 15 der Erhebungen einen Versatz von Lotpastendepots aufgrund eines toleranzbedingt versetzten Aufsetzens einer Druckschablone auf dem zu belotenden Substrat simu liert, bei dem alle Lotpastendepots um genau denselben Betrag versetzt sind, kann eine realitätsnahe Geometrie in den Lotpastenmustern 12a herbeigeführt werden, indem alle Erhebungen 13 zumindest einer Reihe 16 (vgl. auch 1) von Kontaktpadabformungen 14 des Lotpastenmusters 12a versetzt ausgebildet werden. Weitere durch die Erhebungen 13a, 13b nachgebildete Fehler werden in den Erläuterungen zur 3 genauer behandelt.The surveys 13 . 13a . 13b in 2 all have an offset 15 opposite the Kontaktpadabformungen 14 on top, leaving these over the edge of the contact pad impressions 14 protrude. Because of the offset 15 The elevations simu lated an offset of solder paste depots due to a tolerance caused staggered placement of a printing template on the substrate to be soldered, in which all Lotpastendepots are offset by exactly the same amount, a realistic geometry in the solder paste patterns 12a be brought about by all the surveys 13 at least one row 16 (see also 1 ) of Kontaktpadabformungen 14 of the solder paste pattern 12a be formed offset. Further through the surveys 13a . 13b simulated errors are explained in the notes to the 3 treated in more detail.

In 3 ist eines der Lotpastenmuster 12c vergrößert dargestellt. Es wird deutlich, dass die Lotpadabformungen 14 derart angeordnet sind, dass diese Plätze P1 bis P12 für 0402-Bauelemente 17 bilden, auf denen letztere montiert werden können. Bei jeweils benachbarten Plätzen P sind die Kontaktpadabformungen 14 jeweils so angeordnet, dass benachbarte 0402-Bauelemente 17 um jeweils 90° versetzt montiert werden könnten. Durch das Lotpastenmuster 12c wird damit eine Geometrie geschaffen, die zur Prüfung des optischen Erkennungssystems bei Vorliegen von Lotpastendepots für passive Bauelemente mit großer Packungsdichte geeignet ist, wobei in den Lotpastenmustern 12c (vgl. 1) unterschiedliche Rastermaße für jeweils benachbarte Kontaktpadabformungen berücksichtigt werden können.In 3 is one of the solder paste patterns 12c shown enlarged. It becomes clear that the Lotpadabformungen 14 are arranged such that these places P1 to P12 for 0402 devices 17 form on which the latter can be mounted. In each adjacent places P are the Kontaktpadabformungen 14 each arranged so that adjacent 0402 components 17 could be mounted offset by 90 °. Through the solder paste pattern 12c Thus, a geometry is provided which is suitable for testing the optical detection system in the presence of solder paste deposits for passive components with a large packing density, wherein in the solder paste patterns 12c (see. 1 ) Different grid dimensions for each adjacent Kontaktpadabformungen can be considered.

Auf den Kontaktppadabformungen 14 sind Erhebungen ausgebildet, mit denen unterschiedliche Fehler nachgebildet werden. Die Erhebungen 13 weisen keine Fehler auf. Die Erhebungen 13c bei P3 weisen im Bezug auf das ebenfalls in 3 dargestellte x-y-Koordinatensystem einen x-Versatz auf. Die Erhebungen 13d bei P4 weisen einen y-Versatz auf und die Erhebungen 13e bei P5 haben einen Versatz sowohl in x- als auch in y-Richtung. Erhebungen 13f der benachbarten Plätze P6 und P7 sind weiterhin über eine Brücke 18 aus Lotpaste verbunden.On the contact pad impressions 14 Surveys are designed with which different errors are modeled. The surveys 13 have no errors. The surveys 13c at P3 point in relation to that also in 3 shown xy coordinate system on an x-offset. The surveys 13d at P4 have a y offset and the bumps 13e at P5 have an offset in both the x and y directions. surveys 13f the adjacent squares P6 and P7 are still over a bridge 18 made of solder paste.

Die Erhebungen 13a bei P9 sind nicht vollständig ausgebildet. Vergleichbare Fehler bei Lotpastendepots entstehen beispielsweise, wenn Lotwerkstoff in der Druckschablone hängen bleibt bzw. die Fenster in der Druckschablone nicht vollständig mit Lotwerkstoff ausgefüllt werden. Zuletzt weisen die Erhebungen 13g bei P10 ein zu geringes und bei P11 ein zu großen Volumen auf.The surveys 13a at P9 are not fully formed. Similar defects in solder paste depots, for example, arise when solder material gets stuck in the stencil or the windows in the stencil are not completely filled with solder material. Last, the surveys show 13g P10 too low and P11 too large a volume.

In der 4 sind ausgewählte Schritte einer Fertigung des erfindungsgemäßen Prüfnormals durch das Verfahren der Mikroabformung dargestellt. Gemäß 4a wird zunächst ein mit Lotpastendepots 19 bedrucktes Substratbauteil 20 auf eine feste Unterlage 21 gelegt und mit einem Gießharz 22 (z. B. UV-Acrylat) in einer geeignete Menge begossen. Anschließend wird mittels einer Haltevorrichtung 23 eine Glasplatte 24 auf das Gießharz abgesenkt, so dass dieses die Lotpastendepots 19 auf dem Substratbauteil 20 vollständig umschließt. Da die Glasplatte durchlässig für UV-Strahlung 25 ist, kann das gegenüber UV-Strahlung empfindliche Gießharz in einem folgenden Schritt ausgehärtet werden, so dass auf der Glasplatte eine Negativform 26 der Oberfläche des Substratbauteils 20 mit den Lotpastendepots 19 entsteht.In the 4 Selected steps of a production of the test standard according to the invention by the method of micro-molding are shown. According to 4a will be a first with solder paste depots 19 printed substrate component 20 on a firm surface 21 laid and with a casting resin 22 (eg UV-acrylate) in an appropriate amount. Subsequently, by means of a holding device 23 a glass plate 24 lowered onto the casting resin so that this the solder paste depots 19 on the substrate component 20 completely encloses. Because the glass plate permeable to UV radiation 25 is resistant to ultraviolet radiation sensitive casting resin can be cured in a subsequent step, so that on the glass plate, a negative mold 26 the surface of the substrate component 20 with the solder paste depots 19 arises.

In einem zweiten Abformschritt gemäß 4b kann die Negativform 26 mit der Glasplatte 24 zusammen in die Haltevorrichtung 23 eingelegt werden. Auf die Unterlage 21 wird eine Grundplatte 27 gelegt, auf deren Oberfläche Gießharz verteilt wird. Anschließend wird die Negativform 26 der Grundplatte 27 derart angenähert, dass das Gießharz die Negativform 27 füllt und dabei eine Decklage 28 und die Negativformen der Lotpastendepots 19 ausfüllende Erhebungen 13 ausbildet. Durch eine Belichtung mit UV-Strahlen 25 kann das so erhaltende Prüfnormal ausgehärtet werden und nach erfolgter Aushärtung aus der Erzeugungsvorrichtung entnommen werden. Das Prüfnormal weist dann ein Trägerbauteil 29, bestehend aus Grundplatte 27 und Decklage 28 auf, wobei die Erhebungen 13 einstückig mit der Decklage 28 ausgebildet sind (vgl. 4c).In a second molding step according to 4b can the negative form 26 with the glass plate 24 together in the holding device 23 be inserted. On the pad 21 becomes a base plate 27 placed on the surface of casting resin is distributed. Subsequently, the negative form 26 the base plate 27 so approximated that the casting resin is the negative mold 27 fills while a top layer 28 and the negative forms of the solder paste depots 19 completed surveys 13 formed. By exposure to UV rays 25 the test standard thus obtained can be cured and removed from the generating device after curing has taken place. The test standard then has a carrier component 29 , consisting of base plate 27 and top layer 28 on, with the surveys 13 integral with the top layer 28 are formed (see. 4c ).

Bei dem Verfahrensschritt gemäß 4c wird das Prüfnormal mit einer Maske 30 abgedeckt, um anschließend die in den Maskenöffnungen freiliegenden Strukturen mit Metall zu bedampfen. In 4c ist die Bedampfung der Erhebungen 13 mit Nickel entlang der angedeuteten Pfeile 31 dargestellt. Analog hierzu können auch nicht näher dargestellte Kontaktpadabformungen 14 (vgl. 5) mit Gold bedampft werden.In the method step according to 4c becomes the test standard with a mask 30 covered in order then to steam the structures exposed in the mask openings structures with metal. In 4c is the vaporization of the surveys 13 with nickel along the indicated arrows 31 shown. Analogous to this can also Kontaktpadabformungen not shown in detail 14 (see. 5 ) are steamed with gold.

Der Fertigungsschritt gemäß 4e dient zur Beschichtung des Trägerbauteils 29 mit einer Lötstopschicht 32. Zu diesem Zweck wird ein Lötstoplack ganzflächig auf das Prüfnormal 11 aufgetragen und anschließend durch eine Fotomaske 33 derart partiell belichtet, dass die Bereiche außerhalb der Erhebungen 13 und der Kontaktpadabformungen (nicht dargestellt) ausgehärtet werden. Die Pfeile 34 deuten den Lichteinfall an. Anschließend werden die nicht ausgehärteten Bestandteile des Lötstoplackes entfernt.The production step according to 4e serves to coat the carrier component 29 with a solder stop layer 32 , For this purpose, a solder resist is applied over the entire surface to the test standard 11 applied and then through a photomask 33 so partially exposed that the areas outside the elevations 13 and the Kontaktpadabformungen (not shown) are cured. The arrows 34 indicate the incidence of light. Subsequently, the uncured components of Lötstoplackes be removed.

Der 5 kann man den Aufbau des Prüfnormals 11 entnehmen. Das Trägerbauteil 29 besteht aus der Grundplatte 27 und der auf dieser aufgetragenen, aus dem Gießharz gebildeten Decklage 28. Mit der Decklage 28 einstückig hergestellt sind die Erhebungen 13 und auch die Kontaktpadabformungen 14, die durch Abformung des Substratbauteils 20 mit den Lotpastendepots 19 (vgl. 4a) in der Negativform 26 (vgl. 4b) nachgebildet sind. Auf den Kontaktpadabformungen 14 sowie den Erhebungen 13 ist eine Goldschicht 35 aufgetragen. Die Goldschicht 35 ist im Bereich der Erhebung 13 weiterhin durch ei ne Nickelschicht 36 abgedeckt. Dadurch erscheint die Kontaktpadabformung 14 in einer Goldoptik und die Erhebung 13 in einer Nickeloptik, wodurch das optische Verhalten des Originals realitätsgetreu nachgebildet ist. Weiterhin ist außerhalb der Kontaktpadabformungen die Lötstopschicht 32 aufgetragen.Of the 5 you can build the test normals 11 remove. The carrier component 29 consists of the base plate 27 and on this applied, formed from the casting resin cover layer 28 , With the top layer 28 the surveys are made in one piece 13 and also the contact pad impressions 14 produced by molding the substrate component 20 with the solder paste depots 19 (see. 4a ) in the negative form 26 (see. 4b ) are modeled. On the contactpad impressions 14 and the surveys 13 is a gold layer 35 applied. The gold layer 35 is in the area of the survey 13 continue through a nickel layer 36 covered. As a result, the contact pad impression appears 14 in a gold look and the elevation 13 in a nickel look, whereby the optical behavior of the original is modeled realistically. Furthermore, outside the Kontaktpadabformungen the Lötstopschicht 32 applied.

Die Erhebung weist weiterhin die im Schnitt erkennbare Oberflächenstruktur der Lotpastendepots 19 auf, wobei das wolkenartige Schnittbild durch die im Bindemittel des Lotwerkstoffes gebundenen Lotkügelchen entsteht. Das in den 4a und 4b dargestellte Verfahren der Mikroabformung der Lotpastendepots eignet sich in besonderer Weise zur Abformung der Lotpastendepots mit einer zur Abbildung der Lotkügelchen hinreichenden Genauigkeit. Da diese das optische Verhalten der Oberfläche des Lotpastendepots beeinflussen, kann durch die feinstrukturierte Nachbildung der Lotpastendepots ein besonders realitätsnahes Erscheinungsbild der Erhebungen erzeugt werden.The survey also shows the surface structure of the solder paste depots, which is recognizable on average 19 on, wherein the cloud-like cross-sectional image is formed by the solder balls bound in the binder of the solder material. That in the 4a and 4b illustrated method of micro-molding of Lotpastendepots is particularly suitable for the impression of Lotpastendepots with sufficient for imaging the Lotkügelchen accuracy. Since these influence the optical behavior of the surface of the solder paste deposit, a particularly realistic appearance of the elevations can be generated by the finely structured replica of the solder paste depots.

Claims (12)

Prüfnormal zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystemen, bei dem ein Trägerbauteil (29) als Ersatz für ein in der Montage zum Einsatz kommendes Substrat vorgesehen ist, dadurch gekennzeichnet, dass Erhebungen (13) als Nachbildungen von in der Fertigung auf dem Substrat hergestellten Lotpastendepots zumindest mit einer Decklage (28) des Trägerbauteils (29) zusammen als einstückiges Urformteil ausgebildet sind.Test standard for testing optical detection systems used in SMD mounting, in which a support component ( 29 ) is provided as a replacement for a substrate used in the assembly, characterized in that surveys ( 13 ) as replicas of Lotpastendepots produced on the substrate in the production at least with a cover layer ( 28 ) of the carrier component ( 29 ) are formed together as a one-piece molded part. Prüfnormal nach Anspruch 1, dadurch gekennzeichnet, dass dieses mit Schichten (32, 35, 36) versehen ist, die die optischen Eigenschaften eines mit Lotpastendepots bedruckten Substrates nachbilden.Prüfnormal according to claim 1, characterized in that this with layers ( 32 . 35 . 36 ), which simulate the optical properties of a printed with Lotpastendepots substrate. Prüfnormal nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Erhebungen (13) auf dem Trägerbauteil in Gruppen derart angeordnet sind, dass die Gruppen den Lotpastenmustern für typische, bei der SMD-Montage verwendete Bauteile entsprechen.Test standard according to one of the preceding claims, characterized in that the surveys ( 13 ) are arranged on the support member in groups such that the groups correspond to the solder paste patterns for typical components used in SMD mounting. Prüfnormal nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mit den Erhebungen (13) auf dem Trägerbauteil (29) bei der SMD-Montage auftretende Fehler bei der Lotpastenapplikation nachgebildet sind.Prüfnormal according to any one of the preceding claims, characterized in that with the surveys ( 13 ) on the carrier component ( 29 ) in the SMD assembly occurring defects in the solder paste application are simulated. Prüfnormal nach Anspruch 4 dadurch gekennzeichnet, dass als Fehler ein Versatz (15) mindestens eines Lotpastendepots auf einem zugehörigen Kontaktpad nachgebildet ist.Prüfnormal according to claim 4, characterized in that as an error offset ( 15 ) at least one Lotpastendepots is simulated on an associated contact pad. Prüfnormal nach einem der Ansprüche 4 oder 5 dadurch gekennzeichnet, dass als Fehler ein nur unvollständig mit Lotpaste bedrucktes und/oder ein völlig unbedrucktes Kontaktpad nachgebildet ist.test standard according to one of the claims 4 or 5, characterized in that as an error incomplete with Solder paste printed and / or a completely unprinted contact pad is modeled. Prüfnormal nach einem der Ansprüche 4 bis 6 dadurch gekennzeichnet, dass als Fehler eine Brücke (18) zwischen zwei benachbarten Lotpastendepots nachgebildet ist.Test standard according to one of Claims 4 to 6, characterized in that a bridge ( 18 ) is simulated between two adjacent solder paste depots. Prüfnormal nach einem der Ansprüche 4 bis 7 dadurch gekennzeichnet, dass als Fehler eine Volumenabweichung bei einem Lotpastendepot vom Sollvolumen nachgebildet ist.test standard according to one of the claims 4 to 7, characterized in that as an error, a volume deviation is simulated in a Lotpastendepot from the target volume. Verfahren zum Erzeugen eines Prüfnormals (11) zum Prüfen von in der SMD-Montage eingesetzten optischen Erkennungssystemen, bei dem – ein Substratbauteil (20) mit Lotpastendepots (19) versehen wird, – von dem Substratbauteil (20) mit den Lotpastendepots (19) eine Negativform (26) abgeformt wird und – in der Negativform (26) das Prüfnormal (11) abgeformt wird.Method for generating a test standard ( 11 ) for testing optical detection systems used in the SMD assembly, in which - a substrate component ( 20 ) with solder paste depots ( 19 ), - of the substrate component ( 20 ) with the solder paste depots ( 19 ) a negative form ( 26 ) is molded and - in the negative form ( 26 ) the test standard ( 11 ) is molded. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Prüfnormal (11) als Urprüfnormal verwendet wird, von dem weitere Prüfnormale für die Prüfung der optischen Erkennungssysteme gemäß dem Verfahren nach Anspruch 9 abgeformt werden.Method according to claim 9, characterized in that the test standard ( 11 ) is used as Urprüfnormal, from which further test standards for the examination of the optical detection systems according to the method of claim 9 are molded. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass von den Lotpastendepots (19) abgeformte Erhebungen (13) und/oder Kontaktpadabformungen (14) des Prüfnormals (11) derart beschichtet werden, dass die optischen Eigenschaften von Lotpastendepots bzw. Kontaktpads nachgebildet werden.Method according to one of claims 9 or 10, characterized in that of the solder paste depots ( 19 ) molded surveys ( 13 ) and / or Kontaktpadabformungen ( 14 ) of the test standard ( 11 ) are coated so that the optical properties of solder paste depots or contact pads are modeled. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass das Prüfnormal (11) auf der die Erhebungen (13) tragenden Seite außerhalb der Kontaktpadabformungen (14) mit einer Lotstoppschicht (32) beschichtet wird.Method according to one of claims 9 to 11, characterized in that the test standard ( 11 ) on which the surveys ( 13 ) bearing side outside the Kontaktpadabformungen ( 14 ) with a solder stop layer ( 32 ) is coated.
DE10351720A 2003-10-31 2003-10-31 Test standard for testing optical detection systems used in SMD mounting and method of making same Expired - Fee Related DE10351720B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10351720A DE10351720B4 (en) 2003-10-31 2003-10-31 Test standard for testing optical detection systems used in SMD mounting and method of making same
PCT/DE2004/002380 WO2005046297A2 (en) 2003-10-31 2004-10-22 Measurement standard for testing optical recognition systems in smd assembly and method for producing said standard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10351720A DE10351720B4 (en) 2003-10-31 2003-10-31 Test standard for testing optical detection systems used in SMD mounting and method of making same

Publications (2)

Publication Number Publication Date
DE10351720A1 DE10351720A1 (en) 2005-07-07
DE10351720B4 true DE10351720B4 (en) 2005-09-29

Family

ID=34559364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10351720A Expired - Fee Related DE10351720B4 (en) 2003-10-31 2003-10-31 Test standard for testing optical detection systems used in SMD mounting and method of making same

Country Status (2)

Country Link
DE (1) DE10351720B4 (en)
WO (1) WO2005046297A2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086773A1 (en) * 2004-10-27 2006-04-27 Sanftleben Henry M Technique for optical inspection system verification

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000885A1 (en) * 1983-08-10 1985-02-28 Tencor Instruments Method and apparatus for calibrating a surface scanner
DE4227667A1 (en) * 1992-08-21 1994-02-24 Dietrich Dr Ing Reuse Assembly accuracy evaluation system for circuit board component checking - uses two glass plates acting as test circuit board and component dummy
DE19830474A1 (en) * 1997-07-14 1999-02-11 Motorola Inc Circuit board test strips and associated assembly procedure
US5978093A (en) * 1997-07-17 1999-11-02 Mcms, Inc. Method for calibrating surface mounting processes in printed circuit board assembly manufacturing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331172A (en) * 1991-02-11 1994-07-19 Microelectronics And Computer Technology Corporation Ionized metal cluster beam systems and methods
JP3060896B2 (en) * 1995-05-26 2000-07-10 日本電気株式会社 Structure of bump electrode
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US20030183948A1 (en) * 2002-04-01 2003-10-02 Tham Yew Fei Golden unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985000885A1 (en) * 1983-08-10 1985-02-28 Tencor Instruments Method and apparatus for calibrating a surface scanner
DE4227667A1 (en) * 1992-08-21 1994-02-24 Dietrich Dr Ing Reuse Assembly accuracy evaluation system for circuit board component checking - uses two glass plates acting as test circuit board and component dummy
DE19830474A1 (en) * 1997-07-14 1999-02-11 Motorola Inc Circuit board test strips and associated assembly procedure
US5978093A (en) * 1997-07-17 1999-11-02 Mcms, Inc. Method for calibrating surface mounting processes in printed circuit board assembly manufacturing

Also Published As

Publication number Publication date
WO2005046297A2 (en) 2005-05-19
DE10351720A1 (en) 2005-07-07
WO2005046297A3 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
DE3785978T2 (en) Device for determining the spatial arrangement of an electronic component.
DE19839999C1 (en) Method and device for calibrating a travel path and / or an angular position of a holding device in a device for producing electrical assemblies, as well as a calibration substrate
DE19515154A1 (en) Sensing head measurement handling device for integrated circuit testing
DE102011086195B4 (en) inspection procedures
DE112006003089T5 (en) System and method for mounting electronic components
DE19728144C2 (en) Method and device for generating test patterns
DE10043728C2 (en) Method for testing printed circuit boards and use of a device for carrying out the method
DE102011086417B4 (en) Method for detecting a bridge connection error
DE4139189C2 (en) Device for optical solder joint testing
DE10041622A1 (en) Screen printing device
DE69107763T2 (en) MULTILAYERED CIRCUIT BOARD AND METHOD FOR ASSEMBLY IN A PRE-DETERMINED ORDER.
DE10351720B4 (en) Test standard for testing optical detection systems used in SMD mounting and method of making same
DE10311821B4 (en) Method and device for aligning substrate and printing stencil during solder paste printing
DE3031103C2 (en) Procedure for checking the positional misalignment in multi-layer printed circuit boards
DE4227667A1 (en) Assembly accuracy evaluation system for circuit board component checking - uses two glass plates acting as test circuit board and component dummy
WO2005017510A1 (en) Generation of test patterns for subsequent inspection
DE10253074B4 (en) Test equipment for the qualification of optical recognition systems and methods for the production and use thereof
DE19826649C1 (en) Phantom component item for use in circuit boards' automatic equipping machines
DE10214817A1 (en) System for measuring thickness of solder layers uses a triangulation method/evaluatory system and a projector set at a preset angle to a camera for generating a line on a surface to be measured.
EP0184820A2 (en) Device for the alignment of raw and unexposed printed circuit boards and foto-masks the ones to the others, as well as foto-masks for the application there
WO2002012911A1 (en) Method and device for testing the operativeness of printed circuit boards
DE2437596B2 (en)
DE102020126586A1 (en) Method and computer program product for manufacturing a printed circuit board
DE10158643A1 (en) Process for qualifying manufacturing processes for substrates and devices suitable for carrying out these processes
DE102017208759A1 (en) Arrangement comprising a carrier substrate and an associated electronic component and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee