[go: up one dir, main page]

DE10342980B3 - Verfahren zur Bildung von Chip-Stapeln - Google Patents

Verfahren zur Bildung von Chip-Stapeln Download PDF

Info

Publication number
DE10342980B3
DE10342980B3 DE10342980A DE10342980A DE10342980B3 DE 10342980 B3 DE10342980 B3 DE 10342980B3 DE 10342980 A DE10342980 A DE 10342980A DE 10342980 A DE10342980 A DE 10342980A DE 10342980 B3 DE10342980 B3 DE 10342980B3
Authority
DE
Germany
Prior art keywords
chips
adhesive material
wafer
bad
good
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10342980A
Other languages
English (en)
Inventor
Karl Heinz Priewasser
Sylvia Dr. Winter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Disco Hi Tec Europe GmbH
Original Assignee
Infineon Technologies AG
Disco Hi Tec Europe GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Disco Hi Tec Europe GmbH filed Critical Infineon Technologies AG
Priority to DE10342980A priority Critical patent/DE10342980B3/de
Priority to TW093126008A priority patent/TWI279866B/zh
Priority to US10/944,394 priority patent/US7087502B2/en
Application granted granted Critical
Publication of DE10342980B3 publication Critical patent/DE10342980B3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Bildung von Chip-Stapel bei der Fertigung von Chips 1 aus Wafern 2, wobei die auf dem Wafer 2 befindlichen Chips 1 voneinander getrennt, der Wafer 2 dünn geschliffen und die Chips 1 zu Chip-Stapeln gestapelt werden, wobei die Chips 1 zur Funktionskontrolle überprüft werden, dadurch gekennzeichnet, dass die Chips 1 in einem ersten Arbeitsschritt geprüft werden, dass auf den Gut-Chips 1a Haftmaterial aufgebracht wird, während die Schlecht-Chips 1b nicht mit haftendem Material 3 versehen werden, dass daraufhin der Wafer 2 montiert und dünn geschliffen wird und dass nachfolgend die Schlecht-Chips 1b entfernt und durch Gut-Chips 1a ersetzt werden.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Bildung von Chip-Stapeln gemäß dem Oberbegriff des Hauptanspruchs.
  • Im Einzelnen bezieht sich die Erfindung auf ein Verfahren zur Bildung von Chip-Stapeln bei der Fertigung von Chips aus Wafern, wobei die auf dem Wafer befindlichen Chips voneinander getrennt, der Wafer dünn geschliffen und die Chips zu Chip-Stapeln gestapelt werden, wobei im Laufe des Verfahrens die einzelnen Chips einer Funktionskontrolle unterworfen werden.
  • Bei der Herstellung und Weiterverarbeitung von Chips werden Chip-Stapel gebildet, beispielsweise um die Packungsdichte der Bausteine zu erhöhen. In derartigen Chip-Stapeln (3D-Packages) sollen sich jeweils nur funktionsfähige Chips (Gut-Chips) befinden.
  • Aus dem Stand der Technik ist es bekannt, die Wafer zunächst elektrisch zu messen, um Gut-Chips und nicht brauchbare Schlecht-Chips voneinander zu unterscheiden und die Schlecht-Chips nachfolgend aussortieren zu können. Hierzu werden nach dem Trennen und Dünnschleifen die Chips auf eine Trägerfolie abgelegt, die Gut-Chips werden abgepickt, während die Schlecht-Chips auf der Trägerfolie verbleiben. Bei dieser Vorgehensweise erweist es sich als nachteilig, dass zum Montieren der Chips ein serieller Prozess eingesetzt wird, welcher sehr zeitaufwendig ist. Die für diesen Prozessschritt verwendeten Chipkontaktierer (Diebonder) haben, sofern sie einen produktionstauglichen Durchsatz haben, nicht die für die nachfolgende Durchkontaktierung notwendige Positioniergenauigkeit der Chips. Chipkontaktierer mit einer ausreichenden Positioniergenauigkeit erreichen andererseits nicht den für eine Produktion erforderlichen Durchsatz. Daraus folgt, dass es in der laufenden Produktion nicht in zufriedenstellender Weise möglich ist, die einzelnen Gut-Chips aufzunehmen und zu stapeln. Den diesbezüglichen Stand der Technik zeigt beispielsweise die DE 44 33 845 A1 .
  • Eine weitere, aus dem Stand der Technik bekannte Vorgehensweise besteht darin, zunächst Chip-Stapel durch Aufeinandermontieren der Wafer zu bilden. In einem nachfolgenden Schritt werden dann diejenigen Chip-Stapel aussortiert, in denen sich defekte Chips (Schlecht-Chips) befinden. Bei dieser Vorgehensweise erweist es sich als nachteilig, dass zwar die Ausbeute bei den verwendeten Wafern gut ist, dass jedoch die Zahl der fehlerfreien Chip-Stapel entsprechend niedrig ist.
  • Eine weitere, aus dem Stand der Technik bekannte Vorgehensweise besteht darin, die Wafer zunächst zu Vereinzeln und defekte Schlecht-Chips durch Gut-Chips zu ersetzen. In einem weiteren Arbeitsschritt werden dann die Chips auf bereits vorhandene Chip-Stapel montiert. Bei dieser Vorgehensweise erweist es sich als nachteilig, dass sich die Lage der Chips auf der Trägerfolie beim Vereinzeln verändert. Hierdurch ergeben sich hohe Lagetoleranzen beim nachfolgenden montieren der Chips. Die Chip-Stapel besitzen damit nicht die für eine nachfolgende Durchkontaktierung notwendige Positioniergenauigkeit.
  • Aus der WO 01/18851 A1 ist es vorbekannt, zwei mit Bauelementen belegte Wafer, mit den Bauelementen zueinandergewandt, zu verbinden und zwischen die Wafer ein Unterfüllmaterial einzubringen. Nach dem Dünnschleifen eines der Wafer werden einige der Bauelemente entfernt und durch Detektoren ersetzt.
  • Einen ähnlichen Stand der Technik zeigt auch die WO 01/29881 A2.
  • Die US 61 59 323 beschreibt ein Transfer-Verfahren, bei welchem ein mit Bauelementen versehenes Substrat auf ein Zwischensubstrat aufgelegt und verbunden wird. Nachfolgend wird das Substrat dünn geschliffen, wodurch einzelne der Bauelemente mittels eines Klebeverfahrens an ein weiteres Substrat übertragen werden. Durch entsprechende Ausgestaltung einer Verbindungsschicht ist ein selektives Abheben der Bauelemente möglich.
  • Das US-Patent 59 18 363 beschreibt ein Verfahren, bei welchem nach einem Funktionstest Gut-Chips mit einem Haftmittel versehen werden. Nach dem Sägen werden einzelne Chips auf einem Substrat gebondet.
  • Die DE 198 56 573 C1 bezieht sich auf ein Verfahren zum Verbinden zweier Wafer mit Bauelementen mittels eines leitfähigen Klebers, wobei einer der Wafer nachfolgend dünn geschliffen wird.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, welches bei einfachem Aufbau und einfacher, kostengünstiger Durchführbarkeit unter Vermeidung der Nachteile des Standes der Technik die Bildung von Chip-Stapeln ermöglicht.
  • Erfindungsgemäß wird die Aufgabe durch die Merkmalskombination des Hauptanspruchs gelöst, die Unteransprüche zeigen weitere vorteilhafte Ausgestaltungen der Erfindung.
  • Erfindungsgemäß ist somit vorgesehen, dass die Chips zunächst in einem ersten Arbeitsschritt geprüft werden. Nachfolgend wird auf den Gut-Chips Haftmaterial (Tape) aufgebracht, während die Schlecht-Chips nicht mit einem haftenden Material versehen werden. Darauffolgend kann der Wafer montiert und an schließend dünn geschliffen werden. Beim nachfolgenden Weiterverarbeiten können somit die Schlecht-Chips auf einfachste Weise entfernt und durch Gut-Chips ersetzt werden.
  • Die Erfindung zeichnet sich durch eine Reihe erheblicher Vorteile aus.
  • Erfindungsgemäß werden die Chips im Waferverband kontaktiert. Der Vorteil dieser Vorgehensweise liegt darin, dass die Kontaktierung simultan erfolgen kann. Hierdurch wird ein hoher Durchsatz erzielt. Ebenso können nachfolgende Prozessschritte, wie z.B. die elektrische Kontaktierung zwischen den Chips im Stapel, auch simultan durchgeführt werden.
  • Ein weiterer Vorteil besteht darin, dass die Chips die auf dem Wafer übliche Lagetoleranz aufweisen. Hierdurch wird eine für die nachfolgende Durchkontaktierung ausreichend hohe Lagegenauigkeit erzielt. Erfindungsgemäß ist es auf einfachste Weise möglich, defekte Chips (Schlecht-Chips) auszutauschen und durch Gut-Chips zu ersetzen. Hieraus ergibt sich der Vorteil, dass keine Reduzierung der Ausbeute bei den Chip-Stapeln erfolgt, da sämtliche Chip-Stapel nur aus Gut-Chips gebildet sind.
  • Ein weiterer Vorteil ergibt sich daraus, dass für den Austausch der defekten Chips (Schlecht-Chips) Diebonder mit hoher Positioniergenauigkeit eingesetzt werden können. Deren langsame Taktfrequenz beeinträchtigt jedoch nicht den Gesamtdurchsatz des Fertigungsverfahrens.
  • Erfindungsgemäß ist es günstig, wenn nach dem Trennen der Chips auf dem Wafer nur die Gut-Chips mit dem Haftmaterial (Tape) versehen werden. Nur diese Chips haften nachfolgend auf dem Träger, sodass die Schlecht-Chips, welche demgemäß nicht mit dem haftenden Material versehen sind, leicht entfernt werden können.
  • In einer abgewandelten Ausgestaltung der Erfindung ist vorgesehen, dass die Schlecht-Chips zunächst auch mit Haftmaterial versehen werden, dieses jedoch nachfolgend deaktiviert wird. Alternativ hierzu ist es auch möglich, die Schlecht-Chips zunächst mit Haftmaterial zu versehen, dieses jedoch nachfolgend zu entfernen, bevor die Chip-Stapel gebildet werden.
  • In einer weiteren Variante der Erfindung kann vorgesehen sein, dass die Gut-Chips vor dem Trennen mit dem Haftmaterial versehen und nachfolgend getrennt werden. Hierdurch ergibt sich eine präzise Schnittkante sowohl der Chips als auch des Haftmaterials (Tapes).
  • Durch die selektive Beschichtung der Chips mit einer klebenden Schicht bzw. das selektive Entfernen oder Deaktivieren dieser Schicht erfolgt erfindungsgemäß stets so, dass benachbarte Chips und benachbarte Bereiche von Haftmaterial durch einen Spalt voneinander getrennt sind. Hierdurch sind die klebenden und die nicht klebenden Gebiete eindeutig voneinander getrennt. Es wird somit verhindert, dass beispielsweise der Aushärteprozess, der bei einer Deaktivierung der Haftschicht durch UV-Belichtung in Gang gesetzt wird, sich auf unbelichtete oder nicht zu belichtende Gebiete des Haftmaterials überträgt.
    •
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen in Verbindung mit der Zeichnung beschrieben. Dabei zeigt:
  • 1 eine schematische Seitenansicht eines Wafers mit Trennschnitten sowie mit teilweiser Aufbringung von Haftmaterial,
  • 2 eine schematische Ansicht der in 1 gezeigten Anordnung, die gedreht und auf einen Träger aufgesetzt wurde,
  • 3 eine schematische Darstellung des Vorgangs beim Ersetzen von Schlecht-Chips durch Gut-Chips,
  • 4 einen weiteren Arbeitsgang beim Aufsetzen eines weiteren Wafers auf den Träger zur Bildung von Chip-Stapeln,
  • 5 die sich aus dem Arbeitsschritt der 4 ergebenden Chip-Stapel, und
  • 6 eine schematische Darstellung der aus dem Stand der Technik bekannten Vorgehensweise.
  • Aus dem Stand der Technik ist es bekannt, vereinzelte Chips auf einen Träger oder eine Trägerfolie 4, die mit einem Rahmen (Frame) 5 versehen sein kann, abzulegen. Aus der Darstellung ergibt sich, dass die Anordnung Gut-Chips 1a sowie Schlecht-Chips 1b umfassen kann. Wie dargestellt, werden Gut-Chips 1a einzeln entnommen und zu einem Chip-Stapel 6 montiert.
  • Die 1 zeigt eine erfindungsgemäße Lösungsvariante, bei welcher ein Wafer 2 auf der aktiven Seite eingesägt wird. Die somit geschaffenen Nuten trennen einzelne Chips 1. Nachfolgend werden die Gut-Chips 1a mit einem Haftmaterial 3 versehen, während Schlecht-Chips 1b nicht mit Haftmaterial versehen werden, so wie dies durch den Pfeil a dargestellt ist. Als Alternative können die Schlecht-Chips auch mit Haftmaterial versehen werden, welches nachfolgend deaktiviert wird (Pfeile b).
  • Als alternative Ausgestaltung der Erfindung ist es auch möglich, die Wafer zunächst auf der aktiven Seite vollständig mit der klebenden Schicht (Haftmaterial 3) zu versehen und das Sägen bzw. Trennen nachfolgend durchzuführen. Bei dieser Ausgestaltungsvariante wird das Haftmaterial 3 (Klebschicht) von den Schlecht-Chips 1b entweder nachfolgend entfernt (siehe schematische Darstellung des Pfeils a) oder es wird der Haftmecha nismus deaktiviert (siehe schematische Darstellung der Pfeile b).
  • Nachfolgend wird der Wafer, wie in 2 gezeigt, gewendet und auf den Träger 4 kontaktiert. Die Rückseite des Wafers kann nun dünn geschliffen werden. Hierdurch vereinzeln sich die einzelnen Chips 1, so wie dies schematisch in 3 dargestellt ist. Die nicht mit Haftmaterial versehenen Schlecht-Chips 1b sind gemäß der Darstellung in 3 bereits entfernt worden. Wie durch die Pfeile angedeutet, werden hierfür Gut-Chips 1a aufgesetzt.
  • In einem nachfolgenden Arbeitsgang wird, wie in 4 gezeigt, der nächste Wafer, bei dem ebenfalls bereits die Gut-Chips 1a mit Haftmaterial 3 versehen wurden, aufgesetzt. Der Wafer 2 wird ebenfalls dünn geschliffen, sodass sich nach dem Austausch der dann nicht haftenden Schlecht-Chips durch Gut-Chips analog 3 die Anordnung der 5 ergibt.
  • Erfindungsgemäß ist somit ein selektives Verkleben von Wafern vorgesehen, sodass defekte Chips durch Gut-Chips ersetzt werden können. Das Austauschen der Chips ist somit an jeder Stelle bei der Bildung der Chip-Stapel möglich. Da die Wafer zunächst von der aktiven Seite her eingesägt und anschließend montiert und abgedünnt werden, können die Schlecht-Chips auf einfachste Weise entfernt werden.
  • Um klebende von nichtklebenden Gebieten eindeutig zu trennen, werden entweder die eingesägten Chips mit einer Kleberschicht versehen oder die Kleberschicht wird beim Einsägen mitvereinzelt.
  • Die Deaktivierung des Haftmaterials 3 auf den Schlecht-Chips (Pfeile b gemäß 1) kann beispielsweise durch UV-Bestrahlung erfolgen.
  • Das Entfernen einzelner Bereiche von Haftmaterial 3 kann nach dem Aufbringen von Haftmaterial (Tape) auf die gesamte Fläche des Wafers und Trennen der einzelnen Bereiche des Haftmaterials und durch anschließendes Entfernen dieses Haftmaterials erfolgen.
  • Die erfindungsgemäßen Chip-Stapel zeichnen sich insbesondere dadurch aus, dass die Kante der Klebeschicht mit der Chip-Vorderseite übereinstimmt und dass sich kein erkennbarer Winkelversatz zwischen den einzelnen Chips eines Chip-Stapels ergibt. Weiterhin ist erfindungsgemäß praktisch kein Rückseitenchipping zu erkennen, d.h., es ergeben sich keine Ausplatzungen beim Sägen der Chips, da die Vereinzelung der Chips beim Dünnschleifen erfolgt.
    • 1
    Chip
    1a
    Gut-Chip
    1b
    Schlecht-Chip
    2
    Wafer
    3
    Haftmaterial
    4
    Träger
    5
    Rahmen
    6
    Chip-Stapel

Claims (6)

  1. Verfahren zur Bildung von Chip-Stapel bei der Fertigung von Chips (1) aus Wafern (2), wobei die auf dem Wafer (2) befindlichen Chips (1) voneinander getrennt, der Wafer (2) dünn geschliffen und die Chips (1) zu Chip-Stapeln gestapelt werden, wobei die Chips (1) zur Funktionskontrolle überprüft werden, dadurch gekennzeichnet, dass die Chips (1) in einem ersten Arbeitsschritt geprüft werden, dass auf den Gut-Chips (1a) Haftmaterial aufgebracht wird, während die Schlecht-Chips (1b) nicht mit haftendem Material (3) versehen werden, dass daraufhin der Wafer (2) montiert und dünn geschliffen wird und dass nachfolgend die Schlecht-Chips (1b) entfernt und durch Gut-Chips (1a) ersetzt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach dem Trennen der Chips (1) auf dem Wafer (2) nur die Gut-Chips (1a) mit dem Haftmaterial versehen werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Gut-Chips (1a) vor dem Trennen mit Haftmaterial (3) versehen und nachfolgend getrennt werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem Trennen der Chips (1) auf dem Wafer (2) die Schlecht-Chips (1b) nicht mit dem Haftmaterial versehen werden.
  5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem Trennen der Chips (1) auf dem Wafer (2) die Schlecht-Chips zunächst auch mit Haftmaterial versehen werden, dieses jedoch nachfolgend deaktiviert wird.
  6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem Trennen der Chips (1) auf dem Wafer (2) die Schlecht-Chips zunächst auch mit Haftmateri al versehen werden, dieses jedoch nachfolgend entfernt wird.
DE10342980A 2003-09-17 2003-09-17 Verfahren zur Bildung von Chip-Stapeln Expired - Lifetime DE10342980B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10342980A DE10342980B3 (de) 2003-09-17 2003-09-17 Verfahren zur Bildung von Chip-Stapeln
TW093126008A TWI279866B (en) 2003-09-17 2004-08-30 Method for generating chip stacks
US10/944,394 US7087502B2 (en) 2003-09-17 2004-09-16 Method for generating chip stacks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10342980A DE10342980B3 (de) 2003-09-17 2003-09-17 Verfahren zur Bildung von Chip-Stapeln

Publications (1)

Publication Number Publication Date
DE10342980B3 true DE10342980B3 (de) 2005-01-05

Family

ID=33495260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10342980A Expired - Lifetime DE10342980B3 (de) 2003-09-17 2003-09-17 Verfahren zur Bildung von Chip-Stapeln

Country Status (3)

Country Link
US (1) US7087502B2 (de)
DE (1) DE10342980B3 (de)
TW (1) TWI279866B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473581B2 (en) * 2004-09-10 2009-01-06 Advanced Semiconductor Engineering Inc. Wafer stacking package method
DE102012109354B4 (de) * 2011-10-04 2016-06-30 Infineon Technologies Ag Verfahren zur Trennung von Halbleiterbauelementen von einem Waferträger
DE102012109355B4 (de) * 2011-10-04 2016-12-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574983B1 (ko) * 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
US7251160B2 (en) * 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
CN100383939C (zh) * 2005-08-31 2008-04-23 日月光半导体制造股份有限公司 晶圆级堆叠多芯片的封装方法
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7952184B2 (en) 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems
US7754532B2 (en) * 2006-10-19 2010-07-13 Micron Technology, Inc. High density chip packages, methods of forming, and systems including same
US8232140B2 (en) 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
FR2953065A1 (fr) * 2009-11-20 2011-05-27 Commissariat Energie Atomique Procede de realisation d'empilements sur plusieurs niveaux d'ensembles de puces electroniques
EP2339614A1 (de) * 2009-12-22 2011-06-29 Imec Verfahren zum Stapeln von Halbleiterchips
WO2011108327A1 (ja) * 2010-03-04 2011-09-09 株式会社日立製作所 再配列ウェーハの製造方法および半導体装置の製造方法
CN102263039B (zh) * 2010-05-24 2013-08-14 日月光半导体制造股份有限公司 晶粒总成的制造方法
US20170186730A1 (en) 2015-12-26 2017-06-29 Invensas Corporation System and method for providing 3d wafer assembly with known-good-dies
US10032827B2 (en) 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices
US10957537B2 (en) * 2018-11-12 2021-03-23 Hrl Laboratories, Llc Methods to design and uniformly co-fabricate small vias and large cavities through a substrate
TWI695453B (zh) * 2019-01-04 2020-06-01 台灣愛司帝科技股份有限公司 半導體晶片修補方法以及半導體晶片修補裝置
CN111226313A (zh) 2020-01-07 2020-06-02 长江存储科技有限责任公司 用于多晶圆堆叠和切割的方法
DE102020102952B4 (de) * 2020-02-05 2024-09-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur selektion von halbleiterbauelementen
CN112993091B (zh) * 2020-06-29 2022-05-31 重庆康佳光电技术研究院有限公司 修复装置及修复方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
US5918363A (en) * 1996-05-20 1999-07-06 Motorola, Inc. Method for marking functional integrated circuit chips with underfill material
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
US6159323A (en) * 1997-12-02 2000-12-12 Commissariat A L'energie Atomique Process for selective transfer of a microstructure formed on an initial substrate to a final substrate
WO2001018851A1 (en) * 1999-09-03 2001-03-15 Teraconnect, Inc. Method for integration of integrated circuit devices
WO2001029881A2 (en) * 1999-10-22 2001-04-26 Teraconnect, Inc. Method of making an optoelectronic device using multiple etch stop layers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660967B1 (de) * 1992-09-14 2001-04-11 Shellcase Ltd. Verfahren zum herstellen integrierte schaltungsanordnungen
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
US6548826B2 (en) * 2000-04-25 2003-04-15 Andreas A. Fenner Apparatus for wafer-level burn-in and testing of integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
US5918363A (en) * 1996-05-20 1999-07-06 Motorola, Inc. Method for marking functional integrated circuit chips with underfill material
US6159323A (en) * 1997-12-02 2000-12-12 Commissariat A L'energie Atomique Process for selective transfer of a microstructure formed on an initial substrate to a final substrate
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
WO2001018851A1 (en) * 1999-09-03 2001-03-15 Teraconnect, Inc. Method for integration of integrated circuit devices
WO2001029881A2 (en) * 1999-10-22 2001-04-26 Teraconnect, Inc. Method of making an optoelectronic device using multiple etch stop layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473581B2 (en) * 2004-09-10 2009-01-06 Advanced Semiconductor Engineering Inc. Wafer stacking package method
DE102012109354B4 (de) * 2011-10-04 2016-06-30 Infineon Technologies Ag Verfahren zur Trennung von Halbleiterbauelementen von einem Waferträger
DE102012109355B4 (de) * 2011-10-04 2016-12-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess

Also Published As

Publication number Publication date
US20050095733A1 (en) 2005-05-05
TW200512846A (en) 2005-04-01
US7087502B2 (en) 2006-08-08
TWI279866B (en) 2007-04-21

Similar Documents

Publication Publication Date Title
DE10342980B3 (de) Verfahren zur Bildung von Chip-Stapeln
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE10202881B4 (de) Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69736646T2 (de) Verfahren zum Zertrennen von Wafern in Einzelchips
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
EP0999583B1 (de) Stabilisierung eines Substrats mittels Trägerelement
DE102004006494A1 (de) Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE2418813A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE2028910A1 (de) Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten
EP1310002B1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE69527165T2 (de) Verfahren zur Herstellung einer vorübergehenden Kontaktierung zu einem integrierten Halbleiterschaltkreis
WO2013182358A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
EP3026702A1 (de) Verfahren zum herstellen eines halbleiterelements mit substratadapter, halbleiterelement mit substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE102006012755B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE4410179C1 (de) Verfahren zum Aufnehmen eines elektrischen Bauelements
DE102017101536B4 (de) Verfahren zum Selektieren von Halbleiterchips
EP1149417B1 (de) Verfahren zur herstellung von dreidimensionalen schaltungen
WO2006060983A2 (de) Verfahren zum aufbringen einer klebstoffschicht auf dünngeschliffene halbleiterchips eines halbleiterwafers
DE102010016780B4 (de) Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
WO1995001557A1 (de) Verfahren zur herstellung von kleinbauelementen

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: DISCO HI-TEC EUROPE GMBH, 85551 KIRCHHEIM, DE

R071 Expiry of right