DE10321442B4

DE10321442B4 - driver circuit

Info

Publication number: DE10321442B4
Application number: DE2003121442
Authority: DE
Inventors: Christian Grewing; Dr. Waasen Stefan van; Martin Friedrich
Original assignee: Lantiq Deutschland GmbH
Current assignee: Intel Germany Holding GmbH
Priority date: 2003-05-13
Filing date: 2003-05-13
Publication date: 2012-11-22
Anticipated expiration: 2023-05-14
Also published as: DE10321442A1

Abstract

Treiberschaltung, welche eine Treiberstufe (51), eine Unterstützerschaltung (50), zwei Eingänge (21, 22) und zwei Ausgänge (23, 24) umfasst, wobei die Treiberstufe (51) zwei interne Lastwiderstände (1, 2) und zwei Transistoren (11, 12) umfasst, wobei die Unterstützerschaltung (50) zwei Transistoren (13, 14) umfasst, wobei das eine Eingangssignal (21) sowohl einem Steuereingang des einen Transistors (11) der Treiberstufe (51) als auch einem Steuereingang des einen Transistors (13) der Unterstützerschaltung (50) zugeführt ist, wobei das andere Eingangssignal (22) sowohl einem Steuereingang des anderen Transistors (12) der Treiberstufe (51) als auch einem Steuereingang des anderen Transistors (14) der Unterstützerschaltung (50) zugeführt ist, wobei ein erster Anschluss des einen internen Lastwiderstands (1) direkt mit einem ersten Nicht-Steuereingang des einen Transistors (11) der Treiberstufe (51) und mit dem einen Ausgang (23) verbunden ist, wobei ein erster Anschluss des anderen internen Lastwiderstands (2) direkt mit einem ersten Nicht-Steuereingang des anderen Transistors...Driver circuit which comprises a driver stage (51), a support circuit (50), two inputs (21, 22) and two outputs (23, 24), the driver stage (51) having two internal load resistors (1, 2) and two transistors ( 11, 12), the support circuit (50) comprising two transistors (13, 14), the one input signal (21) both a control input of the one transistor (11) of the driver stage (51) and a control input of the one transistor ( 13) is supplied to the support circuit (50), the other input signal (22) being supplied to both a control input of the other transistor (12) of the driver stage (51) and a control input of the other transistor (14) of the support circuit (50), wherein a first connection of the one internal load resistor (1) is connected directly to a first non-control input of the one transistor (11) of the driver stage (51) and to the one output (23), a first connection of the other internal load resistor (2) directly to a first non-control input of the other transistor ...

Description

Die vorliegende Erfindung betrifft eine Treiberschaltung, wie sie insbesondere für Leistungsverstärker mit einer hohen Bandbreite eingesetzt werden kann.The present invention relates to a driver circuit, as it can be used in particular for high-bandwidth power amplifiers.

In dem Buch „Halbleiter-Schaltungstechnik”, von U. Tietze und Ch. Schenk, 11. Auflage – 1999, Springer Verlag, ISBN 3-540-64192-0, ist auf Seite 803 ein Vierquadranten-Steilheitsmultiplizierer dargestellt, welcher zwei Differenzverstärker T₁, T₂ und T₁', T₂' umfasst, die sich symmetrisch ergänzen. Dabei ist die aus den Transistoren D₁, D₂, T₃ und T₄ sowie den Stromquellen I₇ und den Widerständen R₁ und R_x bestehende Schaltung ein Logarithmierer, welcher die Eingangsspannung U_x logarithmiert, um U_x nicht direkt an die Differenzverstärker T₁, T₂ und T₁', T₂' anlegen zu mussen, um |U_x| nicht auf kleine Werte beschränken zu müssen.In the book "semiconductor circuit technology", by U. Tietze and Ch. Schenk, 11th Edition - 1999, Springer Verlag, ISBN 3-540-64192-0, a four-quadrant steepness multiplier is shown on page 803, which two differential amplifier T ₁ , T ₂ and T ₁ ', T ₂ ', which complement each other symmetrically. In this case, the existing of the transistors D ₁ , D ₂ , T ₃ and T ₄ and the current sources I ₇ and the resistors R ₁ and R _x circuit is a logarithmizer, which logarithmiert the input voltage U _x to U _x not directly to the differential amplifier T ₁ , T ₂ and T ₁ ', T ₂ ' to | U _x | not limited to small values.

Bei einem Leistungsverstärker ist die maximale Bandbreite idealerweise durch eine Parallelschaltung aus interner Last, externer Last und der Ausgangsimpedanz von Treibertransistoren oder Ausgangstransistoren des Leistungsverstärkers bestimmt. Bei einer realen Schaltung beeinflussen darüber hinaus noch parasitäre Elemente die Bandbreite. Ist die interne und externe Last vorgegeben, wie dies bei einem konkreten Einsatz des Leistungsverstärkers, wie z. B. bei einem 50 Ω-System, der Fall ist, bestimmt vor allem die Ausgangsimpedanz der Treibertransistoren die maximale Bandbreite des Leistungsverstärkers.For a power amplifier, the maximum bandwidth is ideally determined by a parallel connection of internal load, external load and the output impedance of driver transistors or output transistors of the power amplifier. In a real circuit, moreover, parasitic elements influence the bandwidth. Is the internal and external load specified, as in a concrete use of the power amplifier, such. For example, in a 50 Ω system, it is primarily the output impedance of the driver transistors that determines the maximum bandwidth of the power amplifier.

Da bei einem konkreten Einsatz auch ein Ausgangshub des Leistungsverstärkers durch eine anzusteuernde Diode bzw. einen anzusteuernden Modulator vorgegeben ist, ist auch die Größe des Ausgangstransistors direkt bestimmt, da der Ausgangstransistor vorteilhafter Weise in seinem idealen Arbeitspunkt betrieben wird. Durch die Größe des Ausgangstransistors ist auch die Ausgangsimpedanz und damit die maximale Bandbreite des Leistungsverstärkers bestimmt.Since in a concrete use, an output swing of the power amplifier is specified by a diode to be driven or a modulator to be controlled, the size of the output transistor is also directly determined, since the output transistor is advantageously operated in its ideal operating point. The size of the output transistor also determines the output impedance and thus the maximum bandwidth of the power amplifier.

Bei bisher realisierten Datenraten und Spannungshüben bzw. Ausgangsstromen ist ein Ausgangstreiber des Leistungsverstärkers und damit der Leistungsverstärker selbst vor allem durch die Performance der eingesetzten Transistoren begrenzt. Erst bei sehr hohen Bitraten und gleichzeitig großen Spannungshüben bzw. Ausgangsströmen wirkt sich die durch die Ausgangsimpedanz des Leistungsverstärkers gesetzte Grenze, die auch RC-Begrenzung genannt wird und die die maximale Bandbreite des Leistungsverstärkers definiert, negativ aus.At previously realized data rates and voltage strokes or output currents an output driver of the power amplifier and thus the power amplifier itself is limited mainly by the performance of the transistors used. Only at very high bit rates and at the same time large voltage surges or output currents does the limit set by the output impedance of the power amplifier, which is also called the RC limitation and which defines the maximum bandwidth of the power amplifier, have a negative effect.

Der Erfindung liegt die Aufgabe zugrunde, eine Treiberschaltung bereitzustellen, bei der die durch die Ausgangsimpedanz bestimmte maximale Bandbreite möglichst hoch ist.The object of the invention is to provide a driver circuit in which the maximum bandwidth determined by the output impedance is as high as possible.

Diese Aufgabe wird erfindungsgemäß durch eine Treiberschaltung gemäß Anspruch 1 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungen der Erfindung.This object is achieved by a driver circuit according to claim 1. The dependent claims define preferred and advantageous embodiments of the invention.

Im Rahmen der vorliegenden Erfindung wird eine Treiberschaltung, die eine Treiberstufe mit mindestens einem internen Lastwiderstand besitzt, der ein zu verstärkendes Eingangssignal zuführbar und an der ein dem verstärkenden Eingangssignal entsprechendes Ausgangssignal abgreifbar ist, mit einer Unterstützer-Schaltung derart verschaltet, dass die Unterstützer-Schaltung ein an dem internen Lastwiderstand anliegendes Potential senkt. Erfindungsgemäß entspricht das Eingangssignal der Treiberschaltung einem Eingangssignal der Unterstützer-Schaltung, wobei sowohl die Unterstützer-Schaltung als auch die Treiberschaltung mit der gleichen Phase des zu verstärkenden Eingangssignals angesteuert werden. Sowohl die Treiberstufe als auch die Unterstützer-Schaltung besitzen mehrere Verstärkerelemente. Dabei ist jeweils ein Verstärkerelement der Treiberstufe mit je einem internen Lastwiderstand der Treiberstufe gekoppelt. Des zu verstärkende Eingangssignal wird dabei sowohl den Verstärkerelementen der Treiberstufe als auch den Verstärkerelementen der Unterstützer-Schaltung zugeführt. Die Verstärkerelemente sowohl der Treiberstufe als auch der Unterstützer-Schaltung sind Transistoren.In the context of the present invention, a driver circuit which has a driver stage with at least one internal load resistor which can be fed to an input signal to be amplified and at which an output signal corresponding to the amplifying input signal can be tapped, is connected to a supporter circuit such that the supporter circuit a potential applied to the internal load resistor lowers. According to the invention, the input signal of the driver circuit corresponds to an input signal of the supporter circuit, wherein both the supporter circuit and the driver circuit are driven with the same phase of the input signal to be amplified. Both the driver stage and the supporter circuit have multiple amplifier elements. In each case, an amplifier element of the driver stage is coupled to an internal load resistor of the driver stage. The input signal to be amplified is supplied both to the amplifier elements of the driver stage and to the amplifier elements of the supporter circuit. The amplifier elements of both the driver stage and the supporter circuit are transistors.

Durch ein Absenken des an dem internen Lastwiderstand anliegenden Potentials fließt im Vergleich mit dem Fall des Fehlens der Unterstützer-Schaltung ein verminderter Signalstrom durch den mindestens einen internen Lastwiderstand. Dadurch kann der durch die Treiberschaltung fließende Strom insgesamt reduziert werden. Deshalb können in der Treiberschaltung eingesetzte Bauelemente kleiner dimensioniert werden, wodurch der Kehrwert des RC-Produktes und damit die Bandbreite der Treiberschaltung erhöht werden kann.By lowering the potential applied to the internal load resistor, a reduced signal current flows through the at least one internal load resistor as compared with the case of the absence of the supporter circuit. As a result, the current flowing through the driver circuit can be reduced overall. Therefore, components used in the driver circuit can be made smaller, whereby the reciprocal of the RC product and thus the bandwidth of the driver circuit can be increased.

Die vorliegende Erfindung eignet sich z. B. zum Einsatz in 50 Ω-Systemen. Selbstverständlich ist die Erfindung jedoch nicht auf diesen Anwendungsbereich beschränkt, sondern kann im Prinzip in allen Treiberschaltungen eingesetzt werden, insbesondere in solchen, welche mit einer relativ hohen Bandbreite betrieben werden sollen. Die Erfindung eignet sich somit u. a. zum Einsatz in LDD-Treibern (”Laser Diode Driver”), Leistungstreibern oder Leistungsverstärkern.The present invention is suitable for. B. for use in 50 Ω systems. Of course, the invention is not limited to this field of application, but can be used in principle in all driver circuits, in particular in those which are to be operated with a relatively high bandwidth. The invention is thus u. a. for use in LDD drivers ("Laser Diode Driver"), power drivers or power amplifiers.

Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand eines bevorzugten Ausführungsbeispieles erläutert.The present invention will be explained in more detail below with reference to the accompanying drawings with reference to a preferred embodiment.

1 zeigt eine differenziell aufgebaute Treiberschaltung nach dem Stand der Technik mit anliegender externer Last. 1 shows a differentially constructed driver circuit according to the prior art with applied external load.

2 zeigt eine differenziell aufgebaute Treiberschaltung, wie die in 1 gezeigte, mit einer Unterstützer-Schaltung. 2 shows a differentially constructed driver circuit, such as in 1 shown with a supporter circuit.

1 zeigt eine differenziell aufgebaute Treiberschaltung nach dem Stand der Technik, die als Vergleich zu einer differenziell aufgebauten Treiberschaltung mit Unterstützer-Schaltung herangezogen wird, um dadurch die Vorteile der Treiberschaltung mit Unterstützer-Schaltung herauszuarbeiten. Eine derartige Treiberschaltung kann z. B. in einem Leistungsverstärker zum Einsatz kommen. 1 shows a prior art differential driver circuit used as a comparison to a differentially-sourced superconducting driver circuit to thereby elaborate the advantages of the superconducting driver circuit. Such a driver circuit may, for. B. come in a power amplifier used.

An die Treiberschaltung nach 1 wird an Eingangsanschlüsse 21, 22 ein zu verstärkendes differenzielles Eingangssignal angelegt. Die Eingangsanschlüsse 21, 22 sind jeweils mit der Basis eines Transistors 11, 12 verbunden. Kollektorseitig ist der Transistor 11 zum einen mit einem Ausgangsanschluss 23 und zum anderen mit einem internen Lastwiderstand 1 verbunden. Genauso ist der Transistor 12 kollektorseitig zum einen mit einem Ausgangsanschluss 24 und zum anderen mit einem internen Lastwiderstand 2 verbunden. Emitterseitig sind die Transistoren 11, 12 über eine Stromquelle 31 an ein (negatives) Versorgungsspannungspotential VEE angeschlossen. Die beiden internen Lastwiderstände 1, 2 sind an ein (positives) Versorgungsspannungspotential VCC angeschlossen. An den Ausgangsanschlüssen 23, 24 kann ein dem verstärkten differenziellen Eingangssignal, das über die Eingangsanschlüsse 21, 22 eingespeist wird, entsprechendes differenzielles Ausgangssignal abgegriffen werden.To the driver circuit after 1 is connected to input terminals 21 . 22 applied a differential input signal to be amplified. The input terminals 21 . 22 are each with the base of a transistor 11 . 12 connected. Collector side is the transistor 11 on the one hand with an output connection 23 and secondly with an internal load resistor 1 connected. So is the transistor 12 on the collector side, with an output connection 24 and secondly with an internal load resistor 2 connected. Emitter side are the transistors 11 . 12 via a power source 31 connected to a (negative) supply voltage potential VEE. The two internal load resistors 1 . 2 are connected to a (positive) supply voltage potential VCC. At the output terminals 23 . 24 can amplify the differential input signal through the input terminals 21 . 22 is fed, corresponding differential output signal can be tapped.

Ausgangsseitig ist der Ausgangsanschluss 23 mit einem externen Lastwiderstand 3 verbunden, während der Ausgangsanschluss 24 mit einem externen Lastwiderstand 4 verbunden ist. Die beiden externen Lastwiderstände 3, 4 sind an VCC angeschlossen.The output side is the output terminal 23 with an external load resistor 3 connected while the output terminal 24 with an external load resistor 4 connected is. The two external load resistors 3 . 4 are connected to VCC.

Beispielhaft sei nun angenommen, dass die die interne Last repräsentierenden internen Lastwiderstände 1, 2 jeweils einen Widerstand von 60 Ω und die die externe Last repräsentierenden externen Lastwiderstände 3, 4 jeweils einen Widerstand von 50 Ω besitzen, wie dies beim Einsatz in einem 50 Ω-System der Fall ist. Damit kann der Gesamtwiderstand wie folgt berechnet werden: (50 Ω × 60 Ω)/(50 Ω + 60 Ω) = 27,27 Ω. Des Weiteren sei der Spannungshub (zwischen VCC und den Ausgangsanschlüssen 23, 24) 3 V. Damit fließt durch jeweils einen Transistor 11, 12 ein Schaltstrom von 110 mA (= 3 V/27, 27 Ω).For example, assume that the internal load resistances representing the internal load 1 . 2 each having a resistance of 60 Ω and the external load resistors representing the external load 3 . 4 each have a resistance of 50 Ω, as is the case when used in a 50 Ω system. Thus, the total resistance can be calculated as follows: (50 Ω × 60 Ω) / (50 Ω + 60 Ω) = 27.27 Ω. Furthermore, let the voltage swing (between VCC and the output terminals 23 . 24 ) 3 V. This flows through one transistor each 11 . 12 a switching current of 110 mA (= 3 V / 27, 27 Ω).

Wird nun weiterhin beispielhaft eine Technologie zugrunde gelegt, bei der die Transistoren eine optimale Stromdichte von 2 mA/(μm)² besitzen, wenn der Transistor in seinem idealen Arbeitspunkt betrieben wird, dann ergibt sich für den obigen Schaltstrom von 110 mA für die Emitterfläche der Transistoren 1, 2 eine zulässige Fläche von 55 (μm)² (= 110 mA/(2 mA/(μm)²)). Die Kollektorfläche der Transistoren 1, 2, welche in der Regel größer als die Emitterfläche ist, kann über einen Faktor aus der Emitterfläche bestimmt werden. Damit bestimmt die Emitterfläche auch im Wesentlichen die gesamte parasitäre Kapazität des Kollektors der Transistoren 1, 2, die wiederum die Bandbreite der Treiberschaltung bestimmt. Somit bestimmt der Schaltstrom die Bandbreite der Treiberschaltung, auch wenn die maximale Bandbreite (maximale Frequenz) der beispielhaft gewählten Technologie höher läge.Continuing to exemplify a technology in which the transistors have an optimum current density of 2 mA / (μm) ² when the transistor is operated at its ideal operating point, the above switching current of 110 mA for the emitter surface of FIG transistors 1 . 2 an allowable area of 55 (μm) ² (= 110 mA / (2 mA / (μm) ² )). The collector area of the transistors 1 . 2 , which is usually larger than the emitter surface, can be determined by a factor from the emitter surface. Thus, the emitter area also substantially determines the total parasitic capacitance of the collector of the transistors 1 . 2 , which in turn determines the bandwidth of the driver circuit. Thus, the switching current determines the bandwidth of the driver circuit, even if the maximum bandwidth (maximum frequency) of the exemplary technology chosen would be higher.

2 zeigt nun eine differenziell aufgebaute Treiberschaltung, wie die oben diskutierte, allerdings mit einem differenziellen Verstärker als Unterstützer-Schaltung 50, die parallel zu der Treiberstufe 51 geschaltet ist. 2 now shows a differentially constructed driver circuit, as discussed above, but with a differential amplifier as a supporter circuit 50 parallel to the driver stage 51 is switched.

Da die Schaltung der 2 im Prinzip eine Erweiterung der Schaltung aus 1 ist und auch dieselben Bezugszeichen verwendet werden, werden im Folgenden nur die Unterschiede der Schaltung gemäß 2 gegenüber der Schaltung gemäß 1 ausgeführt. Ansonsten kann ergänzend auf die obigen Ausführungen zu 1 verwiesen werden.Since the circuit of 2 in principle, an extension of the circuit 1 is and the same reference numerals are used, in the following only the differences of the circuit according to 2 according to the circuit according to 1 executed. Otherwise, in addition to the above remarks too 1 to get expelled.

Im Unterschied zu der Schaltung gemäß 1 ist die interne Last zwischen den internen Lastwiderständen 1, 2 der Treiberstufe 51 und internen Lastwiderständen 5, 6 der Unterstützer-Schaltung 50 aufgeteilt. Deshalb sind die internen Lastwiderstände 1, 2 der Treiberstufe 51 nicht an VCC angeschlossen, sondern mit dem Kollektor jeweils eines der Transistors 13, 14 der Unterstützer-Schaltung 50 verbunden. Zusätzlich sind die Eingangsanschlüsse 21, 22 mit der Basis jeweils eines der Transistoren 13, 14 der Unterstützer-Schaltung 50 verbunden. Die Emitter der Transistoren 13, 14 der Unterstützer-Schaltung 50 sind über eine Stromquelle 32 an VEE angeschlossen. Die internen Lastwiderstände 5, 6 der Unterstützer-Schaltung 50 sind an den Kollektor jeweils eines der Transistoren 13, 14 der Unterstützer-Schaltung 50 angeschlossen. Zusätzlich sind die beiden internen Lastwiderstände 5, 6 der Unterstützer-Schaltung 50 an VCC angeschlossen. Aus 2 ist ersichtlich, dass die Unterstützer-Schaltung 50 bei dem dargestellten Ausführungsbeispiel ähnlich bzw. symmetrisch zu der Treiberstufe 51 aufgebaut ist.Unlike the circuit according to 1 is the internal load between the internal load resistors 1 . 2 the driver stage 51 and internal load resistors 5 . 6 the supporter circuit 50 divided up. That's why the internal load resistors 1 . 2 the driver stage 51 not connected to VCC, but with the collector each one of the transistor 13 . 14 the supporter circuit 50 connected. In addition, the input terminals 21 . 22 with the base each one of the transistors 13 . 14 the supporter circuit 50 connected. The emitters of the transistors 13 . 14 the supporter circuit 50 are via a power source 32 connected to VEE. The internal load resistances 5 . 6 the supporter circuit 50 are each one of the transistors to the collector 13 . 14 the supporter circuit 50 connected. In addition, the two internal load resistors 5 . 6 the supporter circuit 50 connected to VCC. Out 2 it can be seen that the supporters circuit 50 in the illustrated embodiment, similar or symmetrical to the driver stage 51 is constructed.

Es sei nun angenommen, dass die internen Lastwiderstände 1, 2 der Treiberstufe 51 jeweils 50 Ω und die internen Lastwiderstände 5, 6 der Unterstützer-Schaltung 50 jeweils 10 Ω besitzen. Der durch jeweils einen der internen Lastwiderstände 5, 6 der Unterstützer-Schaltung 50 fließende Strom sei 200 mA. Damit errechnet sich der Spannungshub über die internen Lastwiderstände 5, 6 der Unterstützer-Schaltung 50 zu 2 V (= 10 Ω × 200 mA). Der durch den Transistor 11 (12) fließende Schaltstrom errechnet sich dann aus der Summe des durch den internen Lastwiderstand der Treiberstufe 1 (2) fließenden Stroms und des durch den externen Widerstand 3 (4) fließenden Stroms. Bei einem ausgangsseitigen Spannungshub von 3 V beträgt die an dem internen Lastwiderstand der Treiberstufe 1 (2) anliegende Spannung 1 V (= 3 V – 2 V), wodurch der durch den internen Lastwiderstand der Treiberstufe 1 (2) fließende Strom 20 mA beträgt (= 1 V/50 Ω). Der durch den externen Widerstand 3 (4) fließende Strom beträgt 60 mA (= 3 V/50 Ω). Damit summiert sich der durch den Transistor 11 (12) fließende Schaltstrom auf 80 mA (= 20 mA + 60 mA).It is now assumed that the internal load resistors 1 . 2 the driver stage 51 50 Ω each and the internal load resistors 5 . 6 the supporter circuit 50 each have 10 Ω. The one by one of the internal load resistors 5 . 6 the supporter circuit 50 flowing current is 200 mA. This calculates the voltage swing over the internal load resistors 5 . 6 the supporter circuit 50 to 2 V (= 10 Ω × 200 mA). The through the transistor 11 ( 12 ) flowing switching current is then calculated from the sum of the internal load resistance of the driver stage 1 ( 2 ) flowing current and by the external resistor 3 ( 4 ) flowing current. With an output-side voltage swing of 3 V, the voltage at the internal load resistor of the driver stage is 1 ( 2 ) voltage applied 1 V (= 3 V - 2 V), which is due to the internal load resistance of the driver stage 1 ( 2 ) flowing current is 20 mA (= 1 V / 50 Ω). The one by the external resistance 3 ( 4 ) flowing current is 60 mA (= 3 V / 50 Ω). This adds up through the transistor 11 ( 12 ) flowing switching current to 80 mA (= 20 mA + 60 mA).

Im Vergleich zu dem Schaltstrom aus der Schaltung gemäß 1 ohne Unterstützer-Schaltung ist der Schaltstrom um 27% reduziert (= (110 mA – 80 mA)/110 mA). Damit kann eine um 27% kleinere Emitterfläche und somit auch eine um 27% kleinere Kollektorfläche für die Transistoren 11, 12 der Treiberstufe 51 eingesetzt werden, wodurch die gesamte parasitäre Kapazität des Kollektors der Transistoren 11, 12 der Treiberstufe 51 entsprechend reduziert und damit die Bandbreite der Treiberschaltung entsprechend erhöht wird.Compared to the switching current from the circuit according to 1 without supporter circuit, the switching current is reduced by 27% (= (110 mA - 80 mA) / 110 mA). This allows a 27% smaller emitter area and thus a 27% smaller collector area for the transistors 11 . 12 the driver stage 51 be used, reducing the total parasitic capacitance of the collector of the transistors 11 . 12 the driver stage 51 reduced accordingly and thus the bandwidth of the driver circuit is increased accordingly.

Die Erfindung wurde zuvor anhand des bevorzugten Ausführungsbeispieles einer differenziell aufgebauten Treiberstufe (und einer differenziell aufgebauten Unterstützer-Schaltung) erläutert, ohne jedoch hierauf beschränkt zu sein. Ebenso kann die Erfindung selbstverständlich auch in Treiberschaltungen eingesetzt werden, bei welchen andere Verstärkerelemente als die dargestellten Bipolartransistoren verwendet werden. Schließlich ist darauf hinzuweisen, dass abweichend von dem zuvor erläuterten (differenziellen) Verstärker als Unterstützer-Schaltung im Prinzip jede Schaltung verwendet werden kann, welche dazu ausgelegt und geeignet ist, das Potential an dem mindestens einen internen Lastwiderstand der Treiberstufe zu reduzieren.The invention has been explained above with reference to the preferred embodiment of a differentially constructed driver stage (and a differentially structured supporter circuit), but without being limited thereto. Likewise, the invention can of course also be used in driver circuits in which other amplifier elements are used as the illustrated bipolar transistors. Finally, it should be noted that unlike the previously discussed (differential) amplifier as supporter circuit, in principle any circuit can be used which is designed and suitable for reducing the potential at the at least one internal load resistance of the driver stage.

Claims

Driver circuit which has a driver stage ( 51 ), a supporter circuit ( 50 ), two inputs ( 21 . 22 ) and two outputs ( 23 . 24 ), wherein the driver stage ( 51 ) two internal load resistors ( 1 . 2 ) and two transistors ( 11 . 12 ), wherein the supporter circuit ( 50 ) two transistors ( 13 . 14 ), wherein the one input signal ( 21 ) both a control input of a transistor ( 11 ) the driver stage ( 51 ) as well as a control input of the one transistor ( 13 ) of the supporter circuit ( 50 ), the other input signal ( 22 ) both a control input of the other transistor ( 12 ) the driver stage ( 51 ) as well as a control input of the other transistor ( 14 ) of the supporter circuit ( 50 ), wherein a first terminal of the one internal load resistor ( 1 ) directly to a first non-control input of the one transistor ( 11 ) the driver stage ( 51 ) and with the one output ( 23 ), wherein a first terminal of the other internal load resistor ( 2 ) directly to a first non-control input of the other transistor ( 12 ) the driver stage ( 51 ) and with the other output ( 24 ), wherein a first non-control input of the one transistor ( 13 ) of the supporter circuit ( 50 ) directly to a second terminal of the one internal load resistor ( 1 ) and a first non-control input of the other transistor ( 14 ) of the supporter circuit ( 50 ) directly to a second terminal of the other internal load resistor ( 2 ) the driver stage ( 51 ), wherein the first non-control input of the one transistor ( 13 ) of the supporter circuit ( 50 ) and the first non-control input of the other transistor ( 14 ) of the supporter circuit ( 50 ) via a respective second load resistor ( 5 ; 6 ) is connected to a first supply voltage potential (VCC), and wherein a second non-control input of the one transistor ( 13 ) of the supporter circuit ( 50 ), a second non-control input of the other transistor ( 14 ) of the supporter circuit ( 50 ) via a first power source ( 32 ), a second non-control input of the one transistor ( 11 ) the driver stage ( 51 ) and a second non-control input of the other transistor ( 12 ) the driver stage ( 51 ) via a second power source ( 31 ) is connected to a second supply voltage potential (VEE).

Driver circuit according to claim 1, characterized in that the transistors bipolar transistors ( 11 - 14 ), and that the control input of each transistor ( 11 - 14 ) the base, the first non-control input of each transistor ( 11 - 14 ) the collector and the second non-control input of each transistor ( 11 - 14 ) is the emitter.

Driver circuit according to claim 1 or 2, characterized in that the driver stage ( 51 ) and the supporter circuit ( 50 ) are differentially constructed, and that one of the driver stage ( 51 ) to be amplified input signal of the driver stage ( 51 ) can be fed differentially and an output signal of the driver stage corresponding to the amplified input signal ( 51 ) is differentially available.