DE10319979A1

DE10319979A1 - Method of manufacturing a printed circuit board

Info

Publication number: DE10319979A1
Application number: DE2003119979
Authority: DE
Inventors: Josef Ressel
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 2003-05-05
Filing date: 2003-05-05
Publication date: 2004-11-25
Also published as: WO2004100627A2; WO2004100627A3

Abstract

Offenbart ist ein Verfahren zum Herstellen einer Leiterplatte mit den Schritten: Bereitstellen einer ersten isolierenden Kernlage (KL1) mit einer ersten elektrisch leitenden Lage (E11) und einer zweiten elektrisch leitenden Lage (E12); Bereitstellen einer zweiten isolierenden Kernlage (KL2) mit einer ersten elektrisch leitenden Lage (E21) und einer zweiten elektrisch leitenden Lage (E22); Abtragen zumindest eines Flächenabschnitts einer jeweiligen ersten elektrisch leitenden Lage der ersten und der zweiten isolierenden Kernlage; Durchführen einer Laserbohrung (LB1, LB2) im Bereich des freigelegten Flächenabschnitts der ersten elektrisch leitenden Lage durch die jeweilige erste und zweite isolierende Kernlage bis zu deren zweiter elektrisch leitenden Lage; Vorsehen einer Prepreg-Lage (PPL) oberhalb der ersten elektrisch leitenden Lage der ersten isolierenden Kernlage und Anordnen der zweiten isolierenden Kernlage auf der Prepreg-Lage, wobei die erste elektrisch leitende Lage der zweiten isolierenden Kernlage der Prepreg-Lage zugewandt ist. DOLLAR A So kann eine Leiterplatte mit hochdichter Schaltungs- und Verbindungsstruktur hergestellt werden.A method for producing a printed circuit board is disclosed, comprising the steps of: providing a first insulating core layer (KL1) with a first electrically conductive layer (E11) and a second electrically conductive layer (E12); Providing a second insulating core layer (KL2) with a first electrically conductive layer (E21) and a second electrically conductive layer (E22); Removing at least one surface section of a respective first electrically conductive layer of the first and second insulating core layers; Performing a laser drilling (LB1, LB2) in the area of the exposed surface section of the first electrically conductive layer through the respective first and second insulating core layers up to their second electrically conductive layer; Providing a prepreg layer (PPL) above the first electrically conductive layer of the first insulating core layer and arranging the second insulating core layer on the prepreg layer, the first electrically conductive layer facing the second insulating core layer of the prepreg layer. DOLLAR A This is how a circuit board with a high-density circuit and connection structure can be manufactured.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Leiterplatte, insbesondere einer Leiterplatte in der Ausführung eines mehrlagigen Schaltungsträgers.The The present invention relates to a method for producing a Printed circuit board, in particular a printed circuit board in the execution of a multilayer circuit board.

Hochwertige Mobilfunkgeräte, wie beispielsweise hochwertige Mobiltelefone, haben einen sehr hohen Miniaturisierungsgrad. Für die interne Elektronik bedeutet das, dass die Leiterplatte zu einem multifunktionalen elektromechanischen Bauteil wird. Einerseits hat sie mechanische Funktionen in der Gerätekonstruktion, und andererseits wird die Leiterplatte zu einem beidseitig genutzten Schaltungsträger; um einen erhöhten Funktionsumfang bei reduziertem Platzbedarf zu erzielen. Insbesondere bringt die Miniaturisierung mit sich, dass auf einer Seite der Leiterplatte eine digitale Logik, beispielsweise für Signalverarbeitungsprozesse im Basisband, und auf der anderen Seite ein Hochfrequenzbereich mit hoher Signalintegrität vorgesehen sind.High quality Mobile devices such as high quality cell phones have a very high one Miniaturization. For The internal electronics means that the circuit board becomes one multifunctional electromechanical component. On the one hand they have mechanical functions in device design, and on the other hand the circuit board becomes a circuit carrier used on both sides; around an elevated Achieve functionality with reduced space requirements. In particular brings the miniaturization with it on one side of the circuit board digital logic, for example for signal processing processes in the baseband, and on the other hand a high frequency range with high signal integrity are provided.

Eine herkömmliche Leiterplatte LP01 ist beispielsweise als ein Schaltungsträger mit acht elektrisch leitenden Lagen bzw. Signallagen ausgeführt, wie es in 1 gezeigt ist.A conventional circuit board LP01 is designed, for example, as a circuit carrier with eight electrically conductive layers or signal layers, as shown in FIG 1 is shown.

Der Herstellungsprozess dieser Leiterplatte sieht folgendermaßen aus:
Zwei beidseitig kupferbeschichtete Kernlagen KL03 und KL04 werden mechanisch gebohrt (so dass mechanische Durchgangsbohrungen DB01 bis DB04 entstehen) und verkupfert. Anschließend werden die beiden Signallagen S04 und S05 photochemisch strukturiert. Im nächsten Schritt werden die beiden Kernlagen KL03 und KL04 getrennt durch ein Prepreg PP und Beaufschlagung von Druck und Temperatur miteinander verpresst. Jetzt wird ein mechanische Bohrung DB05 vorgesehen und wiederum werden die Außenseiten, d.h. nun die Kupferlagen oder Signallagen S03 und S06 photochemisch strukturiert. Um weitere Signallagen, wie die Signallagen S02 und S07, bereitzustellen werden HDI (high densitiy interconnect)-Lagen KL02 bzw. KL05 aus RCC (resin coated copper) oder FR4 (glasfaserverstärktes Harz) mit dem gerade hergestellten Träger, genauer gesagt mit den Außenlagen S03 und S06 in diesem Stadium verpresst und photolithografisch strukturiert. Zur elektrischen Verbindung der Signallagen S02 und S03 werden Laserbohrungen in die Kernlage KL02 eingebracht. Analog dazu wird die Kernlage KL05 mit dem Laser gebohrt, um eine Verbindung der Signallagen von S06 und S07 herzustellen. Um weitere Signallagen S01 und S08 vorzusehen, werden HDI (high densitiy interconnect)-Lagen KL01 und KL06 aus RCC (resin coated copper) oder FR4 (glasfaserverstärktes Harz) mit dem bisher hergestellten Träger, genauer gesagt den Außenlagen S02 und S07 in diesem Stadium verpresst und photolithografisch strukturiert. Zur Verbindung der Signallagen S01 und S02 werden Laserbohrungen in die Kernlage KL01 eingebracht. Analog dazu wird die Kernlage KL06 mit dem Laser gebohrt, um eine Verbindung der Signallagen S07 und S08 herzustellen.The manufacturing process of this PCB looks like this:
Two core layers KL03 and KL04, copper-coated on both sides, are mechanically drilled (so that mechanical through holes DB01 to DB04 are created) and copper-plated. Then the two signal layers S04 and S05 are structured photochemically. In the next step, the two core layers KL03 and KL04 are pressed separately by a prepreg PP and pressurization and temperature. Now a mechanical hole DB05 is provided and again the outside, ie now the copper layers or signal layers S03 and S06 are structured photochemically. In order to provide additional signal layers, such as signal layers S02 and S07, HDI (high density interconnect) layers KL02 and KL05 made of RCC (resin coated copper) or FR4 (glass fiber reinforced resin) with the carrier just manufactured, more precisely with the outer layers S03 and S06 pressed and photolithographically structured at this stage. Laser holes are made in the core layer KL02 for the electrical connection of the signal layers S02 and S03. Analogously, the core layer KL05 is drilled with the laser in order to connect the signal layers of S06 and S07. In order to provide additional signal layers S01 and S08, HDI (high density interconnect) layers KL01 and KL06 made of RCC (resin coated copper) or FR4 (glass fiber reinforced resin) are pressed with the previously manufactured carrier, more precisely the outer layers S02 and S07 at this stage and structured photolithographically. To connect the signal layers S01 and S02, laser holes are made in the core layer KL01. Analogously, the core layer KL06 is drilled with the laser in order to connect the signal layers S07 and S08.

Ein Nachteil, der sich aus dem gerade gezeigten Leiterplattenaufbau ergibt, ist das Vorsehen einer Vielzahl von mechanischen Vias, insbesondere der Vias DB01 bis DB05, die durch Kernlagen, hier die Kernlagen KL03 und KL04, gebohrt worden sind. Zum einen ist die Herstellung der mechanischen Bohrungen bzw. Vias mit großem vorrichtungs- und verfahrenstechnischem Aufwand verbunden, da jedes Via mit einem hochdrehzahligen Bohrer gebohrt werden muss. Außerdem bringt das Vorse hen von mechanischen Vias mit sich, dass auf einer Signallage ein relativ große Flächenabschnitt für ein Via in Anspruch genommen wird, was einer hochdichten Schaltungs- bzw. Verbindungsstruktur in der Signallage und somit der Leiterplatte entgegensteht.On Disadvantage resulting from the PCB structure just shown is the provision of a variety of mechanical vias, particularly the Vias DB01 to DB05, which are due to core layers, here the core layers KL03 and KL04 have been drilled. First is the manufacture of the mechanical bores or vias with large device and process technology Effort associated with each via with a high speed drill needs to be drilled. Moreover brings with it the provision of mechanical vias that on one Signal situation a relatively large surface section for a Via is used, which is a high-density circuit or connection structure in the signal position and thus the circuit board opposes.

Somit ist es die Aufgabe der vorliegenden Erfindung, eine Leiterplatte mit einer hochdichten Schaltungs- bzw. Verbindungsstruktur bei minimiertem vorrichtungs- und verfahrenstechnischem Aufwand zu schaffen.Consequently it is the object of the present invention to provide a printed circuit board with a high-density circuit or connection structure with minimized to create equipment and process engineering effort.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.This The object is achieved by a method according to claim 1. advantageous Refinements are the subject of the dependent claims.

Das der Erfindung zugrunde liegende Prinzip besteht darin, eine Leiterplatte bzw. deren innere Lagen aus zwei Teilabschnitten aufzubauen, die zunächst separat bearbeitet und dann durch eine isolierende Lage, wie eine Prepreg-Lage, getrennt, miteinander verbunden werden. Genauer gesagt ist es bei einem derartigen Verfahren möglich, in jedem Teilabschnitt, der aus einer isolierenden Kernlage besteht, welche an beiden Seiten mit einer elektrisch leitenden Lage versehen ist, nach Abtragen eines für eine Bohrung vorgesehenen Flächenabschnitt der ersten elektrisch leitenden Lage mittels Laserbohren eine Bohrung bis zur jeweils zweiten elektrisch leitenden Lage vorzusehen. Das bedeutet, im Gegensatz zum Stand der Technik können hier aufgrund der Aufteilung der (inneren) Leiterplattenstruktur in zwei in der Dickenabmessung dünnere Teilabschnitte Bohrungen mittels des zeitlich schnelleren Laserbohrverfahrens durchgeführt werden, anstatt auf das langsamere sowie verfahrens- und vorrichtungstechnisch aufwendigere mechanische Bohrverfahren zurückgreifen zu müssen. Dies wiederum bedeutet, dass aufgrund des geringeren Flächenbedarfs (auf einer elektrisch leitenden Lage) der Laserbohrung dichtere bzw. hochdichte Schaltungs- bzw. Verbindungsstrukturen in der Leiterplatte geschaffen werden können.The principle on which the invention is based is to build up a printed circuit board or its inner layers from two sections, which are first processed separately and then connected to one another by an insulating layer, such as a prepreg layer. More precisely, it is possible with such a method to drill a hole in each section, which consists of an insulating core layer, which is provided on both sides with an electrically conductive layer, after removing a surface section provided for a bore of the first electrically conductive layer by means of laser drilling to be provided up to the second electrically conductive layer. This means that, in contrast to the prior art, due to the division of the (inner) circuit board structure into two sections that are thinner in thickness, drilling can be carried out by means of the faster laser drilling process, instead of having to resort to the slower mechanical process, which is more complex in terms of process and device technology , This in turn means that due to the smaller space requirement (on an electrically conductive layer) the laser bore is denser or high-density circuit or connection structures can be created in the circuit board.

Ferner ist bei dem beschriebenen Verfahren möglich, dass zunächst die beiden Teilabschnitte ausgehend von den jeweiligen ersten elektrisch leitenden Lagen mit Bohrungen versehen, eventuell durchkontaktiert und strukturiert werden, wobei die Teilabschnitte mit einander zugewandten ersten elektrisch leitenden Lagen und durch eine Prepreg-Lage voneinander getrennt miteinander verbunden werden. Dies hat den Vorteil, dass auch die nun inneren (ersten) elektrisch leitenden Lagen eine hochdichte Schaltungs- bzw. Verbindungsstruktur erreichen können.Further it is possible with the described method that the two sections starting electrically from the respective first Provide conductive layers with holes, possibly plated through and be structured, the subsections facing each other first electrically conductive layers and by a prepreg layer from each other be connected separately. This has the advantage that the now inner (first) electrically conductive layers also have a high-density circuit or connection structure can achieve.

Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:preferred embodiments of the present invention are hereinafter referred to the accompanying drawings explained. Show it:

1 eine schematische Darstellung des Schichtaufbaus einer herkömmlichen Leiterplatte; 1 is a schematic representation of the layer structure of a conventional circuit board;

2 Bearbeitungsschritte zur Ausbildung von Teilabschnitten einer Leiterplatte bzw. deren innerer Struktur; 2 Processing steps for the formation of sections of a circuit board or its internal structure;

3 eine vorläufige Leiterplattendarstellung nach einem Verpressen von zwei in 2 hergestellten Teilabschnitten; 3 a preliminary circuit board representation after pressing two in 2 manufactured sections;

4 eine schematische Darstellung des Schichtaufbaus einer Leiterplatte gemäß einer Ausführungsform der Erfindung. 4 is a schematic representation of the layer structure of a circuit board according to an embodiment of the invention.

Es soll nun im Folgenden die Herstellung einer Leiterplatte gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben werden.It is now the manufacture of a circuit board according to a embodiment of the present invention.

Dazu wird in einem ersten in 2A gezeigten Schritt eine erste isolierende Kernlage KL1 (als erster Teilabschnitt der Leiterplatte), die auf einer ersten Seite eine erste elektrisch leitende Lage EL11 und auf einer entgegengesetzten zweite Seite eine zweite elektrisch leitende Lage EL12 aufweist, bereitgestellt. Ferner wird eine zweite isolierende Kernlage KL2 (als zweiter Teilabschnitt), die auf einer ersten Seite eine erste elektrisch leitende Lage EL21 und auf einer entgegengesetzten zweiten Seite eine zweite elektrisch leitende Lage EL22 aufweist, bereitgestellt. Dabei bestehen die ersten EL11, EL12 und die zweiten EL21, EL22 elektrisch leitende Lagen aus Kupfer (Cu). Die erste KL1 und die zweite KL2 isolierenden Kernlage umfassen einen elektrisch isolierenden Kunststoff, wie ein FR4-Laminat. Vorzugsweise wird nun vor dem Aufbringen der ersten Schicht aus elektrisch leitendem Material auf die jeweiligen zweiten elektrisch leitenden Lagen der ersten und der zweiten isolierenden Kernlage eine Abdeckschicht aufgebracht.In a first in 2A Step shown a first insulating core layer KL1 (as a first section of the circuit board), which has a first electrically conductive layer EL11 on a first side and a second electrically conductive layer EL12 on an opposite second side. Furthermore, a second insulating core layer KL2 (as a second partial section) is provided, which has a first electrically conductive layer EL21 on a first side and a second electrically conductive layer EL22 on an opposite second side. The first EL11, EL12 and the second EL21, EL22 are made of copper (Cu). The first KL1 and the second KL2 insulating core layer comprise an electrically insulating plastic, such as an FR4 laminate. Before the first layer of electrically conductive material is applied, a cover layer is preferably applied to the respective second electrically conductive layers of the first and the second insulating core layer.

Wie es in 2B gezeigt ist, werden in einem zweiten Schritt ausgewählte Flächenabschnitte FLA1 und FLA2 einer jeweiligen ersten elektrisch leitenden Lage EL11, EL12 der ersten und der zweiten isolierenden Kernlage KL1, KL2 abgetragen (beispielsweise mittels eines YAG-Lasers oder CO₂-Lasers), in einem Umfang eines darunter vorzusehenden Bohrloches. Ferner wird in einem dritten Schritt eine Laserbohrung LB1, LB2 im Bereich des freigelegten Flächenabschnitts der ersten elektrisch leitenden Lage durch die jeweilige erste und zweite isolierende Kernlage bis zu deren zweiter elektrisch leitenden Lage EL21, EL22 durchgeführt (beispielsweise ebenso mittels eines YAG-Lasers oder CO₂-Lasers). Dabei ist die für eine Laserbohrung typische sich nach unten verjüngende Form in der Figur zu erkennen.Like it in 2 B is shown, selected surface sections FLA1 and FLA2 of a respective first electrically conductive layer EL11, EL12 of the first and second insulating core layers KL1, KL2 are removed in a second step (for example by means of a YAG laser or CO ₂ laser), to an extent of a borehole to be provided below. Furthermore, in a third step, laser drilling LB1, LB2 is carried out in the area of the exposed surface section of the first electrically conductive layer through the respective first and second insulating core layers up to their second electrically conductive layer EL21, EL22 (for example likewise by means of a YAG laser or CO ₂ lasers). The shape tapering downwards, which is typical for a laser bore, can be seen in the figure.

In einem vierten in 2C gezeigten Schritt wird nun eine erste Schicht EL13, EL23 aus leitendem Material auf den jeweiligen ersten elektrisch leitenden Lagen EL11, EL21 einschließlich der Laserbohrlöcher LB1, LB2 der ersten und zweiten isolierenden Kernlage KL1, KL2 aufgebracht. Dabei kann das Aufbringen der ersten Schicht aus elektrisch leitendem Material in zwei Teilschritten geschehen, die einen ersten Teilschritt einer chemischen Kupfer-Aufbringung und einen zweiten Teilschritt einer galvanischen Kupfer-Aufbringung umfassen.In a fourth in 2C shown step, a first layer EL13, EL23 of conductive material is now applied to the respective first electrically conductive layers EL11, EL21 including the laser drill holes LB1, LB2 of the first and second insulating core layers KL1, KL2. The application of the first layer of electrically conductive material can take place in two sub-steps, which comprise a first sub-step of chemical copper application and a second sub-step of galvanic copper application.

Anschließend erfolgt in einem in 2D gezeigten Schritt eine Strukturierung dieser ersten Schicht EL13, EL23 aus elektrisch leitendem Material sowie der darunter liegenden ersten elektrisch leitenden Lage EL11, EL21 der jeweiligen ersten und zweiten isolierenden Kernlage KL1, KL2. Dabei kann die Strukturierung ein Aufbringen eines Musters eines säurefesten Lacks, insbesondere nach dem Belichtungsverfahren, auf die Schicht EL13, EL23 aus elektrisch leitendem Material und ein chemisches Wegätzen der belichteten Abschnitte der Schicht aus elektrisch leitendem Material sowie der ersten elektrischen Lage umfassen.Then takes place in an in 2D shown step a structuring of this first layer EL13, EL23 made of electrically conductive material and the underlying first electrically conductive layer EL11, EL21 of the respective first and second insulating core layers KL1, KL2. The structuring can include applying a pattern of an acid-resistant lacquer, in particular according to the exposure method, to the layer EL13, EL23 made of electrically conductive material and chemically etching away the exposed sections of the layer made of electrically conductive material and the first electrical layer.

In einem folgenden Schritt wird eine Prepreg-Lage PPL oberhalb der ersten elektrisch leitenden Lage EL11 bzw. oberhalb der ersten Schicht EL13 aus elektrisch leitendem Material der ersten isolierenden Kernlage KL1 vorgesehen und wird die zweite isolierenden Kernlage KL2 quasi um 180° gewendet und auf der Prepreg-Lage PPL angeordnet, wobei die erste elektrisch leitende Lage EL21 bzw. die erste Schicht EL23 aus elektrisch leitendem Material der zweiten isolierenden Kernlage KL2 der Prepreg-Lage PPL zugewandt ist (vgl. 3). Anschließend werden die erste isolierende Kernlage KL1, die Prepreg-Lage PPL und die zweite isolierende Kernlage KL2 unter Beaufschlagung von Druck und Wärme miteinander verpresst. Dabei dringt Material (Harz) der Prepreg-Lage in Bohrlöcher der jeweiligen Kernlagen ein, und stabilisiert so die Lagenstruktur.In a subsequent step, a prepreg layer PPL is provided above the first electrically conductive layer EL11 or above the first layer EL13 made of electrically conductive material of the first insulating core layer KL1, and the second insulating core layer KL2 is virtually turned through 180 ° and on the prepreg -Layer PPL arranged, the first electrically conductive layer EL21 or the first layer EL23 made of electrically conductive material facing the second insulating core layer KL2 of the prepreg layer PPL (cf. 3 ). Then the first insulating core layer KL1, the Prepreg layer PPL and the second insulating core layer KL2 pressed together under the action of pressure and heat. The material (resin) of the prepreg layer penetrates the boreholes of the respective core layers, thereby stabilizing the layer structure.

Gemäß einer vorteilhaften Ausgestaltung kann die Abdeckschicht von den zweiten elektrisch leitenden Lagen EL12, EL22 weggenommen werden und eine Strukturierung der zweiten elektrisch leitenden Lagen EL12, EL22 vorgenommen werden, die entsprechend obiger Beschreibung durch Aufbringen eines Musters eines säurefesten Lacks, insbesondere nach dem Belichtungsverfahren, und ein chemisches Wegätzen der belichteten Abschnitte der zweiten elektrischen Lage realisierbar ist.According to one advantageous embodiment, the cover layer of the second electrically conductive layers EL12, EL22 and a Structuring of the second electrically conductive layers EL12, EL22 be made, according to the above description by applying a Pattern of an acid-proof Lacquers, especially after the exposure process, and a chemical etching of the exposed sections of the second electrical layer can be realized is.

Gemäß einer weitere vorteilhaften Ausgestaltung kann ferner zumindest eine mechanische Durchgangsbohrung durch die zweite elektrisch leitende Lage E12 der ersten isolierenden Kernlage KL1, die Prepreg-Lage PPL und die zweite elektrisch leitende Lage E22 der zweiten isolierenden Kernlage KL2 durchgeführt werden. Anschließend kann eine zweite Schicht aus elektrisch leitendem Material auf die jeweiligen zweiten elektrisch leitenden Lagen und die Wandung der zumindest einen Durchgangs bohrung aufgebracht werden. In einem derartigen Fall erfolgt die Strukturierung der zweiten elektrisch leitenden Lagen EL12, EL22 erst nach dem Aufbringen der zweiten Schicht aus elektrisch leitendem Material.According to one Another advantageous embodiment can also have at least one mechanical through hole through the second electrically conductive layer E12 of the first insulating Core layer KL1, the prepreg layer PPL and the second electrically conductive Layer E22 of the second insulating core layer KL2 can be carried out. Subsequently can a second layer of electrically conductive material on the respective second electrically conductive layers and the wall of the at least one through hole be applied. In such a In this case the second electrically conductive is structured Lay out EL12, EL22 only after the second layer has been applied electrically conductive material.

Ferner kann gemäß einer weiteren Ausgestaltung, auf die noch in 4 Bezug genommen werden wird, auf die jeweiligen zweiten elektrisch leitenden Lagen eine zumindest weitere isolierende Kernlage mit einer dritten elektrisch leitenden Lage aufgebracht werden, wobei diese eine weitere Kernlage einen elektrisch isolierenden Kunststoff, insbesondere in Form eines FR4 (Epoxid-Glashartgewebe)-Laminats oder einer RCC-Folie, umfasst. Die jeweiligen dritten elektrisch leitenden Lagen können dann wiederum strukturiert werden, in einer Weise, wie es bereits oben des öfteren erläutert wurde. Zum Herstellen einer elektrischen Verbindung zwischen den einzelnen elektrisch leitenden Lagen können ferner mittels Laserbohrungen hergestellte Vias vorgesehen werden.Furthermore, according to a further embodiment, to which still in 4 Reference will be made to the respective second electrically conductive layers, an at least one further insulating core layer with a third electrically conductive layer being applied, this another core layer being an electrically insulating plastic, in particular in the form of an FR4 (epoxy glass hard fabric) laminate or RCC film. The respective third electrically conductive layers can then in turn be structured in a manner as has already been explained above. Vias produced by means of laser bores can also be provided to establish an electrical connection between the individual electrically conductive layers.

Es sei nun auf 4 verwiesen, in der eine schematische Darstellung des Schichtaufbaus einer Leiterplatte LP11 gemäß einer Ausführungsform der Erfindung gezeigt ist. Diese Leiterplatte LP11 hat eine ähnliche Lagenanordnung wie die in 1 gezeigte Leiterplatte LP01. Dabei sind von oben nach unten betrachtet acht Signallagen bzw. elektrisch leitende Lagen S11 bis S18 angeordnet, zwischen denen jeweilige elektrisch isolierende Lagen KL11 bis KL16, sowie eine Prepreg-Lage PP vorgesehen sind. Wie es jedoch insbesondere an der Form der durch Laserbohrung erzeugten Vias LB110, LB111, LB113, LB114 zu sehen ist, wurde die Leiterplatte LP11 bzw. deren innere Lagen gemäß einem erfindungsgemäßen Verfahren hergestellt. Kennzeichen hierfür ist, dass die Bohrlöcher der genannten Vias sich in Richtung weg von der Prepreg-Lage PP verjüngen. Das bedeutet, dass bei der Herstellung des inneren Leiterplattenabschnitts die Laserbohrung der Vias LB110, LB111 in Richtung von der Signallage S14 zur Signallage S13 durchgeführt wurde, und anschließend die Kernlage KL13 um 180° gewendet auf der Prepreg-Lage PP angeordnet wurde, so dass die Signallage S14 bzw. die Bohrlöcher der Vias LB110, LB111 der Prepreg-Lage PP zugewandt sind (vgl. auch die zu 3 erläuterten Verfahrensschritte). Somit entspricht also aus herstellungstechnischer Sicht die Kernlage KL14 mit den Signallagen S15, S16 der Kernlage KL1 mit den elektrisch leitenden Lagen EL11, EL12 (vgl. 2 und 3) und entspricht die Kernlage KL13 mit den Signallagen S13, S14 der Kernlage KL2 mit den elektrisch leitenden Lagen EL21, EL22 (vgl. 2 und 3).It is now on 4 referenced, in which a schematic representation of the layer structure of a circuit board LP11 according to an embodiment of the invention is shown. This circuit board LP11 has a layer arrangement similar to that in FIG 1 PCB shown LP01. Viewed from top to bottom, eight signal layers or electrically conductive layers S11 to S18 are arranged, between which respective electrically insulating layers KL11 to KL16 and a prepreg layer PP are provided. However, as can be seen in particular from the shape of the vias LB110, LB111, LB113, LB114 produced by laser drilling, the printed circuit board LP11 or its inner layers were produced using a method according to the invention. This is characterized by the fact that the boreholes of the vias mentioned taper in the direction away from the prepreg layer PP. This means that during the production of the inner circuit board section, the laser drilling of the vias LB110, LB111 was carried out in the direction from the signal layer S14 to the signal layer S13, and then the core layer KL13 was arranged turned through 180 ° on the prepreg layer PP, so that the Signal layer S14 or the drill holes of the vias LB110, LB111 face the prepreg layer PP (cf. also the 3 explained process steps). Thus, from a manufacturing point of view, the core layer KL14 with the signal layers S15, S16 corresponds to the core layer KL1 with the electrically conductive layers EL11, EL12 (cf. 2 and 3 ) and corresponds to the core layer KL13 with the signal layers S13, S14 of the core layer KL2 with the electrically conductive layers EL21, EL22 (cf. 2 and 3 ).

Nach dem Verpressen der Kernlagen KL13 und KL14 mit der Prepreg-Lage PP (entsprechend dem in 3 erläuterten Prozess) wurde eine mechanische Bohrung durch die Kernlage KL13, KL14 bzw. deren Signallagen S13, S14 bzw. S15, S16 zur Herstellung des Via DB11 vorgenommen. Entweder vor oder nach dem mechanischen Bohren wird nun eine eventuell auf den Signallagen S13 und S16 vorgesehene Abdeckschicht entfernt, um eine Schicht aus elektrisch leitendem Material (beispielsweise aus Kupfer) auf den Signallagen S13, S16 sowie auf der Innenwandung des mechanischen Bohrloches aufzubringen. Anschließen werden die Signallagen S13, S16, zu denen nun auch die jeweiligen Schichten aus elektrisch leitendem Material gezählt werden, strukturiert (beispielsweise nach einem bereits oben erwähnten Verfahren).After pressing the core layers KL13 and KL14 with the prepreg layer PP (according to the in 3 process), a mechanical drilling was carried out through the core layer KL13, KL14 or their signal layers S13, S14 or S15, S16 to produce the Via DB11. Either before or after the mechanical drilling, a cover layer which may be provided on the signal layers S13 and S16 is now removed in order to apply a layer of electrically conductive material (for example made of copper) on the signal layers S13, S16 and on the inner wall of the mechanical borehole. The signal layers S13, S16, to which the respective layers of electrically conductive material are now counted, are then structured (for example using a method already mentioned above).

Auf die elektrisch leitenden Lagen bzw. Signallagen S13, S16 werden dann Kernlagen in Form von elektrisch isolierenden RCC-Folien KL12 und KL15 mit elektrisch leitenden Lagen S12 und S17 aufgebracht (vgl. dazu auch die Erläuterungen zu 1 bezüglich der Aufbringung bzw. Verpressung der äußeren Kernlagen KL02 bzw. KL05 sowie KL01 bzw. KL06 mit dem Träger), wobei die RCC-Folien KL12, KL15 anschließend durchkontaktiert (durch Laserbohrungen LB11, LB13, LB16, LB17 und Aufbringen einer Schicht aus leitendem Material wie Kupfer) und die elektrisch leitenden Lagen S12 und S17 strukturiert werden. Daraufhin werden auf die Signallagen S12, S17 weitere Kernlagen in Form von RCC-Folien KL11 und KL16 mit elektrisch leitenden Lagen S11 und S18 aufgebracht, wobei die RCC-Folien KL11, KL16 anschließend durchkontaktiert (durch Laserbohrung LB15 und Aufbringen einer Schicht aus leitendem Material wie Kupfer) und die elektrisch leitenden Lagen S11 und S18 strukturiert werden.Core layers in the form of electrically insulating RCC foils KL12 and KL15 with electrically conductive layers S12 and S17 are then applied to the electrically conductive layers or signal layers S13, S16 (cf. also the explanations for this) 1 with regard to the application or pressing of the outer core layers KL02 or KL05 as well as KL01 or KL06 with the carrier), the RCC foils KL12, KL15 then making contact (through laser holes LB11, LB13, LB16, LB17 and applying a layer of conductive material like copper) and the electrically conductive layers S12 and S17. Subsequently, further core layers in the form of RCC foils KL11 and KL16 with electrically conductive layers S11 and S18 are applied to the signal layers S12, S17, the RCC foils KL11, KL16 then being plated through (by laser drilling LB15 and applying a layer of conductive material such as Copper) and the electrically conductive layers S11 and S18 are structured.

Auf diese Weise ist es also möglich, eine Leiterplatte LP11 zu schaffen, die eine hochdichte Schaltungs- und Verbindungsstruktur aufweist, da zum einen jede elektrisch leitende Lage S11 bis S18 (hochdicht) strukturierbar und zum anderen durch mittels Laserbohrungen hergestellte Vias LB11, LB12, LB13, LB14, LB15, L16, LB17, LB110, LB111, LB113, LB114, welche nur einen geringer Durchmesser haben und somit einen geringen Flächenabschnitt auf einer Signallage in Anspruch nehmen, verbindbar ist.On in this way it is possible to create a circuit board LP11 that has a high density circuit and connection structure, since on the one hand each electrically conductive Layer S11 to S18 (high density) can be structured and secondly by means of Vias LB11, LB12, LB13, LB14, LB15, L16, LB17, LB110, LB111, LB113, LB114, which only have a small diameter have and therefore a small area section on a signal layer avail, is connectable.

Abschließend seien noch einige Abmessungen für die einzelnen Komponenten der Leiterplatte LP11 aufgeführt. Eine Kontaktfläche ("Land") F1 eines lasergebohrten Via der Kernlagen KL11, KL12, KL15, KL16 hat einen Durchmesser von ca. 300μm, während die Kontaktfläche F2 eines lasergebohrten Via der Kernlage KL13 und KL14 einen Durchmesser von ca. 350μm und die Kontaktfläche F3 eines mechanisch gebohrten Via (hier) der Kernlage KL13, KL14 einen Durchmesser von ca. 600μm (bei einem Bohrlochdurchmesser von ca. 300μm) hat. Die Dicke einer Signallage S11 bis S18 liegt bei ca. 30 μm, wobei die Dicke der Kernlagen KL11, KL12, KL15, KL16 bei ca. 50μm und die Dicke der Kernlagen KL13 und KL14 bei ca. 100μm liegen. Die Dicke der Prepreg-Lage PP liegt bei ca. 120μm, so dass eine Gesamtdicke der Leiterplatte LP11 von ca. 860 μm erreicht wird. Es sei erwähnt, dass die Dicke der einzelnen Lagen, insbesondere der Kernlagen und der Prepreg-Lage je nach Anwendungsfall variierbar ist.In conclusion some more dimensions for the individual components of the PCB LP11 listed. A contact area ("Land") F1 of a laser drilled Via the core layers KL11, KL12, KL15, KL16 has a diameter of approx. 300μm, while the contact area F2 of a laser drilled via of the core layer KL13 and KL14 a diameter of about 350μm and the contact area F3 of a mechanically drilled via (here) of the core layer KL13, KL14 a diameter of approx. 600μm (with a borehole diameter of approx. 300μm). The thickness of a signal layer S11 to S18 is approx. 30 μm, the thickness of the core layers KL11, KL12, KL15, KL16 at approx. 50μm and the The core layers KL13 and KL14 are approx. 100μm thick. The thickness of the prepreg layer PP is approx. 120μm, so that a total thickness of the PCB LP11 of approx. 860 μm is achieved becomes. It should be mentioned that the thickness of the individual layers, in particular the core layers and the prepreg layer can be varied depending on the application.

Eine gemäß der vorliegenden Erfindung hergestellte Leiterplatte ist also für den Einsatz in elektrischen Geräten, insbesondere in der Ausführung von Mobilfunkgeräten bzw. Mobiltelefone oder (kleinen) tragbaren Computern, geeignet, die einen abmessungsmäßigen kleinen bzw. miniaturisierten Aufbau aufweisen (sollen). Dabei kann im Fall des elektrischen Geräts in der Form eines Mobilfunkgeräts bzw. Mobiltelefons eine Seite (z.B. in 4 die Seite bezüglich der Prepreg-Lage PP mit den Kernlagen KL11, KL12, KL13) der Leiterplatte eine digitale Logik, beispielsweise für Signalverarbeitungsprozesse im Basisband, und die andere Seite (z.B. in 4 die Seite bezüglich der Prepreg-Lage PP mit den Kernlagen KL14, KL15, KL16) einen Hochfrequenzbereich mit hoher Signalintegrität aufweisen. Die beiden Seiten bzw. Signalverarbeitungsbereiche können dann durch mechanisch gebohrte Vias (z.B. das Via DB11 in 4) elektrisch miteinander verbunden werden.A printed circuit board produced according to the present invention is therefore suitable for use in electrical devices, in particular in the design of mobile radio devices or mobile telephones or (small) portable computers, which have (should) have a small or miniaturized structure. In the case of the electrical device in the form of a mobile radio device or mobile telephone, one side (for example in 4 the side with respect to the prepreg layer PP with the core layers KL11, KL12, KL13) of the printed circuit board has digital logic, for example for signal processing processes in the baseband, and the other side (for example in 4 the side with respect to the prepreg layer PP with the core layers KL14, KL15, KL16) have a high-frequency range with high signal integrity. The two sides or signal processing areas can then be replaced by mechanically drilled vias (e.g. via DB11 in 4 ) are electrically connected to each other.

Claims

Method of manufacturing a printed circuit board with the following steps: Providing a first insulating core layer (KL1), which on a first side has a first electrically conductive layer (E11) and a second electrical on an opposite second side has conductive layer (E12); Provide a second insulating Core layer (KL2), which has a first electrically conductive on a first side Location (E21) and a second on an opposite second side has electrically conductive layer (E22); At least remove of a surface section (FLA1, FLA2) of a respective first electrically conductive layer of the first and second insulating core layers; Performing one Laser drilling (LB1, LB2) in the area of the exposed area the first electrically conductive layer by the respective first and second insulating core layer up to the second electrically conductive Location; Provide a prepreg layer (PPL) above the first electrically conductive layer of the first insulating core layer and arranging the second insulating core layer on the prepreg layer, the first electrically conductive layer of the second insulating core layer Prepreg layer is facing.

The method of claim 1, wherein the first insulating Core layer, the prepreg layer and the second insulating core layer, especially when pressure and heat are applied to one another be pressed.

Method according to one of claims 1 or 2, in which according to the step of performing a laser hole, a first layer (EL12, EL23) of conductive Material on the respective first electrically conductive layers including the Laser holes of the first and second insulating core layer is applied.

The method of claim 3, wherein the applying the first layer of electrically conductive material in two steps is applied, which is a first sub-step of a chemical Copper deposition and a second substep of a galvanic Include copper deposition.

Method according to one of claims 3 or 4, in which according to the step of applying the first layer of electrically conductive Material structuring of this first layer of electrical conductive material and the underlying electrical first conductive layer of the respective first and second insulating core layer carried out becomes.

Method according to Claim 5, in which the structuring comprises applying a pattern of an acid-resistant lacquer, in particular after the exposure process, to the layer of electrically conductive material and chemically etching away the exposures comprises portions of the layer of electrically conductive material.

Method according to one of claims 3 to 6, in which before Application of the first layer of electrically conductive material on the respective second electrically conductive layers of the first and a covering layer is applied to the second insulating core layer becomes.

Method according to one of claims 2 to 7, in which according to Pressing the first insulating core layer, the prepreg layer and the second insulating core layer, the covering layer of the respective second electrical conductive layers of the first and second insulating core layers Will get removed.

The method of claim 8, wherein at least one mechanical through hole (DB11) through the second electrical conductive layer of the first insulating core layer, the prepreg layer and the second electrically conductive layer of the second insulating core layer is carried out.

The method of claim 9, wherein a second layer made of electrically conductive material to the respective second electrically conductive layers and the wall of the at least one through hole is applied.

Method according to one of claims 1 to 10, in which on the respective second electrically conductive layers at least one more insulating core layer applied with a third electrically conductive layer becomes.

Method according to one of Claims 1 to 11, in which the surface section is removed by means of a laser, in particular a YAG laser or CO ₂ laser.

Method according to one of the preceding claims, which the first, the second and the third electrically conductive layer and the first and second layers of electrically conductive Material consist of copper.

Method according to one of the preceding claims, which the first and the second insulating core layer electrically insulating plastic, in particular an FR4 laminate, and the at least one more Core layer an electrically insulating plastic, in particular in the form of an FR4 laminate or RCC film.

Printed circuit board using a method of the previous Expectations is made.