[go: up one dir, main page]

DE10317018A1 - Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten - Google Patents

Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten Download PDF

Info

Publication number
DE10317018A1
DE10317018A1 DE2003117018 DE10317018A DE10317018A1 DE 10317018 A1 DE10317018 A1 DE 10317018A1 DE 2003117018 DE2003117018 DE 2003117018 DE 10317018 A DE10317018 A DE 10317018A DE 10317018 A1 DE10317018 A1 DE 10317018A1
Authority
DE
Germany
Prior art keywords
semiconductor chips
semiconductor chip
insulation layer
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2003117018
Other languages
English (en)
Inventor
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003117018 priority Critical patent/DE10317018A1/de
Priority to EP04726437A priority patent/EP1614158A2/de
Priority to PCT/DE2004/000750 priority patent/WO2004093190A2/de
Publication of DE10317018A1 publication Critical patent/DE10317018A1/de
Priority to US11/246,563 priority patent/US7317251B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein erfindungsgemäßes Multichipmodul umfasst wenigstens einen ersten Halbleiterchip (2) sowie wenigstens einen zweiten Halbleiterchip (3). Die Halbleiterchips (2, 3) sind koplanar auf oder in einem Trägermedium (51) angeordnet und weisen jeweils übereinstimmende Bauelemente und auf ihrer aktiven Oberseite angeordnete Kontaktflächen (A1, A5) auf. Wenigstens ein zweiter Halbleiterchip (3) weist eine in Bezug zu einem ersten Halbleiterchip (2) spiegelbildliche Anordnung von Kontaktflächen (A1, A5) auf. Wenigstens ein erster Halbleiterchip (2) und wenigstens ein zweiter Halbleiterchip (3) sind so neben- und/oder hintereinander angeordnet, dass diejenigen ihrer Ränder einander gegenüberliegen, die jeweils eine übereinstimmende Anordnung von Kontaktflächen (A1, A5) aufweisen. Verdrahtungen (55, 56) erstrecken sich zwischen jeweils gegenüberliegenden Kontaktflächen (A1, A5) sowie zwischen Kontaktflächen (A1) an den äußeren Rändern der Halbleiterchips (2, 3) und Außenkontakten (54).

Description

  • Die Erfindung betrifft ein Multichipmodul mit mehreren Halbleiterchips sowie eine Leiterplatte mit mehreren Komponenten.
  • Es sind elektronische Bauteile bekannt, bei denen mehrere Halbleiterchips nebeneinander auf einem Trägersubstrat angeordnet sind. Diese Halbleiterchips weisen dabei Kontaktflächen auf, von denen Verdrahtungen sowohl zur Verbindung der Halbleiterchips untereinander als auch zur Verbindung mit Außenkontakten des Trägersubstrats ausgehen. Die Verdrahtung der Halbleiterchips untereinander gestaltet sich dabei oft sehr aufwändig und sehr kostenintensiv.
    •
  • Es ist daher Aufgabe der Erfindung, ein mehrere Halbleiterchips aufweisendes Multichipmodul mit einer einfachen Verdrahtung sowie eine mehrere Komponenten aufweisende Leiterplatte mit einer einfachen Verdrahtung anzugeben.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Die Erfindung betrifft ein Multichipmodul mit wenigstens zwei in einer Ebene auf oder in einem Trägermedium angeordneten Halbleiterchips. Die Halbleiterchips weisen dabei jeweils wenigstens einen integrierten Schaltkreis auf. Dabei ist wenigstens ein zweiter Halbleiterchip in Bezug zu einem ersten Halbleiterchip so ausgebildet, dass die auf seiner aktiven Ober seite angeordneten Kontaktflächen wenigstens teilweise spiegelsymmetrisch zu den Kontaktflächen des ersten Halbleiterchips ausgebildet sind. Unter Spiegelsymmetrie wird dabei die Spiegelung an einer senkrecht zur aktiven Oberseite des Halbleiterchips angeordneten Spiegelebene verstanden.
  • Wenn im folgenden von zweiten Halbleiterchips die Rede ist, so sind damit grundsätzlich diejenigen Halbleiterchips gemeint, deren Kontaktflächen jeweils spiegelsymmetrisch zu den Kontaktflächen eines ersten Halbleiterchips ausgebildet sind. Unter ersten Halbleiterchips werden die ungespiegelten Halbleiterchips verstanden.
  • Wenigstens ein erster und wenigstens ein zweiter Halbleiterchip sind dabei in dem Multichipmodul so neben- und/oder hintereinander angeordnet, dass ihre jeweils eine wenigstens teilweise übereinstimmende Anordnung von Kontaktflächen aufweisenden Ränder einander gegenüberliegen. Jeweils einander direkt gegenüberliegende Kontaktflächen sind durch erste Verdrahtungen miteinander verbunden. Zweite Verdrahtungen verlaufen von den äußeren Rändern der Halbleiterchips, an denen keine weiteren Halbleiterchips direkt anschließen, zu Außenkontakten des Multichipmoduls, die insbesondere auf einer Oberseite des Trägermediums angeordnet sind.
  • Gemäß einem Grundgedanken der Erfindung werden bei elektronischen Bauteilen, die mehrere Halbleiterchips, insbesondere gleicher Spezifikation aufweisen, erste Halbleiterchips sowie zweite Halbleiterchips, die eine spiegelsymmetrische Anordnung von Kontaktflächen in bezug zu den Kontaktflächen des ersten Halbleiterchips aufweisen, abwechselnd neben- und/oder hintereinander angeordnet. Die dabei einander gegenüberliegenden Kanten der Halbleiterchips weisen dabei stets übereinstimmende Anordnungen von Kontaktflächen auf. Dadurch ergibt sich ein deutlich verminderter Verdrahtungsaufwand gegenüber Multichipmodulen, welche nur eine Variante von Halbleiterchips verwenden.
  • Die Erfindung beruht nämlich auf der Erkenntnis, dass gegenüberliegende Kanten von Halbleiterchips nur dann eine jeweils gleiche Anordnung von Kontaktflächen aufweisen können, wenn die Kontaktflächen des ersten der einander gegenüberliegenden Halbleiterchips spiegelbildlich zu den Kontaktflächen des zweiten Halbleiterchips ausgebildet sind.
  • Bei einem derartigen erfindungsgemäßen Multichipmodul ergibt sich eine kurze und effektive Verdrahtung der einzelnen Halbleiterchips untereinander, wobei lange und sich kreuzende Leitungsführungen sowie die Notwendigkeit der Bereitstellung von Vias völlig vermieden werden können. Dies ist insbesondere bei weiten Bussen von Vorteil. Unter Bus wird dabei eine Vielzahl von Leitungen verstanden.
  • Erfindungsgemäße Multichipmodule können prinzipiell unter Verwendung aller denkbaren Chip-to-Chip-Verbindungsarten realisiert werden. Die erfindungsgemäße Anordnung von Halbleiterchips lässt sich auch mit herkömmlichen Leiterplatten und darauf angeordneten gehäusten Komponenten oder Chips vorteilhaft umsetzen.
  • Gemäß einer ersten Ausführungsform der Erfindung ist die Anzahl der ersten und der zweiten Halbleiterchips jeweils gleich groß. Die ersten und die zweiten Halbleiterchips sind dabei abwechselnd nebeneinander und/oder hintereinander in einer Ebene auf oder in dem Trägermedium angeordnet und können ein im wesentlichen schachbrettartiges Muster bilden. Dieses im wesentlichen schachbrettartige Muster muss dabei nicht rechteckig oder quadratisch ausgebildet sein, sondern kann auch einen irregulären Außenkantenverlauf aufweisen. Dabei ist es ausreichend, dass genau eine Version von ersten Halbleiterchips sowie genau eine weitere Version von zweiten Halbleiterchips verwendet wird. Ein schachbrettartiges Muster von ersten und zweiten Halbleiterchips kann ggf. durch Drehen der Halbleiterchips leicht erreicht werden. Bei dem Entwurf der ersten sowie der zweiten Halbleiterchips bzw. bei der Planung des erfindungsgemäßen Multichipmoduls ist darauf zu achten, welche Kanten der ersten und der zweiten Halbleiterchips den äußeren Rand des schachbrettartigen Musters bilden. An diesen äußeren Rändern sind vorzugsweise die Kontaktflächen für die externe Kommunikation anzuordnen, während die übrigen Kanten der Halbleiterchips am besten mit Kontaktflächen für die interne Kommunikation zu versehen sind. Bei Ball Grid Arrays bzw. BGAs ergibt sich diese Schwierigkeit nicht, denn hier können die externen Kontakte innen und die internen Kontakte außen liegen.
  • Gemäß einer vorteilhaften Weiterbildung der Erfindung sind nicht nur die Kontaktflächen der zweiten Halbleiterchips, sondern auch sämtliche Bauelemente, insbesondere aktive Bauelemente sowie sämtliche interne Leitungsführungen der zweiten Halbleiterchips wenigstens teilweise oder sogar vollständig spiegelbildlich in Bezug auf die ersten Halbleiterchips ausgebildet. Dadurch ergibt sich eine besonders einfache und kostengünstige Herstellung der Halbleiterchips, denn die bei der Herstellung der Halbleiterchips zur Anwendung kommenden Zwischenmasken bzw. Reticles können für beide Versionen der Halb leiterchips angewendet oder leicht so angepasst werden, dass mit ihnen sowohl zweite als auch erste Halbleiterchips in jeweils übereinstimmender Anzahl produziert werden können. Erste und zweite Halbleiterchips können dabei kostengünstig mit einem einzigen Maskensatz produziert werden.
  • Die Versorgungsleitungen und/oder die Erdungsleitungen der Halbleiterchips können auch spiegelinvariant angeordnet sein. Für solche Versorgungs- und/oder Erdungsleitungen können Wirebonds, sogenannte Downbonds, auf das Trägersubstrat bspw. in den Zwischenräumen zwischen den einzelnen Halbleiterchips des Multichipmoduls vorgesehen werden.
  • Wenn bei der Belegung der Kontaktflächen der Halbleiterchips dafür Sorge getragen wird, dass die Anordnung der Versorgungsleitungen spiegelinvariant ist, so kann auch die Testtechnologie durch eine Umwidmung der Testerkanäle von dem ersten Halbleiterchip auf den zweiten Halbleiterchip übertragen werden.
  • Gemäß einer Variante der Erfindung ist das Multichipmodul in Bondtechnologie realisiert. Dabei ist das Trägermedium als Schaltungssubstrat ausgebildet, das Kontaktanschlussflächen an seiner ersten Oberseite aufweist, die insbesondere über Durchführungen mit auf der zweiten Oberseite des Schaltungssubstrats angeordneten Außenkontakten verbunden sind. Die Halbleiterchips sind dabei mit ihren passiven Rückseiten auf der ersten Oberseite des Schaltungssubstrats aufgebracht, insbesondere mittels eines leitfähigen Klebers aufgeklebt. Die ersten Verdrahtungen sind als erste Bondverbindungen ausgeführt. Teile der zweiten Verdrahtungen sind durch zweite Bondverbindungen gebildet, welche die Kontaktflächen mit den Kontaktanschlussflächen verbinden. Das gesamte Multichipmodul ist in einer Kunststoffmasse, insbesondere in einem Epoxidharz eingehüllt.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist das Multichipmodul in Flipchip-Technologie realisiert. Dabei umfasst das Multichipmodul als Trägermedium eine Hauptplatine, auf deren den Halbleiterchips zugewandter erster Oberseite Metallverdrahtungen wenigstens einer Umverdrahtungsschicht bzw. Umverdrahtungslage angeordnet sind. Diese Metallverdrahtungen sind insbesondere über Durchführungen mit auf der zweiten Oberseite der Hauptplatine angeordneten Außenkontakten verbunden. Die Halbleiterchips sind über Flipchip-Kontakte mit diesen Metallverdrahtungen verbunden. Eine Kunststoffmasse kapselt die Halbleiterchips sowie die erste Oberseite der Hauptplatine ein.
  • Bei einer weiteren Variante des erfindungsgemäßen Multichipmoduls wird eine direkte Umverdrahtungslage auf den Halbleiterchips vorgesehen. Dabei wird das Trägermedium durch eine Kunststoffmasse gebildet, welche die Halbleiterchips mit ihren passiven Rückseiten und mit ihren Seitenflächen einschließt. Über die aktiven Oberseiten der Halbleiterchips kann sich eine strukturierte Isolationsschicht erstrecken, die insbesondere Polyimid (PI) oder Benzocyclobuten (BCB) aufweist. Diese Isolationsschicht lässt die Kontaktflächen der Halbleiterchips frei, so dass Umverdrahtungen einer oder mehrerer Umverdrahtungsschichten die Kontaktflächen kontaktieren können. Die Umverdrahtungen verbinden dabei Kontaktflächen mit benachbarten Kontaktflächen und/oder mit Außenkontakten. Die Außenkontakte befinden sich auf der Isolationsschicht, entweder oberhalb der aktiven Oberseiten der Halbleiterchips oder oberhalb der zwischen oder neben den Halbleiterchips gelegenen Bereiche der Kunststoffmasse. Die Umverdrahtungen verlaufen dabei zumindest teilweise über Bereiche der Isolationsschicht.
  • Bei einer weiteren Realisierungsmöglichkeit des erfindungsgemäßen Multichipmoduls sind die Halbleiterchips mit ihrer passiven Rückseite auf einen Schaltungsträger aufgebracht, vorzugsweise mittels einer leitenden Klebstoffschicht aufgeklebt. Die Verdrahtungen liegen dabei in wenigstens einer strukturierten Umverdrahtungsschicht, die sich über die aktiven Oberseiten der Halbleiterchips sowie über die dazwischen oder daneben angeordneten Bereiche der Oberseite des Schaltungsträgers erstreckt. Aufgrund des Niveauunterschiedes zwischen der aktiven Oberseite der Halbleiterchips und der Oberseite des Schaltungsträgers kann die Umverdrahtungsschicht dabei gewellt ausgebildet sein. Die strukturierte Umverdrahtungsschicht weist Außenkontaktflächen insbesondere in Randbereichen des Multichipmoduls auf, auf denen sich die Außenkontakte befinden. Um einen einfachen Anschluss des erfindungsgemäßen Multichipmoduls an weitere Bauteile zu ermöglichen, ragen die Oberseiten der Außenkontakte über das Niveau der aktiven Oberseiten der Halbleiterchips hinaus nach oben und befinden sich auf einem gemeinsamen Niveau.
  • Bei dieser Ausführungsform der Erfindung kann als Trägermedium vorteilhafterweise ein sehr stabiler Schaltungsträger aus Kunststoff oder aus Metall eingesetzt werden, was die Stabilität und Lebensdauer der Multichipmodule verbessert. Beim Vorsehen eines metallenen Schaltungsträgers ist es vorteilhaft, unterhalb der Umverdrahtungsschicht und aufliegend auf der Oberseite des Schaltungsträgers eine strukturierte Isolationsschicht anzuordnen. Diese Isolationsschicht erstreckt sich wenigstens über die nicht von den Halbleiterchips bedeckten Be reiche der Oberseite des Schaltungsträgers. Dabei ist es aus Fertigungsgründen nicht immer möglich, dass die Bereiche der strukturierten Isolationsschicht bündig mit den Seitenflächen der Halbleiterchips abschließen. Vielmehr können dort vernachlässigbar kleine Zwischenräume entstehen.
  • Insbesondere wenn zwischen den aktiven Oberseiten der Halbleiterchips und der Oberfläche des Schaltungsträgers bzw. der Oberfläche der Isolationsschicht ein Niveauunterschied besteht, ist es vorteilhaft, angrenzend an die Halbleiterchips Übergänge aus gummielastischem Material, insbesondere aus einem Elastomer vorzusehen. Diese Übergänge aus gummielastischem Material können dabei als zweite Isolationsschicht ausgebildet sein. Die Umverdrahtungen der Umverdrahtungsschicht liegen dann auf diesem gummielastischen Material auf und werden unter Vermeidung von Knicken von der aktiven Oberseite des Halbleiterchips auf die Oberseite des Schaltungsträgers bzw. auf die Oberseite der Isolationsschicht geführt. Durch das Vorsehen solcher zusätzlicher Übergänge wird eine robuste und zuverlässige Verdrahtung gewährleistet.
  • Wenn die Schichtdicke der Isolationsschicht – bzw. falls zwei aufeinander liegende Isolationsschichten vorgesehen werden – die Schichtdicke der beiden Isolationsschichten größer gleich der Summe aus der Höhe der Halbleiterchips und der Schichtdicke der Klebstoffschicht ist, sind die Verdrahtungen der Umverdrahtungsschicht im wesentlichen planar ausgebildet. Dadurch ergibt sich eine noch zuverlässigere und robustere Verdrahtung, die insbesondere als Dünnfilmschaltung ausgebildet und mehrlagig sein kann.
  • Die vorstehend beschriebene und nachfolgend in den 1 und 2 dargestellte Halbleiterchipanordnung 1 kann auch sinngemäß auf einer Kunststoff-Leiterplatte mit mehreren darauf angebrachten funktional weitgehend identischen Schaltungskomponenten realisiert werden. Die Schaltungskomponenten können dabei beliebiger Art sein und bspw. als Halbleiterchips bzw. ICs eines oder mehrerer Ball Grid Arrays oder Flachleiterrahmenbasierter Gehäuse vorliegen. Die Aufbringung der Schaltungskomponenten auf die Leiterplatten kann durch alle denkbaren Weisen erfolgen, bspw. durch Aufkleben mit isolierendem oder mit leitfähigem Klebstoff oder durch Auflöten. Dabei unterteilen sich die Schaltungskomponenten in erste und in zweite Schaltungskomponenten. Die zweiten Schaltungskomponenten weisen eine bezüglich der ersten Schaltungskomponenten wenigstens teilweise oder sogar vollkommen spiegelbildliche Anordnung von Kontaktflächen bzw. Kontaktanschlussflächen auf. Die Kontaktierung der ersten und zweiten Schaltungskomponenten untereinander sowie mit den Leiterbahnen der Leiterplatte kann durch Drähte oder durch direktes Kontaktieren der Kontaktflächen der Halbleiterchips bzw. der Außenkontaktflächen der Schaltungskomponenten mit den Umverdrahtungslagen erfolgen. Dabei ergibt sich eine weitgehend kreuzungsfreie und zuverlässige Kontaktierung, die mit geringem Verdrahtungsaufwand und somit einfach und kostengünstig herstellbar ist.
  • Die Erfindung betrifft auch ein elektronisches Bauteil, das einen oder mehrere Halbleiterchips aufweist, die mit ihrer passiven Rückseite mittels einer isolierenden oder leitenden Klebstoffschicht auf die Oberseite eines Schaltungsträgers aus Metall oder aus einer Legierung aufgebracht sind. Diese Halbleiterchips sind dünngeschliffen, so dass sie eine relativ geringe Höhe von weniger als 150 μm aufweisen. Neben und/oder zwischen den Halbleiterchips ist eine fotostrukturierte Isolationsschicht insbesondere aus Cardo, aus Bencocyclobuten oder aus Polyimid angeordnet, die sich über die Oberseite des Schaltungsträgers erstreckt und die Bereiche der Halbleiterchips jeweils sowie die Sägestraßen freilässt. Unter Sägestraßen werden dabei diejenigen Bereiche zwischen den Bauteilen verstanden, in denen die elektronischen Bauteile später auseinander gesägt werden. Zwischen den Seitenflächen der Halbleiterchips und der fotostrukturierten Isolationsschicht sind fertigungsbedingt relativ gering dimensionierte Gräben angeordnet, die bspw. eine Breite von weniger als 100 μm aufweisen und oben mit einem isolierenden Material gefüllt sind.
  • Gemäß einem Grundgedanken der Erfindung entspricht die Schichtdicke der fotostrukturierten Isolationsschicht in etwa der Summe aus der Höhe der dünngeschliffenen Halbleiterchips und aus der Schichtdicke der unter den Halbleiterchips angeordneten Klebstoffschicht. Leitungspfade wenigstens einer Umverdrahtungsschicht verlaufen auf der fotostrukturierten Isolationsschicht und/oder auf dem isolierenden Material der Gräben und/oder auf der Passivierungsschicht der aktiven Oberseite der Halbleiterchips und/oder auf der Sägestraße. Diese Leitungspfade verbinden die Kontaktflächen der Halbleiterchips und/oder die Außenkontaktflächen und/oder den Träger und damit ggf. die Chiprückseiten miteinander. Die Außenkontaktflächen sind dabei vorzugsweise auf der fotostrukturierten Isolationsschicht aufgebracht und tragen Außenkontakte die starr oder flexibel ausgebildet sein können.
  • Durch den erfindungsgemäßen Aufbau des elektronischen Bauteils ist sichergestellt, dass die Leitungspfade der Umverdrahtungs schicht bzw. der Umverdrahtungsschichten jeweils in einer Ebene verlaufen und jeweils sehr stabil ausgebildet sind.
  • Der Schaltungsträger kann dabei vorteilhafterweise so gewählt werden, dass sein Ausdehnungskoeffizient in etwa dem Ausdehnungskoeffizienten der Leiterplatte entspricht, auf dem das elektronische Bauteil später montiert wird. Solche thermischen Ausdehnungskoeffizienten betragen üblicherweise 11,3 bis 16,6 ppm/°K. Als Schaltungsträgermaterialien eignen sich dabei besonders Eisen-Chrom-Nickel-Legierungen, deren thermische Ausdehnungskoeffizienten zwischen 11,3 – 16,6 ppm/°K mit Hilfe von unterschiedlichen Eisen-, Chrom- und Nickel-Anteilen an den Ausdehnungskoeffizienten einer übergeordneten Leiterplatte angepasst werden können. Brüche, Risse und sonstige Beschädigungen, die bei Temperaturschwankungen oder Erwärmungen in Folge von unterschiedlichen thermischen Ausdehnungskoeffizienten entstehen können, werden dadurch zuverlässig vermieden.
  • Gemäß einer Variante der Erfindung weist das isolierende Material der Gräben das Material der unter dem Halbleiterchip bzw. der unter den Halbleiterchips angeordneten isolierenden Klebstoffschicht auf. Ein derartiges elektronisches Bauteil kann sehr kostengünstig hergestellt werden, zumal das Auffüllen der Gräben mit isolierendem Klebstoff zeitgleich mit dem Einsetzen der Halbleiterchips in die freien Bereiche der fotostrukturierten Isolationsschicht erfolgen kann.
  • Gemäß einer weiteren Variante der Erfindung weist das isolierende Material der Gräben Bencocyclobuten, Polyimid oder Cardo auf, so dass der Halbleiterchip auch elektrisch leitend aufgeklebt werden kann und die Chiprückseite somit geerdet wird. Wenn sich das isolierende Material der Gräben von dem Material der fotostrukturierten Isolationsschicht unterscheidet, so können in dem elektronischen Bauteil die Gräben und die daneben angeordneten Bereiche der fotostrukturierten Isolationsschicht besonders deutlich unterschieden werden. Auch wenn das isolierende Material der Gräben und der fotostrukturierten Isolationsschicht das gleiche ist, kann eine Grenzschicht zwischen den Randbereichen der fotostrukturierten Isolationsschicht und den Gräben festgestellt werden.
  • Bei einem derartigen elektronischen Bauteil kann die Höhe des isolierenden Materials in den Gräben sehr genau an die Schichtdicke der fotostrukturierten Isolationsschicht und/oder an die Höhe des Halbleiterchips sowie an die Schichtdicke der unter den Halbleiterchips angeordneten Klebstoffschicht angepasst werden. Typischerweise erfolgt diese Anpassung im Rahmen des Spin-Coating-Verfahrens.
  • Die Erfindung betrifft auch ein Verfahren zum Herstellen von elektronischen Bauteilen. Dabei wird zunächst ein scheibenförmiger oder rechteckiger Schaltungsträger insbesondere aus Metall, z.B. aus einer bereits oben beschriebenen Legierung hergestellt.
  • Dann werden Halbleiterchips bereitgestellt und auf eine Höhe von weniger als 150 μm dünngeschliffen. Dies wird z.B. durch "dicing before grinding" erreicht. Diese Halbleiterchips sind auf ihrer Oberseite üblicherweise mit einer Photoimid-Passivierung versehen.
  • Auf eine Oberfläche des Schaltungsträgers wird nun eine Isolationsschicht aufgetragen. Dieses Auftragen kann mittels eines Spin-Coating-Verfahrens erfolgen, bei dem eine gleichmäßige und durchgehende Beschichtung der Oberfläche des Schaltungsträgers mit einer glatten und ebenen Oberflächenbeschaffenheit erreicht wird. Mit einem geeigneten Photoimid lassen sich relativ große Schichtdicken der Isolationsschicht im Bereich von bis zu 150μm erzielen. Dabei können mit Cardo Schichtdicken von bis zu 150μm, mit Polyimid Schichtdicken von bis zu 30μm und mit Bencocyclobuten Schichtdicken von bis zu 50μm erreicht werden. Die Schichtdicke der aufzutragenden Isolationsschicht ist dabei erfindungsgemäß so einzustellen, dass sie in etwa der Summe aus der Höhe des bzw. der dünngeschliffenen Halbleiterchips und aus der Schichtdicke der zur Befestigung der Halbleiterchips auf dem Schaltungsträger aufzubringenden Klebeschicht entspricht. Solche Klebeschichten können dabei bspw. eine Schichtdicke von 20μm annehmen.
  • Die Isolationsschicht wird nun derart fotostrukturiert, dass Vertiefungen in der Isolationsschicht bzw. freie Bereiche auf dem Schaltungsträger für die aufzubringenden Halbleiterchips und für die Sägestraßen entstehen. Die freien Bereiche sind in der Praxis häufig nur geringfügig größer ausgebildet als die Grundfläche der Halbleiterchips.
  • Die dünngeschliffenen Halbleiterchips werden anschließend mittels der Klebeschicht koplanar mit ihrer Rückseite auf die Oberseite des Schaltungsträgers aufgebracht bzw. eingesetzt, und zwar in die durch die Fotostrukturierung entstandenen freien Bereiche der Isolationsschicht. Für die Klebeschicht empfiehlt sich dabei ein isolierender Klebstoff, sofern dieser die Gräben vollständig auffüllen soll.
  • Die dabei entstehenden, fertigungsbedingt relativ gering dimensionierten Gräben zwischen den Seitenflächen der Halblei terchips und der fotostrukturierten Isolationsschicht werden anschließend oder schon beim Aufbringen der Halbleiterchips mit einem isolierenden Material aufgefüllt, sodass eine im wesentlich durchgängige, Planare Oberfläche des elektronischen Bauteils entsteht. Auf diese Oberfläche werden im darauffolgenden Verfahrensschritt beliebige Leitungspfade wenigstens einer Umverdrahtungsschicht aufgebracht, welche die Kontaktflächen der Halbleiterchips miteinander, mit Außenkontaktflächen sowie mit dem Träger verbinden können. Prinzipiell können in diesem Verfahrensschritt beliebig viele Umverdrahtungsschichten aufgebracht werden.
  • Auf die Außenkontaktflächen werden schließlich Außenkontakte aufgebracht. Das erfindungsgemäße Bauteil eignet sich für das Aufbringen von allen denkbaren festen, starren oder flexiblen, elastischen Außenkontakten, wie sie bspw. in der DE 100 16 132 A1 beschrieben sind. Es können auch beliebige Kombinationen oder Mischformen von solchen Außenkontakten verwendet werden.
  • Es ist vorteilhaft, wenn die Außenkontakte nicht über den Halbleiterchips, sondern besser auf den zwischen oder neben den Halbleiterchips liegenden Bereichen der Isolationsschicht aufgebracht werden. Die Halbleiterchips haben nämlich einen anderen Ausdehnungskoeffizienten als die Leiterplatte, mit der sie über die Außenkontakte verbunden werden, was zu Beschädigungen der Außenkontakte oder des elektrischen Bauteils führen kann. Wenn die Außenkontakte über den Halbleiterchips angebracht werden, so ist darauf zu achten, dass die Außenkontakte nicht zu weit vom Schwerpunkt des Halbleiterchips weg angeordnet werden, um Beschädigungen vorzubeugen.
  • Schließlich wird der Schaltungsträger in der Sägestraße jeweils an den Außenrändern der Multichipmodulpositionen in einzelne Multichipmodule zersägt.
  • Mit diesem Verfahren können Halbleiterchips sehr zuverlässig, flach und platzsparend zu elektronischen Bauteilen verarbeitet werden. Das erfindungsgemäße Verfahren ermöglicht auch den Einsatz von besonders robusten Schaltungsträgern aus Metall oder aus Legierungen, was die Stabilität der erfindungsgemäß hergestellten elektronischen Bauteile erhöht.
  • Gemäß einem Grundgedanken dieses Verfahrens liegen die Oberseite der Halbleiterchips auf dem gleichen Niveau wie die Oberseiten der Isolationsschicht, wodurch sichergestellt ist, dass von den Leitungspfaden der Umverdrahtungsschicht bzw. der Umverdrahtungsschichten kein Niveauunterschied bewältigt zu werden braucht. Vielmehr verlaufen die Leitungspfade im wesentlichen waagerecht, wodurch eine besonders zuverlässige und stabile Verdrahtung erreicht wird. Eine Mehrlagigkeit kann dadurch sehr vorteilhaft umgesetzt werden.
  • Gemäß einer ersten besonders zuverlässigen Variante des beschriebenen Verfahrens werden die Gräben zwischen den Seitenflächen der Halbleiterchips und der fotostrukturierten Isolationsschicht durch das Aufbringen und durch das Fotostrukturieren einer weiteren Isolationsschicht aufgefüllt, was den Einsatz von Leitklebern ermöglicht. Durch das Fotostrukturieren wird dabei sichergestellt, dass die Kontaktflächen der Halbleiterchips frei zugänglich bleiben.
  • Diese weitere Isolationsschicht weist ebenfalls ein Photoimid, insbesondere Polyimid, Bencocyclobuten oder Cardo auf und kann ebenfalls durch ein Spin-Coating Verfahren auf das elektronische Bauteil aufgetragen werden.
  • Gemäß einer zweiten Variante des beschriebenen Verfahrens werden die Gräben zwischen den Seitenflächen der Halbleiterchips und der fotostrukturierten Isolationsschicht durch den insbesondere isolierenden Klebstoff kapillarisch aufgefüllt. Dabei ist die Klebstoffmenge, die zum Aufbringen pro Halbleiterchip auf den Schaltungsträger verwendet wird, so zu bemessen, dass die Summe aus dem Volumen der Klebstoffmenge und aus dem Volumen des Halbleiterchips in etwa dem Volumen je eines freien Bereichs der fotostrukturierten Isolationsschicht entspricht. In der Praxis wird mit leichtem Überschuss gearbeitet.
  • Der Klebstoff füllt die Gräben auf und sorgt dafür, dass die Oberseite des elektronischen Bauteils im wesentlichen planar und durchgängig ausgebildet ist. Ein zusätzlicher Verfahrensschritt zum Schließen der Gräben kann so kostengünstigerweise eingespart werden.
  • Die vorstehend beschriebenen Verfahren zum Herstellen von elektronischen Bauteilen können auch dazu verwendet werden, ein Multichipmodul mit einer vorstehend beschriebenen Anordnung von ersten und zweiten Halbleiterchips herzustellen. Dabei werden die ersten und zweiten Halbleiterchips zunächst auf eine Höhe von weniger als 150 μm dünngeschliffen und anschließend derart in freie Bereiche der fotostrukturierten Isolationsschicht aufgebracht, dass diejenigen ihrer Ränder einander gegenüberliegen, die jeweils eine wenigstens teilweise übereinstimmende Anordnung von Kontaktflächen aufweisen. Beim Aufbringen der Umverdrahtungsschicht bzw. der Umverdrahtungsschichten werden die Leitungspfade derart ausgebildet, dass jeweils gegenüberliegende Kontaktflächen miteinander verbunden werden und auch die Außenkontakte mit den Kontaktflächen des bzw. der Halbleiterchips in Verbindung stehen und dass der Träger somit geerdet wird.
  • Dadurch können beliebige Umverdrahtungsschichten aufgebracht werden und der Verdrahtungsaufwand deutlich reduziert werden. Es ist oft möglich, nur mit einer Verdrahtungsschicht das gesamte elektronische Bauteil zu konnektieren. Auf das Vorsehen einer zweiten Verdrahtungsschicht kann dabei kostensparenderweise verzichtet werden.
    •
  • Die Erfindung ist in den Zeichnungen anhand eines Ausführungsbeispiels näher veranschaulicht.
  • 1 zeigt eine Draufsicht auf eine Halbleiterchipanordnung mit in Zeilen und in Spalten angeordneten Halbleiterchips,
  • 2 zeigt eine schematische Darstellung einer Draufsicht auf eine erste Halbleiterchipverdrahtung sowie auf eine zweite Halbleiterchipverdrahtung eines vergrößerten 2×2-Ausschnitts der in 1 dargestellten Halbleiterchipanordnung,
  • 3 zeigt ein drahtgebondetes erstes Multichipmodul mit der in 1 gezeigten Halbleiterchipanordnung im Querschnitt,
  • 4 zeigt ein in Flipchip-Technologie hergestelltes zweites Multichipmodul mit der in 1 gezeigten Halbleiterchipanordnung im Querschnitt,
  • 5 zeigt ein drittes Multichipmodul mit der in 1 gezeigten Halbleiterchipanordnung im Querschnitt,
  • 6 zeigt ein viertes Multichipmodul mit der in 1 gezeigten Halbleiterchipanordnung im Querschnitt,
  • 7 zeigt ein fünftes Multichipmodul mit der in 1 gezeigten Halbleiterchipanordnung im Querschnitt,
  • 8 zeigt ein elektronisches Bauteil im Querschnitt.
  • 1 zeigt eine Draufsicht auf eine Halbleiterchipanordnung 1 mit in Zeilen und in Spalten angeordneten Halbleiterchips. Dabei sind jeweils die aktiven Oberseiten der Halbleiterchips betrachtet.
  • Zur Vereinheitlichung der Begriffe "nebeneinander", "hintereinander", "übereinander" und "aufeinander" ist neben der Halbleiterchipanordnung 1 ein Achsenkreuz mit den Koordinatenachsen x, y und z dargestellt. Der Begriff "nebeneinander" wird dabei in Bezug auf die x-Achse, der Begriff "hintereinander" in Bezug auf die y-Achse und die Begriffe "übereinander" und "aufeinander" werden in Bezug auf die z-Achse verwendet. Diese sinngemäße Verwendung dieser Begriffe bezieht sich auf die 1 und 2.
  • Die exemplarische Halbleiterchipanordnung 1 ist als quadratische 4×4-Matrix aufgebaut. Wie aus 1 ersichtlich ist, können erfindungsgemäße Halbleiterchipanordnungen auch als 2×1-, 2×2- oder 3×3-Matrizen oder als beliebig große derartige Anordnungen vorliegen. Allgemein ist die Größe der erfindungsgemäßen Halbleiterchipanordnung durch xi,j beschreibbar, wobei i als i=1,...,n und j in Abhängigkeit von i als j(i)=1,...,mi definiert sind.
  • Die Halbleiterchipanordnung 1 umfasst 16 Halbleiterchips, die sich in acht erste Halbleiterchips 2 und in acht zweite Halb leiterchips 3 unterteilen. Die ersten Halbleiterchips 2 sowie die zweiten Halbleiterchips 3 sind dabei abwechselnd neben- und hintereinander angeordnet, wodurch sich ein schachbrettartiges Muster ergibt. Erste Halbleiterchips 2 bilden jeweils die linke vordere sowie die rechte hintere Ecke der Halbleiterchipanordnung 1. Zweite Halbleiterchips 3 bilden jeweils die linke hintere sowie die rechte vordere Ecke der Halbleiterchipanordnung 1.
  • Die kreisförmigen, ovalen, rechteckförmigen und rautenförmigen Symbole verdeutlichen die Geometrie und die Spiegelung der ersten Halbleiterchips 2 und der zweiten Halbleiterchips 3. In 1 sind zu diesem Zweck auch die Halbleiterchipecken A, B, C und D der Halbleiterchips 2, 3 eingezeichnet.
  • Bei einer Betrachtung der Reihenfolge der Halbleiterchipecken A, B, C und D und der kreisförmigen, der ovalen, der rechteckförmigen und der rautenförmigen Symbole wird deutlich, dass bei den ersten Halbleiterchips 2 eine Uhrzeiger-sinngemäße Reihenfolge A-B-C-D und bei den zweiten Halbleiterchips 3 einen Gegenuhrzeiger-sinngemäße Anordnung D-C-B-A der Halbleiterchipecken vorliegt. Es liegen sich somit jeweils gleiche, eine spiegelsymmetrische Anordnung von Kontaktflächen aufweisende Ränder der ersten Halbleiterchips 2 und der zweiten Halbleiterchips 3 einander gegenüber.
  • Die in den Zeilen 2 und 4 der Halbleiterchipanordnung 1 angeordneten Halbleiterchips 2, 3 entsprechen vollkommen den in den Zeilen 1 und 3 angeordneten Halbleiterchips 2, 3, wobei die in den Zeilen 2 und 4 angeordneten Halbleiterchips 2, 3 jeweils um 180° in der x-y Ebene gedreht angeordnet sind.
  • Durch die Halbleiterchipanordnung 1 ist gewährleistet, dass die jeweils einander gegenüberliegenden Kanten der ersten Halbleiterchips 2 und der zweiten Halbleiterchips 3 jeweils übereinstimmen. Diese jeweils übereinstimmenden Kanten der Halbleiterchips 2, 3 sind mittels in 1 durch Pfeile dargestellte Busse 4 verbunden. Durch die jeweils übereinstimmende Anordnung von auf gegenüberliegenden Kanten befindlichen Kontaktflächen ist sichergestellt, dass die Verdrahtungen der Busse 4 sehr kurz bemessen sein können und dass Kreuzungen, Vias und lange Führungen von Verdrahtungen vermieden werden.
  • Bei der Halbleiterchipanordnung 1 fällt weiterhin auf, dass ihre äußeren Ränder jeweils von den Kanten A-B sowie B-C der Halbleiterchips 2, 3 gebildet werden. Die Kanten A-D sowie C-D bilden jeweils interne Kanten der Halbleiterchipanordnung 1. Dementsprechend ist bei dem Entwurf der Halbleiterchips 2, 3 darauf zu achten, dass Kontaktflächen für die externe Kommunikation am besten an den Kanten A-B und B-C angeordnet werden und dass sich Kontaktflächen für die interne Kommunikation der Halbleiterchips 2, 3 überwiegend an den Kanten A-D sowie C-D befinden.
  • Bei Halbleiterchipanordnungen mit anderen Dimensionen können sich die Kontaktflächen für die externe sowie für die interne Kommunikation auch an anderen Kanten befinden, wie sich bspw. aus einer Betrachtung der in 1 gezeigten 2×1-Matrix ergibt, bei der die Kanten A-B, B-C und C-D außen und lediglich die Kanten A-D innen liegen.
  • Quer durch die erste Reihe der Halbleiterchips 2, 3 der Halbleiterchipanordnung 1 verläuft eine Schnittlinie Q-Q. Die folgenden 3–7 umfassen Querschnittszeichnungen, bei denen die Halbleiterchipanordnung 1 entlang dieser Schnittlinie Q-Q von hinten betrachtet dargestellt ist.
  • 2 zeigt eine schematische Darstellung einer Draufsicht auf eine erste Halbleiterchipverdrahtung 11 sowie auf eine zweite Halbleiterchipverdrahtung 12 eines vergrößerten 2×2-Ausschnitts der Halbleiterchipanordnung 1. Dieser 2×2-Ausschnitt wird durch die mittleren vier Halbleiterchips 2, 3 in den oberen beiden Zeilen der Halbleiterchipanordnung 1 gebildet.
  • Die erste Halbleiterchipverdrahtung 11 kann bspw. bei gebondeten Halbleiterchips oder bei Leadframe- bzw. Flachleiterrahmen-basierten Bauteilen, insbesondere bei Quad Flat Packages angewendet werden.
  • Die erste Halbleiterchipverdrahtung 11 zeigt jeweils an den Rändern der aktiven Oberseiten der Halbleiterchips 2,3 gleichmäßig angeordnete Kontaktflächen A1-A16, wobei sich an jedem Rand fünf Kontaktflächen A1-A5, A5-A9, A9-A13 und A13-A1 befinden. Die Kontaktflächen A1-A16 sind bei den ersten Halbleiterchips 2 im Uhrzeigersinn und bei den zweiten Halbleiterchips 3 im Gegenuhrzeigersinn an den Rändern der aktiven Oberseiten angeordnet. Die an jeweils gegenüberliegenden Rändern angeordneten Kontaktflächen A5-A13 sind jeweils durch erste Verdrahtungen 110 miteinander verbunden.
  • Die zweite Halbleiterchipverdrahtung 12 eignet sich bspw. für die Umsetzung mittels Halbleiterchips in Flipchip-Technologie und mittels Ball Grid Arrays. Die zweite Halbleiterchipverdrahtung 12 stellt eine Umsetzung der erfindungsgemäßen Verdrahtung in Flipchip-Technologie dar. Die Umsetzung der erfin dungsgemäßen Verdrahtung als Ball Grid Array weicht nur geringfügig von der in 2 beschriebenen zweiten Halbleiterchipverdrahtung 12 ab.
  • Die zweite Halbleiterchipverdrahtung 12 zeigt Kontaktflächen A1-A5, B1-B5, C1-C5, D1-D5 und E1-E5, die sich in 2 in einer 5×5-Matrix über die aktiven Oberseiten der Halbleiterchips 2, 3 verteilen. Dabei sind die Kontaktflächen A1-A5, B1-B5, C1-C5, D1-D5 und E1-E5 der zweiten Halbleiterchips 3 spiegelsymmetrisch zu den Kontaktflächen A1-A5, B1-B5, C1-C5, D1-D5 und E1-E5 der ersten Halbleiterchips 2 angeordnet. Bei der zweiten Halbleiterchipverdrahtung 12 sind nicht nur die einander direkt gegenüberliegenden Kontaktflächen B5, C5, D5, E2, E3, E4 und E5 an den Rändern der Halbleiterchips 2, 3, sondern auch die in den jeweils daneben- bzw. dahinterliegenden Reihen oder Spalten angeordneten Kontaktflächen B4, C4, D2, D3 und D4 mittels zweiten Verdrahtungen 120 miteinander verbunden.
  • 3 zeigt ein mittels Bondtechnologie hergestelltes erstes Multichipmodul 5 mit der Halbleiterchipanordnung 1 im Querschnitt Q-Q. Die Anordnung der Kontaktflächen A1-A16 des ersten Multichipmoduls 5 entspricht der Darstellung der ersten Halbleiterchipverdrahtung 11 in 2.
  • In 3 ist ebenfalls ein Achsenkreuz gezeigt, mit Hilfe dessen der Gebrauch der Begriffe "nebeneinander", "hintereinander", "aufeinander" und "übereinander" vereinheitlicht wird. Der Begriff "nebeneinander" wird nämlich bezogen auf die x-Achse, der Begriff "hintereinander" bezogen auf die y-Achse und die Begriffe "aufeinander" und "übereinander" werden bezogen auf die z-Achse gebraucht. Die sinngemäße Verwendung dieser Begriffe bezieht sich auf die nachfolgenden 3–7.
  • Das erste Multichipmodul 5 umfasst ein Schaltungssubstrat 51, das bspw. Laminat, insbesondere FR/BT IV aufweist. Die Halbleiterchips 2, 3 sind mit ihren passiven Rückseiten auf die Oberseite dieses Schaltungssubstrats 51 aufgebracht, insbesondere aufgeklebt. Die Darstellung der Klebeschicht zwischen den passiven Rückseiten der Halbleiterchips 2, 3, die oft auf Masse bzw. Ground gelegt sind, und die Darstellung der Oberseite des Schaltungssubstrats 51 sind dabei in 3 weggelassen.
  • Das Schaltungssubstrat 51 weist randseitig erste Durchführungen 53 aus Metall auf, die sich von Kontaktanschlussflächen 52 auf der Oberseite des Schaltungssubstrats 51 nach unten durch das Schaltungssubstrat 51 erstrecken. An die ersten Durchführungen 53 schließen sich an der Unterseite des Schaltungssubstrats 51 höckerförmige erste Außenkontakte 54 an, mit Hilfe derer das erste Multichipmodul 5 mit anderen elektronischen Bauteilen verbunden werden kann.
  • In der Darstellung in 3 sind die Kontaktflächen A1 und A5 auf den aktiven Oberseiten der Halbleiterchips 2, 3 besonders gut zu sehen. Die Verdrahtung der Kontaktflächen untereinander sowie der Kontaktflächen mit den Kontaktanschlussflächen 52 auf dem Schaltungssubstrat 51 sind beim ersten Multichipmodul 5 mittels Bondtechnologie realisiert. Dabei sind sehr kurze erste Bondverbindungen 55 vorgesehen, die jeweils die Kontaktflächen von nebeneinander liegenden ersten Halbleiterchips 2 und zweiten Halbleiterchips 3 miteinander verbinden. In 3 sind hier beispielhaft die Kontaktflächen A1 und A5 dargestellt. Ferner sind zweite Bondverbindungen 56 vorgesehen, die an den äußeren Rändern der Halbleiterchipanordnung 1 liegende Kontaktflächen mit den Kontaktanschlussflä chen 52 des Schaltungssubstrats 51 verbinden und so eine externe Kontaktierung sämtlicher Halbleiterchips 2, 3 des ersten Multichipmoduls 5 ermöglichen. In 3 sind die zweiten Bondverbindungen 56 von den Kontaktflächen A1 zu den Kontaktanschlussflächen 52 gezeigt.
  • Das erste Multichipmodul 5 ist so mit einer ersten Kunststoffverkapselung 57 versehen, dass die Halbleiterchips 2, 3, die Bondverbindungen 55, 56 und die Kontaktanschlussflächen 52 vollständig von der Kunststoffmasse eingehüllt sind.
  • 4 zeigt ein mittels Flipchip-Technologie hergestelltes zweites Multichipmodul 6 mit der Halbleiterchipanordnung 1 im Querschnitt Q-Q. Die Anordnung der Kontaktflächen A1-E5 des zweiten Multichipmoduls 6 entspricht der Darstellung der zweiten Halbleiterchipverdrahtung 12 in 2.
  • Das zweite Multichipmodul 6 umfasst eine Hauptplatine 61, die insbesondere Kunststoff aufweist. Randseitig an der Hauptplatine 61 verlaufen leitende, insbesondere metallische zweite Durchführungen 64 durch die Hauptplatine 61. An diese zweiten Durchführungen 64 schließen sich auf der Oberseite der Hauptplatine 61 höckerförmige zweite Außenkontakte 65 an.
  • An der Unterseite der Hauptplatine 61 liegen in einer Umverdrahtungsebene angeordnete Metallverdrahtungen 62 auf der Hauptplatine 61 auf. Die Metallverdrahtungen 62 stehen dabei mit den zweiten Durchführungen 64 in Verbindung und dienen der Kontaktierung der Halbleiterchips 2, 3 untereinander sowie nach außen. Die Metallverdrahtungen 62 müssen nicht wie in 4 gezeigt, in einer Umverdrahtungsebene liegen. Es können auch mehrere übereinander angeordnete Umverdrahtungsebenen vorgesehen sein.
  • Die Halbleiterchips 2, 3 sind unterhalb der Hauptplatine 61 angeordnet und mit ihren aktiven Oberseiten zu der Unterseite der Hauptplatine 61 hin ausgerichtet. Mittels Flipchip-Kontakten 63 sind die Kontaktflächen 21, 31 mit den Metallverdrahtungen 62 verbunden. Die Halbleiterchips 2 und 3, die Metallverdrahtungen 62 sowie die Flipchip-Kontakte 63 sind optional vollständig von einer zweiten Kunststoffverkapselung 66 umhüllt.
  • Die Metallverdrahtungen 62 gliedern sich dabei in solche Metallverdrahtungen 62, die jeweils gegenüberliegende Kontaktflächen miteinander verbinden und in Metallverdrahtungen 62, welche die sonstigen auf der Halbleiterchipanordnung 1 gelegenen Kontaktflächen zu den zweiten Durchführungen 64 leiten. In 4 sind diejenigen Metallverdrahtungen 62 zu sehen, welche die gegenüberliegenden Kontaktflächen A1 und A5 miteinander verbinden und welche die Kontaktflächen A1 mit den zweiten Durchführungen 64 verbinden. Die Metallverdrahtungen 62 sind sehr kurz ausgebildet und einfach realisierbar, zumal sich die jeweils zu verbindenden Kontaktflächen der Halbleiterchips 2, 3 gegenüberliegen.
  • Durch den erfindungsgemäßen Einsatz der fotostrukturierten Verdrahtung können die zweiten Außenkontakte 65 sowohl randseitig als auch mittig, insbesondere über den Zentralbereichen der Halbleiterchips 2, 3 angeordnet sein. Dadurch ergibt sich eine besonders platzsparende Gestaltung des zweiten Multichipmoduls 6.
  • 5 zeigt ein drittes Multichipmodul 7 mit der Halbleiterchipanordnung 1 im Querschnitt Q-Q. Die Anordnung der Kontaktflächen A1-A16 des dritten Multichipmoduls 7 entspricht der Darstellung der ersten Halbleiterchipverdrahtung 11 in 2. Das auch als Universal Package bezeichnete dritte Multichipmodul 7 ist mittels genau einer direkten Umverdrahtungsschicht elektrisch kontaktiert. Für andere hier nicht gezeigte Multichipmodule kann auch eine Umverdrahtung mittels mehreren Umverdrahtungsschichten vorgesehen werden.
  • Die Halbleiterchips 2, 3 sind in 5 mit ihren aktiven Oberseiten nach oben ausgerichtet dargestellt. Die passiven Rückseiten sowie die Seitenflächen, nicht aber die aktiven Oberseiten der Halbleiterchips 2, 3 sind von einer Kunststoffmasse, insbesondere von einem Epoxidharz umschlossen, die bzw. das einen Kunststoffträger 71 für die Halbleiterchips 2, 3 bildet. Der Kunststoffträger 71 ist dabei so ausgebildet, dass seine Oberseite zwischen und neben den Halbleiterchips 2, 3 auf gleichem Niveau mit den aktiven Oberseiten der Halbleiterchips 2, 3 oder geringfügig höher als die aktiven Oberseiten der Halbleiterchips 2, 3 liegt.
  • Auf die Oberseite der Halbleiterchips 2, 3 ist eine strukturierte Polyimidschicht 72 aufgebracht, die nur die Kontaktflächen 21, 31 auf den aktiven Oberseiten der Halbleiterchips 2, 3 freilässt. Funktionstüchtige Multichipmodule sind auch ohne eine solche strukturierte Polyimidschicht 72 realisierbar. Die in 5 gezeigte Polyimidschicht 72 kann auch derart fotostrukturiert sein, dass sie sich nur über die aktiven Oberseiten der Halbleiterchips 2, 3 erstreckt und die zwischen oder neben den Halbleiterchips 2, 3 liegenden Bereiche des Kunststoffträgers 71 freilässt.
  • Erste Umverdrahtungen 73 und zweite Umverdrahtungen 74 der Umverdrahtungsschicht sind dabei auf die strukturierte Polyimidschicht 72 aufgebracht. Die ersten Umverdrahtungen 73 verbinden die einzelnen Halbleiterchips 2, 3 miteinander. Die zweiten Umverdrahtungen 74 konnektieren die am Rand der Halbleiterchipanordnung 1 gelegenen Kontaktflächen mit dritten Außenkontakten 75, die nach oben ragen und auf den zweiten Umverdrahtungen 74 aufliegen. Die ersten und zweiten Umverdrahtungen 73, 74 verlaufen bei dieser Ausführungsform der Erfindung im wesentlichen planar und können mehrlagig ausgebildet sein.
  • Durch die erfindungsgemäße Halbleiterchipanordnung 1 und durch die dadurch bedingten sehr kurzen und einfach realisierbaren ersten und zweiten Umverdrahtungen 73, 74 ist es möglich, sämtliche Umverdrahtungen 73, 74 des dritten Multichipmoduls 7 in einer einzigen Umverdrahtungsschicht zu realisieren. Dadurch ergibt sich eine schnellere und kostensparendere Produktionsmöglichkeit von solchen Multichipmodulen.
  • 6 zeigt ein viertes Multichipmodul 7b mit der Halbleiterchipanordnung 1 im Querschnitt Q-Q. Die Anordnung der Kontaktflächen A1-A16 des vierten Multichipmoduls 7b entspricht der Darstellung der ersten Halbleiterchipverdrahtung 11 in 2.
  • Das vierte Multichipmodul 7b entspricht in vielen Punkten dem dritten Multichipmodul 7 aus 5, wobei die Halbleiterchips 2, 3 nicht von einem Kunststoffträger 71 umschlossen sind, sondern mit ihren passiven Rückseiten auf einem temperatur- und mechanisch stabilen und ebenen Träger, im Ausführungsbeispiel auf einer Trägerplatte 76 aus Metall oder aus Silizium aufgebracht bzw. aufgeklebt sind. Die Halbleiterchips 2, 3 haben üblicherweise eine Höhe von weniger als 150 μm.
  • Auf der Trägerplatte 76 ist eine Photoimidschicht 77 aufgebracht, welche die Seiten der Halbleiterchips 2, 3 einschließt und auf der die strukturierte Polyimidschicht 72 aufliegt. Diese Photoimidschicht 77 weist einen fotostrukturierbaren Isolator, bspw. CARDU auf. Somit sind zwei isolierende Schichten übereinander angeordnet, nämlich die strukturierte Polyimidschicht 72 und die Photoimidschicht 77. Die Höhe dieser beiden Schichten 72, 77 sollte insgesamt mindestens so groß sein wie die Höhe der Halbleiterchips 2, 3 und der darunter angeordneten, in 6 nicht gezeigten Klebstoffschicht.
  • 7 zeigt ein fünftes Multichipmodul 8 mit der Halbleiterchipanordnung 1 im Querschnitt Q-Q. Die Anordnung der Kontaktflächen A1-A16 des fünftes Multichipmoduls 8 entspricht der Darstellung der ersten Halbleiterchipverdrahtung 11 in 2.
  • Das fünfte Multichipmodul 8 ist auf einem zu unterst angeordneten ersten Schaltungsträger 81 aufgebaut, der insbesondere Metall aufweist. Die Halbleiterchips 2, 3 sind mit ihrer passiven Rückseite auf der Oberseite des ersten Schaltungsträgers 81 befestigt. Diese Befestigung ist in 5 mittels einer strukturierten ersten Klebstoffschicht 82 umgesetzt. Zwischen den Halbleiterchips 2, 3 sowie in den Randbereichen des vierten Multichipmoduls 8 befindet sich eine erste fotostrukturierte Isolationsschicht 83 auf der Oberseite des ersten Schaltungsträgers 81. In 5 ist diese fotostrukturierte erste Isolationsschicht 83 so dargestellt, dass sie bündig mit den Seitenflächen der Halbleiterchips 2, 3 abschließt. Die in 7 idealisiert dargestellte erste fotostrukturierte Isolationsschicht 83 ist dabei in der Praxis zumeist so ausgebildet, dass sie nicht vollständig bis zu den Seitenflächen der Halbleiterchips 2, 3 verläuft.
  • Zur Gewährleistung eines nicht abrupten, sondern kontinuierlichen Niveauübergangs von der aktiven Oberseite der Halbleiterchips 2, 3 zu der ersten fotostrukturierten Isolationsschicht 83 sind insbesondere aus einem Elastomer gefertigte gummielastische Übergänge 84 an den Randseiten der Halbleiterchips 2, 3 vorgesehen.
  • Auf den nicht von den Übergängen 84 bedeckten Bereichen der ersten fotostrukturierten Isolationsschicht 83 sowie auf den Übergängen 84 selbst verlaufen dritte und vierte Leitungspfade 85, 86 aus Metall. Die dritten Leitungspfade 85 verbinden dabei einander gegenüberliegende Kontaktflächen der ersten und zweiten Halbleiterchips 2, 3. Die vierten Leitungspfade 86 verbinden die an den Rändern der Halbleiterchipanordnung 1 gelegenen Kontaktflächen mit vierten Außenkontakten 87, die auf in Randbereichen des vierten Multichipmoduls 8 angeordneten Außenkontaktflächen 88 aufsetzen. Diese vierten Außenkontakte 87 ragen dabei nach oben deutlich über die aktiven Oberseiten der Halbleiterchips 2, 3 hinaus.
  • 8 zeigt ein elektronisches Bauteil 9 im Querschnitt. Das elektronische Bauteil 9 umfasst einen zweiten Schaltungsträger 91 aus einer Eisen-Chrom-Nickel-Legierung, auf dessen Oberfläche ein erster dünngeschliffener Halbleiterchip 92 sowie ein zweiter dünngeschliffener Halbleiterchip 93 mit ihren passiven Rückseiten mittels zweiten Klebstoffschichten 95 auf gebracht sind. Die dünngeschliffenen Halbleiterchips 92, 93 weisen eine Höhe von 120 μm und die zweiten Klebstoffschichten 95 eine Schichtdicke von 20 μm auf. Auf den aktiven Oberseite der dünngeschliffenen Halbleiterchips 92, 93 sind Kontaktflächen 94 und in 8 nicht näher gekennzeichnete Bereiche einer Photoimid-Passivierung vorgesehen, sofern nicht über die gesamte Oberfläche des elektronischen Bauteils 9 passiviert wird.
  • Zwischen und neben den dünngeschliffenen Halbleiterchips 92, 93 ist eine zweite fotostrukturierte Isolationsschicht 96 angeordnet, die jeweils auf der linken und auf der rechten Seite mit dem zweiten Schaltungsträger 91 bündig abschließt. Die zweite fotostrukturierte Isolationsschicht 96 weist Cardo auf und hat im vorliegenden Ausführungsbeispiel eine Schichtdicke von 140 μm. Zwischen den Randseiten der dünngeschliffenen Halbleiterchips 92, 93 und den jeweils daneben angeordneten Randbereichen der zweiten fotostrukturierten Isolationsschicht 96 sind Gräben 97 ausgebildet, die im vorliegenden Ausführungsbeispiel jeweils eine Breite von 50 μm haben und sich bis zu der Oberfläche des zweiten Schaltungsträgers 91 nach unten erstrecken.
  • In dem in 8 gezeigten Ausführungsbeispiel sind die Gräben 97 mittels eines Füllmaterials 98 vollständig gefüllt. Die Oberflächen der zweiten fotostrukturierten Isolationsschicht 96 und des Füllmaterials 98 der Gräben 97 liegen auf einer Ebene mit den aktiven Oberseiten der dünngeschliffenen Halbleiterchips 92, 93. Dabei kann das die Gräben 97 füllende Füllmaterial 98 auch leichte Ausbuchtungen nach oben aufweisen.
  • In dem in 8 gezeigten Ausführungsbeispiel ist das Füllmaterial 98 aus einem Photoimid gebildet.
  • In einem weiteren hier nicht gezeigten Ausführungsbeispiel kann es sich bei dem Füllmaterial 98 der Gräben 97 auch um den isolierenden Klebstoff der zweiten Klebstoffschichten 95 handeln, der beim Einsetzen der dünngeschliffenen Halbleiterchips 92, 93 die Gräben 97 füllt.
  • Auf den Oberflächen des Füllmaterials 98 der Gräben 97 und auf den Oberflächen der zweiten fotostrukturierten Isolationsschicht 96 verlaufen fünfte Leitungspfade 99, welche die Kontaktflächen 94 der dünngeschliffenen Halbleiterchips 92. 93 sowohl miteinander als auch mit Außenkontakten 101 verbinden, die auf in Randbereichen der Oberseite der zweiten fotostrukturierten Isolationsschicht 96 gelegenen Außenkontaktflächen 100 aufgebracht sind. Die fünften Leitungspfade 99 können dabei auch über die aktiven Oberseiten der dünngeschliffenen Halbleiterchips 92, 93 verlaufen, zumal diese mit der Photoimid-Passivierung versehen sind.
  • Bei der Herstellung des elektronischen Bauteils 9 wird zunächst der zweite Schaltungsträger 91 bereitgestellt. Dann wird die Isolationsschicht 96 auf den zweiten Schaltungsträger 91 aufgebracht und so fotostrukturiert, dass freie Bereiche für die Aufnahme der dünngeschliffenen Halbleiterchips 92, 93 sowie in 8 nicht gezeigte Sägestraßen zwischen dem elektronischen Bauteil 9 und benachbarten, in 8 ebenfalls nicht gezeigten elektronischen Bauteilen entstehen.
  • Die Halbleiterchips 92, 93 werden zunächst dünngeschliffen. Dieses Verfahren ist dem Fachmann bekannt und braucht hier nicht weiter erläutert zu werden. Anschließend werden die dünngeschliffenen Halbleiterchips 92, 93 in die freien Bereiche der zweiten fotostrukturierten Isolationsschicht 96 eingesetzt und gleichzeitig mittels der zweiten Klebstoffschichten 95 mit dem zweiten Schaltungsträger 91 verbunden. Diese Klebstoffschichten 95 können dabei auch leitend ausgebildet sein.
  • Anschließend wird eine weitere in 8 nicht explizit gezeigte Isolationsschicht auf das elektronische Bauteil 9 aufgebracht und so fotostrukturiert, dass nur die Kontakte 94 und die Sägestraße frei bleiben und dass die Gräben 97 gefüllt werden.
  • In einer in 8 nicht gezeigten Variante des elektronischen Bauteils 9 wird beim Einsetzen der dünngeschliffenen Halbleiterchips 92, 93 in die freien Bereiche der zweiten fotostrukturierten Isolationsschicht 96 exakt so viel isolierender Klebstoff bereitgestellt, dass der Klebstoff nicht nur zweite Klebstoffschichten 95 mit einer Schichtdicke von 20μm bildet, welche die dünngeschliffenen Halbleiterchips 92, 93 mit ihrer passiven Rückseite auf dem zweiten Schaltungsträger 91 befestigen, sondern dass dieser Klebstoff auch die Gräben 97 vollständig kapillarisch auffüllt.
  • In einem nächsten Verfahrensschritt werden die fünften Leitungspfade 99 aufgebracht, die auch den Schaltungsträger 91 über die Sägestraße erden können. Schließlich werden noch Außenkontakte 101 auf die Außenkontaktflächen 100 aufgesetzt, um das elektronische Bauteil 9 bspw. mit einer übergeordneten Leiterplatte konnektieren zu können.
    • 1
    Halbleiterchipanordnung
    2
    erste Halbleiterchips
    3
    zweite Halbleiterchips
    4
    Busse
    A,B,C,D
    Halbleiterchipecken
    11
    erste Halbleiterchipverdrahtung
    A1-A16
    Kontaktflächen
    110
    erste Verdrahtungen
    12
    zweite Halbleiterchipverdrahtung
    A1-A5,
    B1-B5,
    C1-C5,
    D1-D5,
    E1-E5
    Kontaktflächen
    120
    zweite Verdrahtungen
    5
    erstes Multichipmodul
    51
    Schaltungssubstrat
    52
    Kontaktanschlussflächen
    53
    erste Durchführungen
    54
    erste Außenkontakte
    55
    erste Bondverbindungen
    56
    zweite Bondverbindungen
    57
    erste Kunststoffverkapselung
    6
    zweites Multichipmodul
    61
    Hauptplatine
    62
    Metallverdrahtungen
    63
    Flipchip-Kontakte
    64
    zweite Durchführungen
    65
    zweite Außenkontakte
    66
    zweite Kunststoffverkapselung
    7
    drittes Multichipmodul
    71
    Kunststoffträger
    72
    strukturierte Polyimidschicht
    73
    erste Umverdrahtungen
    74
    zweite Umverdrahtungen
    75
    dritte Außenkontakte
    7b
    viertes Multichipmodul
    76
    Trägerplatte
    77
    Photoimidschicht
    8
    fünftes Multichipmodul
    81
    erster Schaltungsträger
    82
    erste Klebstoffschicht
    83
    erste fotostrukturierte Isolationsschicht
    84
    Übergänge
    85
    dritte Leitungspfade
    86
    vierte Leitungspfade
    87
    vierte Außenkontakte
    88
    Außenkontaktflächen
    9
    elektronisches Bauteil
    91
    zweiter Schaltungsträger
    92
    erster dünngeschliffener Halbleiterchip
    93
    zweiter dünngeschliffener Halbleiterchip
    94
    Kontaktflächen
    95
    zweite Klebstoffschichten
    96
    zweite fotostrukturierte Isolationsschicht
    97
    Graben
    98
    Füllmaterial
    99
    fünfte Leitungspfade
    100
    Außenkontaktflächen
    101
    Außenkontakte

Claims (24)

  1. Multichipmodul mit wenigstens einem ersten insbesondere gehäusten Halbleiterchip (2) sowie mit wenigstens einem insbesondere gehäusten zweiten Halbleiterchip (3), wobei die Halbleiterchips (2, 3) koplanar auf oder in einem Trägermedium (51; 61; 71; 76; 81) angeordnet sind und jeweils im wesentlichen übereinstimmende Bauelemente und jeweils auf ihren aktiven Oberseiten angeordnete Kontaktflächen (A1-A16; A1-E5) aufweisen, wobei wenigstens ein zweiter Halbleiterchip (3) eine in bezug zu einem ersten Halbleiterchip (2) wenigstens teilweise spiegelbildliche Anordnung von Kontaktflächen (A1-A16; A1-E5) aufweist, wobei wenigstens ein erster Halbleiterchip (2) und wenigstens ein zweiter Halbleiterchip (3) so neben- und/oder hintereinander angeordnet sind, dass diejenigen ihrer Ränder einander gegenüberliegen, die jeweils eine wenigstens teilweise übereinstimmende Anordnung von Kontaktflächen (A1-A16; A1-E5) aufweisen, wobei sich erste Verdrahtungen (55; 62; 73; 85) zwischen jeweils gegenüberliegenden Kontaktflächen (A1-A16; A1-E5) erstrecken und wobei sich zweite Verdrahtungen (56, 53; 62, 64; 74; 86) von Kontaktflächen (A1-A16; A1-E5) der Halbleiterchips (2, 3) zu Außenkontakten (54; 65; 75; 87) des Multichipmoduls (5; 6; 7; 7b; 8) erstrecken.
  2. Multichipmodul nach Anspruch 1, dadurch gekennzeichnet, dass zu je einem ersten Halbleiterchip (2) genau ein zweiter Halbleiterchip (3) vorgesehen ist, der eine in bezug zu dem ersten Halbleiterchip (2) wenigstens teilweise spie gelbildliche Anordnung von Kontaktflächen aufweist (A1-A16; A1-E5).
  3. Multichipmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ersten Halbleiterchips (2) und die zweiten Halbleiterchips (3) so abwechselnd nebeneinander und/oder hintereinander angeordnet sind, dass sie ein im wesentlichen schachbrettartiges Muster, insbesondere ein quadratisches schachbrettartiges Muster bilden.
  4. Multichipmodul nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass wenigstens ein zweiter Halbleiterchip (3) eine in bezug zu einem ersten Halbleiterchip (2) wenigstens teilweise spiegelbildliche Anordnung von Bauelementen, insbesondere von aktiven Bauelementen aufweist.
  5. Multichipmodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Versorgungsleitungen und/oder die Erdungsleitungen spiegelinvariant angeordnet sind.
  6. Multichipmodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Trägermedium (51; 61; 71; 76; 81) als Schaltungssubstrat (51) ausgebildet ist, das an seiner ersten Oberseite Kontaktanschlussflächen (52) aufweist, die insbesondere über Durchführungen (53) mit insbesondere auf der zweiten Oberseite des Schaltungssubstrats (51) angeordneten Außenkontakten (54) verbunden sind, wobei die Halbleiterchips (2, 3) mit ihren passiven Rückseiten auf der ersten Ober seite des Schaltungssubstrat (51) aufgebracht, insbesondere aufgeklebt sind, wobei die ersten Verdrahtungen (55) als erste Bondverbindungen (55) und Teile der zweiten Verdrahtungen (56, 53) als zweite Bondverbindungen (56) ausgeführt sind, wobei die zweiten Bondverbindungen (56) Kontaktflächen (A1-A16) mit den Kontaktanschlussflächen (52) verbinden und wobei die Halbleiterchips (2, 3) sowie die ersten und zweiten Bondverbindungen (55, 56) in einer Kunststoffmasse (57) eingehüllt sind.
  7. Multichipmodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Trägermedium (51; 61; 71; 76; 81) als Hauptplatine (61) ausgebildet ist, auf deren den aktiven Oberseiten der Halbleiterchips (2, 3) zugewandter erster Oberseite Metallverdrahtungen (62) wenigstens einer Umverdrahtungsschicht angeordnet sind, die insbesondere über Durchführungen (64) mit insbesondere auf der zweiten Oberseite der Hauptplatine (61) angeordneten Außenkontakten (65) verbunden sind, wobei die Kontaktflächen (A1-E5) der Halbleiterchips (2, 3) über Flipchip-Kontakte (63) mit den Metallverdrahtungen (62) verbunden sind, wobei ferner eine Kunststoffmasse (66) vorgesehen ist, welche die Halbleiterchips (2, 3) sowie die erste Oberseite der Hauptplatine (61) mit den Metallverdrahtungen (62) und mit den Flipchip-Kontakten (63) einhüllt.
  8. Multichipmodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Trägermedium (51; 61; 71; 76; 81) durch eine Kunststoffmasse (71) gebildet wird, welche die Halbleiterchips (2, 3) so einschließt, dass ihre aktiven Oberseiten frei bleiben, wobei sich eine strukturierte Isolationsschicht, insbesondere aus Polyimid (PI) oder aus Benzocyclobuten (BCB) so über die aktiven Oberseiten der Halbleiterchips (2, 3) sowie über die zwischen und/oder neben den Halbleiterchips (2, 3) angeordneten Bereiche der Oberseite der Kunststoffmasse (71) erstreckt, dass die Kontaktflächen (21, 31) der Halbleiterchips (2, 3) frei bleiben, wobei wenigstens teilweise auf der strukturierten Isolationsschicht angeordnete erste Umverdrahtungen (73) jeweils gegenüberliegende Kontaktflächen (A1-A16; A1-E5) von neben- und/oder hintereinander liegenden Halbleiterchips (2, 3) miteinander verbinden und wobei wenigstens teilweise auf der strukturierten Isolationsschicht angeordnete zweite Umverdrahtungen (74) weitere insbesondere an den äußeren Rändern der Halbleiterchips (2, 3) gelegene Kontaktflächen (A1-A16; A1-E5) mit auf der Isolationsschicht angeordneten Außenkontakten (75) verbinden.
  9. Multichipmodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Trägermedium (51; 61; 71; 76; 81) durch einen insbesondere Metall aufweisenden Schaltungsträger (76; 81) gebildet wird, auf dessen Oberseite die Halbleiterchips (2, 3) mit ihrer passiven Rückseite, insbesondere mittels einer Klebstoffschicht (82) aufgebracht sind, wobei die ersten Verdrahtungen (73; 85) und die zweiten Verdrahtungen (74; 86) in wenigstens einer strukturierten Umverdrahtungsschicht liegen, die Außenkontaktflächen (88) aufweist, auf denen die Außenkontakte (75; 87) angeordnet sind, deren Oberseiten im wesentlichen auf einem gemeinsamen Niveau liegen und wobei sich die Umverdrahtungsschicht bzw. die Umverdrahtungsschichten über die aktiven Obersei ten der Halbleiterchips (2, 3) und über die Oberseite des Schaltungsträgers (81) erstreckt bzw. erstrecken.
  10. Multichipmodul nach Anspruch 9, dadurch gekennzeichnet, dass sich unterhalb der ersten Verdrahtungen (73; 85) und der zweiten Verdrahtungen (74; 86) eine insbesondere strukturierte Isolationsschicht (77; 83) wenigstens über die nicht von den Halbleiterchips (2, 3) bedeckten Bereiche der Oberseite des Schaltungsträgers (76; 81) erstreckt.
  11. Multichipmodul nach Anspruch 10, dadurch gekennzeichnet, dass die Schichtdicke der Isolationsschicht (77; 83) wenigstens der Höhe der Halbleiterchips (2, 3) oder der Höhe der Halbleiterchips (2, 3) sowie der Klebstoffschicht (82) entspricht.
  12. Multichipmodul nach Anspruch 10, dadurch gekennzeichnet, dass auf der strukturierten Isolationsschicht (77) sowie auf Bereichen der aktiven Oberseiten der Halbleiterchips (2, 3) eine weitere strukturierte Isolationsschicht (72) vorgesehen ist, auf der die ersten Verdrahtungen (73) und die zweiten Verdrahtungen (74) verlaufen.
  13. Multichipmodul nach Anspruch 12, dadurch gekennzeichnet, dass die Schichtdicke der strukturierten Isolationsschichten (72; 77) in Summe wenigstens gleich groß ausgebildet ist wie die Höhe der Halbleiterchips (2, 3) und die Schichtdicke der Klebstoffschicht (82).
  14. Multichipmodul nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass angrenzend an die Halbleiterchips (2, 3) Übergänge (84) aus gummielastischem Material, insbesondere aus einem Elastomer vorgesehen sind, auf denen die ersten Verdrahtungen (73) und die zweiten Verdrahtungen (74) aufliegen und mittels der die ersten Verdrahtungen (73) und die zweiten Verdrahtungen (74) von der aktiven Oberseite der Halbleiterchips (2, 3) auf die Oberseite des Schaltungsträgers (81) bzw. auf die Isolationsschicht (83) geführt werden.
  15. Leiterplatte mit wenigstens einer ersten darauf angeordneten Komponente sowie mit wenigstens einer zweiten darauf angeordneten Komponente, wobei die Komponenten insbesondere als Ball Grid Arrays oder als Flachleiterrahmen-basierte Gehäuse (11, 12) vorliegen, wobei die Komponenten jeweils im wesentlichen übereinstimmende Kontaktanschlussflächen aufweisen, wobei wenigstens eine zweite Komponente eine in Bezug zu einer ersten Komponente wenigstens teilweise spiegelbildliche Anordnung von Kontaktanschlussflächen aufweist, wobei wenigstens eine erste Komponente und wenigstens eine zweite Komponente so nebeneinander und/oder hintereinander angeordnet sind, dass diejenigen ihrer Ränder einander gegenüberliegen, die jeweils eine wenigstens teilweise übereinstimmende Anordnung von Kontaktanschlussflächen aufweisen, wobei sich erste Verdrahtungen zwischen jeweils gegenüberliegenden Kontaktanschlussflächen erstrecken und wobei sich zweite Verdrahtungen von Kontaktanschlussflächen der Komponenten zu Außenkontaktflächen auf einer Oberseite der Leiterplatte erstrecken.
  16. Elektronisches Bauteil mit den folgenden Merkmalen: – wenigstens einen dünngeschliffenen Halbleiterchip (92, 93), der eine Höhe von weniger als 150μm aufweist und der Kontaktflächen (94) sowie eine Passivierungsschicht auf seiner aktiven Oberseite aufweist, – wenigstens einen Schaltungsträger (91), der insbesondere ein Metall oder eine Legierung aufweist, – der Halbleiterchip (92, 93) bzw. die Halbleiterchips (92, 93) sind mit ihrer passiven Rückseite mittels einer Klebstoffschicht (92, 93) auf der Oberseite des Schaltungsträgers (91) aufgebracht, – eine fotostrukturierte Isolationsschicht (96), insbesondere aus Cardo, aus Bencocyclobuten oder aus Polyimid erstreckt sich neben dem Halbleiterchip (92, 93) bzw. neben den Halbleiterchips (92, 93) und/oder zwischen den Halbleiterchips (92, 93) über die Oberseite des Schaltungsträgers (91) unter Freilassung der am Rand des elektronischen Bauteils (9) gelegenen Sägestraße, – die Schichtdicke der fotostrukturierten Isolationsschicht (96) entspricht in etwa der Summe aus der Höhe des bzw. der Halbleiterchips (92, 93) und aus der Schichtdicke der unter dem Halbleiterchip (92, 93) bzw. unter den Halbleiterchips (92, 93) angeordneten Klebstoffschicht (95), – zwischen den Seitenflächen des bzw. der Halbleiterchips (92, 93) und der fotostrukturierten Isolationsschicht (96) sind Gräben (97) angeordnet, die mit einem isolierenden Material (98) gefüllt sind, – Leitungspfade (99) wenigstens einer Umverdrahtungsschicht verlaufen auf der fotostrukturierten Isolations schicht (96) und/oder auf dem isolierenden Material (98) der Gräben (97) und/oder auf der Passivierungsschicht der aktiven Oberseite des bzw. der Halbleiterchips (92, 93) und/oder auf den Schaltungsträger (91) in der Sägestraße, – die Leitungspfade (99) verbinden die Kontaktflächen (94) des bzw. der Halbleiterchips (92, 93) und/oder insbesondere auf der fotostrukturierten Isolationsschicht (96) angeordnete Außenkontaktflächen (100) und/oder den Schaltungsträger (91), – Außenkontakte (101) sind auf den Außenkontaktflächen (100) angeordnet.
  17. Elektronisches Bauteil nach Anspruch 16, dadurch gekennzeichnet, dass der Schaltungsträger (91) eine Eisen-Chrom-Nickel-Legierung aufweist.
  18. Elektronisches Bauteil nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass der Schaltungsträger (91) einen thermischen Ausdehnungskoeffizienten zwischen 11,3 – 16,6 ppm/°K aufweist.
  19. Elektronisches Bauteil nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass das isolierende Material (98) der Gräben (97) das Material der unter dem Halbleiterchip (92, 93) bzw. unter den Halbleiterchips (92, 93) angeordneten, isolierenden Klebstoffschicht (95) aufweist.
  20. Elektronisches Bauteil nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass das isolierende Material (98) der Gräben (97) Bencocyclobuten, Polyimid oder Cardo aufweist.
  21. Elektronisches Bauteil nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass der Schaltungsträger (91) über Leitungspfade (99) zum Rand des elektronischen Bauteils (9) auf ein definiertes Potential gelegt ist.
  22. Verfahren zum Herstellen von elektronischen Bauteilen, das folgende Verfahrensschritte aufweist: – Herstellen eines scheibenförmigen oder rechteckigen Schaltungsträgers (91) aus Metall oder aus einer Legierung mit einer Trägeroberseite, – Bereitstellen wenigstens eines Halbleiterchips (92, 93) mit Kontaktflächen (94) und einer Passivierungsschicht auf seiner aktiven Oberseite, – Dünnschleifen des bzw. der bereitgestellten Halbleiterchips (92, 93) auf eine Höhe von weniger als 150 μm, – Aufbringen einer Isolationsschicht (96), insbesondere aus Cardo, aus Bencocyclobuten oder aus Polyimid, auf eine Oberfläche des Schaltungsträgers (91), wobei die Schichtdicke der Isolationsschicht (96) in etwa der Summe aus der Höhe des bzw. der dünngeschliffenen Halbleiterchips (92, 93) und aus der Schichtdicke der unter dem Halbleiterchip (92, 93) bzw. unter den Halbleiterchips (92, 93) anzuordnenden Klebstoffschicht (95) entspricht, – Fotostrukturieren der Isolationsschicht (96) derart, dass wenigstens ein freier Bereich auf dem Schaltungsträger (91) für wenigstens einen Halbleiterchip (92, 93) entsteht, – Aufbringen von wenigstens einem dünngeschliffenen Halbleiterchip (92, 93) mit seiner passiven Rückseite in wenigstens einen freien Bereich auf dem Schaltungsträger (91) mittels einer Klebstoffschicht (95), – Auffüllen der Gräben (97) zwischen den Seitenflächen der Halbleiterchips (92, 93) und der fotostrukturierten Isolationsschicht (96) mit einem isolierenden Material (98), – Aufbringen wenigstens einer Umverdrahtungsschicht unter Bilden von Leitungspfaden (99) auf der fotostrukturierten Isolationsschicht (96) und/oder auf dem isolierenden Material (98) der Gräben (97) und/oder auf der Passivierungsschicht auf der aktiven Oberseite des bzw. der Halbleiterchips (92, 93) und unter Bilden von Außenkontaktflächen (100) insbesondere auf der fotostrukturierten Isolationsschicht (96), wobei die Leitungspfade (99) zumindest teilweise die Kontaktflächen (94) des bzw. der Halbleiterchips (92, 93) kontaktieren, – Aufbringen von Außenkontakten (101) auf den Außenkontaktflächen (100), – Zerteilen des Schaltungsträgers (91) jeweils an den Außenrändern in einzelne elektronische Bauteile (9).
  23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass das Auffüllen der Gräben (97) zwischen den Seitenflächen der Halbleiterchips (92, 93) und der fotostrukturierten Isolationsschicht (96) durch das Aufbringen und durch das Fotostrukturieren einer weiteren Isolationsschicht, insbesondere aus Bencocyclobuten, aus Polyimid oder aus Cardo erfolgt.
  24. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass das Auffüllen der Gräben (97) zwischen den Seitenflächen der Halbleiterchips (92, 93) und der fotostrukturierten Isolationsschicht (96) beim Aufbringen des bzw. der dünngeschliffenen Halbleiterchips (92, 93) auf den Schaltungsträger (91) durch den Klebstoff erfolgt, wobei die Klebstoffmenge pro Halbleiterchip (92, 93) so bemessen ist, dass die Summe aus dem Volumen der Klebstoffmenge und aus dem Volumen des Halbleiterchips (92, 93) wenigstens dem Volumen je eines freien Bereichs der fotostrukturierten Isolationsschicht (96) entspricht.
DE2003117018 2003-04-11 2003-04-11 Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten Withdrawn DE10317018A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2003117018 DE10317018A1 (de) 2003-04-11 2003-04-11 Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
EP04726437A EP1614158A2 (de) 2003-04-11 2004-04-08 Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
PCT/DE2004/000750 WO2004093190A2 (de) 2003-04-11 2004-04-08 Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
US11/246,563 US7317251B2 (en) 2003-04-11 2005-10-11 Multichip module including a plurality of semiconductor chips, and printed circuit board including a plurality of components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003117018 DE10317018A1 (de) 2003-04-11 2003-04-11 Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten

Publications (1)

Publication Number Publication Date
DE10317018A1 true DE10317018A1 (de) 2004-11-18

Family

ID=33185657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003117018 Withdrawn DE10317018A1 (de) 2003-04-11 2003-04-11 Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten

Country Status (4)

Country Link
US (1) US7317251B2 (de)
EP (1) EP1614158A2 (de)
DE (1) DE10317018A1 (de)
WO (1) WO2004093190A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005022017B3 (de) * 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
DE102006001767B4 (de) * 2006-01-12 2009-04-30 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
FR2903811B1 (fr) * 2006-07-12 2008-08-29 Commissariat Energie Atomique Dispositif electronique comprenant des composants electroniques relies a un substrat et mutuellement connectes et procede de fabrication d'un tel dispositif
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US8237271B2 (en) * 2007-06-19 2012-08-07 International Business Machines Corporation Direct edge connection for multi-chip integrated circuits
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8236610B2 (en) 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
US8319334B2 (en) 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
US20110084406A1 (en) * 2009-10-13 2011-04-14 Sony Corporation Device and interconnect in flip chip architecture
KR101901324B1 (ko) * 2011-10-25 2018-09-27 삼성전자주식회사 네 개의 채널들을 가진 반도체 패키지
US9164155B2 (en) 2013-01-29 2015-10-20 Infineon Technologies Ag Systems and methods for offset reduction in sensor devices and systems
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
US9605983B2 (en) * 2014-06-09 2017-03-28 Infineon Technologies Ag Sensor device and sensor arrangement
US9823168B2 (en) 2014-06-27 2017-11-21 Infineon Technologies Ag Auto tire localization systems and methods utilizing a TPMS angular position index
US10079192B2 (en) * 2015-05-05 2018-09-18 Mediatek Inc. Semiconductor chip package assembly with improved heat dissipation performance
WO2017153339A1 (en) 2016-03-09 2017-09-14 Telefonaktiebolaget Lm Ericsson (Publ) Systems and methods of interconnecting electrical devices
EP4287562A4 (de) * 2021-03-15 2024-07-17 Huawei Technologies Co., Ltd. Integrierte schaltung, chip und elektronische vorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2523221C2 (de) * 1974-06-26 1992-09-17 International Business Machines Corp., Armonk, N.Y., Us
DE10011633A1 (de) * 2000-03-10 2001-09-20 Eupec Gmbh & Co Kg Anordnung zur Verschaltung von Leistungshalbleiterchips in Modulen

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (de) * 1973-03-10 1974-11-13
US4208698A (en) * 1977-10-26 1980-06-17 Ilc Data Device Corporation Novel hybrid packaging scheme for high density component circuits
JPS5784759A (en) 1980-11-12 1982-05-27 Bunri Kogyo Kk Magnetic filter apparatus
JPS5784159A (en) * 1980-11-14 1982-05-26 Mitsubishi Electric Corp Mounting method of semiconductor integrated circuit
JPS5896760A (ja) * 1981-12-04 1983-06-08 Clarion Co Ltd 半導体装置の製法
EP0110285A3 (de) 1982-11-27 1985-11-21 Prutec Limited Verbindung integrierter Schaltungen
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
US4821282A (en) 1985-12-27 1989-04-11 Honeywell Inc. Mirror assembly for lasers
JPH0812940B2 (ja) 1986-12-22 1996-02-07 ハネウエル・インコーポレーテツド レーザ用の反射鏡組立体
JP2659430B2 (ja) 1989-03-28 1997-09-30 シャープ株式会社 波長安定型半導体レーザの製造方法
US5994739A (en) * 1990-07-02 1999-11-30 Kabushiki Kaisha Toshiba Integrated circuit device
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5492586A (en) * 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
US5592188A (en) 1995-01-04 1997-01-07 Texas Instruments Incorporated Method and system for accentuating intense white display areas in sequential DMD video systems
US5625235A (en) * 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
DE19608632B4 (de) 1996-03-06 2005-12-29 Scaps Gmbh Vorrichtung zur Bestimmung der Topographie einer Oberfläche und Verfahren zu Bestimmen der Topographie einer Oberfläche
JP3638173B2 (ja) * 1996-03-27 2005-04-13 本田技研工業株式会社 マイクロ波回路用パッケージ
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
JPH1117099A (ja) 1996-11-12 1999-01-22 T I F:Kk メモリモジュール
US6229203B1 (en) * 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
US6418490B1 (en) 1998-12-30 2002-07-09 International Business Machines Corporation Electronic circuit interconnection system using a virtual mirror cross over package
US6307769B1 (en) * 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
JP3423261B2 (ja) * 1999-09-29 2003-07-07 三洋電機株式会社 表示装置
JP2001250914A (ja) 2000-03-03 2001-09-14 Miyota Kk ガルバノミラーチップおよびその製造方法
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
KR100336481B1 (ko) * 2000-08-11 2002-05-15 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
US6743982B2 (en) * 2000-11-29 2004-06-01 Xerox Corporation Stretchable interconnects using stress gradient films
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
US20020182763A1 (en) 2001-03-22 2002-12-05 Stoltz Richard A. Rapid thermal annealing of waveguide
US6521994B1 (en) * 2001-03-22 2003-02-18 Netlogic Microsystems, Inc. Multi-chip module having content addressable memory
KR100378285B1 (en) * 2001-06-15 2003-03-29 Dongbu Electronics Co Ltd Semiconductor package and fabricating method thereof
JP4659488B2 (ja) * 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2523221C2 (de) * 1974-06-26 1992-09-17 International Business Machines Corp., Armonk, N.Y., Us
DE10011633A1 (de) * 2000-03-10 2001-09-20 Eupec Gmbh & Co Kg Anordnung zur Verschaltung von Leistungshalbleiterchips in Modulen

Also Published As

Publication number Publication date
US20060060954A1 (en) 2006-03-23
US7317251B2 (en) 2008-01-08
WO2004093190A2 (de) 2004-10-28
EP1614158A2 (de) 2006-01-11
WO2004093190A3 (de) 2005-03-24

Similar Documents

Publication Publication Date Title
DE10317018A1 (de) Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE69031350T2 (de) Mehrschichtpackung mit einer vertieften höhlung für einen halbleiter-chip
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
EP1532681A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102008031358A1 (de) Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102021120183A1 (de) Chipbaugruppen
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
WO2019233568A1 (de) Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal