[go: up one dir, main page]

DE10301091B4 - Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen - Google Patents

Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen Download PDF

Info

Publication number
DE10301091B4
DE10301091B4 DE10301091.2A DE10301091A DE10301091B4 DE 10301091 B4 DE10301091 B4 DE 10301091B4 DE 10301091 A DE10301091 A DE 10301091A DE 10301091 B4 DE10301091 B4 DE 10301091B4
Authority
DE
Germany
Prior art keywords
semiconductor device
contact
semiconductor devices
power semiconductor
clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10301091.2A
Other languages
English (en)
Other versions
DE10301091A1 (de
Inventor
Xaver Schlögel
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10301091.2A priority Critical patent/DE10301091B4/de
Publication of DE10301091A1 publication Critical patent/DE10301091A1/de
Application granted granted Critical
Publication of DE10301091B4 publication Critical patent/DE10301091B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/071—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/8482—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/8482—Diffusion bonding
    • H01L2224/84825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Verfahren zur elektrischen Verbindung von mindestens zwei auf einem gemeinsamen Substratträger (5) mit elektrischen Anschlusselementen (51, ...) vorzusehenden Halbleitereinrichtungen (1, 2, ...), umfassend: Verbinden eines elektrisch leitfähigen, mindestens in einem ersten Abschnitt an zu verbindenden Kontaktflächen (121, 21) angepasst flächig ausgebildeten Kontaktbügels (61) mit einer ersten oberen Kontaktfläche (121) einer ersten Halbleitereinrichtung (1) durch isothermes Erstarren einer Schmelze eines Materials einer Verbindungsschicht (151) zwischen der ersten Halbleitereinrichtung (1) und dem Kontaktbügel (61); und danach Verbinden des Kontaktbügels (61) mit einer unteren Kontaktfläche (21) einer zweiten Halbleitereinrichtung (2) durch isothermes Erstarren einer Schmelze eines Materials einer Verbindungsschicht (24) zwischen der zweiten Halbleitereinrichtung (2) und dem Kontaktbügel (61), wobei zwei einander gegenüberliegende Oberflächen des Kontaktbügels (61) genutzt werden, wobei der Kontaktbügel (61) mit einem zweiten Abschnitt vorgesehen wird und im Bereich des zweiten Abschnitts mit mindestens einem der Anschlusselemente (51) des Substratträgers (5) elektrisch leitend verbunden wird.

Description

  • Die Erfindung betrifft ein Verfahren zur elektrischen Verbindung von mindestens zwei auf einem gemeinsamen Substratträger mit Anschlusselementen vorzusehenden Halbleitereinrichtungen, wobei mindestens eine erste obere Kontaktfläche auf einer Bauteilvorderseite einer ersten Halbleitereinrichtung mit einer korrespondierenden unteren Kontaktfläche auf einer Bauteilrückseite einer zweiten Halbleitereinrichtung verbunden wird. Die Erfindung betrifft ferner eine Multichip-Anordnung und ein Leistungs-Halbleiterbauelement.
  • Allgemein erweitert sich vornehmlich in Industrie- und Automobilapplikationen der Anwendungsbereich von Leistungs-Halbleiterbauelementen, insbesondere in der Funktion als Leistungsschalter. Lösungen mit Leistungs-Halbleiterbauelementen mit integrierten Überwachungs-, Schutz-, und Ansteuerschaltungen, die als intelligente Leistungsschalter eingesetzt werden, sind deutlich kompakter und kostengünstiger als herkömmliche diskrete Relaislösungen und ersetzen diese in einem größer werdenden Schaltleistungsbereich.
  • In der heute üblichen DMOS-Technologie (DMOS, diffused metal oxide semiconductor) fur Leistungs-Halbleiterbauelemente hoher Schaltleistung sind in einem Halbleitersubstrat des Leistungs-Halbleiterbauelements ausgebildete, steuerbare Laststrecken ublicherweise in vertikaler Richtung zwischen einer unteren und einer oberen Kontaktfläche vorgesehen. Dabei ist es üblich, das Halbleitersubstrat (semiconductor die) mit der auf einer Bauteilrückseite des Halbleitersubstrats befindlichen unteren Kontaktfläche auf einem Substratträger zu befestigen und damit auch zugleich elektrisch zu kontaktieren. Zur Verbindung der oberen Kontaktfläche auf der Vorderseite des Halbleitersubstrats mit den Anschlusselementen des Leistungs-Halbleiterbauelements ist es etwa aus den Druckschriften US 6 040 626 (Cheah et al.), US 6 249 041 B1 (Kasemn et al.), JP200082721 A (Hitachi) und US 2001/0044167-A1 (Guo, Kuo) bekannt, Metallstreifen (metal plates, copper straps, sheet contacts) vorzusehen, die jeweils mit den Anschlusselementen und den oberen Kontaktflächen auf der Bauteilvorderseite verbunden werden.
  • Aus der WO 96/13855 A1 ist es ferner bekannt, zwei Halbleitersubstrate jeweils mit der Bauteilrückseite auf einander gegenüberliegenden Oberflächen eines Substratträgers (leadframe) anzuordnen.
  • Eine typische Applikation von Leistungsschaltern ist die bidirektionale Ansteuerung von Gleichstrommotoren. Um die Richtung eines Stromflusses durch die vom Gleichstrommotor gebildete Last und damit die Drehrichtung des Gleichstrommotors umkehren zu können, ist jeder der beiden Anschlüsse des Gleichstrommotors sowohl an ein negatives als auch an ein positives Versorgungspotential schaltbar vorzusehen. Die dazu notwendigen vier Leistungs-Halbleiterbauelemente werden in bekannter Weise als Vollbrucke (H-bridge) angeordnet.
  • In der 1 ist ein Leistungs-Halbleiterbauelement schematisch dargestellt, das aus vier zu einer Vollbrucke angeordneten Leistungsschaltelementen L1, L2, H1, H2 aufgebaut ist. Dabei sind zwischen der als Gleichstrommotor M ausgebildeten Last einerseits und der positiven Versorgungsspannung Highside-Schaltelemente H1, H2 und zwischen der Last M und der negativen Versorgungsspannung Lowside-Schaltelemente L1, L2 angeordnet. Die beiden Highside-Schaltelemente H1, H2 sind monolithisch in einer ersten Halbleitereinrichtung 1 integriert, die beiden Lowside-Schaltelemente L1, L2 sind voneinander getrennt in weiteren Halbleitereinrichtungen 2, 3 vorgesehen, die auf einer Bauteilvorderseite der Halbleitereinrichtung 1 mittels Verbindungsschichten 151, 152 befestigt sind, wobei jeweils korrespondierende Source/Drainkontakte 121/21, 122/31 elektrisch miteinander verbunden sind. Die Halbleitereinrichtung 1 ist mit der Bauteilrückseite auf einem Substratträger 5 befestigt, wobei der Drainkontakt 11 elektrisch leitend mit dem Substratträger 5 verbunden ist.
  • Die Laststrecken der Leistungsschaltelemente L1, L2, H1, H2 verlaufen jeweils in zu einer Montageebene vertikalen Richtung zwischen einander an den Halbleitereinrichtungen 1, 2, 3 jeweils gegenüberliegend angeordneten Source- und Drainkontakten 11/121, 11/122, 21/22 und 31/32. Jeder der Leistungsschaltelemente L1, L2, H1, H2 weist Gatekontakte 131, 132, 23, 33 auf, über die die Laststrecken durchgeschaltet bzw. geöffnet werden. Je nach Drehrichtung des Gleichstrommotors M sind entweder die Leistungsschaltelemente L1 und H2 oder die Leistungsschaltelemente L2 und H1 geschlossen.
  • Für kleinere Lastströme bis etwa in die Größenordnung einiger weniger Ampere lassen sich die vier Leistungs-Halbleiterbauelemente einer Vollbrücke auch zusammen mit weiteren Logik-, Schutz- und Überwachungsschaltkreisen noch vorteilhaft auf einem gemeinsamen Halbleitersubstrat monolithisch integrieren.
  • Mit steigendem Laststrom fallen jedoch zum einen die Anforderungen an Lowside- und Highside-Schaltelemente zunehmend auseinander, so dass es vorteilhaft ist, sie in unterschiedlichen Technologien auszuführen. Zum anderen steigt durch den erforderlichen niedrigeren zulassigen maximalen Durchlasswiderstand RDSon ein Flächenbedarf der reinen Schaltfunktion relativ zu den Logik-, Schutz- und Überwachungsfunktionen im Halbleitersubstrat des Leistungs-Halbleiterbauelements. Die monolithische Integration der Funktionen einer Vollbrücke oder auch einer Halbbrücke ist daher für größere Lastströme zunehmend erschwert. Für größere Lastströme von mehr als einigen Ampere ist es darum üblich, jeweils die Highside-Schaltfunktion und die Lowside-Schaltfunktion, gegebenenfalls auch die Logik-, Schutz- und Überwachungsfunktionen in jeweils unterschiedlicher Technologie auf verschiedenen Halbleitersubstraten zu realisieren und anschließend mit Hilfe von bekannten Multichip-Montagetechniken auf einem gemeinsamen Substratträger bzw. in einem gemeinsamen Bauteilgehäuse zu integrieren.
  • Bekannte Multichip-Montagetechniken sind etwa die face-to-face-, die chip-by-chip-, und die chip-on-chip-Montagetechnik.
  • Ein Beispiel für eine chip-on-chip-Montagetechnik ist aus der Druckschrift DE 196 35 582 C1 bekannt, die nachstehend anhand der der Druckschrift entlehnten 2 für eine in der 1 schematisch dargestellte Vollbrücke erläutert wird.
  • Das in der 2 dargestellte Leistungs-Halbleiterbauelement weist zwei in einer Halbleitereinrichtung 1 monolithisch integrierte Highside-Schaltelemente auf, deren Laststrecken jeweils in Serie zu den Laststrecken zweier in Halbleitereinrichtungen 2, 3 realisierten Lowside-Schaltelemente angeordnet sind. Über Verbindungsschichten 151, 152 werden die jeweils korrespondierenden Laststrecken miteinander und über erste Lastbonddrähte 121, 122 jeweils mit einer oder mehreren Anschlusseinrichtungen 51, ... des Substrattragers 5 verbunden. Ebenso sind Gatekontakte 131, 132, 23, 33 der Halbleitereinrichtungen 1, 2, 3 mittels Steuerbonddrähte und Sourcekontakte 22, 32 der Lowside-Schaltelemente in den Halbleitereinrichtungen 2, 3 mittels weiterer Lastbonddrähte mit Anschlusseinrichtungen 52, ... verbunden.
  • Die aus den Halbleitereinrichtungen 1, 2, 3 und dem Substratträger 5 gebildete Multichip-Anordnung ist in ein Bauteilgehäuse 50 eingebettet.
  • Ein wesentlicher Nachteil der aus der Druckschrift DE 196 35 582 C1 bekannten Anordnung liegt in der Abhängigkeit der Abmessungen der einzelnen Leistungs-Halbleiterbauelemente voneinander. Da auf der Oberfläche des unteren Bauelements, im Fall einer Halbbrücke also eines Highside-Schaltelements sowohl das jeweils aufliegende Lowside-Schaltelement als auch eine Kontaktfläche für eine Gateansteuerung vorzusehen ist, sind entweder die Maximalabmessungen des aufliegenden oder Minimalabmessungen des unteren Bauelements vorgegeben. Bei Minimalabmessungen, die größer sind als funktional erforderlich, bleibt teures Halbleitersubstrat ungenutzt, während zu knappe Maximalabmessungen die Funktionalität beschränken.
  • Allgemein wird auch eine weitere Reduzierung der Schaltverluste in Leistungs-Halbleiterbauelementen angestrebt.
  • Die EP 1 006 578 A2 beschreibt ein IGBT-Modul, bei dem die Anode einer Diode und der Emitter eines IGBTs jeweils mit leitfähigem Kunstharz auf einander gegenüberliegenden Seiten eines flächig ausgebildeten Verbindungselements befestigt sind.
  • DE 100 14 308 A1 beschreibt eine Vorrichtung zum Herstellen einer Vielzahl von Bondverbindungen. Eine Vorrichtung und ein Verfahren zum Herstellen einer Vielzahl von Bondverbindungen zwischen Kontaktflächen auf einer Oberfläche eines Halbleiterchips und Kontaktanschlußfahnen eines Zwischenträgers weisen eine Umverdrahtung auf. Die Vorrichtung hat einen beheizbaren Stempel (zum Aufeinanderpressen und Erhitzen und Tempern der Kontaktanschlußfahnen), der Metall-Legierungsbeschichtung und der Kontaktflächen mittels einer Vielzahl von Vorsprüngen entsprechend der Vielzahl von Kontaktflächen. Die Vorsprünge weisen Andruckflächen auf, wobei jeweils eine einzelne Andruckfläche der Größe einer entsprechenden Kontaktfläche angepaßt ist, und die Vorsprünge sind in gleicher Weise angeordnet wie die Anordnung der Kontaktflächen.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zum Verbinden einer Mehrzahl von Halbleitereinrichtungenauf einem gemeinsamen Substratträger zur Verfügung zu stellen, bei dem die Abmessungen der zu verbindenden Halbleitereinrichtungen im Wesentlichen voneinander unabhängig vorgesehen werden können und das für Multichip-Anordnungen von von Leistungs-Halbleiterbauelementen eine höhere Stromtragfähigkeit ermöglicht. Ferner ist es Aufgabe der Erfindung, eine Multichip-Anordnung für Halbleitereinrichtungen, bei der die Abmessungen der Halbleitereinrichtungen im Wesentlichen voneinander unabhängig sind, sowie ein Leistungs-Halbleiterbauelement mit hoher Stromtragfähigkeit zur Verfügung zu stellen.
  • Die Aufgabe wird durch ein Verfahren mit den im Patentanspruch 1 genannten Merkmalen gelöst. Ein die Aufgabe lösendes Leistungs-Halbleiterbauelement ergibt sich aus dem Patentanspruch 10.
  • Gemäß dem erfindungsgemäßen Verfahren zur elektrischen Verbindung von mindestens zwei Halbleitereinrichtungen, die auf einem gemeinsamen Substratträger vorgesehen werden, wird also mindestens eine obere Kontaktfläche auf einer Bauteilvorderseite einer ersten Halbleitereinrichtung mit einer korrespondierenden unteren Kontaktfläche auf einer Bauteilrückseite einer zweiten Halbleitereinrichtung verbunden, indem die Halbleitereinrichtungen beiderseits eines elektrisch leitfähigen Kontaktbügels vorgesehen werden. Dabei ist der Kontaktbugel mindestens in einem ersten Abschnitt den zu verbindenden Kontaktflächen angepasst flächig ausgebildet und wird zwischen der Bauteilvorderseite der ersten Halbleitereinrichtung und der Bauteilrückseite der zweiten Halbleitereinrichtung angeordnet. Im Bereich des ersten Abschnitts wird der Kontaktbügel mit der ersten oberen Kontaktfläche der ersten Halbleitereinrichtung und der unteren Kontaktfläche der zweiten Halbleitereinrichtung verbunden. Es werden also beide Oberflächen des Kontaktbügels genutzt.
  • Damit sind zunächst die Abmessungen der beiden Halbleitereinrichtungen voneinander entkoppelt. Insbesondere kann bei vorgegebener untenliegender erster Halbleitereinrichtung die obenliegende zweite Halbleitereinrichtung größere Abmessungen in der Montageebene aufweisen als nach herkömmlicher Technik. Damit steigt die Anzahl von Kombinationsmöglichkeiten von Halbleitereinrichtungen für Multichip-Anordnungen, ohne dass die Abmessungen der jeweils untenliegenden Halbleitereinrichtungen mehr als über die Funktion vorgegeben hinaus vergrößert vorzusehen sind.
  • Ein zweiter Abschnitt des Kontaktbügels vermittelt eine elektrisch leitende Verbindung zu einem Anschlusselement des Substratträgers. Damit wird in vorteilhafter Weise der elektrische Widerstand der Verbindung zwischen den Anschlusselementen der Halbleitereinrichtung und dem eigentlichen Halbleitersubstrat gegenüber herkömmlichen Lösungen in Multichip-Anordnungen deutlich verringert. Als Folge ist eine Verlustleistung von Leistungs-Halbleiterbauelementen, im Falle von Leistungsschaltelementen eine Schaltverlustleistung, in vorteilhafter Weise reduziert.
  • In heute üblichen Leistungs-Halbleiterbauelementen beträgt der Anteil des ohmschen Widerstands von Verbindungen zwischen den Anschlüssen des Leistungs-Halbleiterbauelements und dem eigentlichen Halbleitersubstrat (Gehäusewiderstand, package resistance) am gesamten Durchgangswiderstand RDSON bis zu 20%. Der Gehäusewiderstand wird wesentlich durch den Widerstand von Bonddrähten bestimmt, mit denen in herkömmlichen Multichip-Anordnungen obenliegende Halbleitereinrichtungen mit den Anschlusselementen verbunden sind. Bonddrähte lassen sich üblicherweise aber lediglich mit einem Durchmesser von bis zu 500 Mikrometer vorsehen, da sie mit steigendem Durchmesser auch aufwändiger zu prozessieren sind. Auch die Dichte, mit der die Bonddrähte gesetzt werden können, und damit die Anzahl der Bonddrähte pro Kontaktfläche ist begrenzt.
  • Durch den mindestens teilweisen Ersatz der Bonddrähte im Lastkreis durch einen Kontaktbügel mit einer senkrecht zu einer Stromflussrichtung des Laststroms orientierten Querschnittsfläche, die wesentlich größer ist als die Querschnittsfläche eines Bonddrahtes, wird der Gehäusewiderstand deutlich verringert. Eine niederohmige Zuleitung kann auch für Steuerkontakte wie den Gatekontakten von Leistungs-Halbleiterbauelementen wünschenswert sein, um eine Zeitkonstante des Steuerkontakts und damit eine Schaltzeit des Leistungs-Halbleiterbauelements zu minimieren.
  • Der Kontaktbügel wird bevorzugt über die gesamte Ausdehnung mindestens einer der zugeordneten Kontaktflächen mit dieser verbunden.
  • Darüber hinaus kommt es im Betriebsfall zu einer deutlich verbesserten Wärmeableitung insbesondere von der obenliegenden Halbleitereinrichtung zum Substratträger bzw. zum Bauteilgehäuse.
  • Bevorzugt wird also als erste Halbleitereinrichtungen ein Leistungs-Halbleiterbauelement mit mindestens einer Laststrecke vorgesehen, die zwischen der unteren und einer der oberen Kontaktflächen ausgebildet ist, wobei die untere Kontaktfläche mit dem Substratträger elektrisch leitend verbunden wird. Auf dem Kontaktbugel wird mindestens eine weitere Halbleitereinrichtung vorgesehen und durch den Kontaktbügel in bekannter Weise ein Lastkreis zu den Anschlusselementen geschlossen.
  • Wird mindestens eine der weiteren Halbleitereinrichtungen als weiteres Leistungs-Halbleiterbauelement vorgesehen, das zwischen der unteren und einer der oberen Kontaktflächen ebenfalls eine Laststrecke aufweist, so wird sie auf dem zugeordneten Kontaktbügel so angeordnet, dass die Laststrecken der weiteren Halbleitereinrichtung in Fortsetzung zu einer der Laststrecken der ersten Halbleitereinrichtung angeordnet ist.
  • Wird nun ein zweiter Kontaktbügel zwischen dem Lastanschluss auf der obenliegenden Bauteilvorderseite des weiteren Leistungs-Halbleiterbauelements und einem der Anschlusselemente des Substratträgers vorgesehen, so wird der gesamte Laststromkreis etwa einer auf einem gemeinsamen Substratträger vorgesehenen Halb- oder Vollbrücke gegenüber herkömmlichen Montagetechniken deutlich niederohmiger.
  • Bevorzugt werden auch auf dem ersten oder zweiten Kontaktbügel weitere Halbleitereinrichtungen vorgesehen, die etwa Ansteuer-, Überwachungs-, und/oder Schutzfunktionen aufweisen.
  • Auf einer Oberseite eines Kontaktbügels, die jeweils einer Bauteilrückseite einer Halbleitereinrichtung zugewandt ist, werden in einem weiteren erfindungsgemäßen Ausführungsbeispiel des erfindungsgemäßen Verfahrens mehrere weitere Halbleitereinrichtungen vorgesehen.
  • Bevorzugt werden die Kontaktbügel jeweils durch Löten oder Sintern mit den zugeordneten Kontaktflächen verbunden werden.
  • Dabei werden in vorteilhafter Weise die Halbleitereinrichtungen, die jeweils einem der Kontaktbügel zugeordnet sind, nacheinander mit dem Kontaktbügel verbunden.
  • Werden dabei mindestens die Verbindungen zwischen den Kontaktbügeln und den jeweils in einem ersten Verbindungsprozess zu verbindenden Halbleitereinrichtungen jeweils durch isothermes Erstarren einer Schmelze von Vorläuferverbindungen des Materials bzw. des Materials der jeweiligen Verbindungsschichten vorgesehen, so wird ein erneutes Aufschmelzen der ersten Verbindung bei der Durchführung des zweiten Verbindungsprozesses verhindert.
  • Bevorzugt werden zunächst die mit der Bauteilrückseite mit den Kontaktbügeln zu verbindenden Halbleitereinrichtungen auf den Kontaktbügeln befestigt. Anschließend werden die Verbindungen zwischen den Kontaktbügeln und den mit der Bauteilvorderseite mit den Kontaktbügeln zu verbindenden Halbleitereinrichtungen vorgesehen.
  • Gehen alle Verbindungen zwischen den Kontaktbügeln und den Halbleitereinrichtungen aus einem isothermen Erstarren einer Schmelze des Materials oder Vorläuferstufen des Materials der jeweiligen Verbindungsschichten hervor, so ist auch eine sukzessive Montage der Halbleitereinrichtungen möglich, ohne dass jeweils bereits ausgeführte Verbindungen wieder aufgeschmolzen werden. Zur Ausbildung der Verbindungen sind etwa TLPS (transient liquid phase sintering) und Diffusionslotverfahren (diffusion soldering) oder der SOLID-Prozess geeignet.
  • Aus dem erfindungsgemäßen Verfahren gehen vorteilhafte Leistungs-Halbleiterbauelemente und Multichip-Anordnungen hervor.
  • Ein erfindungsgemäßes Leistungs-Halbleiterbauelement weist mindestens zwei Halbleitereinrichtungen auf, die auf einem gemeinsamen Substratträger angeordnet sind und jeweils mindestens eine obere Kontaktfläche auf einer Bauteilvorderseite und eine untere Kontaktfläche auf einer Bauteilrückseite aufweisen. Die obere Kontaktfläche der ersten, untenliegenden Halbleitereinrichtung ist mit der unteren Kontaktfläche der zweiten, obenliegenden Halbleitereinrichtung elektrisch leitend verbunden. Erfindungsgemäß weist nun das Leistungs-Halbleiterbauelement mindestens einen elektrisch leitfähigen und in einem ersten Abschnitt den zu verbindenden Kontaktflächen angepasst flächig ausgebildeten Kontaktbügel auf, der zwischen der Bauteilvorderseite der ersten Halbleitereinrichtung und der Bauteilrückseite der zweiten Halbleitereinrichtung angeordnet und mit der ersten oberen Kontaktfläche der ersten Halbleitereinrichtung und der unteren Kontaktfläche der zweiten Halbleitereinrichtung elektrisch leitend verbunden ist, so dass zwei einander gegenüberliegende Oberflächen des Kontaktbügels genutzt sind.
  • Der Kontaktbügel weist zudem einen zweiten Abschnitt auf und ist im Bereich des zweiten Abschnitts mit einem Anschlusselement des Substratträgers elektrisch leitend verbunden.
  • Der Kontaktbügel weist eine Querschnittsfläche senkrecht zu einer Stromflussrichtung auf, die wesentlich größer ist als die Querschnittsfläche eines Bonddrahtes. Der Gehäusewiderstand des Leistungs-Halbleiterbauelements ist gegenüber üblichen deutlich verringert. Die Wärmeableitung insbesondere vom obenliegenden Halbleitereinrichtung zum Substratträger ist reduziert.
  • Bevorzugt ist die erste Halbleitereinrichtung mit der Bauteilrückseite auf dem Substratträger befestigt und elektrisch leitend mit dem Substratträger verbunden. Weitere Halbleitereinrichtungen sind über mindestens einen weiteren Kontaktbügel mit der ersten und/oder der zweiten Halbleitereinrichtung oder miteinander verbunden.
  • Es ist darüber hinaus möglich, mehrere Halbleitereinrichtungen auf der Oberseite mindestens einer der Kontaktbügel vorzusehen.
  • Bevorzugt ist der Kontaktbügel aus einem Stück gefertigt und besteht aus einem Metall, wie Kupfer oder Aluminium, oder einer Metalllegierung.
  • Verbindungsschichten zwischen den Kontaktbügeln und den Halbleitereinrichtungen sind jeweils durch isothermes Erstarren einer Schmelze eines Materials oder von Vorläuferstufen des Materials der jeweiligen Verbindungsschichten hervorgegangen.
  • Bevorzugt ist das Leistungs-Halbleiterelement aus einer ersten und einer zweiten Halbleitereinrichtung hervorgegangen die jeweils zwischen der unteren und eine der oberen Kontaktflächen eine Laststrecke aufweisen, wobei diese in der Art einer Halbbrücke in Serie angeordnet sind.
  • Nach einer weiteren bevorzugten Ausführungsform weist das erfindungsgemäße Leistungs-Halbleiterelement eine erste Halbleitereinrichtung mit einer zweiten Laststrecke zwischen der unteren Kontaktfläche und einer weiteren oberen Kontaktfläche sowie eine dritte Halbleitereinrichtung mit einer Laststrecke zwischen der unteren und einer oberen Kontaktfläche auf, die in der Art einer weiteren Halbbrücke angeordnet sind, so dass dass Leistungs-Halbleiterelement funktional eine Vollbrücke ist.
  • Bevorzugt ist ferner mindestens eine weitere Halbleitereinrichtung als Steuer-, Schutz- oder Überwachungsschaltkreis ausgebildet.
  • Die erfindungsgemäße Multichip-Anordnung weist mindestens zwei Halbleitereinrichtungen auf, die einem gemeinsamen Substratträger zugeordnet sind und jeweils mindestens eine obere Kontaktfläche auf einer Bauteilvorderseite und eine untere Kontaktfläche auf einer Bauteilrückseite aufweisen. Dabei ist die obere Kontaktfläche der ersten untenliegenden Halbleitereinrichtung mit der unteren Kontaktfläche der obenliegenden Halbleitereinrichtung mittels eines Kontaktbügels elektrisch leitend verbunden. Der Kontaktbügel ist mindestens in einem ersten Abschnitt den zu verbindenden Kontaktflächen in Abmessungen und Umriss angepasst flächig ausgebildet, zwischen der Bauteilvorderseite der ersten Halbleitereinrichtung und der Bauteilrückseite der zweiten Halbleitereinrichtung angeordnet und mit der ersten oberen Kontaktfläche der ersten Halbleitereinrichtung und der unteren Kontaktfläche der zweiten Halbleitereinrichtung verbunden.
  • Bevorzugt weist der Kontaktbügel einen zweiten Abschnitt auf und ist im Bereich des zweiten Abschnitts mit mindestens einem Anschlusselement des Substratträgers elektrisch leitend verbunden.
  • In bevorzugter Weise sind weitere Halbleitereinrichtungen über mindestens einen weiteren Kontaktbügel mit der ersten und/oder der zweiten Halbleitereinrichtung oder miteinander verbunden und damit in hoher Variabilität innerhalb der Multichip-Anordnung konfigurierbar.
  • Nachfolgend wird die Erfindung anhand der Figuren näher erläutert, wobei einander entsprechenden Bauteilen und Komponenten gleiche Bezugszeichen zugeordnet sind. Es zeigen:
  • 1 Eine schematische Darstellung eines als Vollbrücke ausgebildeten Leistungs-Halbleiterbauelements,
  • 2 einen schematischen Querschnitt durch ein herkommliches Leistungs-Halbleiterbauelement,
  • 3 einen schematischen Querschnitt durch und eine schematische Draufsicht auf ein erfindungsgemäßes Leistungs-Halbleiterbauelement nach einem ersten Ausführungsbeispiel,
  • 4 einen schematischen Querschnitt durch und eine schematische Draufsicht auf ein erfindungsgemäßes Leistungs-Halbleiterbauelement nach einem zweiten Ausführungsbeispiel,
  • 5 einen schematischen Querschnitt durch ein erfindungsgemäßes Leistungs-Halbleiterbauelement nach einem dritten Ausführungsbeispiel und
  • 5 einen schematischen Querschnitt durch ein erfindungsgemäßes Leistungs-Halbleiterbauelement nach einem vierten Ausführungsbeispiel.
  • Die 1 und 2 wurden bereits eingangs erläutert.
  • Das in der 3 dargestellte Leistungs-Halbleiterbauelement weist drei Halbleitereinrichtungen 1, 2, 3 auf. In diesem Beispiel sind die drei Halbleitereinrichtungen 1, 2, 3 zu einer Vollbrücke (H-bridge) zur Ansteuerung etwa eines Gleichstrommotors angeordnet. Die erste Halbleitereinrichtung 1 weist zwei Highside-Schaltelemente mit einem gemeinsamen Drainkontakt 11 als untere Kontaktfläche, zwei getrennte Sourcekontakte 121, 122 als erste obere Kontaktflächen und zwei getrennte Gatekontakte 131, 132 als zweite obere Kontaktflächen auf. Die oberen Kontaktflächen 121, 122, 131, 132 können dabei aus der Oberflache der Halbleitereinrichtung 1 heraustreten oder plan mit dieser abschließen, wie es strichliert dargestellt ist.
  • Der Drainkontakt 11 ist über eine untere Verbindungsschicht 14 aus einem Sinter- oder Lötmaterial mit dem Substratträger 5 verbunden und damit die erste Halbleitereinrichtung 1 auf dem Substratträger 5 befestigt. Die Gatekontakte 131, 132 sind auf herkömmliche Weise mit Bonddrähten 7 mit jeweils zugeordneten Anschlusselementen 53, 57 des Substratträgers 5 verbunden. Die Sourcekontakte 121, 122 sind jeweils mittels eines Kontaktbügels 61, 63 sowohl mit jeweils zugeordneten Anschlusselementen 51, 55 als auch mit Drainkontakten 21, 31 jeweils zugeordneter zweiter Halbleitereinrichtungen 2, 3 verbunden. Zwischen den Kontaktbügeln 61, 63 und der ersten Halbleitereinrichtung 1 ergeben sich jeweils obere Verbindungsschichten 151, 152 und zwischen den Kontaktbügeln 61, 63 und den zweiten Halbleitereinrichtungen 2, 3 jeweils untere Verbindungsschichten 24, 34. Das Leistungs-Halbleiterbauelement kann ein Bauteilgehäuse aufweisen, das die Halbleitereinrichtungen 1, 2, 3 und den Substratträger 5 mit Anschlusselementen 51, ... mindestens teilweise umhüllt.
  • Obere Kontaktflächen der zweiten Halbleitereinrichtungen 2, 3 sind jeweils über Bonddrähte 7 mit jeweils zugeordneten Anschlusselementen 52, 53, 56, 57 verbunden.
  • In diesem Ausführungsbeispiel erfolgt gegenüber dem oben genannten herkömmlichen Leistungs-Halbleiterbauelement mit Bonddrahtverbindungen zu allen oberen Kontaktflächen durch die Kontaktbügel 61, 63 zunächst eine bessere Wärmeableitung insbesondere von den obenliegenden zweiten Halbleitereinrichtungen 2, 3 zum Substrattrager 5. Ein ohmsche Widerstand der Verbindung zwischen den Sourcekontakten 121, 122 der ersten Halbleitereinrichtung 1 und den zugeordneten Anschlusselementen 51, 55 bzw. zwischen den Drainkontakten 21, 31 der zweiten Halbleitereinrichtungen 2, 3 und den zugeordneten Anschlusselementen 51, 55 ist durch den größeren Querschnitt der Kontaktbügel 61, 63 gegenüber dem eines Banddrahtes oder einer kleinen Anzahl parallel geführter Banddrähte reduziert. Darüber hinaus sind die Abmessungen der obenliegenden zweiten Halbleitereinrichtungen 2, 3 von denen der untenliegende ersten Halbleitereinrichtung 1 entkoppelt. Eine Anpassung der Abmessungen erfolgt in einfacher Weise über die Wahl der Abmessungen der Kontaktbügel 61, 63.
  • Wie auch in den folgenden Ausführungsbeispielen, lassen sich aus dem Ausführungsbeispiel der 3 auch als Halbbrücken ausgebildete Leistungs-Halbleiterbauelemente ableiten, wie es jeweils durch die strichpunktierte Hilfslinie angedeutet wird.
  • Das in der 4 dargestellte Ausführungsbeispiel unterscheidet sich von dem vorangegangenen dadurch, dass auch die Sourcekontakte 22, 32 der zweiten Halbleitereinrichtungen 2, 3 mittels eines (strichliert) oder zweier Kontaktbügel 62, 64 zu den korrespondierenden Anschlusselementen 54, 58 geführt werden. Auf diese Weise wird der ohmsche Widerstand im Lastkreis der Voll- oder Halbbrücke weiter verringert und die Wärmeableitung von den zweiten Halbleitereinrichtungen 2, 3 weiter verbessert.
  • Auf den weiteren Kontaktbügeln 62, 64 der vorangegangen 4 lassen sich weitere Halbleitereinrichtungen 4 anordnen, wie es in der 5 dargestellt ist. Durch den guten Warmeübergang etwa zu den zweiten Halbleitereinrichtungen 2, 3 lassen sich als weitere Halbleitereinrichtungen 4 funktional Temperraturuberwachungs- und Schutzfunktionen gut implementieren. Im gezeigten Ausführungsbeispiel beinhaltet die weitere Halbleitereinrichtung 4 auch eine Ansteuerschaltung für die Gatekontakte 131, 132, 23, 33 der Voll- bzw. Halbbrücke und weist über Banddrähte 7 zu den Anschlusselementen 51, ... bzw. zu den Gatekontakten 131, 132, 23, 33 der Halbleitereinrichtungen 1, 2, 3 geführte Anschlüsse 42 auf.
  • Im in der 6 dargestellten Ausführungsbeispiel wird auch die weitere Halbleitereinrichtung 4 mit einem zusätzlichen, aufliegenden Kontaktbügel 65 mit dem Substratträger 5 oder mit einem der Anschlusselemente verbunden. Dabei muss die untere Verbindungsschicht 44 der weiteren Halbleitereinrichtung 4 nicht zwingend eine elektrische Verbindung der weiteren Halbleitereinrichtung 4 sein, sondern kann auch ausschließlich zum Zweck der Montage bzw. der Wärmeableitung vorgesehen sein.
  • Neben den gezeigten Ausführungsbeispielen ist das erfindungsgemäße Verfahren allgemein dann für Multichip-Anordnungen vorteilhaft, wenn die Abmessungen der in der Multichip-Anordnung montierten Halbleitereinrichtungen für herkömmliche Montagetechniken inkompatibel sind oder wenn eine Verringerung des Gehäusewiderstands unmittelbar oder mittelbar, etwa über die Verkleinerung von Zeitkonstanten, zur Reduzierung ohmscher Verlustleistung angestrebt wird.

Claims (20)

  1. Verfahren zur elektrischen Verbindung von mindestens zwei auf einem gemeinsamen Substratträger (5) mit elektrischen Anschlusselementen (51, ...) vorzusehenden Halbleitereinrichtungen (1, 2, ...), umfassend: Verbinden eines elektrisch leitfähigen, mindestens in einem ersten Abschnitt an zu verbindenden Kontaktflächen (121, 21) angepasst flächig ausgebildeten Kontaktbügels (61) mit einer ersten oberen Kontaktfläche (121) einer ersten Halbleitereinrichtung (1) durch isothermes Erstarren einer Schmelze eines Materials einer Verbindungsschicht (151) zwischen der ersten Halbleitereinrichtung (1) und dem Kontaktbügel (61); und danach Verbinden des Kontaktbügels (61) mit einer unteren Kontaktfläche (21) einer zweiten Halbleitereinrichtung (2) durch isothermes Erstarren einer Schmelze eines Materials einer Verbindungsschicht (24) zwischen der zweiten Halbleitereinrichtung (2) und dem Kontaktbügel (61), wobei zwei einander gegenüberliegende Oberflächen des Kontaktbügels (61) genutzt werden, wobei der Kontaktbügel (61) mit einem zweiten Abschnitt vorgesehen wird und im Bereich des zweiten Abschnitts mit mindestens einem der Anschlusselemente (51) des Substratträgers (5) elektrisch leitend verbunden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Kontaktbügel (61) mit einer senkrecht zu einer Stromflussrichtung orientierten Querschnittsfläche vorgesehen wird, die wesentlich größer ist als die Querschnittsfläche eines Bonddrahtes.
  3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Kontaktbügel (61) im Wesentlichen vollständig über die gesamte Ausdehnung mindestens einer der zugeordneten Kontaktflächen mit dieser verbunden wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als erste Halbleitereinrichtung (1) ein erstes Leistungs-Halbleiterbauelement mit mindestens einer jeweils zwischen der unteren (11) und einer der oberen Kontaktflächen (121, 122) ausgebildeten Laststrecke vorgesehen und die untere Kontaktfläche (11) mit dem Substratträger (5) elektrisch leitend verbunden wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass als mindestens eine zweite Halbleitereinrichtung (2, 3) ein zweites Leistungs-Halbleiterbauelement mit mindestens einer zwischen der unteren (21, 31) und einer der oberen Kontaktflächen (22, 32) ausgebildeten Laststrecke vorgesehen und so auf dem jeweils zugeordneten Kontaktbügel (61, 62) angeordnet wird, dass die Laststrecke der zweiten Leistungs-Halbleiterbauelemente (2, 3) in Fortsetzung zu einer der Laststrecken des ersten Leistungs-Halbleiterbauelements (1) angeordnet ist.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass weitere Halbleitereinrichtungen (4) jeweils über mindestens einen weiteren Kontaktbügel (63, 64) mit der ersten (1), eine der zweiten Halbleitereinrichtungen (2, 3) oder miteinander verbunden werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass auf einer jeweils einer Bauteilrückseite einer der Halbleitereinrichtung (1, 2, ...) zugewandten Oberseite eines der Kontaktbügel (61, ...) mehrere zweite oder weitere Halbleitereinrichtungen (2, 3, 4) vorgesehen werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass jeweils zunächst die mit der Bauteilrückseite mit einem Kontaktbügel (61) zu verbindende obenliegende Halbleitereinrichtung (2) auf dem Kontaktbügel (61) befestigt wird und im Weiteren die Verbindung zwischen dem Kontaktbügel (61) und der mit der Bauteilvorderseite mit dem Kontaktbügel (61) zu verbindenden untenliegenden Halbleitereinrichtung (1) vorgesehen wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass alle Verbindungen zwischen den Kontaktbügeln (61, ...) und den Halbleitereinrichtungen (1, ...) aus einem isothermen Erstarren der Schmelze des Materials der jeweiligen Verbindungsschichten (151, 152, 24, 25, ...) hervorgehen.
  10. Leistungs-Halbleiterbauelement mit mindestens zwei einem gemeinsamen Substratträger (5) zugeordneten, jeweils mindestens eine obere Kontaktfläche (121, 122, 22, ...) auf einer Bauteilvorderseite und eine untere Kontaktfläche (11, 21, ...) auf einer Bauteilrückseite aufweisenden Halbleitereinrichtungen (1, 2), und mindestens einem elektrisch leitfähigen, in einem ersten Abschnitt den zu verbindenden Kontaktflächen (121, 21) angepasst flächig ausgebildeten, zwischen der Bauteilvorderseite der ersten Halbleitereinrichtung (1) und der Bauteilrückseite der zweiten Halbleitereinrichtung (2) angeordneten und mit der ersten oberen Kontaktfläche (121) der ersten Halbleitereinrichtung (1) und der unteren Kontaktfläche (21) der zweiten Halbleitereinrichtung (2) verbundenen Kontaktbügel (61), wobei dessen zwei einander gegenüberliegende Oberflächen genutzt sind und die Verbindungen zwischen dem mindestens einem Kontaktbügel (61, ...) und den Halbleitereinrichtungen (1, 2, ...) jeweils durch isothermes Erstarren aus einer Schmelze eines Materials jeweiliger Verbindungsschichten zwischen den Kontaktflächen der Halbleitereinrichtungen (1, ...) und den Kontaktbügeln (61, ...) hervorgegangen sind; und der mindestens eine Kontaktbügel (61) einen zweiten Abschnitt aufweist und im Bereich des zweiten Abschnitts mit einem Anschlusselement (51) des Substratträgers (5) elektrisch leitend verbunden ist.
  11. Leistungs-Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass der Kontaktbügel (61) eine Querschnittsfläche senkrecht zu einer Stromflussrichtung aufweist, die wesentlich größer ist als die Querschnittsfläche eines Bonddrahtes.
  12. Leistungs-Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass der Kontaktbügel (61) eine einheitliche Dicke aufweist.
  13. Leistungs-Halbleiterbauelement nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, dass der Kontaktbügel (61) im wesentlichen vollständig über die gesamte Ausdehnung mindestens einer der zugeordneten Kontaktflächen mit dieser verbunden ist.
  14. Leistungs-Halbleiterbauelement nach einem der Ansprüche 10 bis 11 und 13, dadurch gekennzeichnet, dass die erste Halbleitereinrichtung (1) mit der Bauteilrückseite mit dem Substratträger (5) befestigt und elektrisch leitend verbunden ist.
  15. Leistungs-Halbleiterbauelement nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass weitere Halbleitereinrichtungen (3, 4) über mindestens einen weiteren Kontaktbügel (62, 63) mit der ersten (1) und/oder der zweiten (2) Halbleitereinrichtung oder miteinander verbunden werden.
  16. Leistungs-Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass auf der Oberseite mindestens einer der Kontaktbügel (61, ...) mehrere Halbleitereinrichtungen (2, ...) vorgesehen sind.
  17. Leistungs-Halbleiterbauelement nach einem der Ansprüche 10 bis 16, gekennzeichnet durch jeweils aus einem Stück gefertigte Kontaktbügel (61, ...) aus einem Metall oder einer Metalllegierung.
  18. Leistungs-Halbleiterbauelement nach einem der Ansprüche 10 bis 17, dadurch gekennzeichnet, dass die die erste (1) und die zweite (2) Halbleitereinrichtung (1) jeweils zwischen der unteren (11, 21) und eine der oberen (121, 22) Kontaktflächen eine Laststrecke aufweisen und die Laststrecken in der Art einer Halbbrücke in Serie angeordnet sind.
  19. Leistungs-Halbleiterbauelement nach Anspruch 18, dadurch gekennzeichnet, dass die erste (1) Halbleitereinrichtung (1) eine zweite Laststrecke zwischen der unteren (11) und einer weiteren oberen (122) Kontaktfläche aufweist und eine dritte Halbleitereinrichtung (3) mit einer Laststrecke zwischen der unteren (31) und einer oberen (32) Kontaktfläche in der Art einer weiteren Halbbrücke in Serie zur zweiten Laststrecke der ersten Halbleitereinrichtung (1) angeordnet ist.
  20. Leistungs-Halbleiterbauelement nach einem der Ansprüche 18 oder 19, gekennzeichnet durch mindestens eine weitere Halbleitereinrichtung (4), die als Steuer-, Schutz- oder Überwachungsschaltkreis ausgebildet ist.
DE10301091.2A 2003-01-14 2003-01-14 Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen Expired - Lifetime DE10301091B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10301091.2A DE10301091B4 (de) 2003-01-14 2003-01-14 Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10301091.2A DE10301091B4 (de) 2003-01-14 2003-01-14 Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen

Publications (2)

Publication Number Publication Date
DE10301091A1 DE10301091A1 (de) 2004-07-22
DE10301091B4 true DE10301091B4 (de) 2015-01-22

Family

ID=32519942

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10301091.2A Expired - Lifetime DE10301091B4 (de) 2003-01-14 2003-01-14 Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen

Country Status (1)

Country Link
DE (1) DE10301091B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4378239B2 (ja) * 2004-07-29 2009-12-02 株式会社日立製作所 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
DE102005039478B4 (de) 2005-08-18 2007-05-24 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
US7880280B2 (en) 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US7683477B2 (en) * 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US7838978B2 (en) 2007-09-19 2010-11-23 Infineon Technologies Ag Semiconductor device
US9147649B2 (en) 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US8253241B2 (en) 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
JP4803241B2 (ja) 2008-11-27 2011-10-26 三菱電機株式会社 半導体モジュール
JP5443837B2 (ja) * 2009-06-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
US9054040B2 (en) 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
US9515060B2 (en) 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
DE102015104995B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013855A1 (en) * 1994-10-27 1996-05-09 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
JP2000082721A (ja) * 1999-09-10 2000-03-21 Hitachi Ltd 半導体装置の製造方法
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
EP1006578A2 (de) * 1998-11-30 2000-06-07 Mitsubishi Denki Kabushiki Kaisha Halbleiter-Leistungs-Modul
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
DE10014308A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Herstellen einer Vielzahl von Bondverbindungen
US20010044167A1 (en) * 2000-05-18 2001-11-22 Frank Kuo Power semiconductor package and method for making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013855A1 (en) * 1994-10-27 1996-05-09 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
EP1006578A2 (de) * 1998-11-30 2000-06-07 Mitsubishi Denki Kabushiki Kaisha Halbleiter-Leistungs-Modul
JP2000082721A (ja) * 1999-09-10 2000-03-21 Hitachi Ltd 半導体装置の製造方法
DE10014308A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Herstellen einer Vielzahl von Bondverbindungen
US20010044167A1 (en) * 2000-05-18 2001-11-22 Frank Kuo Power semiconductor package and method for making the same

Also Published As

Publication number Publication date
DE10301091A1 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
DE10301091B4 (de) Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102004014709B4 (de) Halbleiteranordnung mit Abstrahlungsteilen
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
EP1318547B1 (de) Leistungshalbleiter-Modul
DE19900603A1 (de) Elektronisches Halbleitermodul
DE102019112935B4 (de) Halbleitermodul
DE102019128721A1 (de) Leistungselektronikvorrichtung für eine fremderregte Synchronmaschine und Kraftfahrzeug
DE102008027703A1 (de) Halbleiterbauelement
DE102014113787A1 (de) Transistoranordnung mit Halbleiterchips zwischen zwei Substraten
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102020204358A1 (de) Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE102007036841A1 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
EP4141923A1 (de) Leistungshalbleiterbauteil und verfahren zur herstellung eines leistungshalbleiterbauteils
DE102016106113A1 (de) Halbbrückenschaltung und Clip-Draht-Packung
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102006002381B3 (de) Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
WO2021164814A1 (de) Leistungselektronische einrichtung sowie leistungselektronisches funktionssystem
DE102022116833B4 (de) Halbleiterpackage mit niederparasitischer Verbindung zu einer passiven Vorrichtung und Verfahren zum Bestücken einer Halbleiterbaugruppe
DE19902462A1 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
DE102022213001B4 (de) Leistungsmodul für einen Wandler mit flexiblen Folienleitern zur Steuersignalführung, elektrischer Achsantrieb sowie Fahrzeug

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R071 Expiry of right