[go: up one dir, main page]

DE10256945A1 - Multi-chip electronic device and method of manufacture - Google Patents

Multi-chip electronic device and method of manufacture Download PDF

Info

Publication number
DE10256945A1
DE10256945A1 DE10256945A DE10256945A DE10256945A1 DE 10256945 A1 DE10256945 A1 DE 10256945A1 DE 10256945 A DE10256945 A DE 10256945A DE 10256945 A DE10256945 A DE 10256945A DE 10256945 A1 DE10256945 A1 DE 10256945A1
Authority
DE
Germany
Prior art keywords
chips
cover
chip
base plate
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10256945A
Other languages
German (de)
Inventor
Ulrich Bauernschmitt
Veit Dr. Meister
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE10256945A priority Critical patent/DE10256945A1/en
Priority to PCT/DE2003/003769 priority patent/WO2004051745A2/en
Publication of DE10256945A1 publication Critical patent/DE10256945A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauelement mit mehreren Chips, die auf einer Basisplatte angeordnet sind und mit dieser mittels unterschiedlicher Verbindungstechniken, z. B. Flip-Chip-Technik, Surface Mounted Design oder Drahtbondtechnik, elektrisch verbunden sind. Die Erfindung schlägt eine Verkapselung der Chips (individuell oder als Gruppe aus zumindest zwei Chips) mit einer Abdeckung sowie ein Verfahren zur Herstellung vor.The invention relates to an electronic component with a plurality of chips, which are arranged on a base plate and with this by means of different connection techniques, for. B. flip chip technology, surface mounted design or wire bonding technology, are electrically connected. The invention proposes an encapsulation of the chips (individually or as a group of at least two chips) with a cover and a method for the production.

Description

Die Erfindung betrifft ein elektronisches Bauelement mit mehreren Chips, die auf einer Basisplatte angeordnet sind und mit dieser und miteinander elektrisch verbunden sind. Die Chips erfüllen in einem auf diese Weise aufgebauten Modul jeweils eine bestimmte Funktionalität hinsichtlich der Verarbeitung ankommender bzw. ausgehender elektrischer Signale, z. B. die Funktionalität eines Filters, einer Sende-Empfangsweiche oder eines Verstärkers.The invention relates to an electronic Component with several chips arranged on a base plate are and are electrically connected to this and to each other. The Meet chips in a module constructed in this way, a specific one functionality regarding the processing of incoming or outgoing electrical signals, z. B. functionality a filter, a send-receive switch or an amplifier.

Es ist bekannt, daß ein oder mehrere Chips mit einer Basisplatte beispielsweise mittels Drahtbondtechnik, Surface Mounted Design (Oberflächenmontage) oder Flip-Chip-Technik elektrisch verbunden werden können. Es ist möglich, daß mehrere auf die Basisplatte in gleicher Technik (vorzugsweise auch im gleichen Verfahrensschritt) aufgebrachte Chips individuell oder gemeinsam verkapselt werden. Bekannt sind z. b. drahtgebondete Chips, die auf einer Basisplatte montiert und gemeinsam mit einem Metalldeckel überdeckt sind.It is known that one or several chips with a base plate, for example using wire bonding technology, Surface Mounted Design or flip-chip technology can be electrically connected. It is possible, that several on the base plate in the same technique (preferably also in the same Process step) applied chips individually or together be encapsulated. Are known for. b. wire bonded chips on mounted on a base plate and covered together with a metal cover are.

Möglich ist auch, daß die Chips in verschiedenen Verfahrensschritten und auch in verschiedenen Verbindungstechniken auf die Basisplatte aufgebracht werden. Dabei werden als Chips dicht gegen die Umwelteinflüsse verkapselte elektronische Einzelkomponenten eingesetzt. Die einzeln verkapselten Komponenten (Chips) haben beim Aufbau eines modularen Bauelements allerdings den Nachteil, daß sie wesentlich mehr Platz in Anspruch nehmen als die „nackten" Chips. Es ist bekannt, daß die „nackten" Chips (insbesondere Halbleiterchips mit integrierten Schaltungselementen) auf der Basisplatte montiert und mit einer Vergußmasse verkapselt werden: Diese Lösung kann allerdings bei Verkapselung oberflächensensitiver Chips, d. h. Chips mit auf der Oberfläche freiliegenden, mechanisch nicht geschützten Bauelementstrukturen, insbesondere SAW- und BRW-Bauelementstrukturen (SAW = Surface Acoustic Wave, BAW = Bulk Acoustic Wave), nicht eingesetzt werden.Possible is also that the Chips in different process steps and also in different Connection techniques are applied to the base plate. there electronic chips are tightly encapsulated against environmental influences Individual components used. The individually encapsulated components (Chips) have when building a modular component the disadvantage that they take up much more space than the "bare" chips. It is known that the "bare" chips (especially Semiconductor chips with integrated circuit elements) mounted on the base plate and with a potting compound to be encapsulated: this solution However, when encapsulating surface-sensitive chips, i. H. Chips with on the surface exposed, mechanically not protected component structures, in particular SAW and BRW component structures (SAW = Surface Acoustic Wave, BAW = Bulk Acoustic Wave), not used become.

Aufgabe dieser Erfindung ist es, ein elektronisches Bauelement mit mehreren auf einer Basisplatte angeordneten Chips, darunter oberflächensensitiven Chips, die mit dieser in verschiedenen Verbindungstechniken elektrisch verbunden und dicht gegen die Umwelteinflüsse verkapselt sind, anzugeben, das sich durch einen geringen Platzbedarf und hohe Zuverlässigkeit auszeichnet und das in einem einfach durchzuführenden Herstellungsverfahren gefertigt werden kann.The object of this invention is an electronic component with several on a base plate arranged chips, including surface-sensitive chips that with this is electrically connected in various connection techniques and tight against environmental influences are encapsulated to indicate that is a small space and high reliability distinguished and that in an easy to carry out manufacturing process can be manufactured.

Diese Aufgabe wird durch ein elektronisches Bauelement gemäß Anspruch 1 gelöst. Vorteilhafte Varianten und Weiterbildungen der Erfindung gehen aus weiteren Ansprüchen hervor.This task is accomplished through an electronic component according to claim 1 solved. Advantageous variants and developments of the invention are based further claims out.

Die Erfindung gibt ein elektronisches Bauelement an, das mehrere auf der Oberfläche einer Basisplatte angeordnete Chips umfaßt, die miteinander und mit der Basisplatte elektrisch verbunden sind. Zumindest einer der Chips weist dabei freiliegende elektroakustische und/oder elektromechanische Bauelementstrukturen auf. Dabei sind zumindest zwei von den Chips in verschiedenen Verbindungstechniken, ausgewählt aus Flip-Chip-Technik, Surface Mounted Design (SMD) oder Drahtbondtechnik, mit der Basisplatte elektrisch verbunden. Die Chips sind mittels einer kappenförmigen Abdeckung verkapselt, die zumindest für einen Chip einen Hohlraum bildet und mit der Basisplatte dicht abschließt. In einer weiteren Ausführungsform umfaßt das erfindungsgemäße Bauelement mindestens zwei Chips mit in verschiedenen Technologien (z. B. SAW, MEMS oder BAW) hergestellten oberflächensensitiven Bauelementestrukturen, die mittels eines geeigneten Verfahrens mit der Basisplatte elektrisch verbunden sind.The invention gives an electronic Component, which is arranged on the surface of a base plate Includes chips, which are electrically connected to each other and to the base plate. At least one of the chips has exposed electroacoustic and / or electromechanical component structures. There are at least two selected from the chips in various connection techniques Flip-chip technology, surface mounted design (SMD) or wire bonding technology, with the base plate electrically connected. The chips are by means of a cupped Encapsulated cover that forms a cavity for at least one chip and fits tightly with the base plate. In another embodiment comprises the component according to the invention at least two chips with different technologies (e.g. SAW, MEMS or BAW) manufactured surface-sensitive Component structures using a suitable method the base plate are electrically connected.

Die in verschiedenen Technologien (z. B. SAW bzw. BAW) hergestellten Chips können auch in gleicher Verbindungstechnik montiert sein.The in different technologies (e.g. SAW or BAW) manufactured chips can also be made using the same connection technology be mounted.

Das erfindungsgemäße Bauelement hat gegenüber bekannten modular aufgebauten Bauelementen den Vorteil, daß „nackte" Chips auf der Basisplatte montiert sind, die nicht einzeln für sich verkapselt sind, sondern (jeweils einzeln, in Gruppen oder insgesamt) erst mit der Basisplatte eine gemeinsame Häusung bilden. Bei der Bestückung der Basisplatte mit den „nackten" Chips wird im Vergleich zu den einzeln verkapselten Chips der Platzbedarf gering gehalten.The component according to the invention has over known Modular components have the advantage that "bare" chips are mounted on the base plate who are not individually for are encapsulated, but (individually, in groups or in total) only form a common housing with the base plate. When assembling the Base plate with the "bare" chips is compared The space required for the individually encapsulated chips was kept low.

Zumindest einer der Chips weist zumindest eine dielektrische bzw. piezoelektrische Schicht und zumindest eine strukturierte Metallisierungsebene auf.At least one of the chips has at least one dielectric or piezoelectric layer and at least one structured Metallization level.

Die Chips können insbesondere elektroakustische (z. B. zumindest einen mit akustischen Volumenwellen arbeitenden Dünnschichtresonator oder zumindest einen mit akustischen Oberflächenwellen arbeitenden Interdigitalwandler) und/oder elektromechanische (z. B. zumindest einen elektromechanischen Sensor oder einen mikromechanischen Schalter) Bauelementstrukturen, die im folgenden als oberflächensensitive Bauelementstrukturen bezeichnet werden, aufweisen. Darüber hinaus können die Chips aktive (z. B. einen Transistor) und/oder passive (z. B. eine Kapazität, eine Induktivität oder einen Widerstand) Bauelementstrukturen aufweisen. Einer der Chips oder ein Teil der Chips kann beispielsweise eine diskrete elektronische Einzelkomponente (z. B. Diode, Transistor, Kapazität, Induktivität oder Widerstand) sein. Auch beliebige Kombinationen der hier genannten Bauelementstrukturen im Rahmen des erfindungsgemäßen Bauelements sind möglich.The chips can in particular be electroacoustic (e.g. at least one working with bulk acoustic waves thin-film or at least one interdigital transducer working with surface acoustic waves) and / or electromechanical (e.g. at least one electromechanical Sensor or a micromechanical switch) component structures, the following as surface sensitive Component structures are referred to. Furthermore can the chips active (e.g. a transistor) and / or passive (e.g. a capacity an inductance or a resistor) have component structures. One of Chips or part of the chips can be, for example, a discrete one individual electronic components (e.g. diode, transistor, capacitance, inductance or resistance) his. Any combinations of the component structures mentioned here in the context of the component according to the invention are possible.

In der bevorzugten Variante der Erfindung weist zumindest einer der genannten Chips auf seiner Oberfläche angeordnete oberflächensensitive Bauelementstrukturen auf, die beispielsweise nicht mechanisch geschützt sind. Die erfindungsgemäße Verkapselung bietet insbesondere für nicht geschützte oberflächensensitive Bauelementstrukturen (z. B. Oberflächenwellenkomponenten, Dünnschichtresonatoren, Sensoren, elektromechanische Sensoren) und/oder nicht geschützte elektromechanische Bauelementstrukturen (z. B. mikromechanische Schalter) der Chips Schutz vor äußerer mechanischer Einwirkung, Kurzschluß, Kontamination und/oder Korrosion durch eindringende Feuchte oder Chemikalien.In the preferred variant of the invention, at least one of the chips mentioned has surface-sensitive component structures arranged on its surface, which, for example, do not are mechanically protected. The encapsulation according to the invention offers protection, in particular for unprotected surface-sensitive component structures (e.g. surface wave components, thin-film resonators, sensors, electromechanical sensors) and / or unprotected electromechanical component structures (e.g. micromechanical switches) of the chips, against external mechanical action, short circuit, contamination and / or corrosion due to moisture or chemicals.

Möglich ist es auch, die Bauelementstrukturen durch eine zusätzliche Schutzkappe zu überdecken. Darüber hinaus ist es möglich, daß ein Teil der Chips bereits verkapselte Einzelkomponenten sind oder solche Komponenten enthält.Possible it is also the component structures by an additional Cover the protective cap. About that furthermore it is possible the existence Part of the chips are encapsulated individual components or such Contains components.

Die Abdeckung kann aus einem (vorzugsweise hermetisch dichten) organischen Material bestehen. In einer vorteilhaften Ausführungsform der Erfindung umfaßt die Abdeckung eine Metallschicht. Die eine Metallschicht umfassende Abdeckung kann beispielsweise für einen der Chips, für Chipgruppen, für alle Chips, verkapselte SMD Komponenten oder Gruppen dieser, oder Kombinationen dieser mit Chips oder Chipgruppen als Schirmung gegenüber elektromagnetischer Strahlung dienen.The cover can be made from a (preferably hermetically sealed) organic material. In an advantageous embodiment of the invention the cover a metal layer. The one comprising a metal layer Coverage can, for example, for one of the chips for Chip groups, for all chips, encapsulated SMD components or groups of these, or Combinations of these with chips or chip groups as shielding against electromagnetic Serve radiation.

Es ist möglich, daß die Abdeckung aus einem Verbund aus mehreren Schichten, z. B. einer Metallschicht und einer isolierenden Schicht, vorzugsweise einer Kunststoffolie, gebildet ist. Die isolierende Schicht ist dabei vorzugsweise auf der zu den Chips gewandten Seite der Abdeckung angeordnet. Des weiteren ist es möglich, daß auf der Metallschicht eine Schicht aus Siliziumoxid angeordnet ist.It is possible that the cover is made of a composite of several layers, e.g. B. a metal layer and an insulating Layer, preferably a plastic film, is formed. The isolating one The layer is preferably on the side facing the chips the cover arranged. Furthermore, it is possible that a Layer of silicon oxide is arranged.

In einer weiteren Variante der Erfindung ist die Abdeckung als eine vorgeprägte Metallfolie ausgeführt. Die Metallfolie kann dabei insbesondere Ausbuchtungen zur Aufnahme von den Chips aufweisen. Die zu den Chips gewandte Oberfläche der Abdeckung kann eine isolierende Schicht, z. B. eine Schutzlack-Schicht, oder (ggf. auch teilweise) eine Schicht aus Lot, Lötpaste oder Kleber aufweisen.In a further variant of the invention the cover is designed as a pre-embossed metal foil. The Metal foil can in particular bulges for receiving have the chips. The surface of the chip facing the chips Cover can be an insulating layer, e.g. B. a protective lacquer layer, or (possibly also partially) a layer of solder, solder paste or Have glue.

Es kann erfindungsgemäß vorgesehen sein, auf der Oberfläche der Basisplatte einen elektrisch leitenden, lötfähigen oder schweißbaren Rahmen anzuordnen, der einen oder mehrere Chips umschließt, und mit dem die Metallfolie dicht abschließt, wobei die genannten Chips dadurch (hermetisch dicht) verkapselt werden.It can be provided according to the invention be on the surface the base plate an electrically conductive, solderable or weldable frame to be arranged, which encloses one or more chips, and with which the metal foil closes tightly, said chips thereby (hermetically sealed) are encapsulated.

Die Aufgabe der Erfindung wird darüber hinaus durch ein Verfahren zur Herstellung des erfindungsgemäßen Bauelements gelöst. Das erfindungsgemäße Verfahren umfaßt folgende Schritte. Zuerst werden nicht verkapselte Chips und die Basisplatte, die mit einem auf ihrer Oberfläche angeordneten, einen oder mehrere Chips umfassenden, elektrisch leitenden Rahmen versehen sein kann, bereitgestellt. Die Chips werden auf die Basisplatte montiert, z. B. durch Kleben oder Flip-Chip-Montage. Zwischen der Basisplatte und den Chips werden (z. B. mittels Reflow Löten, Löten, Drahtbonden oder Schweißen) elektrische Verbindungen hergestellt. Eine vorzugsweise als geprägte Metallfolie ausgeführte Abdeckung wird bereitgestellt und in Kontakt mit der Oberfläche der Basisplatte gebracht, so daß eine Abdeckung aller Chips erfolgt, wobei die Abdeckung den jeweiligen Chip oder eine Gruppe von Chips umgibt und außerhalb der vom Chip bzw. der Chipgruppe bedeckten Fläche dicht mit der Oberfläche der Basisplatte abschließt.The object of the invention is furthermore by a method for producing the component according to the invention solved. The method according to the invention comprises following steps. First, not encapsulated chips and the Base plate, which with a arranged on its surface, one or provided several chips, electrically conductive frame can be provided. The chips are on the base plate mounted, e.g. B. by gluing or flip-chip assembly. Between the base plate and the chips become electrical (e.g. by means of reflow soldering, soldering, wire bonding or welding) Connections established. A preferably as an embossed metal foil executed Cover is provided and in contact with the surface of the Brought base plate so that a All chips are covered, the cover being the respective one Chip or a group of chips surrounds and outside of that of the chip or the chip group covered area close to the surface of the base plate.

Im Gegensatz zu bekannten Verfahren beschreibt die Erfindung die hermetische Verkapselung oberflächensensitiver Chips und deren elektrische Kontaktierung innerhalb des Bauteils, wobei gleichzeitig entweder in verschiedener Technologie hergestellte oberflächensensitive Chips eingesetzt werden und/oder gleichzeitig verschiedene Verbindungstechnologien für die elektrische Anbindung zum Einsatz kommen.In contrast to known methods the invention describes the hermetic encapsulation surface sensitive Chips and their electrical contact within the component, being simultaneously manufactured using different technologies surface-sensitive Chips are used and / or different connection technologies at the same time for the electrical connection are used.

In einer vorteilhaften erfindungsgemäßen Verfahrensvariante wird der eine lötfähige Schicht umfassende Rahmen mit der Abdeckung in Kontakt gebracht und anschließend verlötet. Möglich ist es auch, den Rahmen mit der auf der Innenseite eine lötfähige Schicht aufweisenden Abdeckung zu kontaktieren und anschließend zu verlöten.In an advantageous method variant according to the invention becomes a solderable layer Frame brought into contact with the cover and then soldered. Is possible it also, the frame with a solderable layer on the inside contacting cover and then to solder.

Des Weiteren ist es möglich, nach der Verkapselung der Chips die Abdeckung so zu strukturieren, daß mehrere miteinander nicht verbundene Teile der Abdeckung entstehen, welche jeweils einen Chip, eine Einzelkomponente oder eine Gruppe dieser überdecken und dabei verkapseln.Furthermore, it is possible to the encapsulation of the chips to structure the cover so that several parts of the cover that are not connected, which each cover a chip, a single component or a group of these and encapsulate it.

Das erfindungsgemäße Verfahren läßt es zu, auch nicht verkapselte Chips als Bausteine beim Aufbau eines elektronischen Moduls einzusetzen. Dabei erfolgt die Verkapselung der auf die Basisplatte aufgebrachten Chips in einem gemeinsamen Verfahrensschritt, so daß die Verfahrensschritte zur Verkapselung der Einzelkomponenten bei der Herstellung dieser Komponenten erspart werden können.The method according to the invention allows it, too not encapsulated chips as building blocks when building an electronic Module. The encapsulation takes place on the base plate applied chips in a common process step, so that the process steps to encapsulate the individual components in the manufacture of these Components can be saved.

Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert. Die Figuren dienen dabei nur der Erläuterung und sind nicht maßstabsgetreu. Gleiche oder gleich wirkende Elemente sind mit gleichen Bezugszeichen bezeichnet.The invention is described below of embodiments and the related ones Figures closer explained. The figures are only for explanation and are not to scale. Elements that are the same or have the same effect have the same reference symbols designated.

1 zeigt den prinzipiellen Aufbau eines erfindungsgemäßen Bauelements im schematischen Querschnitt 1 shows the basic structure of a component according to the invention in a schematic cross section

2 bis 12 zeigen vorteilhafte Ausführungsformen eines erfindungsgemäßen Bauelements 2 to 12 show advantageous embodiments of a component according to the invention

1 zeigt den prinzipiellen Aufbau eines erfindungsgemäßen Bauelements im schematischen Querschnitt. Das Bauelement umfaßt eine Basisplatte BP, einen ersten und einen zweiten Chip (Bezugszeichen CH1 bzw. CH2), die auf dieser Basisplatte angeordnet und mit ihr mittels Bumps BU bzw. Bonddrähten BD elektrisch verbunden sind. Die Chips CH1, CH2 sind durch eine Abdeckung AB abgedeckt, die außerhalb der von den Chips bedeckten Bereiche dicht mit der Oberfläche der Basisplatte abschließt und so eine hermetische Abdichtung realisiert. 1 shows the basic structure of a component according to the invention in a schematic cross section. The component comprises a base plate BP, a first and a second chip (reference characters CH1 and CH2), which are arranged on this base plate and with it by means of bumps BU and bond wires BD are electrically connected. The chips CH1, CH2 are covered by a cover AB, which closes tightly with the surface of the base plate outside the areas covered by the chips and thus realizes a hermetic seal.

Die Basisplatte weist in der hier dargestellten Ausführungsform zwei dielektrische Schichten auf, zwischen denen eine Metallisierungsebene ME angeordnet ist. Weitere Metallisierungsebenen sind auf der Oberseite und der Unterseite der Basisplatte vorgesehen. Die Metallisierungsebenen umfassen strukturierte Leiterbahnen und sind miteinander und mit den Chips CH1, CH2 in an sich bekannter Weise mittels in den dielektrischen Schichten angeordneten Durchkontaktierungen DK1, DK2 verbunden. Die Leiterbahnen der Metallisierungsebenen können beispielsweise auch Anschlußflächen (auf der Oberseite der Basisplatte) oder integrierte Schaltungselemente IE realisieren, z. B. eine Kapazität, eine Induktivität oder eine Leitung. Die unterste Metallisierungsebene umfaßt die Außenkontakte AK. Auf der Oberfläche der Basisplatte (in der obersten Metallisierungsebene) sind hier nicht dargestellte elektrische Anschlüsse zum Ankontaktieren der Chips vorgesehen. In der bevorzugten Variante der Erfindung bestehen die dielektrischen Schichten aus einem keramischen Material oder einem Kunststoff.The base plate points in the here illustrated embodiment two dielectric layers, between which a metallization layer ME is arranged. Further metallization levels are on the top and the underside of the base plate. The metallization levels comprise structured conductor tracks and are with and with each other the chips CH1, CH2 in a manner known per se by means of the dielectric Layers arranged through-contacts DK1, DK2 connected. The conductor tracks of the metallization levels can, for example, also have connection areas (on the top of the base plate) or integrated circuit elements IE realize, e.g. B. a capacity an inductor or a line. The lowest level of metallization comprises the external contacts AK. On the surface of the Base plate (in the top metallization level) are not here electrical connections shown provided for contacting the chips. In the preferred variant According to the invention, the dielectric layers consist of a ceramic Material or a plastic.

Der (in der Flip-Chip-Technik auf die Basisplatte BP aufgebrachte) Chip CH1 kann insbesondere ein oberflächensensitiver Chip sein, der auf der zur Basisplatte gewandten Oberfläche nicht verkapselte bzw. nicht mechanisch geschützte aktive Bauelementstrukturen aufweist. Dies kann beispielsweise ein mit akustischen Oberflächenwellen arbeitender Chip (Oberflächenwellen-Bauelement) sein, der ein piezoelektrisches Substrat und auf diesem Substrat angeordnete, in 1 zur Basisplatte gewandte, elektrisch leitende Strukturen (Bauelementstrukturen) aufweist. Die elektrisch leitenden Strukturen bei einem Oberflächenwellen-Bauelement realisieren insbesondere aktive elektroakustische Strukturen, z. B. Interdigitalwandler oder Reflektoren, die über hier nicht dargestellte elektrische Kontakte und die Bumps BU mit der Basisplatte BP elektrisch verbunden sind. In einer weiteren Variante der Erfindung kann der Chip CH1 ein mit akustischen Volumenwellen arbeitender Chip sein, der ein Trägersubstrat und auf dem Trägersubstrat angeordnete mit akustischen Volumenwellen arbeitende Resonatoren enthält. Möglich ist es auch, daß der Chip CH1 sowohl die mit akustischen Volumenwellen arbeitenden Resonatoren als auch die oben erwähnten mit akustischen Oberflächenwellen arbeitenden Komponenten aufweist, die beispielsweise zumindest einen Teil eines Filters realisieren. Möglich ist auch, daß der Chip CH1 Sensor- oder MEMS-Komponenten aufweist (MEMS = Micro Electromechanical Sensor). Die hier genannten Bauelementstrukturen bzw. Komponenten können im Chip CH1 bzw. auf der Chipoberfläche auch beliebig kombiniert werden.The chip CH1 (applied to the base plate BP in flip-chip technology) can in particular be a surface-sensitive chip which has non-encapsulated or non-mechanically protected active component structures on the surface facing the base plate. This can be, for example, a chip (surface wave component) working with surface acoustic waves, which has a piezoelectric substrate and is arranged on this substrate 1 has electrically conductive structures (component structures) facing the base plate. The electrically conductive structures in a surface acoustic wave device realize in particular active electroacoustic structures, for. B. interdigital transducers or reflectors, which are electrically connected via electrical contacts (not shown here) and the bumps BU to the base plate BP. In a further variant of the invention, the chip CH1 can be a chip working with bulk acoustic waves, which contains a carrier substrate and resonators arranged on the carrier substrate and working with bulk acoustic waves. It is also possible that the chip CH1 has both the resonators working with bulk acoustic waves and the above-mentioned components working with surface acoustic waves, which for example implement at least part of a filter. It is also possible for the chip to have CH1 sensor or MEMS components (MEMS = Micro Electromechanical Sensor). The component structures or components mentioned here can also be combined as desired in the chip CH1 or on the chip surface.

Der (in der Drahtbondtechnik auf die Basisplatte BP aufgebrachte) Chip CH2 ist mit einer Vergußmasse VM (vorzugsweise aus Harz, insbesondere Epoxidharz) übergossen. Die Abdeckung AB liegt auf der vorzugsweise ausgehärteten Vergußmasse VM auf und schließt mit der Oberfläche der Basisplatte BP dicht ab. Die Abdeckung AB ist vorzugsweise eine hermetisch dichte und flexible Folie, die wie in der 2 angedeutet auch mehrlagig sein kann. Die hermetische Dichtigkeit kann auch durch nachträgliches aufsputtern einer hermetisch dichten Schicht auf die Folie (vorzugsweise Metall, z. B. Cu) hergestellt werden.The chip CH2 (applied to the base plate BP in wire bonding technology) is overmolded with a potting compound VM (preferably made of resin, in particular epoxy resin). The cover AB lies on the preferably hardened potting compound VM and closes tightly with the surface of the base plate BP. The cover AB is preferably a hermetically sealed and flexible film, as in the 2 indicated can also be multilayered. The hermetic seal can also be produced by subsequently sputtering a hermetically sealed layer onto the film (preferably metal, eg Cu).

2 zeigt eine vorteilhafte Variante der Erfindung mit einem wie in 1 schon erklärt in Flip-Chip-Technik auf die Basisplatte aufgebrachten Chip CH1 und einem in SMD-Technik (SMD = Surface Mounted Design) mittels SMD-Kontakten SM aufgebrachten Chip CH2. Die Chips sind mittels der Abdeckung AB verkapselt, die hier einen Verbund mit einer Metallschicht MF1 und einer darunter angeordneten dielektrischen Schicht KF (vorzugsweise aus Kunststoff) darstellt. Da die Metallschicht einen hermetisch dichten Abschluß mit der Basisplatte gewährleistet, kann die dielektrische Schicht auch aus einem nicht hermetisch dichten Material gewählt sein. Möglich ist auch, daß der hermetisch dichte Abschluß mittels einer zusätzlichen, auf der Abdeckung aufgetragenen weiteren Schicht, insbesondere einer Siliziumoxid-Schicht zustande kommt. Die Chips CH1 und CH2 sind in 1 und 2 durch die Abdeckung individuell verkapselt. 2 shows an advantageous variant of the invention with as in 1 already explained in flip-chip technology, chip CH1 applied to the base plate and a chip CH2 applied in SMD technology (SMD = Surface Mounted Design) by means of SMD contacts SM. The chips are encapsulated by means of the cover AB, which here is a composite with a metal layer MF1 and a dielectric layer KF (preferably made of plastic) arranged underneath. Since the metal layer ensures a hermetically sealed seal with the base plate, the dielectric layer can also be selected from a non-hermetically sealed material. It is also possible for the hermetically sealed closure to be achieved by means of an additional layer applied on the cover, in particular a silicon oxide layer. The chips CH1 and CH2 are in 1 and 2 individually encapsulated by the cover.

Es ist möglich, daß die Abdeckung AB bei individueller Verkapselung der Chips beispielsweise durch Lasern oder Ätzen so strukturiert wird, daß Teile AB1, AB2 der Abdeckung, die jeweils einen Chip oder eine Chipgruppe verkapseln, voneinander getrennt werden (siehe z. B. 3 und 4). Die Metallschicht oder -folie jedes der Teile AB1, AB2 der Abdeckung kann dann mit einem elektrischen Potential verbunden werden, z. B. so, daß sie auf verschiedenen Potentialen liegen. Diese Lösung hat besondere Vorteile bei Bauelementen, die im Mobilfunk eingesetzt werden und insbesondere eine gute Isolation zwischen einem Sende- bzw. einem Empfangssignal gewährleisten sollen. In diesem Fall ist es zweckmäßig, daß die Teile AB1 bzw. AB2 der Abdeckung jeweils mit der Masse des Sende- bzw. des Empfangspfades verbunden werden. Dadurch gelingt es insbesondere, das Übersprechen zwischen den Signalpfaden gering zu halten.It is possible for the cover AB to be structured in the case of individual encapsulation of the chips, for example by laser or etching, in such a way that parts AB1, AB2 of the cover, each encapsulating a chip or a chip group, are separated from one another (see, for example, 3 and 4 ). The metal layer or foil of each of the parts AB1, AB2 of the cover can then be connected to an electrical potential, e.g. B. so that they are at different potentials. This solution has particular advantages in the case of components which are used in mobile radio and, in particular, are intended to ensure good isolation between a transmitted or a received signal. In this case, it is expedient that the parts AB1 and AB2 of the cover are each connected to the mass of the transmission and reception paths. In particular, this makes it possible to keep the crosstalk between the signal paths low.

In 3 ist der (linke) Chip CH1 mittels SMD-Kontakten SM und der (rechte) Chip CH2 mittels hier auf den Seitenflächen angeordneten Außenkontakten SM1 mit der Basisplatte BP elektrisch verbunden. Die Außenkontakte SM1 sind hier annähernd senkrecht zur Oberfläche der Basisplatte angeordnet. Es ist auch möglich, daß die Außenkontakte SM1 um die Kante herum greifen.In 3 the (left) chip CH1 is electrically connected to the base plate BP by means of SMD contacts SM and the (right) chip CH2 by means of external contacts SM1 arranged here on the side surfaces. The external contacts SM1 are arranged here approximately perpendicular to the surface of the base plate. It is also possible for the external contacts SM1 to grip around the edge.

In 4 ist der Chip CH1 mittels Bumps BU, der Chip CH2 mittels SMD-Kontakten SM2 und ein dritter Chip CH3 mittels Bonddrähten SD mit der Basisplatte BP elektrisch verbunden. Der Teil AB1 der Abdeckung überdeckt die Chips CH1 und CH2 und ist mit dem Teil AB2 der Abdeckung elektrisch nicht verbunden.In 4 is the chip CH1 by means of bumps BU, the chip CH2 by means of SMD contacts SM2 and a third chip CH3 by means of bond wires SD electrically connected to the base plate BP. The part AB1 of the cover covers the chips CH1 and CH2 and is not electrically connected to the part AB2 of the cover.

5 zeigt als weiteres Ausführungsbeispiel ein erfindungsgemäßes Bauelement mit einer vorstrukturierten Abdeckung AB, die z. B. als vorgeprägte Metallfolie – oder als vorstrukturierte Abdeckung aus (mechanisch stabilem) organischem oder anorganischem Material (z. B. strukturiertem Glas) – mit vorgeformten kappenförmigen, zur Aufnahme von Chips geeigneten Ausbuchtungen ausgebildet ist. Die Abdeckung AB kann wie in 6 angedeutet mehrere Schichten aufweisen, darunter auch eine vorzugsweise als oberste Schicht ausgeführte Metallschicht MF und eine Isolierschicht IS. 5 shows as a further embodiment an inventive device with a pre-structured cover AB, the z. B. is formed as a pre-stamped metal foil - or as a pre-structured cover made of (mechanically stable) organic or inorganic material (z. B. structured glass) - with pre-shaped cap-shaped bulges suitable for receiving chips. The cover AB can be as in 6 indicated have several layers, including a metal layer MF, which is preferably designed as the top layer, and an insulating layer IS.

Auf der Basisplatte ist ein Rahmen RA angeordnet, der in 5 den Chip CH1 und getrennt davon auch den Chip CH2 umschließt. Der Rahmen kann auch mehrere Chips zusammen umschließen. Der Rahmen umfaßt eine Metallschicht MS und eine lötfähige Schicht LO, z. B. aus Lot. In einer weiteren Variante ist es – wie in 7 gezeigt – möglich, daß auf der zum Chip gewandten Innenseite der Abdeckung AB, die eine Metallschicht MF umfaßt, eine Schicht aus Lot LS vorgesehen ist. Bei der Verkapselung der Chips wird die als Metallkappe ausgebildete Abdeckung AB mit dem Rahmen RA in Kontakt gebracht und anschließend über den gesamten Umfang mit diesem verlötet.A frame RA is arranged on the base plate 5 encloses the chip CH1 and, separately, the chip CH2. The frame can also enclose several chips together. The frame comprises a metal layer MS and a solderable layer LO, e.g. B. from Lot. In another variant it is - as in 7 shown - possible that a layer of solder LS is provided on the inside of the cover AB facing the chip, which comprises a metal layer MF. When the chips are encapsulated, the cover AB designed as a metal cap is brought into contact with the frame RA and then soldered to the frame over its entire circumference.

Ebenfalls ist es möglich, auf den Rahmen zu verzichten und z. B. einen geeigneten Kleber anstelle des Lotes oder Glaslot und eine Abdeckung aus vorzugsweise strukturiertem Glas zu verwenden.It is also possible to to waive the frame and z. B. a suitable adhesive instead of Solder or glass solder and a cover of preferably structured Use glass.

In 8a ist gezeigt, daß auch mehrere (in diesem Fall zwei) Chips CH1, CH2 durch die hier vorstrukturierte Abdeckung AB verkapselt sein können.In 8a it is shown that several (in this case two) chips CH1, CH2 can also be encapsulated by the cover AB pre-structured here.

Die vorstrukturierte, mechanisch stabile Abdeckung ermöglicht insbesondere, daß die aktiven Bauelementstrukturen auch auf der (von der Basisplatte abgewandten) Oberseite des Chips angeordnet sein können, wobei die Chipfläche wesentlich geringer (um ca. Faktor 2) als bei bekannten Chips mit nur einer die aktiven Bauelementstrukturen tragenden Oberfläche gewählt werden kann. Die auf der Oberseite angeordneten Bauelementstrukturen können mit der (zur Basisplatte gewandten) Unterseite des Chips mittels Durchkontaktierungen verbunden sein.The pre-structured, mechanical stable cover enables in particular that the active component structures also on the (facing away from the base plate) Top of the chip can be arranged, the chip area essential less (by approx. factor 2) than with known chips with only one the active component structure-bearing surface can be selected can. The component structures arranged on the top can also be used the bottom of the chip (facing the base plate) by means of plated-through holes be connected.

Auch beidseitige Kontaktierung eines Chips ist in dieser Ausführungsform der Erfindung möglich. Die beidseitige Kontaktierung bedeutet, daß der Chip auf der Unterseite und auf der Oberseite Kontaktflächen aufweist, die mit den Anschlußflächen der Basisplatte elektrisch verbunden sind. Das Ankontaktieren der auf der Unterseite angeordneten Kontaktflächen erfolgt z. B. mittels Flip-Chip Technik oder SMD-Technik. Die auf der Oberseite angeordneten Kontaktflächen können mit den Anschlußflächen der Basisplatte beispielsweise mittels Bonddrähten (siehe 8b) und/oder über Löt-, Klebe- und Schweißverbindungen elektrisch verbunden sein. Möglich ist beispielsweise die Kontaktierung der auf der Oberseite angeordneten Kontaktflächen mit den Anschlußflächen auf der Basisplatte mittels (strukturierten) flexiblen Leiterplatten, Federkontakten oder Flachband- oder Bonddrähten.Contacting a chip on both sides is also possible in this embodiment of the invention. The contacting on both sides means that the chip has contact surfaces on the underside and on the upper side which are electrically connected to the connection surfaces of the base plate. Contacting the contact surfaces arranged on the underside takes place, for. B. using flip-chip technology or SMD technology. The contact surfaces arranged on the top can be connected to the connection surfaces of the base plate, for example by means of bonding wires (see 8b ) and / or be electrically connected via solder, adhesive and welded connections. It is possible, for example, to contact the contact surfaces arranged on the upper side with the connection surfaces on the base plate by means of (structured) flexible printed circuit boards, spring contacts or flat ribbon or bond wires.

Es ist möglich, daß der Chip eine oder mehrere dielektrische Schichten aufweist. Es ist beispielsweise möglich, daß zwischen der untersten und der obersten Metallisierungsebene des Chips, der eine dielektrische Schicht mit einer großen Dielektrizitätskonstante ε (z. B. ε ≈ 40) umfaßt, eine zusätzliche dielektrische Schicht (Entkoppelschicht) mit einer geringen Dielektrizitätskonstante (z. B. ε < 8) vorgesehen ist, um die Kopplung der auf der Oberseite bzw. der Unterseite angeordneten Bauelementstrukturen zu verringern. Möglich ist auch, daß der Chip zumindest eine, beispielsweise auf einer der dielektrischen Schichten angeordnete, Metallage (Schirmlage, z. B. aus Kupfer oder mu-Metall) aufweist.It is possible that the chip has one or more has dielectric layers. For example, it is possible that between the lowest and the highest metallization level of the chip, the one dielectric layer with a large dielectric constant ε (z. B. ε ≈ 40), one additional dielectric layer (decoupling layer) with a low dielectric constant (e.g. ε <8) is provided, around the coupling of the arranged on the top or the bottom Reduce device structures. It is also possible that the chip at least one, for example arranged on one of the dielectric layers, Has metal layer (shield layer, e.g. made of copper or mu-metal).

Es kann erfindungsgemäß vorgesehen sein, daß die Oberseite des Chips (vorzugsweise vollständig) metallisiert und dabei beispielsweise mittels Durchkontaktierungen mit den auf der Chipunterseite angeordneten Bauelementstrukturen elektrisch verbunden ist, wobei diese Verbindungen insbesondere zum Pyroschutz bei der Prozessierung des Chips dienen können.It can be provided according to the invention be that the Top of the chip (preferably completely) metallized and in the process for example by means of vias with those arranged on the underside of the chip Component structures are electrically connected, these connections serve in particular for pyro protection when processing the chip can.

In einer vorteilhaften Ausführungsform der Erfindung können zumindest zwei Chips übereinander gestapelt sein (siehe 8c), wobei ein unten (z. B. auf der Basisplatte) angeordneter Chip CH11 auf seiner Unterseite und Oberseite jeweils Kontaktflächen aufweist und ein oberer Chip CH33 z. B. mittels SMD- oder Bumpverbindungen auf dem unteren Chip CH11 montiert ist. Dadurch läßt sich die Fläche des Gesamtmoduls deutlich reduzieren.In an advantageous embodiment of the invention, at least two chips can be stacked one above the other (see 8c ), a chip CH11 arranged at the bottom (for example on the base plate) each having contact areas on its underside and top and an upper chip CH33 z. B. is mounted by means of SMD or bump connections on the lower chip CH11. This allows the area of the entire module to be significantly reduced.

Da die Abdeckung bzw. die Teile der Abdeckung vorzugsweise jeweils nur einen Chip umschließen, ist die Oberfläche der Abdeckung und damit auch die des Bauelements nicht eben. In dem Fall wäre sie daher zur maschinellen Bestückung des Bauelements z. B. durch Ansaugen oder zur Beschriftung des Bauelements nicht geeignet. Die in 9 und 10 vorgestellten vorteilhaften Ausführungsbeispiele der Erfindung zeigen beispielhafte Möglichkeiten zur Planarisierung der Bauelement-Oberfläche.Since the cover or the parts of the cover preferably each enclose only one chip, the surface of the cover and therefore also that of the component is not flat. In that case, it would therefore be used for the mechanical assembly of the component. B. by suction or for labeling the component is not suitable. In the 9 and 10 The advantageous exemplary embodiments of the invention presented here show exemplary possibilities for planarization of the component surface.

In 9 ist ein mit Hilfe einer Platte PL planarisiertes erfindungsgemäßes Bauelement schematisch dargestellt. Die Platte PL kann aus Kunststoff, Keramik oder Metall bestehen. Die Platte PL kann durch eine Folie gebildet sein. Die Platte PL kann insbesondere als Fläche zur Beschriftung des Bauelements oder zur maschinellen Bestückung des Bauelements mittels Ansaugens (z. B. auf eine Leiterplatte eines Endgerätes) dienen. Die Platte PL liegt teilweise auf den Teilen AB1, AB2 der Abdeckung und ist mit dieser (z. B. durch eine Klebeschicht) mechanisch verbunden.In 9 A component according to the invention planarized with the aid of a plate PL is shown schematically. The plate PL can be made of plastic, ceramic or metal. The plate PL can be formed by a film. The plate PL can serve, in particular, as a surface for labeling the component or for mechanically populating the component by means of suction (for example on a printed circuit board of a terminal). The plate PL is partially se on parts AB1, AB2 of the cover and is mechanically connected to it (e.g. by an adhesive layer).

10 zeigt ein weiteres planarisiertes erfindungsgemäßes Bauelement, wobei die z. B. zur Beschriftung geeignete planare Oberfläche durch die Oberfläche einer Vergußmasse VM1 gebildet ist. Die Vergußmasse VM1 wird nach der Verkapselung der Chips auf die Abdeckung AB aufgebracht, wobei die Vergußmasse die verkapselten Chips komplett überdeckt und nach dem Aushärten eine planare Oberfläche bereitstellt. 10 shows a further planarized component according to the invention, the z. B. suitable for inscription planar surface is formed by the surface of a sealing compound VM1. The potting compound VM1 is applied to the cover AB after the encapsulation of the chips, the potting compound completely covering the encapsulated chips and providing a planar surface after curing.

Die kappenförmige Abdeckung AB kann beispielsweise aus anorganischem Material (z. B. Glas, Keramik) bestehen. Eine solche Abdeckung ist vorzugsweise wie in 11 gezeigt auf einem Stützrahmen RH angeordnet, der mit dem auf der Basisplatte angeordneten Rahmen RA mechanisch fest verbunden ist. Möglich ist auch eine Abdeckung, die ein Verbundelement darstellt, beispielsweise einen Stützrahmen aus Metall mit einem darauf angeordneten Keramikdeckel oder einen keramischen Stützrahmen mit einem darauf angeordneten Metalldeckel. Die Abdeckung AB kann des weiteren aus einem (strukturierten) Verbundmaterial mit mehreren Schichten (siehe z. B. 12) gebildet sein. Der Stützrahmen RH aus einem dielektrischen Material kann (siehe 12) lötfähige Flächen K1 aufweisen, die einerseits mit der lötfähigen Schicht LO des Rahmen RA und andererseits mit der Schicht aus Lot LS verbunden werden kann. Auch kann der Rahmen aus einer geeigneten Metallegierung, einem Metall oder einem anderen geeigneten Werkstoff oder einem Mehrlagenstapel mit geeignetem obenliegenden Material bestehen, auf den eine Abdeckung AB aufgebracht und mittels z.B. Schweißen verbunden wird (z.B. ein Blechdeckel auf einen aus Kovar bestehenden Rahmen).The cap-shaped cover AB can, for example, consist of inorganic material (e.g. glass, ceramic). Such a cover is preferably as in 11 shown arranged on a support frame RH which is mechanically fixed to the frame RA arranged on the base plate. A cover which represents a composite element is also possible, for example a metal support frame with a ceramic cover arranged thereon or a ceramic support frame with a metal cover arranged thereon. The cover AB can furthermore be made of a (structured) composite material with several layers (see e.g. 12 ) be formed. The support frame RH made of a dielectric material can (see 12 ) have solderable surfaces K1 which can be connected on the one hand to the solderable layer LO of the frame RA and on the other hand to the layer of solder LS. The frame can also consist of a suitable metal alloy, a metal or another suitable material or a multilayer stack with a suitable material on top, onto which a cover AB is applied and connected by means of, for example, welding (for example a sheet metal cover on a frame made of Kovar).

In einer vorteilhaften Variante der Erfindung ist es vorgesehen, daß der Stützrahmen RH individuell für unterschiedliche Chips gefertigt ist und auf der Basisplatte BP angeordnet bzw. integriert ist. Die (vorzugsweise gemeinsame für alle Chips, z. B. als Glas- oder Keramikplatte ausgeführte) Abdeckung AB wird dann auf dem Stützrahmen RH befestigt, z. B. durch Kleben oder ggf. Verlöten. Diese Erfindungsvariante hat den Vorteil, daß der Stützrahmen RH mit hoher Genauigkeit gefertigt werden kann, wobei beim Aufsetzten der Abdeckung die aufwendige Justierung nicht erforderlich ist. Möglich ist es auch, daß der Stützrahmen RH in Verbund mit der Abdeckung AB bereitgestellt wird und die so gebildete Abdeckkappe auf der Basisplatte befestigt wird, z. B. durch Kleben oder ggf. Verlöten.In an advantageous variant of the Invention it is provided that the support frame RH individually for different chips is made and on the base plate BP is arranged or integrated. The (preferably common for all chips, z. B. as a glass or ceramic plate) cover AB is then on the support frame RH attached, e.g. B. by gluing or possibly soldering. This variant of the invention has the advantage that the Support frame RH can be manufactured with high accuracy, whereby when touching down the cover the complex adjustment is not required. Possible is it also that the support frame RH is provided in conjunction with the cover AB and the like formed cap is attached to the base plate, for. B. by Glue or if necessary solder.

In den Figuren ist die Erfindung zur besseren Erläuterung nur schematisch dargestellt. Die Darstellungen sind daher nicht maßstabsgetreu und geben auch die äußere geometrische Ausgestaltung nur schematisch wieder. Die Erfindung ist auch nicht auf die in den Figuren dargestellten Details beschränkt, sondern umfaßt auch die bereits erwähnten Variationsmöglichkeiten, sowie weitere im Rahmen der Ansprüche denkbare Ausführungsformen.The invention is in the figures for better explanation only shown schematically. The representations are therefore not to scale and also give the outer geometric Design only schematically again. The invention is also not limited to the details shown in the figures, but comprises also those already mentioned Possible variations, as well as further conceivable embodiments within the scope of the claims.

Claims (26)

Elektronisches Bauelement, mit einer Basisplatte (BP), auf deren Oberfläche mehrere Chips (CH1, CH2) angeordnet sind, wobei zumindest einer der Chips (CH1, CH2) freiliegende elektroakustische und/oder elektromechanische Bauelementstrukturen aufweist, wobei zumindest zwei von den Chips (CH1, CH2) in verschiedenen Verbindungstechniken, ausgewählt aus Flip-Chip-Technik, Surface Mounted Design oder Drahtbondtechnik, mit der Basisplatte (BP) elektrisch verbunden sind, wobei alle Chips mittels einer Abdeckung (AB) verkapselt sind und wobei die Abdeckung um einen oder mehrere Chips herum mit der Basisplatte dicht abschließt und einen Hohlraum für zumindest einen darin angeordneten Chip bildet.Electronic component, with a base plate (BP), on the surface of which there are several Chips (CH1, CH2) are arranged where at least one of the Chips (CH1, CH2) exposed electroacoustic and / or electromechanical Has component structures, with at least two of the Chips (CH1, CH2) in different connection techniques, selected from Flip-chip technology, Surface Mounted Design or wire bonding technology, with the base plate (BP) are electrically connected, with all chips using one Cover (AB) are encapsulated and the cover by one or several chips around the base plate and one Cavity for forms at least one chip arranged therein. Bauelement nach Anspruch 1, bei dem zumindest zwei von den Chips (CH1, CH2) jeweils unterschiedlichen Bauelementklassen, ausgewählt aus SAW, FBAR, MEMS, zugehörig sind.Component according to Claim 1, in which at least two of the chips (CH1, CH2) of different component classes, selected from SAW, FBAR, MEMS, belonging are. Bauelement nach Anspruch 1 oder 2, bei dem die Abdeckung (AB) eine Metallschicht umfaßt.Component according to claim 1 or 2, wherein the cover (AB) comprises a metal layer. Bauelement nach Anspruch 1 oder 2, bei dem die Abdeckung (AB) eine geprägte Metallfolie ist.Component according to claim 1 or 2, wherein the cover (AB) an embossed Is metal foil. Bauelement nach Anspruch 3 oder 4, bei dem auf der zu den Chips gewandten Seite der Metallschicht oder der Metallfolie eine Isolierschicht (IS) angeordnet ist.Component according to claim 3 or 4, in which on the side of the metal layer or the metal foil facing the chips an insulating layer (IS) is arranged. Bauelement nach einem der Ansprüche 3 bis 5, bei dem auf der zu den Chips gewandten Seite der Abdeckung eine Schicht aus Lot (LS) angeordnet ist.Component according to one of claims 3 to 5, in which on the a layer of solder facing the chip side of the cover (LS) is arranged. Bauelement nach einem der Ansprüche 4 bis 6, bei dem jeder der Chips (CH1, CH2) individuell verkapselt ist, wobei die Metallfolie mit einem auf der Basisplatte (BP) angeordneten, den jeweiligen Chip umschließenden elektrisch leitenden Rahmen (RA) elektrisch verbunden ist.Component according to one of claims 4 to 6, wherein each the chip (CH1, CH2) is individually encapsulated, the metal foil with one arranged on the base plate (BP), the respective Enclosing chip electrically conductive frame (RA) is electrically connected. Bauelement nach einem der Ansprüche 4 bis 6, bei dem jeder der Chips (CH1, CH2) individuell verkapselt ist, wobei die Abdeckung eine Metallisierung aufweist, die mit einem auf der Basisplatte (BP) angeordneten, den jeweiligen Chip umschließenden elektrisch leitenden Rahmen (RA) elektrisch verbunden ist.Component according to one of claims 4 to 6, wherein each The chip (CH1, CH2) is individually encapsulated, with the cover has a metallization with one on the base plate (BP) arranged, the respective chip enclosing electrically conductive Frame (RA) is electrically connected. Bauelement nach einem der Ansprüche 1 bis 7, bei dem zumindest zwei der Chips (CH1, CH2) in einem gemeinsamen Hohlraum angeordnet sind.Component according to one of Claims 1 to 7, in which at least two of the chips (CH1, CH2) in a common cavity are arranged. Bauelement nach einem der Ansprüche 1 bis 9, bei dem zumindest einer der Chips mit der Basisplatte in Drahtbondtechnik elektrisch verbunden ist und bei dem zwischen diesem Chip und der Abdeckung eine Vergußmasse vorgesehen ist.Component according to one of claims 1 to 9, in which at least one of the chips with the base plate in wire bonding technology electrical is connected and where between this chip and the cover a potting compound is provided. Bauelement nach einem der Ansprüche 1 bis 10, bei dem mehrere Chipgruppen vorgesehen sind, wobei jede der genannten Chipgruppen zumindest einen der Chips (CH1, CH2) enthält, bei dem eine Chipgruppe eine Abdeckung (AB) aufweist, welche mit der Abdeckung einer weiteren, aus den genannten Chipgruppen ausgewählten Chipgruppe nicht verbunden ist.Component according to one of Claims 1 to 10, in which several chip groups are provided, each of the chip groups mentioned contains at least one of the chips (CH1, CH2), where a chip group has a cover (AB) which, with the cover of a further, chip group selected from the named chip groups is not connected is. Bauelement nach einem der Ansprüche 1 bis 11, bei dem auf der Abdeckung (AB) eine Platte oder Folie mit einer planaren Oberfläche angeordnet ist.Component according to one of claims 1 to 11, in which on the Cover (AB) a plate or film arranged with a planar surface is. Bauelement nach einem der Ansprüche 1 bis 11, bei dem auf der Abdeckung (AB) eine Vergußmasse vorgesehen ist, welche eine planare Oberfläche aufweist und die Abdeckung komplett überdeckt.Component according to one of claims 1 to 11, in which on the Cover (AB) a potting compound is provided, which has a planar surface and the cover completely covered. Bauelement nach einem der Ansprüche 1 bis 13, bei dem zumindest einer der genannten Chips ein mit akustischen Oberflächen- und/oder Volumenwellen arbeitender Chip ist.Component according to one of claims 1 to 13, in which at least one of the chips mentioned with acoustic surface and / or Bulk wave working chip is. Bauelement nach einem der Ansprüche 1 bis 14, bei dem zumindest einer der genannten Chips eine verkapselte Einzelkomponente darstellt und über ihre außen liegenden Kontaktflächen mit der Basisplatte elektrisch verbunden ist.Component according to one of claims 1 to 14, in which at least one of the chips mentioned represents an encapsulated individual component and over their outside lying contact surfaces is electrically connected to the base plate. Bauelement nach einem der Ansprüche 1 bis 15, bei dem die Basisplatte mehrere dielektrische Schichten (S1, S2) und Metallisierungsebenen (ME) aufweist, wobei die Metallisierungsebenen auf, unterhalb und zwischen den dielektrischen Schichten angeordnet sind und wobei die Metallisierungsebenen miteinander mittels Durchkontaktierungen verbunden sind.Component according to one of claims 1 to 15, wherein the base plate several dielectric layers (S1, S2) and metallization levels (ME), with the metallization levels on, below and are arranged between the dielectric layers and wherein the metallization levels with one another by means of plated-through holes are connected. Bauelement nach Anspruch 16, bei dem die Metallisierungsebenen als strukturierte Leiterbahnen ausgeführte integrierte Schaltungselemente, ausgewählt aus einer Kapazität, einer Induktivität oder einer Leitung aufweisen.The component of claim 16, wherein the metallization levels integrated circuit elements designed as structured conductor tracks, selected from a capacity an inductance or have a line. Bauelement nach einem der Ansprüche 1 bis 17, bei dem zumindest einer der Chips (CH1, CH2) in Flip-Chip- oder SMD-Technik auf der Basisplatte (BP) aufgebracht ist und bei dem die Bauelementstrukturen auf der Unterseite und der Oberseite dieses Chips angeordnet sind.Component according to one of claims 1 to 17, in which at least one of the chips (CH1, CH2) in flip-chip or SMD technology on the base plate (BP) is applied and in which the component structures on the Bottom and top of this chip are arranged. Bauelement nach Anspruch 18, bei dem Kontaktflächen auf der Unterseite und der Oberseite des Chips angeordnet sind und bei dem die Kontaktflächen mit den Anschlußflächen der Basisplatte elektrisch verbunden sind.Component according to claim 18, in which contact areas the bottom and top of the chip are arranged and at which the contact areas with the pads of the Base plate are electrically connected. Verfahren zur Herstellung eines verkapselten elektronischen Bauelements mit folgenden Verfahrensschritten: – Bereitstellung nicht verkapselter Chips (CH1, CH2), – Bereitstellung einer Basisplatte (BP), – Herstellung elektrischer Verbindungen zwischen der Basisplatte (BP) und den Chips (CH1, CH2), – Bereitstellung einer Abdeckung (AB), – Aufbringung der Abdeckung (AB) auf die Oberfläche der Basisplatte (BP), wobei alle Chips durch die Abdeckung (AB) überdeckt werden, – Verbindung der Abdeckung (AB) mit der Basisplatte (BP) oder einem auf dieser aufgebrachten Rahmen, wobei jeweils ein Chip oder eine Chipgruppe hermetisch dicht umhüllt wird.Process for making an encapsulated electronic Component with the following process steps: - provision not encapsulated chips (CH1, CH2), - Provision of a base plate (BP), - manufacture electrical connections between the base plate (BP) and the Chips (CH1, CH2), - provision a cover (AB), - application the cover (AB) on the surface of the base plate (BP), wherein all chips are covered by the cover (AB), - Connection the cover (AB) with the base plate (BP) or one on it applied frame, each with a chip or a chip group hermetically sealed becomes. Verfahren nach Anspruch 20, bei dem eine Basisplatte (BP) mit einem auf der Oberfläche der Basisplatte angeordneten elektrisch leitenden Rahmen (RA) bereitgestellt wird.The method of claim 20, wherein a base plate (BP) with one on the surface the base plate arranged electrically conductive frame (RA) provided becomes. Verfahren nach Anspruch 20 oder 21, bei dem die Abdeckung (AB) als geprägte Metallfolie, in der Hohlräume zur Aufnahme der Chips vorgesehen sind, ausgeführt wird.The method of claim 20 or 21, wherein the Cover (AB) as embossed Metal foil, in the cavities are provided for receiving the chips. Verfahren nach einem der Ansprüche 20 bis 22, bei dem die Innenseite der Abdeckung (AB) eine lötfähige Schicht aufweist, mit der der Rahmen (RA) oder die Oberfläche der Basisplatte in Kontakt gebracht und anschließend verlötet wird.Method according to one of claims 20 to 22, wherein the Inside of the cover (AB) has a solderable layer with of the frame (RA) or the surface of the base plate in contact brought and then soldered becomes. Verfahren nach einem der Ansprüche 20 bis 23, bei dem nach der Verkapselung der Chips die Abdeckung (AB) so strukturiert wird, daß mehrere miteinander nicht verbundene Teile der Abdeckung entstehen, welche jeweils eine Chipgruppe mit jeweils einem oder mehreren Chips überdecken.Method according to one of claims 20 to 23, in which the encapsulation of the chips the cover (AB) is structured that several parts of the cover that are not connected, which each cover a chip group with one or more chips each. Verfahren nach einem der Ansprüche 20 bis 24, bei dem nach der Verkapselung der Chips eine Vergußmasse (VM1) auf die Abdeckung (AB) aufgebracht wird, welche die verkapselten Chips komplett überdeckt und nach dem Aushärten eine planare Oberfläche bereitstellt.Method according to one of claims 20 to 24, in which the encapsulation of the chips a potting compound (VM1) on the cover (AB) is applied, which completely covers the encapsulated chips and after curing a planar surface provides. Verfahren nach einem der Ansprüche 20 bis 25, bei dem nach der Verkapselung der Chips eine Platte mit einer planaren Oberfläche auf die Abdeckung (AB) aufgebracht und mit dieser verbunden wird.Method according to one of claims 20 to 25, in which the encapsulation of the chips on a plate with a planar surface the cover (AB) is applied and connected to it.
DE10256945A 2002-12-05 2002-12-05 Multi-chip electronic device and method of manufacture Withdrawn DE10256945A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10256945A DE10256945A1 (en) 2002-12-05 2002-12-05 Multi-chip electronic device and method of manufacture
PCT/DE2003/003769 WO2004051745A2 (en) 2002-12-05 2003-11-13 Electronic component comprising a plurality of chips and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10256945A DE10256945A1 (en) 2002-12-05 2002-12-05 Multi-chip electronic device and method of manufacture

Publications (1)

Publication Number Publication Date
DE10256945A1 true DE10256945A1 (en) 2004-06-17

Family

ID=32318975

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256945A Withdrawn DE10256945A1 (en) 2002-12-05 2002-12-05 Multi-chip electronic device and method of manufacture

Country Status (2)

Country Link
DE (1) DE10256945A1 (en)
WO (1) WO2004051745A2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005001934A2 (en) * 2003-06-30 2005-01-06 Siemens Aktiengesellschaft High-frequency package
DE102012218561A1 (en) * 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Electronic module of multiple modules for use in tetrahedral coolant container, has metal layer that comprises edge region which is directly connected to support

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005063640B3 (en) * 2005-11-10 2019-11-21 Tdk Corporation MEMS package and method of manufacture
DE102005053765B4 (en) * 2005-11-10 2016-04-14 Epcos Ag MEMS package and method of manufacture
DE102008028757B4 (en) 2008-06-17 2017-03-16 Epcos Ag Method for producing a semiconductor chip arrangement
CN113555493B (en) * 2021-07-20 2024-09-03 甬矽电子(宁波)股份有限公司 Semiconductor packaging structure and semiconductor packaging method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161831B2 (en) * 1992-09-09 2001-04-25 株式会社日立製作所 Circuit element module
JPH09130009A (en) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp Hybrid integrated circuit device and its fabrication
JP2001189605A (en) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd Ceramic laminated rf device
JP2001127588A (en) * 1999-10-28 2001-05-11 Tdk Corp Surface acoustic wave branching filter
JP3582460B2 (en) * 2000-06-20 2004-10-27 株式会社村田製作所 High frequency module
JP4049239B2 (en) * 2000-08-30 2008-02-20 Ｔｄｋ株式会社 Method for manufacturing high-frequency module component including surface acoustic wave element
JP2002118487A (en) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd High-frequency composite switch module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005001934A2 (en) * 2003-06-30 2005-01-06 Siemens Aktiengesellschaft High-frequency package
WO2005001934A3 (en) * 2003-06-30 2005-05-12 Siemens Ag High-frequency package
DE102012218561A1 (en) * 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Electronic module of multiple modules for use in tetrahedral coolant container, has metal layer that comprises edge region which is directly connected to support

Also Published As

Publication number Publication date
WO2004051745A3 (en) 2005-02-24
WO2004051745A2 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
DE102004005668B4 (en) Electrical component and manufacturing process
DE102005053767B4 (en) MEMS microphone, method of manufacture and method of installation
DE102007058951B4 (en) MEMS package
DE102005053765B4 (en) MEMS package and method of manufacture
DE102005026243B4 (en) Electrical component and manufacturing method
DE102010054782B4 (en) Housed electrical component
DE10238523B4 (en) Encapsulated electronic component and method of manufacture
DE602004009490T2 (en) Piezoelectric oscillator
DE102010006132B4 (en) Miniaturized electrical component with a stack of a MEMS and an ASIC
DE69718693T2 (en) Electronic component and manufacturing process
DE102006046292B9 (en) Component with MEMS microphone and method of manufacture
DE112012001150B4 (en) Electronic component
DE10253163B4 (en) Hermetic encapsulation device and wafer scale manufacturing method
DE19818824B4 (en) Electronic component and method for its production
DE102017129611B4 (en) Electrical device with two or more chip components
EP0868744A1 (en) Process for producing contacts on electrical components suitable for a flip-chip assembly
DE10146655A1 (en) Surface acoustic wave device
DE10340438B4 (en) Transmitter module with improved heat dissipation
DE10141571B4 (en) A method of assembling a semiconductor device and integrated circuit fabricated therewith that is suitable for three-dimensional, multi-layered circuits
DE10256945A1 (en) Multi-chip electronic device and method of manufacture
DE102010007605B4 (en) Miniaturized component with two chips and method for its production
DE10331322A1 (en) Electronic component and method of manufacture
DE102018132644B4 (en) Microacoustic package at wafer level and manufacturing process
DE102005063640B3 (en) MEMS package and method of manufacture
WO2012013416A1 (en) Module and production method

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee