DE10252618A1

DE10252618A1 - Circuit arrangement for a charging pump for phase locked loops has alternative path for output potential according to switching condition

Info

Publication number: DE10252618A1
Application number: DE2002152618
Authority: DE
Inventors: Timo Dipl.-Ing. Gossmann
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-11-11
Filing date: 2002-11-11
Publication date: 2004-05-27

Abstract

Es ist eine Schaltungsanordnung einer Ladepumpe vorgesehen, die zumindest einen Stromquellenzweig und/oder einen Stromsenkenzweig aufweist, der einen Ausgangsstrom an einen Schaltungsausgang liefert, wobei der Ausgangsstrom von einem Schalttransistor geschaltet wird, der mit einem ersten Lastanschluß mit dem Schaltungsausgang und mit einem zweiten Lastanschluß mit der Stromquelle beziehungsweise Stromsenke verbunden ist. Es ist vorgesehen, daß das Potential am Ausgangsanschluß über eine erste Schalteinrichtung zuführbar ist, wenn die Schalteinrichtung einen zweiten Schaltzustand eingenommen hat.A circuit arrangement of a charge pump is provided which has at least one current source branch and / or a current sink branch which supplies an output current to a circuit output, the output current being switched by a switching transistor which is connected to the circuit output with a first load connection and with a second load connection the current source or current sink is connected. It is provided that the potential at the output connection can be supplied via a first switching device when the switching device has assumed a second switching state.

Description

Die Erfindung betrifft eine Schaltungsanordnung einer Ladungspumpe gemäß Patentanspruch 1.The invention relates to a circuit arrangement a charge pump according to claim 1.

Beim Einsatz einer Phasenregelschleife (PLL = Phase Locked Loop) ist es das Ziel, mit Hilfe einer hochgenauen Referenzfrequenz eine weitere hochgenaue und stabile Frequenz an einem Oszillator zu erzeugen, welcher sich gegebenenfalls von der ursprünglichen Referenzfrequenz unterscheiden kann. Eine beispielhafte Schaltung einer derartigen PLL ist in der WO 01/13517 offenbart. Dort wird eine quarzgesteuerte Frequenz mit einem Frequenzteiler auf eine benötigte Referenzfrequenz heruntergeteilt. Gleichzeitig wird die Ausgangsfrequenz des spannungsgesteuerten Oszillators mit Hilfe eines weiteren Teilers auf eine Frequenz heruntergeteilt. Diese beiden geteilten Frequenzen werden einem Phasendetektor zugeführt, indem sie bezüglich ihrer relativen Phasenlage, das heißt bezüglich einer sich relativ zu einander ändernden Frequenz verglichen werden. Der Phasendetektor erzeugt an seinem Ausgang zwei pulsweitenmodulierte Impulsfolgen, die eine Ladungspumpe steuern. Wenn die vom spannungsgesteuerten Oszillator erzeugte Frequenz gegenüber der Referenzfrequenz zu hoch ist, schaltet der Phasendetektor den DOWN-Ausgang gegenüber dem UP-Ausgang länger ein und umgekehrt, wenn die vom spannungsgesteuerten Oszillator erzeugte Frequenz zu niedrig ist. Ein Impuls am UP-Ausgang veranlaßt die Ladungspumpe einen Strom einer dezimierten Größe in das Schleifenfilter zu leiten, so daß die Spannung am Schleifenfilter durch die in das Schleifenfilter transportierte Ladungsmenge steigt. Dieser Vorgang wird als "Sourcen" bezeichnet und in der Ladungspumpe durch den Quellenzweig bewirkt. Ein Impuls am DOWN-Ausgang des Phasendetektors bewirkt, daß die Ladungspumpe einen Strom aus dem Schleifenfilter herauszieht, so daß die Spannung fällt. Dieser Vorgang wird als "Sinken" bezeichnet und durch den Sinkteil der Ladungspumpe bewirkt.When using a phase locked loop (PLL = Phase locked loop) it is the goal with the help of a highly accurate Reference frequency another highly accurate and stable frequency generate an oscillator, which may differ from the original Can distinguish reference frequency. An example circuit such a PLL is disclosed in WO 01/13517. There will a quartz-controlled frequency with a frequency divider on one needed Divided reference frequency. At the same time the output frequency of the voltage controlled oscillator with the help of another divider divided down to a frequency. These two shared frequencies are fed to a phase detector by comparing them with respect to their relative phase position, that is in terms of one that changes relative to each other Frequency can be compared. The phase detector generates on his Output two pulse width modulated pulse trains, which are a charge pump Taxes. If the frequency generated by the voltage controlled oscillator towards the Is too high, the phase detector switches the DOWN output across from the UP output longer one and vice versa if that from the voltage controlled oscillator generated frequency is too low. A pulse at the UP output triggers the charge pump a stream of a decimated size into that Conduct loop filter so that the voltage on the loop filter due to the amount of charge transported into the loop filter. This Process is referred to as "sourcing" and in the Charge pump caused by the source branch. A pulse at the DOWN output of the phase detector causes the Charge pump pulls a current out of the loop filter, so that the tension falls. This process is called "sinking" and by causes the sinking part of the charge pump.

Der Regelbetrieb der PLL besteht im wesentlichen darin, in bestimmten Zeitabständen die Frequenz beziehungsweise Phasenlage der geteilten VCO-Frequenz und der Referenzfrequenz im sogenannten Phasendetektor miteinander zu vergleichen und entsprechend den Source- oder Sinkteil der Pumpe solange einzuschalten, bis die VCO-Frequenz beziehungsweise Phase sich auf dem Soll-Wert befindet.Regular operation of the PLL exists essentially in the frequency or at certain time intervals Phase position of the divided VCO frequency and the reference frequency in so-called phase detector to compare with each other and accordingly turn on the source or sink part of the pump until the VCO frequency or phase is at the target value.

Im eingeregelten Zustand muß die PLL lediglich allen Abweichungen des VCO, verursacht durch Rauschen, thermische Drift, etc. entgegen regeln und die beiden Pumpenteile nur eine entsprechend kurze Zeit einschalten. Diese Einschaltzeiten liegen typischerweise unterhalb 1 ns bei PLL für den Mobilfunk. Diese Zeitspanne, in der die Pumpenteile im eingeschwungenen Zustand der PLL aktiv sind, wird ABL-Dauer genannt.In the adjusted state, the PLL only all deviations of the VCO caused by noise, counteract thermal drift, etc. and the two pump parts only switch on for a correspondingly short time. These turn-on times are typically below 1 ns for PLL for mobile radio. This period of time, in which the pump parts are active in the steady state of the PLL are called ABL duration.

Damit die PLL über die Tuningspannung im eingeregelten Betrieb nicht selbst störend auf den VCO einwirkt, das heißt eine möglichst unmodulierte Tuningspannung erzeugt, ist es von extremer Wichtigkeit, daß die Ladungspumpenteile in der Ruhephase Idealerweise keinen Nettostrom in das Schleifenfilter liefern oder aus dem Filter herausziehen. Gewünscht sind dabei Restströme, die unterhalb von wenigen Nanoampere liegen. Üblicherweise werden derartige Ladungspumpen heutzutage in CMOS-Technologie hergestellt. In derartigen Schaltungen, wie sie auch in der WO 01/13517 vorgesehen sind, wird der Stromfluß des Source- und Sinkteils der Pumpe durch PMOS- beziehungsweise NMOS-Transistoren geschaltet. Als Leckstrom ist dabei der Kanalleckstrom, das heißt der Strom zwischen Drain und Source bei einer Gate-Source-Spannung von 0 Volt anzusehen. Der Leckstrom vom Drain der Schalttransistoren in das jeweilige Substrat ist dabei von untergeordneter Bedeutung, da dieser in modernen CMOS-Prozessen typischerweise mindestens eine Größenordnung unter dem Kanalleckstrom liegt.So that the PLL over the tuning voltage in the regulated Operation not disruptive itself acts on the VCO, that is one if possible generated unmodulated tuning voltage, it is extremely important that the Charge pump parts in the idle phase Ideally no net electricity Deliver into the loop filter or pull out of the filter. required there are residual currents, which are below a few nanoamps. Usually such Charge pumps are now manufactured using CMOS technology. In such Circuits as they are also provided in WO 01/13517 the current flow of the Source and sink part of the pump through PMOS or NMOS transistors connected. The channel leakage current, i.e. the current, is the leakage current between drain and source at a gate-source voltage of 0 volts to watch. The leakage current from the drain of the switching transistors in the the respective substrate is of minor importance because it is in modern CMOS processes typically at least one order of magnitude is below the channel leakage current.

Typischerweise müssen die Schalttransistoren relativ groß, das heißt mit einer großen Weite ausgebildet sein, um wiederum im eingeschalteten Zustand einen möglichst geringen Serienwiderstand aufzuweisen. In modernen CMOS-Prozessen, das heißt bei Strukturgrößen im Bereich von 250 nm und darunter, stellt sich heraus, daß durch die immer kleiner werdenden Einsatzspannungen (Vth) das Abschaltverhalten sehr schlecht ist. Speziell bei hohen Temperaturen werden die Anforderungen an minimalen Leckstrom pro Transistorweite aus Systemsicht von den Transistoren teilweise um mindestens eine Größenordnung überschritten.Typically, the switching transistors relatively large, this means with a big one Be designed to be a turn in turn when switched on preferably to have low series resistance. In modern CMOS processes, this means for structure sizes in the range of 250 nm and below, it turns out that by the ever smaller Operating voltages (Vth) the switch-off behavior is very poor. Especially at high temperatures, the requirements for minimal Leakage current per transistor width from the system perspective of the transistors partially exceeded by at least one order of magnitude.

Um dies zu umgehen, besteht die Möglichkeit der Verwendung von Transistoren mit einer entsprechend höheren Einsatzspannung VTH, da die Leckströme mit der Höhe der Einsatzspannung der Transistoren korrelieren. In Standardherstellungsprozessen bedeutet allerdings eine derartige Maßnahme höhere Fertigungskosten.There is a way to get around this the use of transistors with a correspondingly higher threshold voltage VTH because the leakage currents with the height correlate the threshold voltage of the transistors. In standard manufacturing processes however, such a measure means higher manufacturing costs.

Der Erfindung liegt somit die Aufgabe zugrunde, eine Schaltungsanordnung einer Ladungspumpe bzw. einen Phasenregelkreis mit einer solchen Ladungspumpe vorzusehen, die auch bei modernen CMOS-Fertigungsprozessen die Anforderungen an den Leckstrom mit einfachen Mitteln erfüllt.The invention is therefore the object based on a circuit arrangement of a charge pump or a To provide a phase locked loop with such a charge pump, the even with modern CMOS manufacturing processes fulfills the leakage current with simple means.

Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Maßnahmen gelöst.This object is achieved by the Measures specified in claim 1 solved.

Dadurch, daß das Potential am Ausgangsanschluß der Ladungspumpe über eine erste Schalteinrichtung dem zweiten Lastanschluß des jeweiligen Schalttransistors zuführbar ist, ist es ermöglicht, im eingeschwungenen Zustand der Phasenregelschleife während den Ruhephasen der Ladungspumpe den Spannungsabfall über dem Schalttransistor auf 0 Volt zu stellen, wodurch ein Leckstrom unterbunden ist.The fact that the potential at the output terminal of the charge pump can be fed to the second load terminal of the respective switching transistor via a first switching device makes it possible to reduce the voltage drop across the switching transistor to 0 in the steady state of the phase locked loop during the idle phases of the charge pump Volts, which prevents leakage current.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Patentansprüchen angegeben. Dabei ist es insbesondere vorteilhaft, daß weiterhin durch die Deaktivierbarkeit der Stromquelle beziehungsweise Stromsenke verhindert ist, daß diese einen Strom über die erste Schalteinrichtung leiten, was wiederum zu einem Spannungsabfall am Schalttransistor und damit zu einen Leckstrom führen würde. Dies wäre insbesondere dann der Fall, wenn die erste Schalteinrichtung aus einem sogenannten Pass-Gate aus üblichen MOS-Schalttransistoren aufgebaut ist, die nur einen endlichen Leitwert aufweisen.Further advantageous configurations the invention are specified in the subordinate claims. It is particularly advantageous that the deactivability continues the current source or current sink is prevented from this a current over conduct the first switching device, which in turn leads to a voltage drop on the switching transistor and thus lead to a leakage current. This would be especially then the case when the first switching device from a so-called Pass gate from common MOS switching transistors is built up, which only have a finite conductance.

Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Es zeigen:The invention is described below Reference to the drawing using exemplary embodiments explained in more detail. It demonstrate:

1 ein Blockschaltbild, das die Anwendung der erfindungsgemäßen Ladungspumpe erläutert, 1 2 shows a block diagram which explains the application of the charge pump according to the invention,

2 ein Ausführungsbeispiel der erfindungsgemäßen Ladungspumpe 2 an embodiment of the charge pump according to the invention

3a ein Blockschaltbild zu einem Weiterbildungsmerkmal der Ladungspumpe, 3a 2 shows a block diagram for a further development feature of the charge pump,

3b ein Ausführungsbeispiel zum Blockschaltbild gemäß 3a. 3b an embodiment of the block diagram according to 3a ,

2 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Ladungspumpe. Dabei bilden die Transistoren T1 bis T6 eine bisher bekannte Ladungspumpe. Die PMOS-Transistoren T3 und T4 sind als übliche Stromspiegelschaltung verschaltet und mit einem ersten Betriebspotential VDD verbunden. Der Strom durch den Transistor T3 liefert einen Ladestrom IQuelle, der vom PMOS-Transistor T1 geschaltet wird, wobei ein erster Lastanschluß ein Drainanschluß und ein zweiter Lastanschluß der Sourceanschluß sind. Der Transistor T1 wird dabei durch eine Treiberschaltung 8 an seinen Steueranschluß, den Gateanschluß, angesteuert. Die Transistoren T1, T3 und T4 bilden somit den Stromquellenzweig, das heißt die Stromspiegelschaltung der PMOS-Transistoren T3 und T4 bilden die Stromquelle. Schaltungstechnisch symmetrisch hierzu ist eine weitere Stromspiegelschaltung aus NMOS-Transistoren T5 und T6 zusammengesetzt, die mit einem zweiten Betriebspotential VSS verbunden sind, wobei VSS häufig durch das Massepotential gebildet ist. Der durch den Transistor T5 fließende Strom ISenke wird durch den NMOS-Transistor T2, der von einer Treiberschaltung 9 an seinen Gateanschluß angesteuert wird geschaltet. Die Stromspiegelschaltung aus den Transistoren T5 und T6 bildet somit eine Stromsenke. 2 shows an embodiment of the charge pump according to the invention. The transistors T1 to T6 form a previously known charge pump. The PMOS transistors T3 and T4 are connected as a conventional current mirror circuit and connected to a first operating potential VDD. The current through transistor T3 provides a charging current ISource which is switched by PMOS transistor T1, a first load connection being a drain connection and a second load connection being the source connection. The transistor T1 is turned on by a driver circuit 8th to its control connection, the gate connection. The transistors T1, T3 and T4 thus form the current source branch, that is to say the current mirror circuit of the PMOS transistors T3 and T4 form the current source. In terms of circuitry symmetry, another current mirror circuit is composed of NMOS transistors T5 and T6, which are connected to a second operating potential VSS, VSS often being formed by the ground potential. The current I sink flowing through the transistor T5 is through the NMOS transistor T2, that of a driver circuit 9 controlled at its gate connection is switched. The current mirror circuit comprising the transistors T5 and T6 thus forms a current sink.

Der Stromquellenzweig und der Stromsenkenzweig ist durch die Drainanschlüsse der jeweiligen Schalttransistoren T1, T2 gemeinsam mit dem Ausgangsanschluß OUT verbunden und je nachdem, ob der Zweig über eine der beiden Treiberschaltungen 8 und 9 angesteuert wird, fließt entsprechend der Definition der Stromrichtung der Strom IOUT zum Ausgang oder aus dem Ausgang heraus.The current source branch and the current sink branch are connected through the drain connections of the respective switching transistors T1, T2 together with the output connection OUT and, depending on whether the branch via one of the two driver circuits 8th and 9 is controlled, the current IOUT flows to or from the output according to the definition of the current direction.

Um den bereits in der Beschreiungseinleitung genannten Nachteil von Leckströmen der Schalttransistoren T1 und T2 zu vermeiden, ist nunmehr eine Spannungsrückführung mittels einer als Spannungsfolger geschalteten Operationsverstärkers 10 vorgesehen. Dessen Ausgang wird über eine erste Schalteinrichtung zurückgeführt, wobei die Rückführung aufgeteilt ist auf einen ersten Schalter SR1 und einem zweiten Schalter SR2, die jeweils mit einem festen Anschluß mit dem Ausgang des Operationsverstärkers 10 verbunden sind. Der zu schließende Kontakt der beiden Schalter SR1 und SR2 ist jeweils mit dem Anschluß der Schalttransistoren T1 und T2 verbunden, die wie zuvor beschrieben, mit der Stromquelle beziehungsweise Stromsenke verbunden sind.In order to avoid the disadvantage of leakage currents of the switching transistors T1 and T2 already mentioned in the introduction to the description, voltage feedback is now required by means of an operational amplifier connected as a voltage follower 10 intended. Whose output is fed back via a first switching device, the feedback being divided into a first switch SR1 and a second switch SR2, each with a fixed connection to the output of the operational amplifier 10 are connected. The contact to be closed of the two switches SR1 and SR2 is in each case connected to the connection of the switching transistors T1 and T2 which, as described above, are connected to the current source or current sink.

Sobald die Schaltung im eingeschwungenen Zustand ist, erfolgt über ein Steuersignal ELC die Ansteuerung der beiden Schalter SR1 und SR2, die normalerweise einen offenen Schaltzustand einnehmen derart, daß diese beiden Schalter einen geschlossenen Schaltzustand annehmen und die durch den Spannungsfolger 10 erzeugte Kopie der Ausgangsspannung an die Sourceanschlüsse der Schalttransistoren T1 und T2 führen. Damit ist die Spannung an den Schalttransistoren T1 und T2 zwischen Drain und Source gleich Null, so daß kein Leckstrom fließen kann.As soon as the circuit is in the steady state, the control of the two switches SR1 and SR2 takes place via a control signal ELC, which normally assume an open switching state in such a way that these two switches assume a closed switching state and that by the voltage follower 10 lead the generated copy of the output voltage to the source connections of the switching transistors T1 and T2. The voltage at the switching transistors T1 and T2 between drain and source is thus zero, so that no leakage current can flow.

Nunmehr würde der von der Stromquelle beziehungsweise Stromsenke eingeprägte Strom über die Schalter SR1 und SR2 fließen, so daß, sobald diese eine endliche Leitfähigkeit aufweisen, über den Schalter SR1 und SR2 jeweils eine Spannung abfallen würde, die zur Folge hätte, daß der Spannungsabfall über den Schalttransistoren T1 und T2 nicht tatsächlich gleich Null ist. Aus diesem Grund ist eine zweite Schalteinrichtung aus dem dritten und vierten Schalter SG1 und SG2 vorgesehen, die ebenfalls vom Signal ELC angesteuert werden, und im geschlossenen Zustand jeweils das zugeordnete Betriebspotential dem Gate-Anschluß des Ausgangstransistors der Stromspiegelschaltung in der jeweiligen Stromquelle SQ beziehungsweise Stromsenke SS zuführt. Mit anderen Worten, über den Schalter SG1 wird das erste Betriebspotential im geschlossenen Zustand des Schalters an dem Gate-Anschluß des Transistors T3 geführt, so daß die Spannung UGS des Transistors T3 gleich Null ist. Damit liefert der Ausgangstransistor T3 der Stromquelle keinen Strom mehr, so daß der Spannungsabfall über dem Schalter SR1 durch den Strom aus der Stromquelle entfällt.Now that would be from the power source or current sink impressed current via the switches SR1 and SR2 flow, so that, once this is a finite conductivity have about the switches SR1 and SR2 would each drop a voltage that would result in that the Voltage drop across the switching transistors T1 and T2 is not actually zero. Out for this reason, a second switching device from the third and fourth switches SG1 and SG2 are provided, which are also from the signal ELC can be controlled, and in the closed state that assigned operating potential to the gate terminal of the output transistor Current mirror circuit in the respective current source SQ or Current sink SS feeds. In other words, about the switch SG1 is the first operating potential in the closed State of the switch led to the gate terminal of transistor T3, so that the Voltage UGS of transistor T3 is zero. The Output transistor T3 of the current source no longer has current, so that the voltage drop across the switch SR1 due to the current from the power source is eliminated.

Entsprechend wird mit der vergleichbaren Wirkung das zweite Betriebspotential VSS an den Gate-Anschluß des Transistors T5 geführt.Corresponding with the comparable effect the second operating potential VSS to the gate terminal of the transistor T5 led.

Diese zweite Schaltungsmaßnahme ist deshalb notwendig, weil die Schalter der ersten Schalteinrichtung der Einfachheit halber als übliches Pass-Gate bzw. Transfergate aus MOS-Transistoren aufgebaut sind. Durch das Deaktivieren der Stromquelle beziehungsweise Stromsenke wird umgangen, daß die Transistoren der Pass-Gate unnötig groß dimensioniert werden müssen, um deren Leitfähigkeit zu erhöhen.This second circuit measure is the half necessary, because for the sake of simplicity the switches of the first switching device are constructed as a conventional pass gate or transfer gate made of MOS transistors. Deactivating the current source or current sink avoids the need to dimension the transistors of the pass gate unnecessarily large in order to increase their conductivity.

Nunmehr zeigt sich, daß eine entsprechende Ansteuerung der Ladungspumpe notwendig ist. Die zuvor beschriebenen Kompensationsmaßnahmen dürfen erst dann eingeschaltet werden, wenn die Ladungspumpe den gewünschten Ladestrom beziehungsweise Entladestrom an den Ausgang, wie beispielsweise das Schlei- fenfilter 5 in 1, geliefert hat und dieser Vorgang vollkommen abgelaufen ist. Die Ansteuersignale UP und DOWN, die vom Phasendetektor 3 der Ladungspumpe 4 signalisieren, daß die Steuerspannung V-tune für den spannungsgesteuerten Oszillator 6 erhöht beziehungsweise erniedrigt werden muß, werden gemäß 2 an die Eingangsanschlüsse ES1 und ES2, die mit Treiberschaltungen 8 und 9 der Schaltransistoren T1 und T2 verbunden sind, zugeführt. Für ein reibungsloses Zusammenspiel zwischen Phasendetektor 9 und Ladungspumpe 4 mit Leckstromkompensation ist es nunmehr notwendig, daß das vom hochgenauen, quarzgesteuerten Frequenzgeber 1 kommende Signal in einer Verzögerungsschaltung 10 entsprechend verzögert wird. Die Verzögerungsschaltung 10 wird nachfolgend unter Bezugnahme auf 3a näher erläutert. Das vom Frequenzteiler 2 kommende Signal FREF wird ohne weitere Verzögerung einem Ausgangs-Flipflop 11 zugeführt, über das sichergestellt ist, daß die erste und zweite Schalteinrichtung rechtzeitig geöffnet sind, bevor die Ladungspumpe 4 einen Ausgangstrom IOUT liefert. Mit dieser Maßnahme ist gewährleistet, daß die Kompensationsmaßnahme rechtzeitig vor dem eigentlichen Pumpvorgang abgeschaltet ist. Nur auf diese Weise kann eine Beeinflussung des aktieven Pumpenbetriebes durch die zusätzlichen Kompensationsmaßnahmen vermieden werden.Now it turns out that a corresponding control of the charge pump is necessary. The compensation measures described above may only be switched on when the charge pump has the desired charging or discharging current at the output, such as the loop filter 5 in 1 , delivered and this process was completely completed. The control signals UP and DOWN by the phase detector 3 the charge pump 4 signal that the control voltage V-tune for the voltage controlled oscillator 6 must be increased or decreased, according to 2 to the input terminals ES1 and ES2, which have driver circuits 8th and 9 of the switching transistors T1 and T2 are connected. For a smooth interaction between the phase detector 9 and charge pump 4 With leakage current compensation, it is now necessary that the high-precision, quartz-controlled frequency transmitter 1 incoming signal in a delay circuit 10 is delayed accordingly. The delay circuit 10 is described below with reference to 3a explained in more detail. That from the frequency divider 2 coming signal FREF becomes an output flip-flop without further delay 11 supplied, which ensures that the first and second switching devices are opened in good time before the charge pump 4 provides an output current IOUT. This measure ensures that the compensation measure is switched off in good time before the actual pumping process. This is the only way to prevent the active pump operation from being influenced by the additional compensation measures.

Es erfolgt über ein erstes Verzögerungsglied 10a eine Verzögerung des Signales FREF und wird als Eingangssignal FREF' dem Phasendetektor 3 zugeführt. Dieser steuert folglich dann zunächst über Ausgabe des jeweiligen Signales UP oder DOWN die Ladungspumpe 4 an, die den Ladestrom IOUT liefert. Danach wird das Signal FREF über das zweite Verzögerungsglied 10b somit zweifach verzögert dem Ausgangs-Flipflop 11 zugeführt, so daß das Steuersignal ELC erzeugt wird, das sowohl die erste als auch die zweite Schalteinrichtung d.h. die Schalter SR1, SR2, SG1 und SG2 schließt. Ergänzend sei noch darauf hingewiesen, daß die Schalter SR1, SR2, SG1 und SG2 auch aus Einzeltransistoren allein in PMOS- oder NMOS-Technologie realisierbar sind.It takes place via a first delay element 10a a delay in the signal FREF and becomes the input signal FREF 'to the phase detector 3 fed. This then controls the charge pump first by outputting the respective UP or DOWN signal 4 that supplies the charging current IOUT. The signal FREF is then applied via the second delay element 10b thus twice the output flip-flop 11 supplied so that the control signal ELC is generated, which closes both the first and the second switching device ie the switches SR1, SR2, SG1 and SG2. In addition, it should also be pointed out that the switches SR1, SR2, SG1 and SG2 can also be implemented from individual transistors using only PMOS or NMOS technology.

Ein einfaches Ausführungsbeispiel der Verzögerungsschaltung 10 ist in 3b dargestellt. Das erste und zweite Verzögerungsglied ist jeweils durch ein D-Flipflop ausgebildet. Das vom Frequenzteiler 2 kommende Signal FREF wird dem D-Anschluß des ersten Flipflops F1 und gleichzeitig dem Reset-Anschluß des Ausgangs-Flipflop 11 zugeführt. Der Q-Ausgang des ersten Flipflops F1 ist mit dem D-Eingang des zweiten Flipflops F2 und dem mit dem Phasendetektor 3 verbundenen Anschlaganschluß zum Zuführen des Signals FREF' verbunden. Auf diese Weise wird zunächst das Signal ELC zurückgesetzt, dann der Phasendetektor angesteuert und erst dann durch die Verbindung des Q-Ausgangs des Flipflops F2 mit dem SET-Eingang des Flipflops 11 das Signal ELC erzeugt. Die Taktung des ersten und zweiten Flipflops F1 und F2 erfolgt über Zuführen eines genauen Frequenzsignals FQ an den jeweiligen Clock-Eingang des ersten und zweiten Flipflops F1 und F2.A simple embodiment of the delay circuit 10 is in 3b shown. The first and second delay elements are each formed by a D flip-flop. That from the frequency divider 2 incoming signal FREF is the D terminal of the first flip-flop F1 and at the same time the reset terminal of the output flip-flop 11 fed. The Q output of the first flip-flop F1 is connected to the D input of the second flip-flop F2 and to the phase detector 3 connected stop connector for feeding the signal FREF 'connected. In this way, the signal ELC is first reset, then the phase detector is activated and only then by connecting the Q output of the flip-flop F2 to the SET input of the flip-flop 11 generates the signal ELC. The clocking of the first and second flip-flops F1 and F2 takes place by supplying an exact frequency signal FQ to the respective clock input of the first and second flip-flops F1 and F2.

Eine andere als die in 3b dargestellte Zeitgebung ist dadurch möglich, daß mehrere Flipflops hintereinander geschaltet werden.A different one than the one in 3b shown timing is possible in that several flip-flops are connected in series.

Der Abschaltimpuls für die Kompensationsschaltung wird also direkt vom Frequenzteiler 2 erzeugt, der eigentliche Eingangsimpuls für den Phasendetektor wird an einem Abgriff des aus dem Flipflop 1 gebildeten Schieberegister entnommen, der Einschaltimpuls für die Kompensationsschaltung wird am Ende des Schieberegisters abgeschlossen. Da während des PLL-Einschwingvorgangs die Phasenlage vom Frequenzteiler 2 und dem programmierbaren Frequenzteiler 7 undefiniert sein können, kann die Kompensationsschaltung den Einschwingvorgang stören, da nicht sichergestellt ist, daß ein Ausgangssignal FVCO/N des programmierbaren Frequenzteilers in 1 in das Fenster abgeschalteter Leckstromkompensation fällt. Ein entsprechendes Abschaltsignal für die Kompensation muß deshalb zusätzlich noch vorgesehen sein. Da die Leckstromkompensation während des Fensters um die ABL-Dauer abgeschaltet ist, kann innerhalb dieser Zeit der Leckstrom fließen, das Fenster sollte also möglichst schmal gewählt werden.The switch-off pulse for the compensation circuit is thus directly from the frequency divider 2 generated, the actual input pulse for the phase detector is at a tap of the flip-flop 1 formed shift register removed, the switch-on pulse for the compensation circuit is completed at the end of the shift register. Because during the PLL transient process the phase position of the frequency divider 2 and the programmable frequency divider 7 can be undefined, the compensation circuit can interfere with the transient, since it is not ensured that an output signal FVCO / N of the programmable frequency divider in 1 leakage current compensation switched off in the window. A corresponding shutdown signal for the compensation must therefore also be provided. Since the leakage current compensation is switched off during the window by the ABL duration, the leakage current can flow within this time, so the window should be chosen as narrow as possible.

11: Frequenzgeberfrequency generator
22: Frequenzteilerfrequency divider
33: Phasendetektorphase detector
44: Ladungspumpecharge pump
55: Schleifenfilterloop filter
66: Oszillatoroscillator
77: Programmierbarer Frequenzteilerprogrammable frequency divider
88th: Erster Schalttreiberfirst switch driver
99: Zweiter Schalttreibersecond switch driver
1010: Verzögerungsschalterdelay switch
10a10a: Erstes Verzögerungsgliedfirst delay
10b10b: Zweites Verzögerungsgliedsecond delay
VDDVDD: Erstes Betriebspotentialfirst operating potential
VSSVSS: Zweites Betriebspotentialsecond operating potential
SQSQ: Stromquellepower source
SSSS: Stromsenkecurrent sink
SR1SR1: Erster Rückführschalter, Pass-Gatefirst Recirculation switch Pass gate
SR2SR2: Zweiter Rückführschalter, Pass-Gatesecond Recirculation switch Pass gate
FG1FG1: Erster Grundspannungsschalterfirst Basic voltage switch
FG2FG2: Zweiter Grundspannungsschaltersecond Basic voltage switch
EFlEFI: Erster Schalteingangfirst switching input
EF2EF2: Zweiter Schalteingangsecond switching input
EF3EF3: BezugseingangsquelleReference input source
EF4EF4: BezugseingangssenkeReference input Valley
OUTOUT: LadungspumpenausgangCharge pump output
ELCELC: Kompensationseingangcompensation input
F1,F1,: F2 FlipflopF2 flop
1111: Ausgangsflipflopoutput flip-flop

Claims

Circuit arrangement of a charge pump ( 4 ) with at least one current source branch and / or a current sink branch, which delivers an output current (IOUT) at a circuit output (OUT), the output current (IOUT) per branch of one. Switching transistor (T1, T2) is connected, which is connected to the circuit output with a first load connection and to the current source or current sink with a second load connection, characterized in that the potential at the output connection via a first switching device (SR1, SR2), if this has assumed a second switching state, the second load terminal of the switching transistor is supplied.

Circuit arrangement according to claim 1, characterized in that the at least one current source (SQ) and / or current sink (SS) can be deactivated is.

Circuit arrangement according to claim 2, characterized in that the Current source (SQ) through a first potential and the current sink (SS) through a second potential can be deactivated via a second switching device (SG1, SG2) can be fed in each case are when the second switching device (SG1, SG2) a second Has assumed the switching state.

Circuit arrangement according to claim 3, characterized in that the first and second switching device a switching signal (ELC) supplied is at whose request both switching devices (SR1, SR2, SG1, SG2) simultaneously assume the second switching state.

Circuit arrangement according to claim 1, characterized in that the Current source (SQ) and / or the current sink (SS) each as a current mirror circuit are trained.

Circuit arrangement according to claim 5, characterized in that one Leading load current Transistor (T3; T5) of the current source or current sink a first Potential or second potential for deactivation via a second switching device can be fed to its control connection.

Circuit arrangement according to claim 6, characterized in that the output potential via an operational amplifier connected as a voltage follower ( 10 ) is supplied to the switching device.

Circuit arrangement according to claim 7, characterized in that the first switching device (SR1, SR2) in at least one current source branch and / or current sink branch from a so-called pass-gate arrangement has two transistors which the output potential is supplied in each case.

Circuit arrangement according to claim 7, characterized in that the first switching device (SR1, SR2) in at least one current source branch and / or current sink branch in each case only from PMOS or NMOS individual transistors is constructed.

Phase locked loop with a reference frequency generator ( 1 . 2 ), which a reference frequency (FREF) a phase detector ( 3 ) which supplies an ACTUAL frequency (FVCO) of a voltage controlled oscillator ( 6 ) with the reference frequency (FREF) and, depending on the comparison result, a first switching signal (UP) or a second switching signal (DOWN) a charge pump ( 4 ) according to one of the claims 1 to 8th which leads to a loop filter ( 5 ) to control the voltage controlled oscillator ( 6 ) feeds a charge, characterized in that the reference frequency (FREF) is supplied as a control signal to the charge pump with a time delay relative to the phase detector, so that the potential at the charge pump output is supplied to the second load terminal of the switching transistor (T1, T2) in a predetermined state of the charge pump.

Phase locked loop according to claim 10, characterized in that this Respectively the output potential of the charge pump to the second load connection of the respective Switching transistor in certain states of the phase locked loop can be deactivated.