[go: up one dir, main page]

DE10243511A1 - Method and micromechanical device - Google Patents

Method and micromechanical device Download PDF

Info

Publication number
DE10243511A1
DE10243511A1 DE2002143511 DE10243511A DE10243511A1 DE 10243511 A1 DE10243511 A1 DE 10243511A1 DE 2002143511 DE2002143511 DE 2002143511 DE 10243511 A DE10243511 A DE 10243511A DE 10243511 A1 DE10243511 A1 DE 10243511A1
Authority
DE
Germany
Prior art keywords
layer
coil
insulation
metallic conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002143511
Other languages
German (de)
Inventor
Frank Fischer
Lars Metzger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2002143511 priority Critical patent/DE10243511A1/en
Priority to PCT/DE2003/000704 priority patent/WO2004028959A2/en
Publication of DE10243511A1 publication Critical patent/DE10243511A1/en
Ceased legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

Es wird ein Verfahren und eine Vorrichtung vorgeschlagen, bei der ein Hochfrequenzbauelement mit einem metallischen Leiter mittels eines Niederdrucktemperaturverfahrens hergestellt wird.A method and a device are proposed in which a high-frequency component with a metallic conductor is produced by means of a low-pressure temperature method.

Description

Stand der TechnikState of the art

Die Erfindung geht aus von einem Verfahren und einer Vorrichtung nach der Gattung der nebengeordneten Ansprüche. Allgemein bekannt sind bereits Spulen, die mittels einer Oberflächenmikromechanik-Technologie hergestellt werden. Hierbei ist es insbesondere vorgesehen, dass die Spule als freitragende Spule über einem tiefen Hohlraum vorgesehen ist. Zur Erzeugung eines solchen Hohlraumes ist es gemäß dem Stand der Technik vorgesehen, dass der Hohlraum dadurch hergestellt wird, dass in einem ersten Schritt im Bereich des späteren Hohlraums Substratmaterial oxidiert wird und anschließend mittels eines das oxidierte Material angreifenden Ätzmediums der Hohlraum erzeugt wird. Dies hat den Nachteil, dass zur Erzeugung des oxidierten Substratmaterials hohe Temperaturen erforderlich sind. Hierdurch ist die Herstellung einer solchen Spule nicht kompatibel mit der Herstellung von Standardhalbleiterbauelementen, beispielsweise in CMOS-Technologie.The invention is based on one Method and a device according to the genus of the secondary Expectations. Coils are already generally known, using surface micromechanical technology getting produced. It is particularly provided that the coil is provided as a self-supporting coil over a deep cavity is. To create such a cavity, it is according to the state the technology provided that the cavity is created by that in a first step in the area of the later cavity substrate material is oxidized and then by means of an etching medium attacking the oxidized material the cavity is created. This has the disadvantage of producing of the oxidized substrate material requires high temperatures are. As a result, the manufacture of such a coil is not compatible with the production of standard semiconductor components, for example in CMOS technology.

Vorteile der ErfindungAdvantages of invention

Das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung mit den Merkmalen der nebengeordneten Ansprüche haben demgegenüber den Vorteil, dass erfindungsgemäß kein Oxid, sondern Silizium als Opferschicht eingesetzt wird. Der Bereich der Opferschicht wird erst tiefenstrukturiert, beispielsweise mittels Deep Reactive Ion Etching DRIE und anschließend mit einem isotropen Ätzverfahren lateral vollständig geätzt, beispielsweise mittels eines Xenondifluorid- oder Chlortrifluoridverfahrens. Alternativ hierzu können bei dem isotropen Ätzverfahren auch nasschemische Verfahren wie beispielsweise KOH-Ätzung verwendet werden. Das erfindungsgemäße Verfahren zeichnet sich durch eine einfache Prozessfolge und damit einer kostengünstigen Durchführung gegenüber dem Stand der Technik aus. Im Gegensatz zum Stand der Technik kann auf eine Oxidation verzichtet werden. Der vorgeschlagene Prozess ist ein Niedertemperaturprozess, wodurch er sich leicht für integrierte Sensoren einsetzen lässt, welche zusätzlich zu dem Hochfrequenzbauteil weitere Schaltungselemente monolithisch integriert vorsehen. Darüber hinaus besteht der Vorteil, dass herangeführte Leiterbahnen vollständig mit Isolatoren passiviert werden können, da der Ätzprozess Silizium äußerst selektiv gegenüber Isolatoren wie beispielsweise Siliziumdioxid, Siliziumnitrit oder auch Dielektrika mit niedrigem K-Wert ätzt. Der isotrope Ätzschritt ist aber auch äußerst selektiv gegenüber Leiterbahnmaterialien wie beispielsweise Aluminium, Aluminiumlegierungen mit Kupfer oder/und Silizium, TiN oder Wolfram. Die Spulenschichten bzw. die metallischen Leiter können im Falle von Gold als metallischem Leiter leicht mit einer Passivierung vor dem Ätzangriff geschützt werden.The method according to the invention and the device according to the invention with the features of the subordinate claims have the Advantage that according to the invention not an oxide, but Silicon is used as a sacrificial layer. The area of the sacrificial layer is first deeply structured, for example using Deep Reactive Ion Etching DRIE and then with an isotropic etching process laterally complete etched for example by means of a xenon difluoride or chlorine trifluoride process. Alternatively, you can in the isotropic etching process wet chemical processes such as KOH etching are also used become. The method according to the invention is characterized by a simple process sequence and thus an inexpensive one execution across from the state of the art. In contrast to the prior art oxidation can be dispensed with. The proposed process is a low temperature process which makes it easy for integrated Can use sensors, which additional monolithic to the high-frequency component further circuit elements provide integrated. About that there is also the advantage that the conductor tracks that are brought in are completely included Isolators can be passivated because the etching process Silicon extremely selective across from Insulators such as silicon dioxide, silicon nitride or also dielectrics with a low K-value are etched. The isotropic etching step but is also extremely selective across from Track materials such as aluminum, aluminum alloys with copper or / and silicon, TiN or tungsten. The coil layers or the metallic conductors can in the case of gold as a metallic conductor, easily with a passivation before the caustic attack protected become.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des in den nebengeordneten Ansprüchen angegebenen Verfahrens und der Vorrichtung möglich. Besonders vorteilhaft ist es, dass das Verfahren CMOS-kompatibel vorgesehen ist. Damit ist es möglich, mit dem Hochfrequenzbauelement zusammen elektronische Schaltkreise auf dem gleichen Substrat zu integrieren, die mit einer herkömmlichen Technologie zur Herstellung mikroelektronischer Schaltkreise, beispielsweise CMOS, hergestellt wurden. Weiterhin ist es von Vorteil, dass zunächst der wenigstens eine metallische Leiter strukturiert wird, dass anschließend ein Tiefenätzschritt durchgeführt wird und dass daran anschließend ein weiterer isotroper Ätzschritt durchgeführt wird. Hierdurch ist es möglich, besonders kostengünstig und mit einer geringen Temperaturbelastung das Hochfrequenzbauelement herzustellen. Weiterhin ist es von Vorteil, dass der Tiefenätzschritt als DRIE-Schritt vorgesehen ist. Hierdurch kann auf eine besonders kostengünstige Herstelltechnologie zurückgegriffen werden.By the measures listed in the subclaims are advantageous developments and improvements in the secondary claims specified method and the device possible. Particularly advantageous is that the method is intended to be CMOS-compatible. In order to Is it possible, electronic circuits together with the high-frequency component integrate on the same substrate as with a conventional Technology for manufacturing microelectronic circuits, for example CMOS. It is also advantageous that the at least one metallic conductor is structured, that subsequently one Tiefenätzschritt carried out and that after that another isotropic etching step is carried out. This makes it possible particularly inexpensive and the high-frequency component with a low temperature load manufacture. It is also advantageous that the deep etching step is provided as a DRIE step. This can be a special inexpensive Manufacturing technology used become.

Weiterhin ist von Vorteil, dass der weitere isotrope Ätzschritt mittels eines XeF2-, ClF3-, BrF3- oder SF6-Plasma oder nasschemisch mittels TMAH oder KOH oder HNO3/HF-Ätzmittel durchgeführt wird. Dadurch ist es erfindungsgemäß besonders einfach und kostengünstig möglich, den isotropen Ätzschritt durchzuführen. Weiterhin ist von Vorteil, dass der wenigstens eine metallische Leiter eine Spule ist. Hierdurch ist es erfindungsgemäß möglich, ein besonders häufig mit großem Aufwand herzustellendes Bauelement mit dem erfindungsgemäßen Verfahren herzustellen. Weiterhin ist von Vorteil, dass der metallische Leiter freitragend oder auf einer tragenden Isolationsschicht vorgesehen ist. Dadurch ist es im Falle eines freitragenden Leiters möglich, eine besonders gute Isolation und einen besonders großen Abstand zum Substrat herzustellen und bei einem Leiter, der auf einer tragenden Isolationsschicht vorgesehen ist, ist es dadurch möglich, die mechanische Stabilität zu erhöhen.It is also advantageous that the further isotropic etching step is carried out using a XeF 2 , ClF 3 , BrF 3 or SF 6 plasma or wet-chemically using TMAH or KOH or HNO 3 / HF etchant. This makes it possible according to the invention to carry out the isotropic etching step in a particularly simple and cost-effective manner. It is also advantageous that the at least one metallic conductor is a coil. This makes it possible according to the invention to produce a component which is to be produced particularly frequently and with great effort using the method according to the invention. It is also advantageous that the metallic conductor is self-supporting or is provided on a supporting insulation layer. In the case of a self-supporting conductor, this makes it possible to produce particularly good insulation and a particularly large distance from the substrate, and in the case of a conductor which is provided on a supporting insulation layer, it is possible to increase the mechanical stability.

Zeichnungdrawing

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigenAn embodiment of the invention is shown in the drawing and in the description below explained in more detail. It demonstrate

1 eine bekannte Spulenanordnung nach dem Stand der Technik, 1 a known coil arrangement according to the prior art,

2 eine erste Vorstufe der erfidungsgemäßen Vorrichtung, 2 a first preliminary stage of the device according to the invention,

3 eine zweite Vorstufe der erfindungsgemäßen Vorrichtung, 3 a second preliminary stage of the device according to the invention,

4 eine dritte Vorstufe der erfindungsgemäßen Vorrichtung, 4 a third preliminary stage of the device according to the invention,

5 eine vierte Vorstufe der erfindungsgemäßen Vorrichtung, 5 a fourth preliminary stage of the fiction moderate device,

6 eine fünfte Vorstufe der erfindungsgemäßen Vorrichtung, 6 a fifth preliminary stage of the device according to the invention,

7 eine sechste Vorstufe der erfindungsgemäßen Vorrichtung, 7 a sixth preliminary stage of the device according to the invention,

8 eine siebte Vorstufe der erfindungsgemäßen Vorrichtung und 8th a seventh preliminary stage of the device according to the invention and

9 die erfindungsgemäße Vorrichtung. 9 the device according to the invention.

Beschreibung des Ausführungsbeispielsdescription of the embodiment

Die Entwicklung von mikroelektromechanischen Bauteilen für Hochfrequenzanwendungen zielt in erster Linie auf Hochfrequenzoszillatoren bzw. Hochfrequenzresonatoren, deren Frequenz durch mechanische Komponenten bestimmt wird. Gegenüber rein elektrischen Schwingkreisen haben mechanische mikroelektromechanische Bauelemente bzw. Resonatoren den Vorteil, sehr hohe Güten von Q=1000 und mehr zu erreichen. Dadurch werden geringe Verluste bei den hohen Frequenzen, von beispielsweise einigen 10 MHz, ermöglicht. Es ist erfindungsgemäß vorgesehen, Radiofrequenz-Schwingkreise und Schaltungen vollständig mit mikroelektromechanischen Komponenten und elektronischen integrierten Schaltkreisen auszustatten, um eine vollständige Integration auf einem Chip bzw. einem Substrat zu erzielen. Neben Resonatoren lassen sich auch Filter, beispielsweise gekoppelte Bandfilter, abstimmbare Kapazitäten oder Induktivitäten in mikromechanischen Systemen darstellen, beispielsweise für LC-Resonatoren. Die Herausforderungen bei radiofrequenzmikroelektromechanischen Systemen liegt unter anderem in der Verkappung, insbesondere der Vakuumverkappung von Hochgütesysteinen und in der Realisierung von winzigen Plattenabständen in abstimmbaren Kapazitäten und weiterhin in der Realisierung von sehr großen Isolationsabständen, beispielsweise bei Spulenkonstruktionen oder Leiterbahnen zur Verringerung der dielektrischen Verluste in Isolationsschichten bzw. leitenden Bauelementkomponenten.The development of microelectromechanical Components for High frequency applications primarily target high frequency oscillators or high-frequency resonators, the frequency of which is due to mechanical components is determined. Across from Purely electrical resonant circuits have mechanical microelectromechanical ones Components or resonators have the advantage of very high quality of Q = 1000 and achieve more. This will result in low losses in the high Frequencies, for example a few 10 MHz, allows. According to the invention, Radio frequency resonant circuits and circuits complete with microelectromechanical components and electronic integrated Equip circuits for full integration on one To achieve chip or a substrate. In addition to resonators, too Filters, for example coupled band filters, tunable capacities or inductors represent in micromechanical systems, for example for LC resonators. The challenges of radio frequency microelectromechanical Systems lies among other things in the capping, in particular the Vacuum capping of high quality stones and in the implementation of tiny plate distances in tunable capacities and still in the implementation of very large insulation distances, for example in coil designs or conductor tracks to reduce the dielectric losses in insulation layers or conductive component components.

Spulen sind allgemein bekannt bereits in Oberflächenmikromechanik-Technologie hergestellt worden. Hierzu ist in 1 eine solche Spulenkonstruktion gemäß dem Stand der Technik dargestellt. In 1 ist auf der linken Seite der Figur eine Aufsicht auf eine Radiofrequenz-Spule dargestellt, bei der die Spulenwicklung mit dem Bezugszeichen 4, die rücklaufende, höher liegende Spulenbahn mit dem Bezugszeichen 3 und die Kaverne unterhalb der Spule, welche zur Luftisolation vorgesehen ist, mit dem Bezugszeichen 5 bezeichnet ist. Im rechten Teil der 1 ist ein entsprechender Querschnitt durch den Spulenkörper einer solchen Spulenanordnung dargestellt, wobei das Substrat, insbesondere Siliziumsubstrat, mit dem Bezugszeichen 1, ein Isolationsoxid mit dem Bezugszeichen 2, die rücklaufende Spulenleiterbahn mit dem Bezugszeichen 3, die Spulenwicklung mit dem Bezugszeichen 4 und die Kaverne wiederum mit dem Bezugszeichen 5 bezeichnet ist. Bei in 1 nicht dargestellten bekannten Spulen wird im Opferschichtbereich unterhalb der Spule bzw. unterhalb der Spulenwicklung eine Stützenkonstruktion mit einem DRIE-Verfahren (Deep Reactive Ion Etching) in Tiefen von zwischen 50 und 100 μm geätzt. Die Siliziumstützen werden in einem anschließenden Oxidationsprozess vollständig aufoxidiert und in einem CVD-Verfahren (Chemical Vapour Deposition) mittels eines Oxids abgedeckt. Dabei entsteht eine nahezu planare Oxidoberfläche, auf der weitere Schichten für die Spulenkonstruktion aufgebracht werden können. Durch die große Dicke des entstehenden Oxidblocks werden Kapazitäten zwischen der Spule und dem Substrat stark erniedrigt und damit Verluste reduziert. Weiterhin ist es auch allgemein bekannt, dass diese Oxidstützenkonstruktion, wie in 1 dargestellt, mit flusssäurehaltigen Ätzmedien, beispielsweise BOE (buffered oxide etch), selektiv gegenüber den Spulenmaterialien und den Substratschichten als Opferschicht entfernt wird. Es entsteht dadurch ein freitragender Spulenkörper über einem tiefen Hohlraum, der in 1 mit dem Bezugszeichen 5 bezeichnet ist. Durch den großen Abstand zu leitenden Flächen bzw. durch die niedrige Dielektrizitätskonstante des Hohlraumisolators (insbesondere Luft) treten beim Hochfrequenzbetrieb der Spule nur geringe Verluste auf.Coils have generally been produced using surface micromechanical technology. This is in 1 such a coil construction is shown according to the prior art. In 1 is a top view of a radio frequency coil is shown on the left side of the figure, in which the coil winding with the reference numeral 4 , the returning, higher lying coil path with the reference symbol 3 and the cavern below the coil, which is provided for air insulation, with the reference symbol 5 is designated. In the right part of the 1 A corresponding cross section through the coil body of such a coil arrangement is shown, the substrate, in particular silicon substrate, with the reference symbol 1 , an insulation oxide with the reference symbol 2 , the returning coil conductor track with the reference symbol 3 , the coil winding with the reference symbol 4 and the cavern again with the reference symbol 5 is designated. At in 1 Known coils, not shown, are etched in the sacrificial layer area below the coil or below the coil winding using a DRIE (Deep Reactive Ion Etching) process to a depth of between 50 and 100 μm. The silicon supports are completely oxidized in a subsequent oxidation process and covered with an oxide in a CVD (Chemical Vapor Deposition) process. This creates an almost planar oxide surface on which additional layers for the coil construction can be applied. Due to the large thickness of the oxide block that is formed, capacitances between the coil and the substrate are greatly reduced and losses are thus reduced. Furthermore, it is also generally known that this oxide support construction, as in 1 shown, with etching media containing hydrofluoric acid, for example BOE (buffered oxide etch), is removed selectively with respect to the coil materials and the substrate layers as a sacrificial layer. This creates a cantilevered bobbin over a deep cavity, which in 1 with the reference symbol 5 is designated. Due to the large distance from conductive surfaces and the low dielectric constant of the cavity insulator (in particular air), only small losses occur during high-frequency operation of the coil.

Das erfindungsgemäße Verfahren sieht vor, ein freitragendes Hochfrequenzbauelement herzustellen, wobei das Bauelement insbesondere als Spule vorgesehen ist. Die Erfindung kann nicht nur für die Isolation von Spulen eingesetzt werden, sondern ist prinzipiell auch auf andere Bauelementkomponenten in Hochfrequenzbauelementen anwendbar, wie beispielsweise Leiterbahnführungen etc. Erfindungsgemäß ist das Verfahren CMOSkompatibel ausgestaltet, d.h. es können auf dem gleichen Substrat wie das Hochfrequenzbauelement auch mikroelektronische Schaltkreise mittels einer üblichen Prozesstechnologie, insbesondere CMOS-Technologie, hergestellt sein bzw. vorgesehen sein.The method according to the invention provides a Manufacture self-supporting high-frequency component, the component is provided in particular as a coil. The invention cannot only for the insulation of coils are used, but is in principle also on other component components in high-frequency components applicable, such as conductor tracks etc. According to the invention Process CMOS compatible, i.e. it can be on the same substrate like the high-frequency component also microelectronic circuits by means of a usual Process technology, especially CMOS technology or be provided.

In den 2 bis 9 wird anhand verschiedener Vorstufen und schließlich der erfindungsgemäßen Vorrichtung das erfindungsgemäße Herstellungsverfahren beschrieben.In the 2 to 9 the manufacturing process according to the invention is described on the basis of various preliminary stages and finally the device according to the invention.

In 2 ist eine erste Vorstufe der erfindungsgemäßen Vorrichtung dargestellt. Auf einem Substrat 10, welches insbesondere als Siliziumsubstrat vorgesehen ist, ist eine erste Isolationsschicht 21 aufgebracht, welche erfindungsgemäß durchaus strukturiert vorgesehen sein kann. Die erste Isolationsschicht 21 ist beispielsweise aus Siliziumdioxid oder auch aus Siliziumnitrid vorgesehen.In 2 a first preliminary stage of the device according to the invention is shown. On a substrate 10 , which is provided in particular as a silicon substrate, is a first insulation layer 21 applied, which according to the invention can be provided in a structured manner. The first layer of insulation 21 is made of silicon dioxide or silicon nitride, for example.

Iri 3 ist eine zweite Vorstufe der erfindungsgemäßen Vorrichtung, wiederum mit dem Substrat 10, der ersten Isolationsschicht 21 und einer ersten Leitschicht 31, dargestellt. Die erste Leitschicht 31 ist strukturiert vorgesehen und bildet einen Teil des wenigstens einen erfindungsgemäß vorgesehenen metallischen Leiters. Die erste Leitschicht 31 ist daher insbesondere aus einem Metall wie Aluminium, Gold und dergleichen vorgesehen. Alternativ kann es auch vorgesehen sein, Silizium als Material des Leiters der ersten Leitschicht 31 zu verwenden. Der Schichtwiderstand soll jedoch klein sein, weshalb es erfindungsgemäß durchaus vorgesehen ist, Metalle zu verwenden.Iri 3 is a second preliminary stage of the device according to the invention, again with the substrate 10 , the first layer of insulation 21 and a first conductive layer 31 , shown. The first guiding layer 31 is provided in a structured manner and forms part of the at least one according to the invention seen metallic conductor. The first guiding layer 31 is therefore provided in particular from a metal such as aluminum, gold and the like. Alternatively, it can also be provided that silicon is the material of the conductor of the first conductive layer 31 to use. However, the sheet resistance should be small, which is why the invention provides for the use of metals.

In 4 ist eine dritte Vorstufe der erfindungsgemäßen Vorrichtung dargestellt. Neben dem Substrat 10, der ersten Isolationsschicht 21 und der ersten Leitschicht 31 ist eine zweite Isolationsschicht 22 dargestellt. Für die zweite Isolationsschicht 22 ist insbesondere das gleiche Material wie für die erste Isolationsschicht 21 vorgesehen, insbesondere Siliziumdioxid oder Siliziumnitrid. Wie im Schnittbild der 4 dargestellt, ist die zweite Isolationsschicht 22 ebenfalls strukturiert vorgesehen.In 4 A third preliminary stage of the device according to the invention is shown. In addition to the substrate 10 , the first layer of insulation 21 and the first conductive layer 31 is a second layer of insulation 22 shown. For the second layer of insulation 22 is in particular the same material as for the first insulation layer 21 provided, in particular silicon dioxide or silicon nitride. As in the sectional view of the 4 shown is the second insulation layer 22 also structured.

In 5 ist eine vierte Vorstufe der erfindungsgemäßen Vorrichtung dargestellt. Neben dem Substrat 10, der ersten Isolationsschicht 21, der ersten Leitschicht 31 und der zweiten Isolationsschicht 22 ist eine zweite Leitschicht 32 dargestellt. Die zweite Leitschicht 32 ist in bestimmten und in 5 mit dem Bezugszeichen 39 versehenen Bereichen mit der ersten Leitschicht 31 verbunden, sodass ein elektrisch niederohmiger Kontakt zwischen der ersten Leitschicht 31 und der zweiten Leitschicht 32 entsteht. Die erste Leitschicht 31 und die zweite Leitschicht 32 bilden zusammen den metallischen Leiter. In 5, 6, 7, 8 und 9 ist eine Querschnittdarstellung eines Spulenkörpers als metallischer Leiter angedeutet. Auch für die zweite Leitschicht bzw. die zweite Leiterbahnebene 32 kommen die für die erste Leitschicht 31 bereits beschriebenen Materialien in Frage. Optional kann auf die in 5 dargestellte Vorstufe der erfindungsgemäßen Vorrichtung noch eine dritte Isolationsebene, die jedoch in 5 nicht dargestellt ist, abgeschieden werden.In 5 A fourth preliminary stage of the device according to the invention is shown. In addition to the substrate 10 , the first layer of insulation 21 , the first conductive layer 31 and the second insulation layer 22 is a second guiding layer 32 shown. The second guiding layer 32 is in certain and in 5 with the reference symbol 39 areas provided with the first conductive layer 31 connected so that an electrically low-resistance contact between the first conductive layer 31 and the second conductive layer 32 arises. The first guiding layer 31 and the second guiding layer 32 together form the metallic conductor. In 5 . 6 . 7 . 8th and 9 is a cross-sectional view of a coil body indicated as a metallic conductor. Also for the second conductive layer or the second interconnect level 32 come for the first guiding layer 31 materials already described in question. Optionally, the in 5 illustrated preliminary stage of the device according to the invention still a third isolation level, but in 5 is not shown.

In 6 ist eine fünfte Vorstufe der erfindungsgemäßen Vorrichtung dargestellt. Im Bereich des Bauelementes, in dem sich keine Schicht des metallischen Leiters 31, 32 befindet – vergleiche insbesondere die Draufsicht im linken Teil der 1 – ist es möglich, zur Erzeugung eines Hohlraums unterhalb der Leiterstruktur eine Tiefenätzung durchzuführen. Hierzu ist zunächst eine Öffnung durch die Isolationsschichten 21, 22 hindurch auszuführen. Solche Öffnungen sind in der 6 mit dem Bezugszeichen 41 versehen. Neben den Öffnungen 41 ist in 6 weiterhin auch das Substrat 10, die erste Isolationsschicht 21, die zweite Isolationsschicht 22, die erste Leitschicht 31 und die zweite Leitschicht 32 dargestellt. Zur Öffnung der mit dem Bezugszeichen 41 versehenen Bereiche ist es erfindungsgemäß insbesondere vorgesehen, dass eine großflächige Öffnung bzw. eine großflächige Perforation der Bereiche 41 entsteht. Hierfür wird bevorzugt ein Trockenätzverfahren, z.B. reaktives Ionenätzen eingesetzt. Mit dieser Öffnung 41 werden die erste Isolationsschicht 21, die zweite Isolationsschicht 22 und eine optionale dritte Isolationsschicht geöffnet.In 6 A fifth preliminary stage of the device according to the invention is shown. In the area of the component in which there is no layer of the metallic conductor 31 . 32 located - compare in particular the top view in the left part of the 1 - It is possible to carry out a deep etching to create a cavity below the conductor structure. For this purpose there is first an opening through the insulation layers 21 . 22 to run through. Such openings are in the 6 with the reference symbol 41 Mistake. Next to the openings 41 is in 6 also the substrate 10 , the first layer of insulation 21 , the second layer of insulation 22 , the first conductive layer 31 and the second guiding layer 32 shown. To open the one with the reference symbol 41 provided areas, it is particularly provided according to the invention that a large-area opening or a large-area perforation of the areas 41 arises. A dry etching method, for example reactive ion etching, is preferably used for this. With this opening 41 become the first layer of insulation 21 , the second layer of insulation 22 and an optional third insulation layer is opened.

In 7 ist eine sechste Vorstufe der erfindungsgemäßen Vorrichtung dargestellt. Hierbei wurden die aus der 6 mit dem Bezugszeichen 41 versehenen geöffneten Bereiche mittels eines Tiefenätzschritts nach unten in das Substrat 10 hinein erweitert, um die Kavernenvorstufen 42 zu bilden. Bei dem Tiefenätzschritt wird insbesondere das DRIE-Verfahren angewandt und eine Ätztiefe von 10 bis 200 μm erreicht. Hier ist es erfindungsgemäß vorgesehen, eine Endpunktkontrolle vorzusehen oder auch die Tiefenätzung ohne eine Endpunktkontrolle durchzuführen. Weiterhin ist in 7 wiederum das Substrat 10, die erste und zweite Isolationsschicht 21, 22 und die erste und zweite Leitschicht 31, 32 dargestellt.In 7 a sixth preliminary stage of the device according to the invention is shown. Here, the from 6 with the reference symbol 41 provided open areas by means of a deep etching step down into the substrate 10 expanded into the cavern precursors 42 to build. In the deep etching step, the DRIE method is used in particular and an etching depth of 10 to 200 μm is achieved. Here it is provided according to the invention to provide an end point check or to carry out the deep etching without an end point check. Furthermore, in 7 again the substrate 10 , the first and second insulation layers 21 . 22 and the first and second guiding layers 31 . 32 shown.

In 8 ist die siebte Vorstufe der erfindungsgemäßen Vorrichtung dargestellt. Hierbei wird in die Kavernenvorstufen 42 hinein ein isotroper Ätzschritt ausgeführt, der die in 7 und 8 mit dem Bezugszeichen 11 bezeichneten Stützen der mikromechanischen Struktur entfernt. Der isotrope Ätzschritt wird erfindungsgemäß insbesondere durch Anwendung von Ätzmedien wie XeF2, ClF3, BrF3 oder SF6, d. h. mittels eines Plasmaätzverfahrens oder auch mittels eines nasschemischen Ätzverfahrens mit Ätzmedien wie TMAH, KOH, HNO3/HF und dergleichen durchgeführt. Das Ätzmedium ist in 8 mit dem Bezugszeichen 45 versehen. Ansonsten ist wiederum das Substrat 10, die erste und zweite Isolationsschicht 21, 22 und die erste und zweite Leitschicht 31, 32 dargestellt.In 8th the seventh preliminary stage of the device according to the invention is shown. Here, the cavern precursors 42 an isotropic etching step is carried out into it 7 and 8th with the reference symbol 11 designated supports of the micromechanical structure removed. The isotropic etching step is carried out according to the invention in particular by using etching media such as XeF 2 , ClF 3 , BrF 3 or SF 6 , ie by means of a plasma etching process or also by means of a wet chemical etching process with etching media such as TMAH, KOH, HNO 3 / HF and the like. The etching medium is in 8th with the reference symbol 45 Mistake. Otherwise the substrate is again 10 , the first and second insulation layers 21 . 22 and the first and second guiding layers 31 . 32 shown.

In 9 ist die erfindungsgemäße Vorrichtung dargestellt, wobei durch das isotrope Ätzverfahren die Stützstrukturen 11 entfernt und eine Kaverne 44 unter der Struktur des metallischen Leiters 31, 32 erzeugt wurde. In 9 ist wiederum das Substrat 10, die erste und zweite Isolationsschicht 21, 22 und der metallische Leiter 31, 32 dargestellt.In 9 The device according to the invention is shown, the support structures being formed by the isotropic etching process 11 removed and a cavern 44 under the structure of the metallic conductor 31 . 32 was generated. In 9 is again the substrate 10 , the first and second insulation layers 21 . 22 and the metallic conductor 31 . 32 shown.

Erfindungsgemäß ist es damit möglich, mittels eines CMOS-verträglichen Verfahrens beliebige Hochfrequenzbauelemente als mikromechanische Strukturen herzustellen. Hierbei ist es besonders wichtig, dass bei der Durchführung des Verfahrens nicht zu hohe Temperaturen erforderlich sind. Ein solches Niedertemperaturverfahren ist dadurch gekennzeichnet, dass wesentlich geringere Temperaturen notwendig sind als jene Temperaturen, die bei der Bildung von thermisch oxidiertem Silizium benötigt werden. Diese sind erfindungsgemäß insbesondere als Temperaturen unterhalb von 600°C vorgesehen.According to the invention, it is thus possible to use a CMOS compatible Any high-frequency components as micromechanical structures manufacture. It is particularly important that when carrying out the Process not too high temperatures are required. Such one Low temperature process is characterized in that essential lower temperatures are necessary than those temperatures that are needed in the formation of thermally oxidized silicon. According to the invention, these are in particular provided as temperatures below 600 ° C.

Claims (8)

Verfahren zur Herstellung einer mikromechanischen Vorrichtung mit wenigstens einem als Hochfrequenzbauelement vorgesehenen Leiter (31, 32), dadurch gekennzeichnet, dass das Verfahren ein Niedertemperaturverfahren ist.Method for producing a micromechanical device with at least one conductor provided as a high-frequency component ( 31 . 32 ), characterized in that the process is a low temperature process. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren CMOSkompatibel ist.A method according to claim 1, characterized in that the process is CMOS compatible. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zunächst der wenigstens eine metallische Leiter (31, 32) strukturiert wird, dass danach ein Tiefenätzschritt durchgeführt wird und dass anschließend ein isotroper Ätzschritt durchgeführt wird.Method according to claim 1 or 2, characterized in that first the at least one metallic conductor ( 31 . 32 ) that a deep etching step is then carried out and that an isotropic etching step is then carried out. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Tiefenätzschritt als DRIE-Schritt vorgesehen ist.A method according to claim 3, characterized in that the deep etching step is provided as a DRIE step. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der isotrope Ätzschritt mittels eines XeF2-, ClF3-, BrF3- oder SF6-Plasmas oder nasschemisch mittels TMAH oder KOH oder HNO3/HF durchgeführt wird.Device according to claim 3, characterized in that the isotropic etching step is carried out by means of a XeF 2 , ClF 3 , BrF 3 or SF 6 plasma or wet-chemically by means of TMAH or KOH or HNO 3 / HF. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der wenigstens eine metallische Leiter (31, 32) eine Spule ist.Method according to one of the preceding claims, characterized in that the at least one metallic conductor ( 31 . 32 ) is a coil. Mikromechanische Vorrichtung mit wenigstens einem als Hochfrequenzbauelement vorgesehenen metallischen Leiter (31, 32), hergestellt nach einem Verfahren gemäß einem der vorhergehenden Ansprüche.Micromechanical device with at least one metallic conductor provided as a high-frequency component ( 31 . 32 ), produced by a method according to one of the preceding claims. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass der metallische Leiter (31, 32) freitragend oder auf einer tragenden Isolationsschicht vorgesehen ist.Apparatus according to claim 7, characterized in that the metallic conductor ( 31 . 32 ) is self-supporting or provided on a load-bearing insulation layer.
DE2002143511 2002-09-19 2002-09-19 Method and micromechanical device Ceased DE10243511A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2002143511 DE10243511A1 (en) 2002-09-19 2002-09-19 Method and micromechanical device
PCT/DE2003/000704 WO2004028959A2 (en) 2002-09-19 2003-03-06 Method and micromechanical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002143511 DE10243511A1 (en) 2002-09-19 2002-09-19 Method and micromechanical device

Publications (1)

Publication Number Publication Date
DE10243511A1 true DE10243511A1 (en) 2004-04-01

Family

ID=31969266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002143511 Ceased DE10243511A1 (en) 2002-09-19 2002-09-19 Method and micromechanical device

Country Status (2)

Country Link
DE (1) DE10243511A1 (en)
WO (1) WO2004028959A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020288A1 (en) * 2007-04-30 2008-11-06 Epcos Ag Electrical component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531445B2 (en) * 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2154357C (en) * 1993-02-04 2004-03-02 Kevin A. Shaw Microstructures and single-mask, single-crystal process for fabrication thereof
WO1999036941A2 (en) * 1998-01-15 1999-07-22 Cornell Research Foundation, Inc. Trench isolation for micromechanical devices
JP4238437B2 (en) * 1999-01-25 2009-03-18 株式会社デンソー Semiconductor dynamic quantity sensor and manufacturing method thereof
US6727778B2 (en) * 2000-06-06 2004-04-27 Cornell Research Foundation, Inc. Transmission line structures for use as phase shifters and switches
DE10029501C1 (en) * 2000-06-21 2001-10-04 Fraunhofer Ges Forschung Vertical field effect transistor made from a semiconductor wafer comprises a residual transistor consisting of a source region, a channel region, a drain region, and a moving gate structure made from the semiconductor material
US6535101B1 (en) * 2000-08-01 2003-03-18 Micron Technology, Inc. Low loss high Q inductor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020288A1 (en) * 2007-04-30 2008-11-06 Epcos Ag Electrical component
US8558356B2 (en) 2007-04-30 2013-10-15 Epcos Ag Electrical Component
DE102007020288B4 (en) * 2007-04-30 2013-12-12 Epcos Ag Electrical component

Also Published As

Publication number Publication date
WO2004028959A2 (en) 2004-04-08
WO2004028959A3 (en) 2004-12-29

Similar Documents

Publication Publication Date Title
DE69333551T2 (en) Single mask process for making microstructures, single crystal fabrication process
DE102016114912B4 (en) Semiconductor structure and process for their manufacture
DE10065013B4 (en) Method for producing a micromechanical component
EP2170762B1 (en) Corrosion-resistant mems component, and method for the production thereof
DE10006035A1 (en) Micro-mechanical component production, used as sensor element or actuator element, comprises providing functional element and/or functional layer with protective layer
DE19847455A1 (en) Silicon multi-layer etching, especially for micromechanical sensor production, comprises etching trenches down to buried separation layer, etching exposed separation layer and etching underlying silicon layer
DE102010039330B4 (en) Method for producing an electrical via in a substrate
DE102013104058A1 (en) Coil and method of making a coil
DE102010061782B4 (en) Method for producing a micromechanical component
WO2022189056A1 (en) Electrically actuatable mems switch
DE10000368A1 (en) Micromechanical structure, in particular for an acceleration sensor or rotation rate sensor, and corresponding manufacturing method
EP2019812B1 (en) Method for producing a micromechanical component having a membrane and micromechanical component
DE102012213313A1 (en) Micromechanical structure, particularly acceleration sensor, comprises micromechanical functional structure formed on surface of substrate, and strip conductor arrangement with two insulating layers and intermediate strip conductor layer
DE19817311A1 (en) Manufacture of micromechanical component, such as rotation rate sensor
DE10243511A1 (en) Method and micromechanical device
EP1360143A2 (en) Method for producing surface micromechanical structures, and sensor
EP1289876B1 (en) Microstructure and method for the production thereof
DE10052419B4 (en) Method for producing micromechanical components
WO1995019572A1 (en) Process for producing an acceleration sensor
DE10142201A1 (en) Cavities with submicron structures created in a semiconductor device using a freezing process liquid
DE102009027321A1 (en) Method for producing electrical interlayer connection in substrate of micro-component or sensor, involves opening mask layer over substrate area provided for electrical interlayer connection, where mask layer is applied on substrate
DE102010001021B4 (en) Micromechanical component and corresponding manufacturing method
DE102006052630A1 (en) Micromechanical component with monolithic integrated circuit and method for producing a component
DE102022212203A1 (en) Method for producing a microelectromechanical component
EP3700855A1 (en) Microelectromechanical component and method for producing same

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R016 Response to examination communication
R003 Refusal decision now final

Effective date: 20110827