[go: up one dir, main page]

DE10227305A1 - Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung - Google Patents

Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung

Info

Publication number
DE10227305A1
DE10227305A1 DE10227305A DE10227305A DE10227305A1 DE 10227305 A1 DE10227305 A1 DE 10227305A1 DE 10227305 A DE10227305 A DE 10227305A DE 10227305 A DE10227305 A DE 10227305A DE 10227305 A1 DE10227305 A1 DE 10227305A1
Authority
DE
Germany
Prior art keywords
substrate
connections
contacts
component
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10227305A
Other languages
English (en)
Inventor
Joachim Krause
Joerg Seehawer
Dirk Striebel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens Dematic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Dematic AG filed Critical Siemens Dematic AG
Priority to DE10227305A priority Critical patent/DE10227305A1/de
Publication of DE10227305A1 publication Critical patent/DE10227305A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Ein elektrisches Mehrschicht-Bauelemente-Modul wird aus mindestens zwei übereinandergestapelten Substraten (10; 20) gebildet, welche jeweils dreidimensional aus Polymermaterial geformt werden. Jedes der Substrate besitzt an seiner Unterseite angeformte Polymer-Höcker (11; 21), welche zur Bildung von Außenanschlüssen (14) bzw. Zwischenanschlüssen (24) metallisiert sind. Auf jedem der Substrate (10; 20) ist ein oder sind mehrere elektrische oder elektronische Bauelemente (1, 2) angeordnet und kontaktiert. Das unterste Substrat besitzt schließlich die Außenanschlüsse (14) des Gesamtmoduls, während das zweite (20) oder weitere Substrate jeweils mit ihren Zwischenanschlüssen (24) auf der Oberseite des darunter liegenden Substrats kontaktiert werden. Auf diese Weise können verschiedene mit Bauelementen versehene Substrate modular miteinander im Baukastensystem kombiniert und auf einfache Weise hergestellt werden.

Description

  • Die Erfindung betrifft ein elektrisches Bauelemente-Modul mit mindestens einem dreidimensional geformten Substrat, das auf seiner Unterseite einstückig aus Polymermaterial angeformte und oberflächlich zur Bildung von externen Anschlüssen mit Metall beschichtete Anschlusshöcker aufweist, wobei dieses Substrat mindestens ein elektrisches oder elektronisches Bauelement trägt und auf seiner Oberfläche mit einer Leiterbahnstruktur versehen ist, welche elektrisch leitende Verbindungen zwischen internen Kontakten für das Bauelement und den externen Anschlüssen bildet. Außerdem betrifft die Erfindung ein Verfahren zur Herstellung eines der artigen Moduls.
  • Ein Bauelemente-Modul der Eingangs genannten Art ist beispielsweise aus der EP 0782765 B2 bekannt. Es besteht aus einem Anschluss-Substrat mit auf der Unterseite angeformten Polymer-Höckern, auf welchem ein Chip angeordnet und kontaktiert ist. Die Anordnung eines oder auch mehrerer Chips in der dort gezeigten Weise auf einem Substrat bietet allerdings nur relativ geringe Variationsmöglichkeiten.
  • Aus der DE 198 45 316 C2 ist weiterhin ein stapelbares Ball- Grid-Array-Halbleitergehäuse und ein Verfahren zu dessen Herstellung bekannt. Dort ist beschrieben, dass eine Mehrzahl derartiger Gehäuse aufeinander gestapelt und in der BGA- Technik mittels Lotkugeln untereinander elektrisch verbunden werden können. Auch die externe Verbindung des Gehäusestapels zu einer Leiterplatte erfolgt mittels Lotkugeln. Diese bekannte BGA-Technik mit Lotkugeln erfordert allerdings zusätzliche Teile und Prozess-Schritte, was Mehrkosten bedeutet. Überdies können die Rasterabstände bei dieser BGA-Technik nicht beliebig klein gemacht werden, da die verwendeten Lotkugeln eine bestimmte Mindestgröße haben müssen und außerdem bei ihrer Verflüssigung im Lötvorgang auseinandergedrückt werden, so dass ihr Durchmesser dabei noch zunimmt.
  • Ziel der vorliegenden Erfindung ist es, ein Bauelementemodul zu schaffen, bei dem mehrere Bauelemente auf einfache Weise modular miteinander verbunden werden können, so dass durch die Variation der Zusammenstellung auch unterschiedliche Funktionen erzeugt werden können.
  • Erfindungsgemäß wird dieses Ziel erreicht mit einem elektrischen Mehrschicht-Bauelemente-Modul mit
    • - einem ersten, dreidimensional geformten Substrat, das auf seiner Unterseite einstückig aus Polymermaterial angeformte und oberflächlich zur Bildung von externen Anschlüssen mit Metall beschichtete erste Anschluss-Höcker sowie auf seiner Oberseite in einem vorgegebenen Zwischenraster angeordnete Zwischenkontakte aufweist, wobei das erste Substrat vorzugsweise mindestens ein erstes elektrisches oder elektronisches Bauelement trägt und auf seiner Oberfläche mit einer Leiterbahnstruktur versehen ist, welche elektrisch leitende Verbindungen zwischen internen Kontakten für das erste Bauelement, den externen Anschlüssen und den Zwischenkontakten bildet, und
    • - mit einem zweiten, dreidimensional geformten Substrat, das auf seiner Unterseite einstückig aus Polymermaterial in dem vorgegebenen Zwischenraster angeformte und oberflächlich zur Bildung von Zwischenanschlüssen mit Metall beschichtete zweite Anschluss-Höcker aufweist, wobei das zweite Substrat mindestens ein zweites elektrisches oder elektronisches Bauelement trägt und auf seiner Oberfläche mit einer Leiterbahnstruktur versehen ist, welche elektrisch leitende Verbindungen zwischen internen Kontakten für das zweite Bauelement und den Zwischenanschlüssen bildet, und
    • - wobei das zweite Substrat auf dem ersten Substrat angeordnet ist und die Zwischenanschlüsse mit den Zwischenkontakten leitend verbunden sind.
  • Das erfindungsgemäße Mehrschicht-Bauelemente-Modul macht sich die sogenannte PSGA™ (Polymer-Stud-Grid-Array)-Technik zunutze, die mit den angeformten Kunststoff-Höckern sehr geringe Rasterabstände ermöglicht. Da jedes Substrat dreidimensional ausgeformt wird, können die benötigten Funktionen bereits im Formprozess mit erzeugt werden, so dass zusätzliche Teile und Montageschritte entfallen. Die Leiterbahnverbindungen auf den Oberflächen, also der Oberseite und/oder der Unterseite sowie in ggf. erforderlichen Durchgangslöchern können mit Laser-Strukturierung, ggf. unter Verwendung zusätzlicher Ätzschritte, in an sich bekannter Weise wirtschaftlich vorgenommen werden, da mit diesen Prozessen jeweils die gesamte Oberfläche mit allen Einzelkontakten erzeugt und bearbeitet werden kann. Durch die modulare Verbindung von zwei oder mehr Substraten, die jeweils mit einem oder mehreren Bauelementen bestückt sind, können unterschiedliche Produkte im Baukastensystem hergestellt werden, z. B. Sensoren mit unterschiedlichen Eigenschaften, Speicher mit unterschiedlichen Typen oder Speicher mit Steuerschaltung, die jeweils mit standardisierten Grundmodulen gebildet werden.
  • Die einzelnen Substrate sind in der Anschlusstechnik mit den Polymer-Höckern standardisiert. Im übrigen können sie beliebig variieren, was die Art und Anordnung der Bauelemente betrifft. So können die Bauelemente auf dar Unterseite und/oder der Oberseite angeordnet sein ggf. in entsprechenden Vertiefungen. Die Kontaktierung der Bauelemente kann auch wahlweise durch Drahtbonden, Flipchip-Verbindung oder in bestimmten Fällen auch mittels BGA-Technik vorgenommen werden, wobei die unterschiedlichen Verbindungstechniken auch innerhalb eines Substrats bzw. innerhalb des Moduls gemischt angewendet werden können. Durch Kontaktierung der einzelnen Substrate untereinander und zur Leiterplatte erfolgt jedoch in jedem Fall über die Polymer-Höcker.
  • Natürlich ist das erfindungsgemäße Modul nicht auf die Verbindung zweier Substrate beschränkt. Das zweite Substrat kann wie das erste auf seiner Oberseite Zwischenkontakte aufweisen, auf das ein weiteres Substrat aufgesetzt werden kann, das wie das zweite Substrat gestaltet ist. In gleicher Weise können weitere Substrate übereinander gestapelt werden. In bestimmten Anwendungsfällen kann ein untenliegendes Substrat auch ohne Bandelement verwendet werden, so daß es als Zwischenverdrahtung für die Bauelemente der übrigen Substrate dient.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines Moduls weist folgende Schritte auf:
    • a) Ein erstes und mindestens ein zweites Substrat werden dreidimensional aus Polymer-Material mit an der Unterseite vorstehenden Anschluss-Höckern geformt,
    • b) die Substrate werden mit einer Metallisierung versehen, welche zumindest teilweise jeweils die Oberseite und/oder die Unterseite des Substrats einschließlich der Anschluss- Höcker sowie Verbindungsflächen zwischen der Oberseite und der Unterseite bedeckt,
    • c) die Metallisierung wird durch gezielte Teilabtragung derart strukturiert, dass externe Anschlüsse auf den Höckern des ersten Substrats, Zwischenanschlüsse auf den Höckern des zweiten Substrats, Zwischenkontakte auf der Oberseite des ersten Substrats und interne Kontakte für die jeweiligen Bauelemente auf beiden Substraten sowie Leiterbahnen zwischen den Kontakten und Anschlüssen gebildet werden,
    • d) auf dem ersten und dem zweiten Substrat wird jeweils mindestens ein Bauelement angeordnet und kontaktiert und
    • e) das zweite Substrat wird auf dem ersten Substrat angeordnet, wobei die Zwischenanschlüsse des zweiten Substrats mit den Zwischenkontakten des ersten Substrats leitend verbunden werden.
  • Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand der Zeichnung näher erläutert. Es zeigen
  • Fig. 1 bis 3 in aufeinanderfolgenden Schritten zwei Substrate, die mit Bauelementen bestückt und zu einem erfindungsgemäßen Modul zusammengefügt werden;
  • Fig. 4 ein erfindungsgemäßes Bauelemente-Modul mit gegenüber Fig. 3 abgeänderter Kontaktierung der Bauelemente;
  • Fig. 5 eine weitere Ausführungsform eines erfindungsgemäßen Moduls mit an der Unterseite der Substrate angeordneten Bauelementen und
  • Fig. 6 eine gegenüber Fig. 5 weitergebildete Ausführungsform mit einem zusätzlichen Bauelement auf der Oberseite.
  • In Fig. 1 sind zwei Substrate aus Polymer-Material schematisiert im Schnitt gezeigt, nämlich ein erstes Substrat 10 und ein zweites Substrat 20, welche beide beispielsweise durch Spritzgießen oder durch Heißprägen dreidimensional ausgeformt wurden. Das Substrat 10 weist auf seiner Unterseite einstückig angeformte Anschluss-Höcker 11 auf, die über die Unterseite nach einem vorgegebenen Anschlussraster verteilt sind. Das zweite Substrat 20 besitzt ebenfalls auf seiner Unterseite Anschluss-Höcker 21, die nach einem Zwischenraster verteilt sind, welches gleich oder verschieden zu dem Anschlussraster des ersten Substrats sein kann. Wie aus der schematischen Darstellung von Fig. 1 gezeigt ist, sind die Anschluss-Höcker 21 derart über Randbereiche verteilt angeordnet, dass sie nicht mit einem Bauelement auf der Oberseite des Substrats 10 in Konflikt geraten. Je nach Anordnung, Art und Anzahl der Bauelemente kann aber die Verteilung der Anschluss-Höcker variieren.
  • Wie in Fig. 1 bereits weiter dargestellt ist, besitzen beide Substrate 10 und 20 jeweils Durchgangslöcher 12 bzw. 22 zwischen der Oberseite und der Unterseite des jeweiligen Substrats. Außerdem sind die Oberflächen beider Substrate mit einer Metallisierung 13 bzw. 23 versehen, welche die Oberseite, die Unterseite einschließlich der Anschluss-Höcker und die Durchgangslöcher überzieht. Die Metallisierung 13 ist auf dem ersten Substrat stellenweise so gestaltet, dass auf den ersten Anschluss-Höckern 11 jeweils externe Anschlüsse 14 und auf der Oberseite des ersten Substrats jeweils interne Kontakte 15 und Zwischenkontakte 16 gebildet sind. Die Metallisierung 13 ist im übrigen in nicht dargestellter Weise so strukturiert, dass sie Leiterbahnen zwischen den internen Kontakten 15, den Zwischenkontakten 16 und den externen Anschlüssen 14 bildet.
  • Das zweite Substrat 20 ist in vergleichbarer Weise mit Zwischenanschlüssen 24 auf den Enden der Anschluss-Höcker 21 und außerdem auf seiner Oberseite mit Innenkontakten 25 zum Anschluss eines Bauelementes versehen. Auch hier ist die Metallisierung 23 so strukturiert, dass Leiterbahnen zwischen den Innenkontakten 25 und den Zwischenanschlüssen 24 gebildet werden.
  • Fig. 2 zeigt die nächste Fertigungsstufe. Auf dem ersten Substrat 10 ist ein elektronisches Bauelement 1, beispielsweise ein IC über eine Klebeschicht 17, befestigt. Die Anschlusselemente 1a des Bauelementes 1 sind in an sich bekannter Weise mittels Bonddrähten 18 mit den Innenkontakten 15 dieses Substrats verbunden.
  • In gleicher Weise ist auf dem gleichen Substrat 20 ein Bauelement 2 über eine Klebeschicht 27 befestigt und an seinen Anschlusselementen 2a über Bonddrähte 28 zu den Innenanschlüssen 25 kontaktiert. Die Bauelemente 1 und 2 sind einschließlich ihrer Bondverbindungen 18 bzw. 28 jeweils mit einer Umhüllung 19 bzw. 29 aus Isolierstoff geschützt.
  • Fig. 3 zeigt die Vereinigung der beiden Substrate 10 und 20 zu einem erfindungsgemäßen Modul. Dabei wird das zweite Substrat 20 so auf das erste Substrat 10 gesetzt, dass die Anschluss-Höcker 21 mit ihren Zwischenanschlüssen 24 auf den Zwischenkontakten 16 des ersten Substrats 10 liegen. Mit diesen sind sie in üblicher Weise verbunden, d. h. vorzugsweise verlötet. Das so entstandene Modul wird dann auf eine Leiterplatte 9 gesetzt, wo die externen Anschlüsse 14 in üblicher Weise kontaktiert, d. h. vorzugsweise verlötet werden.
  • Fig. 4 zeigt eine ähnliche Anordnung wie Fig. 3. In diesem Fall ist ein erstes Substrat 30 ähnlich wie das Substrat 10 und ein zweites Substrat 40 ähnlich wie das Substrat 20 aufgebaut. Das Substrat 30 besitzt erste Anschluss-Höcker 31 mit externen Anschlüssen 34, mit denen es auf einer Leiterplatte 9 oder einem sonstigen Schaltungsträger kontaktiert ist. Das Substrat 40 besitzt zweite Anschluss-Höcker 41 mit Zwischenanschlüssen 44, mit denen es mit Zwischenkontakten 36 auf der Oberseite des Substrats 30 kontaktiert ist. Wie im ersten Beispiel sind die Substrate 30 und 40 mit Durchgangslöchern 32 bzw. 42 und einer strukturierten Metallisierung 33 bzw. 43 versehen. Auf dem ersten Substrat 30 ist ein Bauelement 3 in diesem Fall nicht über Bonddrähte, sondern über Lotkugeln 38 mit internen Kontakten 35 verbunden. In gleicher Weise ist ein Bauelement 4 auf dem zweiten Substrat 40 über Lotkugeln 48 mit internen Kontakten 45 verbunden. Im übrigen erfolgt die Metallisierung und Strukturierung der beiden Substrate in vergleichbarer Weise wie oben beschrieben.
  • Fig. 5 zeigt eine weitere Abwandlung eines erfindungsgemäßen Moduls. Ein erstes Substrat 50 besitzt auf seiner Unterseite Anschluss-Höcker 51 und zwischen den Anschluss-Höckern jeweils eine Ausnehmung 57, in der ein Bauelement 5 angeordnet und beispielsweise durch Kleben befestigt ist. Eine Metallisierung 53 auf der Oberseite und der Unterseite dieses Substrats 50 ist ebenso wie Durchgangslöcher 52 in bereits beschriebener Weise vorgesehen und strukturiert, wobei auf der Unterseite jeweils Innenkontakte 55 zum Anschluss des Bauelementes über Bonddrähte 58 vorgesehen sind. Eine Isolierstoff- Umhüllung 59 schützt das Bauelement und die Bonddrähte. Im übrigen bildet die Metallisierung auch hier Außenkontakte 54 und Zwischenkontakte 56 sowie Durchgangsverbindungen über Durchgangslöcher 52 wie im ersten Beispiel. Das auf dem ersten Substrat 50 befestigte und kontaktierte zweite Substrat 60 ist in gleicher Weise wie das erste Substrat 50 aufgebaut, mit Anschluss-Höckern 61, Zwischenanschlüssen 64, internen Kontakten 65 und einer unterseitigen Ausnehmung 67 versehen, wobei in Letzterer ein Bauelement 6 angeordnet ist. Über Bonddrähte 68 ist dieses mit Innenkontakten 65 kontaktiert. Auch dieses Bauelement 6 ist mit einer Isolierstoff-Umhüllung 69 geschützt. Wie in den vorhergehenden Beispielen ist das aus den Substraten 50 und 60 gebildete Modul auf einer Leiterplatte 9 angeordnet und kontaktiert.
  • Fig. 6 zeigt eine weitere Abwandlung der Ausführungsform von Fig. 5. In diesem Fall sind die beiden Substrate 50 und 60 wie in Fig. 5 aufgebaut und mit Bauelementen 5 bzw. 6 versehen. Auf der Oberseite des Substrats 60 ist in diesem Fall allerdings ein zusätzliches Bauelement 7 angeordnet und über Bonddrähte 78 mit Innenkontakten 75 auf der Oberseite des Substrats 60 kontaktiert. Wie aus Fig. 6 ersichtlich ist, besitzt im Gegensatz zu Fig. 5 in diesem Fall auch das Substrat 60 Durchgangslöcher 62, über die leitende Verbindungen von den Innenkontakten 65 zu den Zwischenanschlüssen 64 und von dort über die Durchgangslöcher 52 zu den Außenanschlüssen 54 verlaufen. Eine Isolierstoff-Umhüllung 79, z. B. als Verguß oder als Deckel, auf der Oberseite des Substrats 60 schützt dieses Bauelement 7 mit seinen Bonddrähten 78. Weitere Abwandlungen, insbesondere mit mehreren übereinander gestapelten Substraten, die jeweils auch mit mehreren Bauelementen versehen sein können, sind im Rahmen der Erfindung durchaus möglich.

Claims (16)

1. Elektrisches Mehrschicht-Bauelemente-Modul mit
einem ersten, dreidimensional geformten Substrat (10; 30; 50), das auf seiner Unterseite einstückig aus Polymermaterial angeformte und oberflächlich zur Bildung von externen Anschlüssen (14; 34; 54) mit Metall beschichtete erste Anschluss-Höcker (11; 31; 51) sowie auf seiner Oberseite in einem vorgegebenen Zwischenraster angeordnete Zwischenkontakte (16; 36) aufweist, wobei das erste Substrat (10; 30; 50) vorzugsweise mindestens ein erstes elektrisches oder elektronisches Bauelement (1; 3; 5) trägt und auf seiner Oberfläche mit einer Leiterbahnstruktur (13; 33; 53) versehen ist, welche elektrisch leitende Verbindungen zwischen internen Kontakten 15; 35; 55) für das erste Bauelement, den externen Anschlüssen (14; 34; 54) und den Zwischenkontakten (16; 36) bildet,
mit einem zweiten, dreidimensional geformten Substrat (20; 40; 60), das auf seiner Unterseite einstückig aus Polymermaterial in dem vorgegebenen Zwischenraster angeformte und oberflächlich zur Bildung von Zwischenanschlüssen (24; 44; 64) mit Metall beschichtete zweite Anschluss-Höcker (21; 41; 61) aufweist, wobei das zweite Substrat (20; 40; 60) mindestens ein zweites elektrisches oder elektronisches Bauelement (2; 4; 6) trägt und auf seiner Oberfläche mit einer Leiterbahnstruktur (23; 43; 63) versehen ist, welche elektrisch leitende Verbindungen zwischen internen Kontakten (25; 45; 65) für das zweite Bauelement (2; 4; 6) und den Zwischenanschlüssen bilden, und
wobei das zweite Substrat (20; 40; 60) auf dem ersten Substrat (10; 30; 50) angeordnet ist und die Zwischenanschlüsse (24; 44; 64) mit den Zwischenkontakten (16; 36; 56) leitend verbunden sind.
2. Modul nach Anspruch 1, wobei in dem ersten (10; 30; 50) und/oder zweiten (20; 40; 60) Substrat jeweils elektrische Verbindungen zwischen der Oberseite und der Unterseite über metallisierte Durchgangslöcher (12, 22; 32, 42; 52, 62) ausgebildet sind.
3. Modul nach Anspruch 1, wobei an dem ersten und/oder zweiten Substrat jeweils elektrische Verbindungen zwischen der Oberseite und der Unterseite über Leiterbahnen bestehen, welche über eine Seitenkante des jeweiligen Substrats verlaufen.
4. Modul nach einem der Ansprüche 1 bis 3, wobei ein oder mehrere Bauelemente (1, 2; 3, 4; 5, 6; 7) auf der Oberseite und/oder der Unterseite des jeweiligen Substrats (10, 20; 30, 40; 50, 60) angeordnet sind.
5. Modul nach einem der Ansprüche 1 bis 4, wobei die Bauelemente (1, 2; 3, 4; 5, 6; 7) auf der Oberseite bzw. auf der Unterseite des ersten bzw.. zweiten Substrats in einer Vertiefung (57, 67) angeordnet sind.
6. Modul nach einem der Ansprüche 1 bis 5, wobei die ersten und/oder zweiten Bauelemente (1, 2; 3, 4; 5; 6; 7) jeweils mit einem internen Kontakt (15, 25; 35, 45; 55, 65; 75) über Bonddrähte (18, 28; 58, 68; 78) verbunden sind.
7. Modul nach einem der Ansprüche 1 bis 5, wobei das erste und/oder zweite Bauelement (3, 4) jeweils in Flipchip-Technik mit den internen Kontakten (35, 45) des ersten bzw. zweiten Substrats (30, 40) verbunden sind.
8. Modul nach einem der Ansprüche 1 bis 7, wobei das zweite Substrat auf seiner Oberseite mit zusätzlichen Zwischenkontakten versehen ist und mindestens ein weiteres Substrat mit den Merkmalen des zweiten Substrats auf diesen angeordnet und mittels Zwischenanschlüssen kontaktiert ist.
9. Modul nach einem der Ansprüche 1 bis 8, wobei jedes Bauelement (1, 2; 3, 4; 5, 6; 7) einschließlich seiner Anschlüsse (18, 28; 58, 68; 78) mit Isoliermasse (19, 29; 59, 69; 79) umhüllt ist.
10. Modul nach einem der Ansprüche 1 bis 9, wobei zumindest bei dem zweiten bzw. dem obersten Substrat (60) das mindestens eine Bauelement (6) auf der Unterseite angeordnet ist und dieses Substrat (60) als Abdeckung für das Modul dient.
11. Modul nach einem der Ansprüche 1 bis 9, wobei das zweite bzw. oberste Substrat (60) auf seiner Oberseite mit einer Isolierstoff-Abdeckung (79) versehen ist.
12. Verfahren zur Herstellung eines Moduls nach einem der Ansprüche 1 bis 11, mit folgenden Schritten:
a) ein erstes und mindestens ein zweites Substrat (10, 20; 30, 40; 50, 60) werden dreidimensional aus Polymermaterial mit an der Unterseite vorstehenden Anschluss-Höcker (21; 22; 31; 41; 51; 61) geformt,
b) die Substrate (10, 20; 30, 40; 50, 60) werden mit einer Metallisierung versehen, welche zumindest teilweise jeweils die Oberseite und/oder die Unterseite des Substrats einschließlich der Anschluss-Höcker sowie Verbindungsflächen zwischen der Oberseite und der Unterseite bedeckt,
c) die Metallisierung wird durch gezielte Teilabtragung derart strukturiert, dass externe Anschlüsse (14; 34; 54) auf den Anschluss-Höckern (11; 31; 51) des ersten Substrats, Zwischenanschlüsse (24; 44; 64) auf den Höckern des zweiten Substrats, Zwischenkontakte (16; 36; 56) auf der Oberseite des ersten Substrats und interne Kontakte (15, 25; 35, 45; 55, 65) für die jeweiligen Bauelemente auf beiden Substraten sowie Leiterbahnen zwischen den Kontakten und Anschlüssen gebildet werden,
d) auf dem ersten und dem zweiten Substrat (10, 20; 30, 40; 50, 60) wird jeweils mindestens ein Bauelement (1, 2; 3, 4; 5, 6; 7) angeordnet und kontaktiert und
e) das zweite Substrat (20; 40; 60) wird auf dem ersten Substrat (10; 30; 50) angeordnet, wobei die Zwischenanschlüsse (24; 44; 64) des zweiten Substrats mit den Zwischenkontakten (16; 36; 56) des ersten Substrats leitend verbunden werden.
13. Verfahren nach Anspruch 12; wobei jeweils vor der Metallisierung der Substrate (10, 20; 30, 40; 50, 60) Durchgangslöcher (12, 22; 32, 42; 52, 62) zwischen der Oberseite und der Unterseite des jeweiligen Substrats erzeugt und dann die Wände der Durchgangslöcher zur Erzeugung der elektrischen Verbindungen von der Oberseite zur Unterseite des jeweiligen Substrats metallisiert werden.
14. Verfahren nach Anspruch 12 oder 13, wobei die Bauelemente (1, 2; 5, 6; 7) jeweils über Bonddrähte (18, 28; 38, 48; 58, 68) mit zugehörigen internen Kontakten (15, 25; 55, 65) verbunden werden.
15. Verfahren nach Anspruch 12 oder 13, wobei die Bauelemente (3; 4) in Flipchip-Technik mit zugehörigen Innenanschlüssen (35; 45) verbunden werden.
16. Verfahren nach einem der Ansprüche 12 bis 15, wobei die Zwischenkontakte (16; 36; 56) jeweils mit Lotpaste versehen und nach dem Aufsetzen des zweiten Substrats (20; 40; 60) mit den Zwischenanschlüssen (24; 44; 64) verlötet werden.
DE10227305A 2002-06-19 2002-06-19 Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung Ceased DE10227305A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10227305A DE10227305A1 (de) 2002-06-19 2002-06-19 Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10227305A DE10227305A1 (de) 2002-06-19 2002-06-19 Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE10227305A1 true DE10227305A1 (de) 2003-09-04

Family

ID=27675200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10227305A Ceased DE10227305A1 (de) 2002-06-19 2002-06-19 Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10227305A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007041155A2 (en) * 2005-09-30 2007-04-12 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
WO2007064779A1 (en) * 2005-12-01 2007-06-07 Tessera, Inc. Stacked microelectronic packages
WO2008027746A2 (en) * 2006-08-28 2008-03-06 Micron Technology, Inc. Metal core foldover packages structures, systems including the same and methods of fabrication
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
JP2000228460A (ja) * 1994-09-23 2000-08-15 Siemens Nv ポリマースタッドグリッドアレイのための基板の製造のための方法
WO2000072378A1 (de) * 1999-05-20 2000-11-30 Siemens Aktiengesellschaft Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung
EP1111676A2 (de) * 1999-12-22 2001-06-27 Shinko Electric Industries Co. Ltd. Unterteil-Verbindungssubstrat für Elektronikteil
WO2001082372A1 (de) * 2000-04-20 2001-11-01 Siemens Aktiengesellschaft Polymer stud grid array mit durchkontaktierungen und verfahren zur herstellung eines substrats für ein derartiges polymer stud grid array
US20020036338A1 (en) * 2000-09-28 2002-03-28 Kabushiki Kaisha Toshiba Stacked type semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
JP2000228460A (ja) * 1994-09-23 2000-08-15 Siemens Nv ポリマースタッドグリッドアレイのための基板の製造のための方法
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
WO2000072378A1 (de) * 1999-05-20 2000-11-30 Siemens Aktiengesellschaft Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung
EP1111676A2 (de) * 1999-12-22 2001-06-27 Shinko Electric Industries Co. Ltd. Unterteil-Verbindungssubstrat für Elektronikteil
WO2001082372A1 (de) * 2000-04-20 2001-11-01 Siemens Aktiengesellschaft Polymer stud grid array mit durchkontaktierungen und verfahren zur herstellung eines substrats für ein derartiges polymer stud grid array
US20020036338A1 (en) * 2000-09-28 2002-03-28 Kabushiki Kaisha Toshiba Stacked type semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
WO2007041155A3 (en) * 2005-09-30 2007-12-13 Intel Corp Microelectronic package having multiple conductive paths through an opening in a support substrate
WO2007041155A2 (en) * 2005-09-30 2007-04-12 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
US7358615B2 (en) 2005-09-30 2008-04-15 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
US8026611B2 (en) 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
WO2007064779A1 (en) * 2005-12-01 2007-06-07 Tessera, Inc. Stacked microelectronic packages
US9627366B2 (en) 2005-12-01 2017-04-18 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US8890327B2 (en) 2005-12-01 2014-11-18 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
WO2008027746A2 (en) * 2006-08-28 2008-03-06 Micron Technology, Inc. Metal core foldover packages structures, systems including the same and methods of fabrication
US7915077B2 (en) 2006-08-28 2011-03-29 Micron Technology, Inc. Methods of making metal core foldover package structures
US8115112B2 (en) 2006-08-28 2012-02-14 Micron Technology, Inc. Interposer substrates and semiconductor device assemblies and electronic systems including such interposer substrates
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
WO2008027746A3 (en) * 2006-08-28 2008-06-05 Micron Technology Inc Metal core foldover packages structures, systems including the same and methods of fabrication

Similar Documents

Publication Publication Date Title
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE10250538A1 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
EP0782765A1 (de) Polymerhöckergitter
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP1106040B1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102004036909B4 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE10301510A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung
EP1636854B1 (de) Sensorbauteil und nutzen zu seiner herstellung
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE10227305A1 (de) Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE10225431A1 (de) Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection