[go: up one dir, main page]

DE10222964B4 - Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile - Google Patents

Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile Download PDF

Info

Publication number
DE10222964B4
DE10222964B4 DE10222964A DE10222964A DE10222964B4 DE 10222964 B4 DE10222964 B4 DE 10222964B4 DE 10222964 A DE10222964 A DE 10222964A DE 10222964 A DE10222964 A DE 10222964A DE 10222964 B4 DE10222964 B4 DE 10222964B4
Authority
DE
Germany
Prior art keywords
substrate
glass
layer
vapor deposition
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10222964A
Other languages
English (en)
Other versions
DE10222964A1 (de
Inventor
Jürgen Dr. Leib
Dietrich Dipl.-Phys. Mund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott Glaswerke AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott Glaswerke AG filed Critical Schott Glaswerke AG
Priority to DE10222958A priority Critical patent/DE10222958B4/de
Priority to DE10222609A priority patent/DE10222609B4/de
Priority to DE10222964A priority patent/DE10222964B4/de
Priority to AU2003233974A priority patent/AU2003233974A1/en
Priority to AU2003250326A priority patent/AU2003250326A1/en
Priority to CNB038085410A priority patent/CN1329285C/zh
Priority to PCT/EP2003/003881 priority patent/WO2003088354A2/de
Priority to CA002479823A priority patent/CA2479823A1/en
Priority to PCT/EP2003/003883 priority patent/WO2003088370A2/de
Priority to CNA038085844A priority patent/CN1646722A/zh
Priority to DE50310646T priority patent/DE50310646D1/de
Priority to CA002480737A priority patent/CA2480737A1/en
Priority to KR1020047016642A priority patent/KR100942038B1/ko
Priority to PCT/EP2003/003884 priority patent/WO2003088340A2/de
Priority to AU2003232469A priority patent/AU2003232469A1/en
Priority to JP2003585192A priority patent/JP2005527076A/ja
Priority to AU2003227626A priority patent/AU2003227626A1/en
Priority to JP2003584356A priority patent/JP2006503976A/ja
Priority to CA002480691A priority patent/CA2480691A1/en
Priority to AT03737955T priority patent/ATE411407T1/de
Priority to CN038133024A priority patent/CN1659720A/zh
Priority to KR1020047016632A priority patent/KR100789977B1/ko
Priority to EP03727305.9A priority patent/EP1494965B1/de
Priority to AT03737956T priority patent/ATE393839T1/de
Priority to EP03727306A priority patent/EP1495501A2/de
Priority to PCT/EP2003/003872 priority patent/WO2003087423A1/de
Priority to IL16417103A priority patent/IL164171A0/xx
Priority to KR1020047016630A priority patent/KR100616126B1/ko
Priority to US10/511,566 priority patent/US7863200B2/en
Priority to JP2003583927A priority patent/JP2005527459A/ja
Priority to KR1020047016631A priority patent/KR100636414B1/ko
Priority to EP03746297.5A priority patent/EP1495493B1/de
Priority to PCT/EP2003/003873 priority patent/WO2003086958A2/de
Priority to JP2003584357A priority patent/JP2005528780A/ja
Priority to CNA038085690A priority patent/CN1647276A/zh
Priority to CNB038085682A priority patent/CN100397593C/zh
Priority to AU2003245876A priority patent/AU2003245876A1/en
Priority to IL16429003A priority patent/IL164290A0/xx
Priority to JP2003585167A priority patent/JP2005527112A/ja
Priority to EP03737956A priority patent/EP1495154B1/de
Priority to US10/511,558 priority patent/US7495348B2/en
Priority to AU2003233973A priority patent/AU2003233973A1/en
Priority to US10/511,334 priority patent/US7825029B2/en
Priority to JP2003585179A priority patent/JP2005528783A/ja
Priority to PCT/EP2003/003907 priority patent/WO2003088347A2/de
Priority to CNB03808564XA priority patent/CN100359653C/zh
Priority to KR1020047016629A priority patent/KR100679345B1/ko
Priority to US10/511,315 priority patent/US7326446B2/en
Priority to AU2003245875A priority patent/AU2003245875A1/en
Priority to CA002480854A priority patent/CA2480854A1/en
Priority to TW092108722A priority patent/TW200407446A/zh
Priority to US10/511,557 priority patent/US7396741B2/en
Priority to KR1020117025576A priority patent/KR101178935B1/ko
Priority to US10/511,488 priority patent/US20060051584A1/en
Priority to DE50309735T priority patent/DE50309735D1/de
Priority to IL16430403A priority patent/IL164304A0/xx
Priority to CNB038085836A priority patent/CN100387749C/zh
Priority to PCT/EP2003/003882 priority patent/WO2003087424A1/de
Priority to KR10-2004-7016634A priority patent/KR20040111528A/ko
Priority to CA002485022A priority patent/CA2485022A1/en
Priority to CA002505014A priority patent/CA2505014A1/en
Priority to EP03737955A priority patent/EP1495153B1/de
Priority to CA002480797A priority patent/CA2480797A1/en
Priority to EP03725032.1A priority patent/EP1495491B1/de
Priority to JP2003585174A priority patent/JP2005528782A/ja
Priority to EP03746159.7A priority patent/EP1502293B1/de
Publication of DE10222964A1 publication Critical patent/DE10222964A1/de
Application granted granted Critical
Publication of DE10222964B4 publication Critical patent/DE10222964B4/de
Priority to IL16430004A priority patent/IL164300A0/xx
Priority to IL16430104A priority patent/IL164301A0/xx
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B19/00—Other methods of shaping glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/006—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/12—Compositions for glass with special properties for luminescent glass; for fluorescent glass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/16—Microcrystallites, e.g. of optically or electrically active material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/21—Oxides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/70—Properties of coatings
    • C03C2217/77—Coatings having a rough surface
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/355—Temporary coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Laminated Bodies (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Verfahren zur Gehäusebildung bei elektronischen Bauteilen, insbesondere Sensoren, integrierte Schaltungen und optoelektronische Bauelemente; mit folgenden Schritten:
Bereitstellen eines Substrats (1), das einen oder mehrere Bereiche zur Bildung von Halbleiterstrukturen (2) sowie von Anschlussstrukturen (3) aufweist, wobei wenigstens eine erste Substratseite (1a) zu verkapseln ist;
Bereitstellen einer Auf dampfglasquelle (20) zur Erzeugung wenigstens eines binären Glassystems;
Anordnen der ersten Substratseite (1a) relativ zur Aufdampfglasquelle derart, dass die erste Substratseite (1a) bedampft werden kann;
Betrieb der Aufdampfglasquelle (20) solange, bis die erste Substratseite (1a) eine Glasschicht (4) trägt, welche eine Dicke im Bereich von 1 bis 1000 μm aufweist.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie auf so hermetisch verkapselte elektronische Bauteile, insbesondere Sensoren, integrierte Schaltungen und optoelektronische Bauelemente.
  • Zur Kapselung von integrierten Schaltungen und optoelektronischen Bauelementen ist es aus „Appl. Phys. Letters", 65, S. 2922 (1994) bekannt, ein dünnes Glasplättchen mittels einer organischen Klebeschicht auf das Bauteil zu kleben und so die empfindlichen Halbleiterstrukturen abzudecken und zu schützen. Diese Bauweise hat den Nachteil, dass mit der Zeit Wasser in die organische Klebeschicht eindiffundieren kann, welches dann bis zu den Halbleiterstrukturen gelangen kann und diese beeinträchtigt. Die Klebeschichten können ferner durch UV-Bestrahlung altern, was vor allem für elektrooptische Bauteile schädlich ist.
  • Anstelle organischer Klebemittel ist auch die Verwendung eines niedrig schmelzenden Glaslotes beispielsweise aus DE 3934971 C1 bekannt. Bekannte Verfahren zum Auftragen eines Glaslotes umfassen zum Beispiel das Aufsprühen, das Aufsputtern bzw. die Siebdruck- und Dispensertechnologie.
  • Aus DE 692 14 087 T2 ist bekannt, ein Halbleiterbauelement in einem Sputterverfahren mit SiO2 zu beschichten und auf diese Schicht zum chemisch-mechanischen Polieren eine diamant- oder diamantähnliche Schicht aufzubringen.
  • Das Aufbringen lichtdurchlässiger Schichten und Mikrolinsen auf optoelektronische Bauteile ist aus EP 0 875 940 A2 bekannt.
  • Aus DE 692 27 086 T2 ist ein Verfahren zur Herstellung einer dielektrischen Borphosphosilikat-Glas-Zwischenschicht einer Halbleitervorrichtung bekannt, bei dem die Aufschmelzung bei einer Temperatur unter 850°C erfolgt und das außerdem eine Oberflächenbehandlung durch Plasmabearbeitung vorsieht.
  • Die Prozesstemperatur beim Aufschmelzen einer Glaslotschicht ist jedoch höher als T = 300°C, so dass temperaturempfindliche Halbleiterstrukturen nicht verkapselt werden können.
    •
  • Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur Kapselung von elektronischen Bauteilen anzugeben, mit dem eine weitgehend wasserdiffusionsfeste Kapselung bei mäßigen Temperaturen unterhalb von 300°C, vorzugsweise unterhalb 150°C erzielt werden kann.
  • Die gestellte Aufgabe wird aufgrund der Maßnahmen des Anspruches 1 gelöst und durch die weiteren Maßnahmen der abhängigen Ansprüche ausgestaltet und weiterentwickelt. Anspruch 14 betrifft ein erfindungsgemäß hergestelltes elektronisches Bauteil.
  • Das erfindungsgemäße Verfahren der Kapselung mit Aufdampfglas kann bereits angewendet werden, wenn das elektronische Bauteil noch in der Herstellung begriffen ist. Die Verstärkung des Substrats des elektronischen Bauteils durch die aufgedampfte Glasschicht wird ausgenutzt, das Substrat zu stabilisieren, während auf das Substrat von der nicht eingekapselten Seite her eingewirkt wird. Das ansonsten fertig hergestellte elektronische Bauteil kann auch von der Anschlußseite her – unter Freilassung der Anschlüsse – eingekapselt werden.
  • Je nach den Anforderungen kann die Dicke der aufgedampften Glasschicht 1 bis 1000 μm betragen. Wenn es nur auf hermetischen Abschluss des zu schützenden Bauteils ankommt, liegt die bevorzugte Glasschichtdicke im Bereich zwischen 1 und 50 μm. Für stärkere Belastungen wird die Glasschichtdicke entsprechend dicker gewählt, wobei ein bevorzugter Bereich der Glasschichtdicke zwischen 50 und 200 μm liegt. Ein Aufbau von Mehrfachschichten auch in Kombination mit anderen Materialien ist ebenso möglich. Es ist auch möglich, die Glasschicht mit einer aufgebrachten Kunststoffschicht zu kombinieren, um zu einer strukturellen Verstärkung des elektronischen Bauteils zu gelangen.
  • Es gibt verschiedene Möglichkeiten, Glas aufzudampfen. Bevorzugt wird die Erzeugung des Glasdampfes mittels Elektronenstrahl aus einem Glasvorrats-Target. Es können Aufdampfraten von mehr als 4μm/min. erzeugt werden und das hergestellte Glas scheidet sich mit festem Verbund auf der Oberfläche des Substrats ab, ohne dass es eines erhöhten H2O-Gehalt zwecks Bindungswirkung bedarf wie bei niedrig schmelzendem Glaslot. Als Aufdampfglas wird ein Borosilikatglas mit Anteilen von Aluminiumoxid und Alkalioxid bevorzugt. Dieses Glas hat außerdem einen Wärmeausdehnungskoeffizienten, der dem des Substrats von üblichen Halbleiterstrukturen nahekommt, bzw. durch entsprechende Abwandlung in den Komponenten an den Wärmeausdehnungskoeffizienten des Substrats angepasst werden kann. Es kann Aufdampfglas anderer Zusammensetzung verwendet werden, insbesondere in mehreren Schichten übereinander, wobei die Gläser unterschiedliche Eigenschaften hinsichtlich Brechungsindex, Dichte, Härte usw. besitzen können.
  • Weiterhin kann durch geeignete Materialkombination das Aufbringen einer Mischschicht aus anorganischen und organischen Bestandteilen realisiert werden. Diese Mischschicht ist durch eine Verringerung der Sprödigkeit gekennzeichnet.
  • Wenn die Glasschicht auf einer ersten Seite des Substrats des elektronischen Bauteils aufgebracht wird, während dieses elektronische Bauteil noch nicht fertig hergestellt ist, kann es zur Handhabung bei dieser Fertigherstellung zweckmäßig sein, eine das Bauteil verstärkende Kunststoffschicht über der Glasschicht anzubringen. In diesem Fall wird die Glasschicht in einer Dicke erzeugt, die für die Abkapselung bzw. den hermetischen Abschluss gegenüber eindringenden diffundierenden Stoffen genügt, während die Kunststoffschicht in einer Dicke erzeugt wird, wie sie für die Stabilisierung bei der Weiterverarbeitung des Bauteils benötigt wird.
  • In einem solchen Fall kann Material von der zweiten nicht gekapselten Substratseite abgetragen werden, so dass Anschlüsse an das Bauteil hergestellt werden können, die von der Unterseite in das Bauteil hineinreichen und somit durch das Bauteil selbst geschützt sind, wenn dieses endgültig an seinem Einsatzort eingebaut wird. Dies ist vor allem im Falle von Sensoren bedeutsam.
    •
  • Die Erfindung wird anhand der Zeichnungen beschrieben.
  • Dabei zeigt:
  • 1 einen Abschnitt eines Wafers mit einer aufgedampften Glasschicht,
  • 2 einen Waferabschnitt mit Glas und Kunststoffschicht,
  • 3 die Herstellung von Anschlüssen an den Wafer,
  • 4 die zusätzliche Kunststoff-Passivierung der Waferunterseite,
  • 5 die Beschichtung der Waferunterseite mit Aufdampfglas,
  • 6 das Anbringen eines Ball Grid Arrays an den Wafer gemäß 5,
  • 7 eine weitere Anbringungsart des Ball Grid Arrays,
  • 8 die Kapselung der Unterseite eines Wafers,
  • 9 das Anbringen der Ball Grid Arrays am Wafer der 8, sowie
  • 10 ein Schema einer Verdampfungsanordnung.
  • 10 zeigt die Anordnung eines Substrats 1 zu einer Aufdampfglasquelle 20. Diese besteht aus einem Elektronenstrahlerzeuger 21, einer Strahlumlenkeinrichtung 22 und einem Glastarget 23, das von einem Elektronenstrahl 24 getroffen wird. An der Auftreffstelle des Elektronenstrahls verdampft das Glas und schlägt sich an der ersten Seite 1a des Substrats 1 nieder. Um das Glas des Targets 23 möglichst gleichmäßig verdampfen zu lassen, wird das Target gedreht und der Strahl 24 gewobbelt.
  • Wegen näherer Einzelheiten des möglichen Substrats 1 wird Bezug auf 1 genommen. Ein Siliziumwafer als das Substrat 1 weist Bereiche 2 mit Halbleiterstrukturen sowie Bereiche 3 mit Anschlußstrukturen auf, die hier als Bond Pad, beispielsweise aus Aluminium, ausgebildet sind. Der Siliziumwafer stellt ein Substrat mit einer Oberflächenrauhigkeit < 5μm dar. Die Oberseite 1a des Substrats liegt der Unterseite 1b gegenüber. Auf die Oberseite 1a ist eine Glasschicht 4 niedergeschlagen worden. Dieser Glastyp kann durch Einwirkung des Elektronenstrahls 24 weitgehend verdampft werden, wobei man in evakuierter Umgebung mit 10–5 mbar Restdruck und einer BIAS Temperatur während der Verdampfung von 100°C arbeitet. Unter diesen Bedingungen wird eine dichte geschlossene Glasschicht 4 erzeugt, die weitgehend gegenüber Gasen und Flüssigkeiten, auch Wasser, dicht ist, jedoch Licht durchlässt, was im Falle von elektrooptischen Bauteilen wichtig ist.
  • Die Unterseite 1b des Wafers steht für weitere Bearbeitungsschritte zur Verfügung, welche das Nass-, Trocken- und Plasmaätzen bzw. -reinigen umfassen.
  • 2 zeigt eine Deckschicht des Substrats 1, die aus einer Glasschicht 4 und einer Kunststoffschicht 5 besteht. Die Glasschicht 4 hat eine Dicke im Bereich von 1 bis 50 μm, was für die Abkapselung bzw. den hermetischen Abschluss genügt, während die Kunststoffschicht 5 dicker ist, um dem Wafer als Werkstück größere Stabilität für nachfolgende Bearbeitungsschritte zu verleihen.
  • In 3 ist die weitere Bearbeitung eines Wafers angedeutet. Der Wafer wird an der Unterseite gedünnt und es werden Ätzgruben 6 erzeugt, die bis zu den Bond Pads 3 reichen, welche als Ätzstop wirken. Die Waferunterseite 1b wird mit einer Kunststofflithographie versehen, wobei die Bereiche mit den Bond Pads 3 offen bleiben. Es werden nunmehr Leitungskontakte 7 auf der Unterseite erzeugt, was beispielsweise durch Besprühen oder Besputtern geschieht, wodurch leitfähige Schichten 7 im Bereich der Ätzgruben 6 erzeugt werden. Nunmehr wird der bei der Lithographie verwendete Kunststoff von der Waferunterseite 1b entfernt. Alsdann wird ein Ball Grid Array 8 an den leitfähigen Schichten 7 angebracht und der Wafer wird entlang von Ebenen 9 aufgetrennt. Es entstehen eine Mehrzahl von elektronischen Bauteilen, deren Halbleiterstrukturen 2 sicher zwischen der Deckschicht 4 und dem Substrat 1 eingebettet und hermetisch verschlossen sind.
  • 4 zeigt eine Abwandlung der Ausführungsform der 3. Es werden die gleichen Verfahrensschritte wie zuvor ausgeführt, jedoch wird der Kunststoff an der Waferunterseite 1b nicht entfernt und bedeckt die Unterseite als Passivierungs- und Schutzschicht 10.
  • 5 zeigt eine Ausführungsform, bei der anstelle der Kunststoffschicht 10 eine aufgedampfte Glasschicht 11 auf der Unterseite 1b des Substrats aufgebracht werden soll. Wie bei der Ausführungsform der 3 wird der zur Lithographie verwendete Kunststoff an der Waferunterseite 1b entfernt und die gesamte Waferunterseite 1b wird mit dem Glas bedampft, so dass eine 1 bis 50μm starke Glasschicht 11 entsteht.
  • Wie bei 11b dargestellt, bedeckt diese Glasschicht auch die nach außen ragenden Teile der Leitungskontakte 7. Zum Anbringen eines Ball Grid Arrays 8 werden diese Bereiche 11b durch Wegschleifen und/oder Wegätzen freigelegt. Danach werden die Ball Grid Arrays angebracht, wie 6 zeigt, und es erfolgt eine Auftrennung des Wafers zur Bildung einzelner Bauteile, wie bei 9 angedeutet. Die empfindlichen Halbleiterstrukturen 2 sind nach oben und nach unten jeweils durch eine Glasschicht 4 bzw. 11 geschützt.
  • Bei einer weiteren Ausführungsform der Erfindung wird der Wafer an Trennebenen 9, die nicht durch die Bond Pads verlaufen, aufgetrennt. Dies hat den Vorteil, dass auch ein seitlicher Passivierungsschutz für die Bauteile gewährleistet werden kann. 7 zeigt ein Beispiel der Auftrennung, bei welchem nur Material der Deckschicht 4 und des Substrats 1 betroffen ist. Es wird zunächst wie bei den zuvor beschriebenen Ausführungsbeispielen vorgegangen, d.h. der Wafer wird von der Unterseite gedünnt und es werden Ätzgruben 6 erzeugt, die bis zur Unterseite der Bond Pads 3 reichen. Die Waferunterseite 1b wird lithographiert, wobei die Bond Pad-Bereiche offen bleiben. Die Leitungskontakte 7 werden im Bereich der Ätzgruben 6 erzeugt, wobei die Ätzgruben außerdem mit leitfähigem Material 12 gefüllt werden. Hier kommt die galvanische Verstärkung durch Ni(P) in Betracht. Nachdem der Kunststoff an der Waferunterseite wenigstens im Bereich der Kontakte 7 entfernt worden ist, werden die Ball Grid Arrays 8 angebracht. Danach erfolgt die Auftrennung des Wafers entlang von Ebenen 9. Man erhält elektronische Bauteile mit hermetisch eingeschlossenen Halbleiterstrukturen 2, wobei je nach Vorgehensweise eine analoge Kunststoffschicht 10 vorhanden ist oder fehlt.
  • 8 und 9 zeigen ein Ausführungsbeispiel mit der Erzeugung einer unterseitigen Glasschicht 11. Es wird analog zur Ausführungsform der 5 in Verbindung mit 7 vorgegangen, d.h. es werden gefüllte Bond Pads erzeugt und die gesamte Unterseite 1b des Wafers wird mit der Glasschicht 11 beschichtet, die anschließend im Bereich der Ätzgruben 6 entfernt wird, um darauf die Ball Grid Arrays anzubringen, wie in 9 dargestellt. Nach Auftrennung entlang der Ebenen 9 werden Bauteile mit gekapselten Halbleiterstrukturen 2 erzielt.
  • Das Glassystem der Schicht 4 bzw. 11 sollte wenigstens ein binäres System darstellen. Bevorzugt werden Mehrkomponentensysteme.
  • Als besonders geeignet hat sich das Aufdampfglas erwiesen, welches folgende Zusammensetzung in Gewichtsprozent aufweist:
    SiO2 84, 1
    B2O3 11, 0
    Figure 00090001
    Al2O3 (in der Schicht ⇒ 0,5 %)
  • Der elektrische Widerstand beträgt ungefähr 1010 Ω/cm (bei 100°C) ,
    der Brechungsindex etwa 1,470,
    die Dielektrizitätskonstante ε etwa 4,8 (bei 25°C, 1MHz) tgδ etwa 80 × 10–4 (bei 25°C, 1 MHz).
  • Zur Erzielung besonderer Eigenschaften der Bauteile kann es zweckmäßig sein, Gläser unterschiedlicher Glaszusammensetzungen für die Glasschichten der Oberseite und der Unterseite zu verwenden. Es ist auch möglich, mehrere Gläser mit unterschiedlichen Eigenschaften, z.B. hinsichtlich Brechungsindex, Dichte, Knoophärte, Dielektrizitätskonstante, tanδ nacheinander auf das Substrat aufzudampfen.
  • Anstelle der Elektronenstrahlverdampfung können auch andere Mittel zur Überführung von Materialien, die sich als Glas niederschlagen, angewendet werden. Das Verdampfungsmaterial kann sich beispielsweise in einem Tiegel befinden, der durch eine Elektronenstoßheizung aufgeheizt wird. Eine solche Elektronenstoßheizung beruht auf der Emission von Glühelektronen, die auf den Tiegel hin beschleunigt werden, um mit vorbestimmter kinetischer Energie auf das zu verdampfende Material aufzutreffen. Auch mit diesen Verfahren lassen sich Glasschichten erzeugen, ohne das Substrat, auf dem sich das Glas niederschlägt, allzu stark thermisch zu belasten.

Claims (15)

  1. Verfahren zur Gehäusebildung bei elektronischen Bauteilen, insbesondere Sensoren, integrierte Schaltungen und optoelektronische Bauelemente; mit folgenden Schritten: Bereitstellen eines Substrats (1), das einen oder mehrere Bereiche zur Bildung von Halbleiterstrukturen (2) sowie von Anschlussstrukturen (3) aufweist, wobei wenigstens eine erste Substratseite (1a) zu verkapseln ist; Bereitstellen einer Auf dampfglasquelle (20) zur Erzeugung wenigstens eines binären Glassystems; Anordnen der ersten Substratseite (1a) relativ zur Aufdampfglasquelle derart, dass die erste Substratseite (1a) bedampft werden kann; Betrieb der Aufdampfglasquelle (20) solange, bis die erste Substratseite (1a) eine Glasschicht (4) trägt, welche eine Dicke im Bereich von 1 bis 1000 μm aufweist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Bereitstellen der Aufdampfglasquelle (20), ein Reservoir mit organischen Bestandteilen bereitgestellt wird, die durch Anlegen eines Vakuums oder durch Erwärmung in den gasförmigen Zustand übergehen, so dass während der Bedampfung Mischschichten aus anorganischen und organischen Bestandteilen auf der Substratseite gebildet werden können.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Glasschichtdicke im Bereich zwischen 1 bis 50 μm liegt.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Glasschichtdicke im Bereich zwischen 50 bis 200 μm liegt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Aufdampfglas der Quelle (20) mittels Elektronenstrahl (24) aus einem Glastarget (23) erzeugt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass als Aufdampfglas ein Borosilikatglas mit Anteilen von Aluminiumoxid und Alkalioxid verwendet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Aufdampfglas einen wärmeausdehnungskoeffizienten nahezu gleich dem des Substrates aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Glasschicht (4) in einer Dicke erzeugt wird, wie sie zum hermetischen Abschluss erforderlich ist, und dass eine Kunststoffschicht (5) über der Glasschicht (4) aufgetragen wird, um die weitere Verarbeitung des Substrates (1) zu erleichtern.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass mehrere Schichten Glas auf das Substrat (1) aufgedampft werden, wobei die Glasschichten aus unterschiedlichen Glaszusammensetzungen bestehen können.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die weitere Verarbeitung des Substrates (1) den Abtrag von Material an einer zweiten Substratseite (1b) umfasst, die der ersten Substratseite (1a) gegenüberliegt.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das Substrat (1) einen Wafer mit mehreren Halbleiterstrukturen (2) und Bond Pad-Strukturen (3) aufweist, wobei die zweite, der ersten Substratseite (1a) gegenüberliegende Substratseite (1b) gedünnt wird, an der zweiten Substratseite (1b) im Bereich der herzustellenden Anschlussstrukturen Gruben (6) geätzt werden, die Bereiche zur Bildung der Halbleiterstrukturen (2) unter Verwendung von Kunststoffschichten lithographiert werden, auf der zweiten Substratseite (1b) in den Bereichen mit Bond Pad-Strukturen (3) Leitungskontakte (7) hergestellt werden, der Kunststoff von der zweiten Substratseite (1b) entfernt wird, ein Ball Grid Array (8) an den Leitungskontakten (7) aufgebracht wird, und der Wafer zur Bildung mehrerer elektronischer Bauteile aufgetrennt wird, die jeweils erste, verkapselte Seiten (1a) aufweisen.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die zweite Substratseite (1b) mit einem Kunststoffüberzug (10) unter Aussparung der Ball Grid Bereiche (8) versehen wird.
  13. Verfahren nach Anspruch 11 dadurch gekennzeichnet, dass nach Entfernung des Kunststoffes von der zweiten Substratseite (1b) die zweite Substratseite insgesamt mit einer Glasschicht (11) im Bereich von 1 bis 50 μm Dicke bedampft wird, und dass die Leitungskontakte (7) durch örtliche Beseitigung der Glasschicht (11) freigelegt werden, wonach die Schritte des Aufbringens des Ball Grid Arrays (8) und des Auftrennens erfolgen, um beidseitig verkapselte elektronische Bauteile zu erhalten.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Ätzgruben (6), die bis zu den Bond Pad Strukturen (3) führen, mit leitfähigem Material (12) gefüllt werden, wonach mit oder ohne Entfernung des Kunststoffes (10) an der zweiten Substratseite (1b) sowie mit oder ohne Glasschicht (11) auf der zweiten Substratseite (1b) unter Freilassung der Leitungskontakte (7) das Ball Grid Array (8) an den Leitungskontakten (7) oder an dem Füllmaterial (12) aufgebracht wird.
  15. Elektronisches Bauteil, insbesondere ein Sensor, eine integrierte Schaltung oder ein optoelektronisches Bauelement, mit einem Gehäuse, insbesondere herstellbar nach einem der Ansprüche 1 bis 14, welches gebildet ist durch ein Substrat und eine aufgedampfte Glasschicht (4), welche eine Dicke im Bereich von 1 bis 1000 μm aufweist.
DE10222964A 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile Expired - Lifetime DE10222964B4 (de)

Priority Applications (68)

Application Number Priority Date Filing Date Title
DE10222958A DE10222958B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung eines organischen elektro-optischen Elements und organisches elektro-optisches Element
DE10222609A DE10222609B4 (de) 2002-04-15 2002-05-23 Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
AU2003233974A AU2003233974A1 (en) 2002-04-15 2003-04-15 Hermetic encapsulation of organic electro-optical elements
AU2003250326A AU2003250326A1 (en) 2002-04-15 2003-04-15 Method for producing a copy protection for an electronic circuit and corresponding component
CNB038085410A CN1329285C (zh) 2002-04-15 2003-04-15 用于制造一种具有构造表面的产品的方法
PCT/EP2003/003881 WO2003088354A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung eines kopierschutzes für eine elektronische schaltung und entsprechendes bauteil
CA002479823A CA2479823A1 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
PCT/EP2003/003883 WO2003088370A2 (de) 2002-04-15 2003-04-15 Hermetische verkapselung von organischen elektro-optischen elementen
CNA038085844A CN1646722A (zh) 2002-04-15 2003-04-15 金属表面的涂层方法和具有涂层的金属表面的基片
DE50310646T DE50310646D1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen
CA002480737A CA2480737A1 (en) 2002-04-15 2003-04-15 Method for coating metal surfaces and substrate having a coated metal surface
KR1020047016642A KR100942038B1 (ko) 2002-04-15 2003-04-15 유기 광전 소자 및 유기 광전 소자 제조 방법
PCT/EP2003/003884 WO2003088340A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung strukturierter schichten auf substraten
AU2003232469A AU2003232469A1 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
JP2003585192A JP2005527076A (ja) 2002-04-15 2003-04-15 有機電気光学素子の気密封止
AU2003227626A AU2003227626A1 (en) 2002-04-15 2003-04-15 Method for connecting substrates and composite element
JP2003584356A JP2006503976A (ja) 2002-04-15 2003-04-15 金属表面を被覆する方法および被覆された金属表面を有する基板
CA002480691A CA2480691A1 (en) 2002-04-15 2003-04-15 Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
AT03737955T ATE411407T1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen
CN038133024A CN1659720A (zh) 2002-04-15 2003-04-15 有机电光元件的气密封装
KR1020047016632A KR100789977B1 (ko) 2002-04-15 2003-04-15 복제 방지체 형성 방법, 상기 복제 방지체를 구비한 전자 부품, 및 상기 전자 부품을 구비하는 해독 디바이스
EP03727305.9A EP1494965B1 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung eines erzeugnisses mit einer strukturierten oberfläche
AT03737956T ATE393839T1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
EP03727306A EP1495501A2 (de) 2002-04-15 2003-04-15 Hermetische verkapselung von organischen elektro-optischen elementen
PCT/EP2003/003872 WO2003087423A1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen und substrat mit beschichteter metalloberfläche
IL16417103A IL164171A0 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
KR1020047016630A KR100616126B1 (ko) 2002-04-15 2003-04-15 전자 모듈의 하우징 형성 방법 및 이러한 방식으로 밀봉 캡슐화된 전자 모듈
US10/511,566 US7863200B2 (en) 2002-04-15 2003-04-15 Process of vapor depositing glass layers for wafer-level hermetic encapsulation of electronic modules
JP2003583927A JP2005527459A (ja) 2002-04-15 2003-04-15 構造化された表面を有する製品を作製する方法
KR1020047016631A KR100636414B1 (ko) 2002-04-15 2003-04-15 기판 결합 방법 및 복합 부품
EP03746297.5A EP1495493B1 (de) 2002-04-15 2003-04-15 Verwendung einer Borosilikatglasschicht
PCT/EP2003/003873 WO2003086958A2 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung eines erzeugnisses mit einer strukturierten oberfläche
JP2003584357A JP2005528780A (ja) 2002-04-15 2003-04-15 電子部品用のハウジングを形成する方法およびそれによって密封カプセル封止される電子部品
CNA038085690A CN1647276A (zh) 2002-04-15 2003-04-15 用于为电子电路制作复制保护的方法以及相应元件
CNB038085682A CN100397593C (zh) 2002-04-15 2003-04-15 在衬底上形成图案层的方法
AU2003245876A AU2003245876A1 (en) 2002-04-15 2003-04-15 Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
IL16429003A IL164290A0 (en) 2002-04-15 2003-04-15 Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
JP2003585167A JP2005527112A (ja) 2002-04-15 2003-04-15 基体上へのパターン層作製方法
EP03737956A EP1495154B1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
US10/511,558 US7495348B2 (en) 2002-04-15 2003-04-15 Process for producing copy protection for an electronic circuit
AU2003233973A AU2003233973A1 (en) 2002-04-15 2003-04-15 Method for producing a product having a structured surface
US10/511,334 US7825029B2 (en) 2002-04-15 2003-04-15 Method for the production of structured layers on substrates
JP2003585179A JP2005528783A (ja) 2002-04-15 2003-04-15 電子回路用のコピー防止を作成する方法
PCT/EP2003/003907 WO2003088347A2 (de) 2002-04-15 2003-04-15 Verfahren zum verbinden von substraten und verbundelement
CNB03808564XA CN100359653C (zh) 2002-04-15 2003-04-15 用于连结基片的处理和复合元件
KR1020047016629A KR100679345B1 (ko) 2002-04-15 2003-04-15 금속 표면 코팅 방법 및 코팅된 금속 표면을 구비한 기판
US10/511,315 US7326446B2 (en) 2002-04-15 2003-04-15 Method for coating metal surfaces and substrate having a coated metal surface
AU2003245875A AU2003245875A1 (en) 2002-04-15 2003-04-15 Method for coating metal surfaces and substrate having a coated metal surface
CA002480854A CA2480854A1 (en) 2002-04-15 2003-04-15 Method for producing a product having a structured surface
TW092108722A TW200407446A (en) 2002-04-15 2003-04-15 Method for producing patterned layers on substrates
US10/511,557 US7396741B2 (en) 2002-04-15 2003-04-15 Method for connecting substrate and composite element
KR1020117025576A KR101178935B1 (ko) 2002-04-15 2003-04-15 구조화된 표면을 구비한 제품 생산 방법
US10/511,488 US20060051584A1 (en) 2002-04-15 2003-04-15 Process for producing a product having a structured surface
DE50309735T DE50309735D1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
IL16430403A IL164304A0 (en) 2002-04-15 2003-04-15 Method for producing a product having a structured surface
CNB038085836A CN100387749C (zh) 2002-04-15 2003-04-15 用于形成电子组件外壳的方法和以这种方法密封封装的电子组件
PCT/EP2003/003882 WO2003087424A1 (de) 2002-04-15 2003-04-15 Verfahren zur gehäusebildung bei elektronischen bauteilen sowie so hermetisch verkapselte elektronische bauteile
KR10-2004-7016634A KR20040111528A (ko) 2002-04-15 2003-04-15 구조화된 표면을 구비한 제품 생산 방법
CA002485022A CA2485022A1 (en) 2002-04-15 2003-04-15 Method for connecting substrates and composite element
CA002505014A CA2505014A1 (en) 2002-04-15 2003-04-15 Hermetic encapsulation of organic electro-optical elements
EP03737955A EP1495153B1 (de) 2002-04-15 2003-04-15 Verfahren zur beschichtung von metalloberflächen
CA002480797A CA2480797A1 (en) 2002-04-15 2003-04-15 Method for producing a copy protection for an electronic circuit and corresponding component
EP03725032.1A EP1495491B1 (de) 2002-04-15 2003-04-15 Verfahren zum verbinden von substraten und verbundelement
JP2003585174A JP2005528782A (ja) 2002-04-15 2003-04-15 基板およびコンポジット要素の接続方法
EP03746159.7A EP1502293B1 (de) 2002-04-15 2003-04-15 Verfahren zur herstellung strukturierter schichten auf substraten
IL16430004A IL164300A0 (en) 2002-04-15 2004-09-27 Method for coating metal surfaces and substrate having a coated metal surface
IL16430104A IL164301A0 (en) 2002-04-15 2004-09-27 Method for connecting substrates and composite element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE20205830 2002-04-15
DE20205830.1 2002-04-15
DE10222964A DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile

Publications (2)

Publication Number Publication Date
DE10222964A1 DE10222964A1 (de) 2003-11-06
DE10222964B4 true DE10222964B4 (de) 2004-07-08

Family

ID=28685418

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10222964A Expired - Lifetime DE10222964B4 (de) 2002-04-15 2002-05-23 Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
DE10252787A Withdrawn DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A Ceased DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE10252787A Withdrawn DE10252787A1 (de) 2002-04-15 2002-11-13 Verfahren zur Herstellung eines Kopierschutzes für eine elektronische Schaltung
DE10301559A Ceased DE10301559A1 (de) 2002-04-15 2003-01-16 Verfahren zur Herstellung eines Erzeugnisses mit einer strukturierten Oberfläche

Country Status (1)

Country Link
DE (3) DE10222964B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008951A1 (de) 2009-02-13 2010-10-07 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102009008953A1 (de) 2009-02-13 2010-10-07 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102009008954A1 (de) 2009-02-13 2010-10-07 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102018102301A1 (de) 2018-02-01 2019-08-01 Schott Ag Röntgenopakes Glas und dessen Verwendung
DE102018010246A1 (de) 2018-02-01 2019-08-01 Schott Ag Röntgenopakes Glas und dessen Verwendung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003087423A1 (de) 2002-04-15 2003-10-23 Schott Ag Verfahren zur beschichtung von metalloberflächen und substrat mit beschichteter metalloberfläche
DE10222609B4 (de) 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
US8299706B2 (en) 2002-04-15 2012-10-30 Schott Ag Hermetic encapsulation of organic, electro-optical elements
CA2485022A1 (en) 2002-04-15 2003-10-23 Schott Ag Method for connecting substrates and composite element
DE102004001107B4 (de) * 2004-01-05 2005-12-29 Siemens Ag Strukturierung auf Oberflächen mittels Folie
DE102004063703A1 (de) * 2004-12-28 2006-07-06 Schott Ag Vakuumbeschichtungssystem
DE102005044522B4 (de) * 2005-09-16 2010-02-11 Schott Ag Verfahren zum Aufbringen einer porösen Glasschicht, sowie Verbundmaterial und dessen Verwendung
DE102006017359B3 (de) * 2006-04-11 2007-12-20 Schott Ag Verkapselung elektronischer und optoelektronischer Bauteile im Waferverbund
DE102006053211A1 (de) * 2006-11-11 2008-05-15 Schott Ag Strukturiertes Wafer-Level-Bondverfahren
DE102010007796B3 (de) 2010-02-12 2011-04-14 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102011086689B4 (de) 2011-11-21 2017-02-16 Osram Oled Gmbh Verfahren zum Herstellen eines opto-elektronischen Bauelements
DE102015104318A1 (de) * 2015-03-23 2016-09-29 Osram Oled Gmbh Verfahren zur Herstellung eines lichtemittierenden Bauelements und lichtemittierendes Bauelement
DE102015108071B4 (de) 2015-05-21 2023-06-15 Pictiva Displays International Limited Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016103821A1 (de) * 2016-03-03 2017-09-07 Osram Oled Gmbh Organisches optoelektronisches Bauelement und Verfahren zur Verhinderung der Analyse der Materialzusammensetzung eines organischen optoelektronischen Bauelements
US10301212B2 (en) 2016-07-29 2019-05-28 Schott Ag Radiopaque glass and uses thereof
US11136260B2 (en) 2016-07-29 2021-10-05 Schott Ag Radiopaque glass and use thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3934971C1 (de) * 1989-10-20 1991-01-24 Schott Glaswerke, 6500 Mainz, De
DE69214087T2 (de) * 1991-10-30 1997-04-03 Ibm Diamant- oder diamantähnliche Ätzstopschicht für chemisch-mechanisches Polieren
EP0875940A2 (de) * 1997-04-30 1998-11-04 Hewlett-Packard Company Optoelektronische Anordnung und Verfahren zu deren Herstellung
DE69227086T2 (de) * 1991-10-30 1999-04-15 Samsung Electronics Co. Ltd., Suwon, Kyungki Verfahren zur Herstellung einer dielektrischen BPSG-Zwischenschicht einer Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3934971C1 (de) * 1989-10-20 1991-01-24 Schott Glaswerke, 6500 Mainz, De
DE69214087T2 (de) * 1991-10-30 1997-04-03 Ibm Diamant- oder diamantähnliche Ätzstopschicht für chemisch-mechanisches Polieren
DE69227086T2 (de) * 1991-10-30 1999-04-15 Samsung Electronics Co. Ltd., Suwon, Kyungki Verfahren zur Herstellung einer dielektrischen BPSG-Zwischenschicht einer Halbleitervorrichtung
EP0875940A2 (de) * 1997-04-30 1998-11-04 Hewlett-Packard Company Optoelektronische Anordnung und Verfahren zu deren Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BURROWS, P.E. et al., in: Appl. Phys. Letter, Vol. 65, 1994, pp. 2922-2924 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008951A1 (de) 2009-02-13 2010-10-07 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102009008953A1 (de) 2009-02-13 2010-10-07 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102009008954A1 (de) 2009-02-13 2010-10-07 Schott Ag Röntgenopakes bariumfreies Glas und dessen Verwendung
DE102018102301A1 (de) 2018-02-01 2019-08-01 Schott Ag Röntgenopakes Glas und dessen Verwendung
DE102018010246A1 (de) 2018-02-01 2019-08-01 Schott Ag Röntgenopakes Glas und dessen Verwendung
DE102018102301B4 (de) 2018-02-01 2019-08-14 Schott Ag Röntgenopakes Glas und dessen Verwendung
DE102018010246B4 (de) 2018-02-01 2024-05-16 Schott Ag Röntgenopakes Glas und dessen Verwendung

Also Published As

Publication number Publication date
DE10252787A1 (de) 2003-11-06
DE10222964A1 (de) 2003-11-06
DE10301559A1 (de) 2003-10-30

Similar Documents

Publication Publication Date Title
DE10222964B4 (de) Verfahren zur Gehäusebildung bei elektronischen Bauteilen sowie so hermetisch verkapselte elektronische Bauteile
EP1502293B1 (de) Verfahren zur herstellung strukturierter schichten auf substraten
EP2456904B1 (de) Verfahren zum herstellen einer strukturierten beschichtung auf einem substrat
DE102006019118B4 (de) Bauelement mit optischer Markierung und Verfahren zur Herstellung
DE102007051823B4 (de) Sensor für eine physikalische Grösse und Verfahren zur Fertigung des Sensors
WO2007003502A2 (de) Parylen-beschichtung und verfahren zum herstellen einer parylen-beschichtung
EP1210739A2 (de) Organische lichtemittierende diode und herstellungsverfahren
WO2007025521A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE102008034372B4 (de) Verfahren zum Herstellen einer dielektrischen Schicht in einem elektroakustischen Bauelement sowie elektroakustisches Bauelement
EP1495153B1 (de) Verfahren zur beschichtung von metalloberflächen
EP1495154B1 (de) Verfahren zur gehäusebildung bei elektronischen bauteilen so wie so hermetisch verkapselte elektronische bauteile
DE102010046966B4 (de) Baustein und Verfahren zur Herstellung eines Bausteins
DE102018125378B3 (de) Anodisches Bonden eines Glassubstrats mit Kontaktdurchführungen an ein Siliziumsubstrat
DE3490105T1 (de) Verbesserungen an Belägen, die geeignet sind, hohen thermischen Belastungen zu widerstehen, und insbesondere an Belägen für Satelliten und Raumschiffe, sowie Verfahren zur Herstellung dieser Beläge
DE102004026618A1 (de) Röntgendetektor
EP1495493B1 (de) Verwendung einer Borosilikatglasschicht
DE10201492B4 (de) Optisches Schichtsystem
WO2017029367A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102004025120B4 (de) Verfahren zur Herstellung eines Röntgendetektors
DE102015102535A1 (de) Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
DE10330610B4 (de) Elektronisches Sensorbauteil und Verfahren zu dessen Herstellung
DE10147877B4 (de) Verfahren zur Herstellung eines Bauelementträgers geringer Bauhöhe
DE102006053211A1 (de) Strukturiertes Wafer-Level-Bondverfahren
WO2018028962A1 (de) Optoelektronische vorrichtung
DE102005044246A1 (de) Verfahren zur Herstellung von Aufdampfglasschichten und verfahrensgemäß hergestelltes Erzeugnis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: SCHOTT AG, 55122 MAINZ, DE

8364 No opposition during term of opposition
R071 Expiry of right