DE10216615C1

DE10216615C1 - Verfahren und Vorrichtung zur Erzeugung einer Referenzspannung

Info

Publication number: DE10216615C1
Application number: DE10216615A
Authority: DE
Inventors: Aaron Nygren
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-04-15
Filing date: 2002-04-15
Publication date: 2003-11-13
Anticipated expiration: 2022-04-16
Also published as: US6781438B2; US20030193358A1

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Erzeugung einer Referenzspannung (V¶ref¶) zur Diskriminierung der logischen Zustände eines in mindestens einer Empfängereinheit empfangenen Datensignals (DQ, DQS), wobei eine Übertragungseinrichtung zur Übertragung eines kontinuierlichen Taktsignals (DQS) mit konstanter Impulsperiodendauer und symmetrischer Folge von tiefen und hohen Taktsignalzuständen so vorgesehen ist, dass das Taktsignal (DQS) empfängerseitig dieselben tiefen und hohen Spannungspegel wie das empfangene Datensignal (DQ) aufweist und denselben systembedingten Variationen unterworfen ist, wie das empfangene Datensignal (DQ). Empfängerseitig ist ein Integrator (1) vorgesehen, der das Taktsignal (DQS) empfängt und integriert, so dass der integrierte Wert die Referenzspannung (V¶ref¶) für die Empfängereinheit (2n, 2s) ist.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Erzeugung einer Referenzspannung zur Diskriminierung der lo gischen Zustände eines in mindestens einer Empfängereinheit empfangenen Datensignals.

Ein derartiges Verfahren und eine derartige Vorrichtung sind aus DE 198 37 859 A1 bekannt.

In jedem signalübertragenden System, sei es ein bidirektiona les oder unidirektionales System sendet ein Treiber von einem ersten Punkt über eine Leitung oder Übertragungsstrecke ein Signal zu einem zweiten Punkt, wo das Signal empfangen wird. Ebenso kann in einem bidirektionalen System ein Signal vom zweiten Punkt zum ersten Punkt der Übertragungsstrecke oder der Übertragungsleitung gesendet werden, wo es ebenfalls emp fangen und anschließend decodiert wird. Im einfachsten Fall führt eine Empfängereinheit die Decodierung des Signals in Form einer Umsetzung je nach dessen logischem Zustand in ei nen jeweils bekannten Pegel aus. Dazu wird der Ausgang der Empfängereinheit zwischen den beiden bekannten Signalpegeln hin- und hergeschaltet, je nachdem, ob der empfangene Signal pegel einen bestimmten Schwellwert (zum Beispiel in Form ei ner Referenzspannung) übersteigt oder nicht.

In bekannten Systemen wird die Referenzspannung V_ref typi scherweise außerhalb eines Bausteins erzeugt und in Form ei nes vorbestimmten Spannungswerts dem Baustein zugeführt und den Empfängereinheiten angelegt. Üblicherweise wird der Wert der Referenzspannung unabhängig von der Vorder- und Rückflan ke des empfangenen Datensignals in die Mitte zwischen dessen idealem Höchstwert und Tiefstwert gelegt. Allerdings gibt es eine Reihe von Einflussgrößen, die eine Abweichung der Refe renzspannung V_ref von diesem Mittelwert herbeiführen. Derarti ge Abweichungen können durch Veränderungen der erzeugten und empfangenen Referenzspannung selbst und durch die Schwin gungsform der empfangenen Datensignale hervorgerufen werden. Die weitaus häufigste Beeinflussung rührt von Abweichungen der die Datensignale treibenden Treiber her. In manchen Sys temen werden auch durch die Art, wie die Datensignale abge schlossen sind, Abweichungen hervorgerufen. Wenn die Treiber der Datensignale einen unsymmetrischen Treiberwiderstand für hohe und tiefe Pegel haben und/oder wenn der Abschlusswider stand zu einem unsymmetrischen Abschluss für hohen und tiefen Pegel führt, ist das empfangene Datensignal nicht um seinen mittleren Wert, das heißt um den Wert der erzeugten Referenz spannung V_ref zentriert. Dies führt zu nicht optimalen zeitli chen Toleranzen insbesondere bei DDR-Speichersystemen, bei denen erwartet wird, dass die Datensignale hinsichtlich ihrer Vorder- und Rückflanke vollkommen symmetrisch sind.

DE 19 83 759 A1 beschreibt eine optische Signalübertragungs vorrichtung, bei der eine Referenzlaserdiode ein Referenz lichtsignal überträgt, aus welchem empfängerseitig nach Um setzung in ein elektrisches Signal eine Referenzspannung er zeugt wird. Das Referenzsignal wird zunächst elektrisch als Taktsignal erzeugt, dann von der Referenzlaserdiode in ein entsprechend getaktetes Referenzlichtsignal umgewandelt und empfängerseitig wieder in ein elektrisches Taktsignal zurück verwandelt und dort anschließend geglättet um aus dem geglät teten Taktsignal ein Referenzspannungssignal zu erzeugen. Das Referenzsignal wird bei einer Ausführungsform auf der Sende seite als ein bestimmter Bruchteil eines Maximalstromwerts des elektrischen Datensignals erzeugt. Bei einer weiteren Ausführungsform wird für die Datensignale periodisch ein po sitiver Strom mit einem Wert, der größer als ein vorgegebenes Verhältnis eines Maximalstromwerts des elektrischen Datensig nals und ein negativer Strom mit einem Wert, der kleiner als das vorgebene Verhältnis des Maximalstromwertes des elektri schen Datensignals ist durch die Datenlaserdiode an die opti sche Faser abgegeben, und in diesem Fall gibt Referenzlaser diode an die optische Faser positives Referenzlicht basierend auf dem positiven Strom und negatives Referenzlicht basierend auf dem negativen Strom.

Die Druckschrift beschreibt keine Maßnahmen, dass das gesen dete und empfängerseitig empfangene Taktsignal die selben tiefen und hohen Spannungspegel wie das empfangene Datensig nal aufweist und den selben systembedingten elektrischen Va riationen unterworfen ist wie das empfangene Datensignal. Au ßerdem wird bei dieser bekannten Anordnung das Taktsignal empfängerseitig zwar geglättet aber nicht während einer be stimmten Zeitdauer vor dem Empfang des Datensignals integ riert.

Es ist Aufgabe dieser Erfindung, ein Verfahren und eine Vor richtung zur Erzeugung einer Referenzspannung zur Diskrimi nierung der logischen Zustände eines empfangenen Datensignals so anzugeben, dass die oben geschilderten Nachteile des Stan des der Technik nicht auftreten und die erzeugte Referenz spannung zu optimalen Signalzeittoleranzen führt.

Diese Aufgabe wird anspruchsgemäß gelöst.

Gemäß einem wesentlichen Aspekt der Erfindung wird die Refe renzspannung V_ref auf dem die Datensignale empfangenden Bau stein unter Verwendung eines vom Baustein zusätzlich empfan genen Signals erzeugt. Dieses zusätzliche empfangene Signal soll alle durch die Treiber der Datensignale und durch den empfängerseitigen Abschluss bewirkten Variationen enthalten. Dieses zusätzliche zur Erzeugung der Referenzspannung dienen de Signal ist erfindungsgemäß ein kontinuierliches Taktsignal mit konstanter Impulsperiodendauer und symmetrischer Folge von tiefen und hohen Taktsignalzuständen, zum Beispiel ein Taktsignalmuster wie "101010101010" oder "1100110011001100" etc. Auf dem die Referenzspannung V_ref aus diesem Taktsignal erzeugenden Baustein oder Chip befindet sich ein Integrator, der das empfangene Taktsignal über eine gewisse Zeitdauer vor dem Empfang des Datensignals integriert und daraus die Refe renzspannung adaptiv an die durch die Treibervariationen und Abschlusswiderstandsvariationen verursachten Veränderungen des Datensignals erzeugt.

Gemäß einem zweiten wesentlichen Aspekt der Erfindung ist ei ne Vorrichtung zur Erzeugung einer Referenzspannung zur Dis kriminierung der logischen Zustände eines in mindestens einer Empfängereinheit empfangenen Datensignals, wobei die Epmfän gereinheit außerdem zum Empfang eines kontinuierlichen Takt signals als eine Folge von tiefen und hohen Taktsignalzustän den und zur Bildung einer Referenzspannung aus einem zeitli chen Mittelwert der tiefen und hohen Signalzustände des

- das empfangene elektrische Taktsignal dieselben tiefen und hohen Spannungspegel wie das empfangene elektrische Da tensignal aufweist und denselben systembedingten elektrischen Variationen unterworfen ist, wie das empfangene Datensignal, und
- die Empfängereinheit einen Integrator aufweist, der das empfangene Taktsignal während einer bestimmten Zeitdauer vor dem Empfang des Datensignals integriert und aus einem integ rierten Wert desselben die Referenzspannung erzeugt.

In einem als Systembeispiel dienenden DDR-DRAM-System, das Datensignale DQ und Datenstrobesignale DQS enthält, wird als das zusätzliche Taktsignal zur Erzeugung der Referenzspannung V_ref das Datenstrobesignal DQS verwendet, da es ein Taktsignal ist und denselben systembedingten Variationen unterworfen ist, wie das empfangene Datensignal DQ. Wenn, wie gefordert, der Integrator das Datenstrobesignal DQS lange genug integ riert bevor das Datensignal DQ empfangen wird, lässt sich mit dem Integrator die Referenzspannung als stetiger Wert erzeu gen. Die vom Integrator erzeugte Referenzspannung stellt si cher, dass die Zeitdauer während der das ankommende Datensig nal DQ über der Referenzspannung liegt, genauso groß ist, wie die Zeitdauer während der das ankommende Datensignal DQ un terhalb der Referenzspannung liegt. Dies entspricht einem Tastverhältnis von 50%.

Selbstverständlich lässt sich außer dem erwähnten DQS-Signal für das Taktsignal, von dem erfindungsgemäß die Referenzspan nung durch Integration abgeleitet wird, jedes andere Taktsig nal verwenden, das die obigen Bedingungen erfüllt und über eine bestimmte Zeitdauer integriert bzw. gemittelt werden kann.

Die nachfolgende Beschreibung beschreibt Bezug nehmend auf die Zeichnungsfiguren ein Ausführungsbeispiel des erfindungs gemäßen Verfahrens und der erfindungsgemäßen Vorrichtung so wie deren Funktionsweise.

Die Zeichnungsfiguren zeigen im Einzelnen:

Fig. 1 schematisch ein Ausführungsbeispiel der erfin dungsgemäßen Vorrichtung mit relevanten Signalen eines DDR-DRAM-Systems;

Fig. 2A ein erstes Impuls/Zeitdiagramm zur Veranschauli chung einer ersten Funktionsweise der erfindungs gemäßen Vorrichtung gemäß Fig. 1 und

Fig. 2B ein Signalzeitdiagramm zur Veranschaulichung ei ner zweiten Funktionsweise der in Fig. 1 darge stellten erfindungsgemäßen Vorrichtung.

Das in Fig. 1 schematisch dargestellte Ausführungsbeispiel der erfindungsgemäßen Vorrichtung ist beispielhaft angewendet auf die Erzeugung der Referenzspannung V_ref für den Datenemp fang von zwischen DDR-DRAM-Bausteinen übertragenen Daten DQ. Die rechte Hälfte der Fig. 1 stellt eine Schnittstelle einer integrierten Schaltungsplatte ICB zu den Signalen dar, die bei der Erfindung eine Rolle spielen. Empfangen werden Daten signale DQ0, DQ1, . . ., DQn und ein Datenstrobesignal DQS. Die Datensignale DQ0, DQ1, . . ., DQn werden auf dem links schema tisch dargestellten DDR-DRAM-Chip den Empfängereinheiten 2n zugeführt. Das Takt- bzw. Datenstrobesignal DQS wird einer Empfängereinheit 2s und einer Eingangsleitung 10 eines In tegrators, 1 zugeführt. Erfindungsgemäß erzeugt der Integrator 1 die Referenzspannung V_ref auf einer Leitung 11 durch Integ ration des über die Eingangsleitung 10 zugeführten Datenstro besignals DQS. Wie bereits erwähnt, ist das Datenstrobesignal DQS ein kontinuierliches Signal mit konstanter Impulsperio dendauer und symmetrischer Folge von tiefen und hohen Signal zuständen, hat dieselben tiefen und hohen Spannungspegel wie ein empfangenes Datensignal und ist vielen der systembeding ten Variationen unterworfen, denen auch das empfangene Daten signal DQ unterworfen ist. Durch die Integration dieses Da tenstrobesignals DQS im Integrator 1 wird die Referenzspan nung V_ref adaptiv an die Datensignale DQn erzeugt und passt sich demnach den Systemvariationen zum Beispiel in den Trei berbausteinen und/oder den Abschlüssen der Signale an. Vor aussetzung ist, dass das Datenstrobesignal DQS lange genug vor dem Eintreffen der Datensignale DQ0, DQ1, . . ., DQn integ riert werden kann. Die vom Integrator 1 erzeugte Referenz spannung V_ref wird den Empfängereinheiten 2n und 2s über die Leitung 11 zugeführt. Das Ausgangssignal der Empfängereinheit 2 s, die das Datenstrobesignal DQS empfängt, dient als Akti viersignal für Datenzwischenspeicher (Latches) 3, in denen die von den Empfängereinheiten 2n ausgegebenen Eingangsdaten D_IN zwischengespeichert werden.

Erfindungsgemäß erzeugt der Integrator 1 die Referenzspannung V_ref auf der Basis der Spannungspegel und des Tastverhältnis ses des ihm zugeführten Datenstrobesignals DQS.

Es ist zu erwähnen, dass im Stand der Technik statt der er findungsgemäß adaptiv erzeugten Referenzspannung V_ref übli cherweise den Empfängereinheiten 2n und 2s eine auf der in tegrierten Schaltungsplatte ICB erzeugte feste Referenzspan nung, die gleich Vcc/2 ist, von Außen zugeführt wird.

Dem Integrator 1 kann erfindungsgemäß außer dem Datenstrobe signal DQS zur Erzeugung der Referenzspannung V_ref auch jedes andere im System vorhandene Taktsignal zugeführt werden, das denselben systembedingten Variationen unterworfen ist wie das empfangene Datensignal DQ und das über eine bestimmte Zeit dauer vor dem Empfang des Datensignals DQ integriert werden kann.

In DDR-DRAM-Speichersystemen kann der erfindungsgemäß vorge sehene Integrator 1 auf jedem Speicherchip und auch auf einem Speichercontrollerchip vorgesehen sein.

Das in Fig. 2A dargestellte Impuls-Zeitdiagramm zeigt eine erste Funktionsweise der oben beschriebenen und in Fig. 1 schematisch dargestellten erfindungsgemäßen Vorrichtung. Die Impulse veranschaulichen ein nicht abgeschlossenes Datensig nal bzw. Datenstrobesignal DQ/DQS mit einem starken Pull-Up- Treiber und einem schwachen Pull-Down, so dass sich jeweils eine beträchtlich unterschiedliche Steilheit der Vorder- und Rückflanke der Signalimpulse einstellt. Würde nun, wie im Stand der Technik, die Referenzspannung V_ref außerhalb des Chips als feste Spannung gleich Vcc/2 erzeugt und zugeführt werden, wie dies die mit V_ref(alt) bezeichnete strichpunktier te Linie in Fig. 2A angibt, würde dies am Ausgang der Empfän gereinheiten 2n und 2s zu einem unsymmetrischen Tastverhält nis führen. Die Impulsbreite würde dann zum Beispiel 8,5 Zeiteinheiten und die Pausenbreite 7,5 Zeiteinheiten betra gen. Die erfindungsgemäß vorgeschlagene Erzeugung der durch eine gestrichelte waagrechte Linie dargestellten und mit V_ref(neu) bezeichneten Referenzspannung verschiebt die Schwel le nach oben, wodurch das Tastverhältnis wieder symmetrisch wird. Im veranschaulichten Beispiel beträgt dann die Impuls breite acht Zeiteinheiten und die Pausenbreite ebenfalls acht Zeiteinheiten. Die Integration des zugeführten Taktsignals DQS stellt sicher, dass die Fläche unter der Kurve oberhalb und unterhalb der durch Integration erzeugten Referenzspan nung jeweils gleich ist. Das Obige zeigt, dass die Erfindung ebenfalls, für eine Tastverhältniskorrektureinrichtung verwen det werden kann.

Das in Fig. 2B dargestellte Impulszeitdiagramm veranschau licht eine zweite Funktionsweise der Erfindung, bei der ein abgeschlossenes Signal seinen hohen Sollpegel V_h nicht er reicht, weil entweder der Pull-Up-Widerstand zu hoch ist und/oder der Abschluss zu V_h zu hoch ist. Während mittels ei ner gemäß dem Stand der Technik festen Referenzspannung, die in Fig. 2B durch eine strichpunktierte Linie dargestellt und mit V_ref(alt) bezeichnet ist, ein unsymmetrisches Tastverhält nis des empfangenen Datensignals entstehen würde, sorgt die durch Integration des Taktsignals DQS gewonnene Referenz spannung V_ref(neu), die in Fig. 2B durch eine gestrichelte Li nie dargestellt ist, für eine Symmetrie des Tastverhältnisses des empfangenen Datensignals.

Die oben beschriebene Verwendung des erfindungsgemäßen Ver fahrens für die Datenübertragung zwischen DDR-DRAM-Bausteinen ist lediglich beispielhaft.

Das erfindungsgemäße Verfahren zur Erzeugung einer Referenz spannung zur Diskriminierung der logischen Zustände eines empfangenen Datensignals ist dadurch gekennzeichnet, dass zu sätzlich zum Datensignal ein Taktsignal erzeugt und zur Emp fängerseite übertragen wird, welches zumindest einem Teil der systembedingten Variationen unterworfen ist, wie sie das emp fangene Datensignal erfährt, dass empfängerseitig eine Integ ration des Taktsignals stattfindet und dass aus dem integ rierten Wert des Taktsignals empfängerseitig die Referenz spannung erzeugt wird. Damit ist das erfindungsgemäße Verfah ren in jedem Datenübertragungs- bzw. Signalübertragungssystem anwendbar, bei dem eine unidirektionale oder bidirektionale Daten- bzw. Signalübertragung stattfindet und bei dem die lo gischen Zustände des empfangenen Signals durch die Diskrimi nierung mittels einer Referenzspannung decodiert werden, die einen Pegel zwischen dem höchsten und dem niedrigsten Pegel des empfangenen Signals hat.

Bezugszeichenliste

DQ, DQ0, DQ1, . . ., DQn Datensignal
DQS Datenstrobesignal
V_ref

Referenzspannung
D_in

Eingangsdaten

1

Integrator

2

n,

2

s Empfängereinheit

3

Datenlatch D

10

DQS-Leitung

11

V_ref

-Leitung
ICB integrierte Schaltungsplatte
V_h

hoher Pegel
V_t

tiefer Pegel
T Zeit

Claims

1. Verfahren zur Erzeugung einer Referenzspannung (V_ref) zur Diskriminierung der logischen Zustände eines empfangenen Da tensignals (DQ), wobei zusätzlich zum Datensignal (DQ) ein kontinuierliches Taktsignal (DQS) zur Empfängerseite übertra gen wird, das auf der Empfängerseite eine kontinuierliche Folge von tiefen und hohen Taktsignalzuständen mit konstanter Periodendauer ist und aus einem zeitlichen Mittelwert der tiefen und hohen Signalzustände des Taktsignals (DQS) empfän gerseitig die Referenzspannung (V_ref) erzeugt wird, dadurch gekennzeichnet, dass
das Datensignal (DQ) und das Taktsignal (DQS) elektrisch übertragen und empfangen werden,
das empfangene Taktsignal (DQS) dieselben tiefen und ho hen Spannungspegel wie ein empfangenes Datensignal (DQ) auf weist und denselben systembedingten elektrischen Variationen unterworfen ist wie das empfangene Datensignal (DQ), und
empfängerseitig eine Integration des empfangenen Takt signals (DQS) während einer bestimmten Zeitdauer vor dem Emp fang des Datensignals (DQ) durchgeführt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Taktsignal (DQS) von derselben Art Treiberverstärker ge trieben wird wie das Datensignal (DQ).

3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Falle der Datenübertragung zu und von DDR-DRAM-Bau steinen das Datenstrobesignal als das Taktsignal (DQS) ver wendet wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Integration des empfangenen Datenstrobesignals we nigstens auf jedem DDR-DRAM-Chip stattfindet.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Integration des Datenstrobesignals zusätzlich in ei nem die Daten empfangenden Speichercontrollerbaustein statt findet.

6. Vorrichtung zur Erzeugung einer Referenzspannung (V_ref) zur Diskriminierung der logischen Zustände eines in mindestens einer Empfängereinheit (2n; 2s) empfangenen Datensignals (DQ), wobei die Empfängereinheit (2n; 2s) außerdem zum Emp fang eines kontinuierlichen Taktsignals (DQS) als eine Folge von tiefen und hohen Taktsignalzuständen und mit konstanter Periodendauer zur Bildung einer Referenzspannung (V_ref) aus einem zeitlichen Mittelwert der tiefen und hohen Signalzu stände des Taktsignals (DQS) eingerichtet ist, dadurch gekennzeichnet, dass
das empfangene elektrische Taktsignal (DQS) dieselben tiefen und hohen Spannungspegel wie das empfangene elektri sche Datensignal aufweist und denselben systembedingten e lektrischen Variationen unterworfen ist, wie das empfangene Datensignal (DQ), und
die Empfängereinheit (2n; 2s) einen Integrator (1) auf weist, der das empfangene Taktsignal (DQS) während einer be stimmten Zeitdauer vor dem Empfang des Datensignals (DQ) in tegriert und aus einem integrierten Wert desselben die Refe renzspannung (V_ref) erzeugt.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Vorrichtung zur Erzeugung der Referenzspannung (V_ref) für den Datenempfang von zwischen DDR-DRAM-Bausteinen über tragenen Daten (DQ) vorgesehen ist und dass das Taktsignal (DQS) das Datenstrobesignal ist.