[go: up one dir, main page]

DE10214151B4 - Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich - Google Patents

Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich Download PDF

Info

Publication number
DE10214151B4
DE10214151B4 DE10214151A DE10214151A DE10214151B4 DE 10214151 B4 DE10214151 B4 DE 10214151B4 DE 10214151 A DE10214151 A DE 10214151A DE 10214151 A DE10214151 A DE 10214151A DE 10214151 B4 DE10214151 B4 DE 10214151B4
Authority
DE
Germany
Prior art keywords
cell
zone
transistor
semiconductor body
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10214151A
Other languages
English (en)
Other versions
DE10214151A1 (de
Inventor
Ralf Dr. Henninger
Franz Dr. Hirler
Joachim Krumrey
Markus Dr. Zundel
Walter Dr. Rieger
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10214151A priority Critical patent/DE10214151B4/de
Priority claimed from DE10262121A external-priority patent/DE10262121B4/de
Priority to US10/402,872 priority patent/US6806533B2/en
Publication of DE10214151A1 publication Critical patent/DE10214151A1/de
Application granted granted Critical
Publication of DE10214151B4 publication Critical patent/DE10214151B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauelement mit einem in einem Halbleiterkörper ausgebildeten mehrere gleichartige Transistorzellen (Z1, Z2, Z3) aufweisenden Zellenfeld und wenigstens einer am Rand des Zellenfeldes ausgebildeten Randzelle (RZ), wobei jede der Transistorzellen aufweist:
– eine erste Anschlusszone (11) eines ersten Leitungstyps im Bereich einer Rückseite des Halbleiterkörpers,
– eine zweite Anschlusszone (30) eines ersten Leistungstyps im Bereich einer Vorderseite des Halbleiterkörpers,
– eine Kanalzone (20) eines zweiten Leitungstyps, die zwischen der ersten Anschlusszone (11) und der zweiten Anschlusszone (30) angeordnet ist,
– wenigstens eine Steuerelektrode (42), die in einem Graben (40), der sich in vertikaler Richtung in den Halbleiterkörper (100) hinein erstreckt, angeordnet ist und die mittels einer Isolationsschicht (44) gegenüber dem Halbleiterkörper (100) isoliert ist, wobei die Gräben der einzelnen Zellen (Z1, Z2, Z3) in horizontaler Richtung des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind,
und wobei die Randzelle (RZ) aufweist:
– eine Feldplatte (52), die in...

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.
  • Derartige Bauelemente werden auch als Graben-Transistoren oder Trench-Transistoren bezeichnet.
  • Grundlegende Aspekte zu Trench-Transistoren sind in der US 4,941,026 beschrieben. Die WO00/51167 beschreibt einen Trench-Transistor mit integrierter Schottky-Diode, die zwischen zwei Gräben ausgebildet ist, deren Abstand geringer als der Abstand zweier Gräben der Transistorzellen ist.
  • Ein Trench-Transistor mit Randzelle ist in der US 5,763,915 beschrieben. Das bekannte Bauelement umfasst ein Zellenfeld mit einer Vielzahl von Transistorzellen, die jeweils eine Source-Zone, eine Body-Zone, und eine in einem vertikalen Graben angeordnete Gate-Elektrode aufweisen. Eine durch das Substrat des Halbleiterkörpers gebildete Drain-Zone ist den Transistorzellen gemeinsam. Das Zellenfeld wird in horizontaler Richtung durch eine Randzelle begrenzt, die ebenfalls eine in einem Graben angeordnete Elektrode aufweist.
  • Die US 5,998,833 beschreibt einen zellenartig aufgebauten Trench-Transistor mit einem Randabschluss. Im Bereich des Randabschlusses ist eine in einem Graben angeordnete und von einer Isolationsschicht umgebene Feldplatte vorhanden. In einem Mesa-Gebiet zwischen dem Graben mit dieser Feldplatte und dem Graben einer unmittelbar benachbarten Transistorzelle ist im Bereich einer Vorderseite des Bauelements eine komplementär zu übrigen Bereichen dieses Mesa-Gebiets dotierte Halbleiterzone vorhanden. Die Spannungsfestigkeit des Bauelements im Randbereich kann dabei über die Tiefe eingestellt werden, in welche sich diese Halbleiterzone ausgehend von der Vorderseite des Bauelements erstreckt.
    •
  • Ziel der vorliegenden Erfindung ist es, ein Halbleiterbauelement mit einer Vielzahl von gleichartig aufgebauten, in einem Zellenfeld angeordneten Transistorzellen und einer Randzelle zur Verfügung zu stellen, wobei die Durchbruchspannung im Bereich der Randzelle höher als im Bereich des Zellenfeldes ist.
  • Dieses Ziel wird durch ein Halbleiterbauelement gemäß den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Das erfindungsgemäße Halbleiterbauelement umfasst ein Zellenfeld mit mehreren gleichartig aufgebauten Transistorzellen und wenigstens eine am Rand des Zellenfeldes ausgebildete Randzelle, die in einem Halbleiterkörper ausgebildet sind. Jede Transistorzelle umfasst eine erste Anschlusszone eines ersten Leistungstyps im Bereich einer Vorderseite des Halbleiterkörpers, eine zweite Anschlusszone eines ersten Leitungstyps im Bereich einer Rückseite des Halbleiterkörpers, eine Kanalzone eines zweiten Leitungstyps, die zwischen der ersten Anschlusszone und der zweiten Anschlusszone angeordnet ist, und eine Steuerelektrode, die in einem Graben, der sich in vertikaler Richtung in den Halbleiterkörper hinein erstreckt, benachbart zu der Kanalzone angeordnet ist und die mittels einer Isolationsschicht gegenüber dem Halbleiterkörper isoliert ist. Die Gräben der einzelnen Zellen sind in horizontaler Richtung des Halbleiterkörpers beabstandet zueinander angeordnet. Die Randzelle umfasst eine Feldplatte, die in einem Graben, der sich in vertikaler Richtung in den Halbleiterkörper hinein erstreckt, angeordnet ist und die mittels einer Isolationsschicht gegenüber dem Halbleiterkörper isoliert ist. Zur Erhöhung der Durchbruchspannung im Randbereich ist vorgesehen, dass der Abstand des Grabens der Randzone zu dem Graben der unmittelbar benachbarten Transistorelle geringer ist als der Abstand eines Grabens einer Transistorzelle zu dem Graben einer unmittelbar benachbarten Transistorzelle in dem Zellenfeld.
  • Die erste Anschlusszone wird bei MOS-Transistoren als Drain-Zone, die zweite Anschlusszone als Source-Zone, die Kanalzone als Body-Zone und die Steuerelektrode als Gate-Elektrode bezeichnet.
  • Das erfindungsgemäße Konzept, den Abstand zwischen dem Graben der Randzelle und dem Graben der unmittelbar benachbarten Transistorzelle kleiner als den üblichen Grabenabstand im Zellenfeld, dem sogenannten Pitch oder Pitch-Abstand, zu gestalten ist besonders geeignet im Zusammenhang mit Transistorzellen, bei denen sich die Steuerelektroden in vertikaler Richtung unterhalb der Kanalzone verjüngen und die die Dicke der Isolationsschicht dort entsprechend zunimmt. Die Steuerelektrode dient dabei im Bereich der Kanalzone/Body-Zone als Elektrode zur Ausbildung eines leitenden Kanals bei Anlegen eines Ansteuerpotentials und im unteren Bereich als Feldplatte zur Abschirmung des zwischen zwei Gräben angeordneten Halbleiterbereichs gegen hohe Feldstärken, woraus eine erhöhte Durchbruchsspannung im Vergleich zu Trench-Transistoren ohne derartige Feldplatten resultiert.
  • Vorzugsweise weisen die Transistorzellen jeweils einen Anschluss auf, der jeweils zwischen zwei Gräben angeordnet ist und der sich durch die erste Anschlusszone bis in die Kanalzone erstreckt. Ein Anschluss zwischen dem Graben der Randzelle und der unmittelbar benachbarten Transistorzelle ist bei einer Ausführungsform symmetrisch zwischen den Gräben der Randzelle und dieser Transistorzelle ausgebildet und bei einer weiteren Ausführungsform näher an dem Graben der Randzelle als an dem Graben der Transistorzelle angeordnet.
  • Bei einer weiteren Ausführungsform ist vorgesehen, in dem Zellenfeld einen Bereich zur Herstellung integrierter Bauelemente, die ihre Anschlüsse im Bereich der Vorderseite des Halbleiterkörpers haben, vorzusehen, wobei die Durchbruchspannung in diesem Bereich nicht geringer sein darf als die Durchbruchspannung der Transistorzellen. Hierzu ist der Abstand wenigstens zweier Gräben in dem Zellenfeld an einer der jeweils zugehörigen Zelle abgewandten Seite geringer als der Abstand der Gräben zweier unmittelbar benachbarter Transistorzellen in dem Zellenfeld, um zwischen diesen enger benachbarten Gräben einen "geschützten Bereich" für die Integration von Niedervoltbauelementen zu bilden.
    •
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt:
  • 1 ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements in Seitenansicht im Querschnitt,
  • 2 eine Querschnittsdarstellung des erfindungsgemäßen Halbleiterbauelements in einer in 1 eingezeichneten Schnittebene A-A,
  • 3 Darstellung eines Randbereiches des erfindungsgemäßen Halbleiterbauelements bei einer ersten Ausführungsform,
  • 4 Darstellung eines Randbereiches des erfindungsgemäßen Halbleiterbauelements bei einer zweiten Ausführungsform,
  • 5 Querschnitt durch ein erfindungsgemäßes Halbleiterbauelement gemäß einer weiteren Ausführungsform mit zwei enger beabstandeten Gräben.
  • In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 zeigt ein erfindungsgemäßes Halbleiterbauelement in Seitenansicht im Querschnitt. Eine Ansicht von oben auf eine in 1 eingezeichnete Schnittebene A-A ist in 2 dargestellt.
  • Das erfindungsgemäße Halbleiterbauelement umfasst ein Zellenfeld mit einer Vielzahl gleichartiger aufgebauter Transistorzellen und wenigstens einer am Rand des Zellenfeldes angeordneten Randzelle RZ. von den Transistorzellen sind in 1 lediglich drei, nämlich die Transistorzellen Z1, Z2, Z3 mit Bezugszeichen versehen.
  • Das Halbleiterbauelement umfasst in dem dargestellten Ausführungsbeispiel eine erste Anschlusszone mit einer stark dotierten Zone 11 und einer schwächer dotierten Zone 12. Im Bereich einer Vorderseite des Halbleiterkörpers sind stark dotierte Zonen 30 des ersten Leitungstyps vorhanden, unterhalb denen eine Zone 20 eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps angeordnet ist.
  • Die stärker dotierte Zone 11 dient als gemeinsame Drain-Zone für alle Transistorzellen Z1, Z2, Z3. Die im Bereich der Vorderseite angeordneten stark dotierten Zonen 30 des ersten Leitungstyps bilden die Source-Zonen, die unterhalb der Source-Zonen 30 angeordneten Zonen 20 des zweiten Leitungstyps bilden die Body-Zone der Transistorzellen und die schwächer dotierte Zone 12 dient als Drift-Zone der Transistorzellen.
  • Die stark dotierte Zone 12 kann als Halbleitersubstrat ausgebildet sein, auf welches eine Epitaxieschicht aufgebracht ist, in der die Drift-Zone 12, die Body-Zonen 20 und die Source-Zonen 30 ausgebildet sind. Ebenso kann der Halbleiterkörper 100 als schwächer dotiertes Substrat ausgebildet sein, in den mittels geeigneter Verfahren, beispielsweise Ionenimplantation, die stark dotierte Drain-Zone 11, die Body-Zonen 20 und die Source-Zonen 30 eingebracht werden.
  • Die Drain-Zone 11, die Source-Zone 30 und die Drift-Zone 12 sind bei einem n-leitenden MOS-Transistor n-dotiert und bei einem p-leitenden MOS-Transistor p-dotiert. Die Body-Zone 20 ist jeweils komplementär dotiert.
  • Jede Transistorzelle Z1, Z2, Z3 weist eine Gate-Elektrode 42 auf, die in einem Graben 40 angeordnet ist, der sich in vertikaler Richtung ausgehend von der Vorderseite in den Halbleiterkörper 100 hineinerstreckt. Die Gate-Elektrode ist mittels einer Isolationsschicht 72 gegenüber dem Halbleiterkörper 100, das heißt gegenüber der Source-Zone 30, der Body-Zone 20 und der Drift-Zone 12, isoliert, und in dem Ausführungsbeispiel derart ausgebildet, dass sie sich im Bereich unterhalb der Body-Zone 20 verjüngt, beziehungsweise, dass sich in diesem Bereich die Dicke der Isolationsschicht 44 erhöht. Die Gate-Elektrode 42 dient in diesem Bereich unterhalb der Body-Zone 20 als Feldplatte zum Abschirmen der Body-Zone 20 gegenüber hohen elektrischen Feldstärken. Im Bereich der Body-Zone 20 dient die Gate-Elektrode zur Ausbildung eines elektrisch leitenden Kanals zwischen der Source-Zone 30 und der Drift-Zone 12 bei Anlegen eines Ansteuerpotentials.
  • Die Erfindung ist jedoch nicht auf die Verwendung nur einer Elektrode in dem Graben beschränkt. So können in nicht näher dargestellter, jedoch hinlänglich bekannter Weise auch mehrere an ein gemeinsames oder an nicht gemeinsame Potential angeschlossene Elektroden neben der Gate-Elektrode in dem Graben vorhanden sein.
  • In dem in 1 dargestellten Ausführungsbeispiel dient eine Gate-Elektrode 42 als Gate-Elektrode für jeweils zwei Transistorzellen, die sich in horizontaler Richtung nach links und rechts ausgehend von dem Graben 40 erstrecken. In 1 ist beispielsweise den Transistorzellen Z1, Z2, eine in einem Graben angeordnete Gate-Elektrode gemeinsam. Des weiteren ist jeweils zwei Transistorzellen eine Body-Zone 20, nämlich die zwischen zwei Gräben 40 angeordnete Body-Zone 20 gemeinsam. So ist in dem Beispiel gemäß 1 den Transistorzellen Z2 und Z3 eine zwischen deren Gate-Elektroden 42 angeordnete Body-Zone 20 gemeinsam. (Es sei darauf hingewiesen, dass in der Literatur gelegentlich ein Gebilde, das einer Zelle im Sinn dieser Anmeldung entspricht, auch als Halbzelle bezeichnet wird.)
  • Die Gräben 40 mit den Gate-Elektroden 42 zweier unmittelbar benachbarter Zellen Z2, Z3 besitzen im Bereich des Zellenfeldes einen Abstand (Pitch) d2. Unmittelbar benachbart sind im Sinn dieser Beschreibung solche Transistorzellen, die eine gemeinsame Body-Zone aufweisen.
  • Das Zellenfeld mit den Transistorzellen Z1, Z2, Z3 ist durch eine Randzelle RZ begrenzt, wobei diese Randzelle eine Feldplatte 52 aufweist, die in einem sich in vertikaler Richtung in den Halbleiterkörper 100 hinein erstreckenden Graben 50 angeordnet ist, wobei diese Feldplatte 52 gegenüber dem Halbleiterkörper 100 mittels einer Isolationsschicht 54 isoliert ist. Die Dicke dieser Isolationsschicht 54 entspricht in etwa der Dicke der Isolationsschicht um den Feldplattenabschnitt der Gate-Elektroden 42 im unteren Bereich der Gräben 40. Allerdings kann die Feldplatte 52 im oberen Bereich auf der dem Zellenfeld zugewandten Seite breiter als in den übrigen Bereichen ausgebildet sein, wie dies in 1 gestrichelt dargestellt ist. Dieser breitere Bereich 55 kann sich nach unten bis in die Drift-Zone 12 erstrecken.
  • Der Abstand zwischen dem Graben 50 der Randzelle RZ und dem Graben 40, der unmittelbar benachbarten Transistorzelle Z1 ist geringer als der übliche Abstand d2 zwischen unmittelbar benachbarten Transistorzellen Z2, Z3 in dem Zellenfeld. Hierdurch wird erreicht, dass die Durchbruchspannung des Bauelements im Bereich der Randzelle RZ höher ist als im Bereich des Zellenfeldes. Die Durchbruchspannung bezeichnet die zwischen dem Drain-Anschluss D und dem Source-Anschluss S angelegte Spannung, bei welcher bei nicht angesteuerter Gate- Elektrode 42 aufgrund eines lawinenartigen Durchbruchs ein Stromfluss zustande kommt. Die gegenüber dem Zellenfeld erhöhte Durchbruchspannung im Randbereich bewirkt, dass es bei Anlegen einer Sperrspannung zuerst im Zellenfeld zu einem Spannungsdurchbruch kommt, wodurch der hieraus resultierende Durchbruchstrom über die im Vergleich zur Randzelle RZ größere Fläche des Zellenfeldes verteilt ist.
  • Wie insbesondere 2 zu entnehmen ist, umschließt der Graben 50 mit der Feldplatte 52 das Zellenfeld ringförmig, wobei die Feldplatte 52 in dem Beispiel mit den Gate-Elektroden 42 kurzgeschlossen ist.
  • Zur Kontaktierung der Source-Zone 30 und zum Kurzschließen der Source-Zone 30 und der Body-Zone 20 sind Anschlüsse 60 vorgesehen, die sich ausgehend von der Vorderseite des Halbleiterkörpers 100 durch die Source-Zone 30 bis in die Body-Zone 20 erstrecken. Diese Anschlüsse bestehen beispielsweise aus einem Metall oder auch aus Polysilizium.
  • Aus Gründen der Übersichtlichkeit sind die Source-Anschlüsse S, die Gate-Anschlüsse G und der Drain-Anschluss D lediglich schematisch dargestellt. Auf die Darstellung von Verdrahtungsebenen oberhalb des Halbleiterkörpers ist verzichtet. Die Gate-Elektroden 42 sind dabei alle an ein gemeinsames Gate-Potential angeschlossen, die Source-Zonen sind über die Anschlüsse 60 an ein gemeinsames Source-Potential angeschlossen. Die Feldplatte 52 der Randzelle RZ ist vorzugsweise an Gate-Potential bzw. den gemeinsamen Gate-Anschluss angeschlossen.
  • Ein Anschluss 62, der unmittelbar benachbart zu der Randzelle RZ angeordneten Transistorzelle Z1 ist bei einer Ausführungsform der Erfindung symmetrisch zwischen dem Graben 50 der Randzelle RZ und dem Graben 40 der Transistorzelle Z1 angeordnet, wie dies in 3 dargestellt ist, wobei 3 einen vergrößerten Ausschnitt des Halbleiterbauelements im Randbereich zeigt.
  • Bei einer weiteren in 4 dargestellten Ausführungsform ist vorgesehen, dass dieser Anschluss 62 zwischen dem Graben 50 der Randzelle RZ und der unmittelbar benachbarten Transistorzelle Z1 näher an der Randzelle bzw. deren Graben 50 angeordnet ist. Dies dient der Prozesssicherheit bei der Herstellung des Grabens, in dem der Anschluss 62 angeordnet ist. Bei der Herstellung eines niederohmigen Kontaktes zwischen dem Anschluss, der beispielsweise aus einem Metall oder einem Polysilizium besteht, findet vor dem Abscheiden des Kontaktmaterials üblicherweise eine sogenannten Kontaktimplantation statt, bei der die Seitenwände des Grabens hoch dotiert werden, wobei der Dotierungstyp im Bereich der Source-Zone dem der Source-Zone und im Bereich der Body-Zone dem der Body-Zone entspricht. Mit steigendem Abstand dieses Anschlussgrabens von der Gate-Elektrode 42 steigt die Sicherheit, dass keine Dotierstoffe in den Bereich gelangen, in dem sich bei leitend angesteuerter Gate-Elektrode 42 ein leitender Kanal ausbildet. Diese Dotierstoffe würden den Kanal negativ beeinflussen.
  • 5 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements, bei dem auch ein Abstand d3 zweier Gräben im Zellenfeld geringer ist, als der Abstand d2 der Gräben zwischen zwei unmittelbar benachbarten Transistorzellen Z2, Z3. Die beiden benachbart angeordneten Gräben 401, 402 mit den darin angeordneten Steuerelektroden 42 sind jeweils Bestandteil einer Transistorzelle, nämlich der Transistorzellen Z3, Z4 in 5. In dem den Transistorzellen Z3, Z4 jeweils abgewandten Bereich zwischen den Gräben 401, 402 ist im Bereich der Vorderseite des Halbleiterkörpers 100 ein integriertes Bauelement gebildet, dessen Anschlüsse sich im Bereich der Vorderseite des Halbleiterkörpers 100 befinden. Beispielhaft ist dieses Halbleiterbauelement in 5 als lateraler MOS-Transistor ausgebildet, der eine Drain-Zone 60, eine horizontal beabstandet zu der Drain-Zone 60 angeordnete Source-Zone 62 und eine oberhalb der Vorderseite 100 des Halbleiterkörpers angeordnete Gate-Elektrode 64 aufweist. Die Drain-Zone 60 und die Source-Zone 62 sind in einer komplementär dotierten Zone 66 eingebettet, die beispielsweise entsprechend der Body-Zonen 20 der Transistorzellen Z2, Z3, Z4 ausgebildet ist. Soll ein lateraler MOS-Transistor eines komplementären Leitungstyps realisiert werden, so kann auf die dotierte Zone 66 verzichtet werden und die Drain-Zone 60 und die Source-Zone 62 sind entsprechend komplementär zu dotieren.
  • Selbstverständlich sind beliebige weitere laterale Bauelemente, wie Bipolartransistoren, Dioden, CMOS-Bauelemente und dergleichen in der Zone zwischen den beiden Gräben realisierbar.
  • Die Gate-Elektroden 42 mit den Feldplatten in den enger beabstandeten Gräben 401, 402 schützen das zwischen diesen Gräben im Bereich der Vorderseite des Halbleiterkörpers 100 angeordnete Halbleiterbauelement vor hohen Feldstärken und stellen sicher, dass die Durchbruchspannung in diesem Bereich nicht geringer ist als im Bereich der Transistorzellen Z1, Z2, Z3, Z4. In den dargestellten Ausführungsbeispiel ist zwischen der Drift-Zone 12 und der komplementär hierzu dotierten Zone 66 ein pn-Übergang gebildet, der bei einem n-leitenden MOS-Transistor in Drain-Source-Richtung in Sperrrichtung gepolt ist, so dass während des normalen Betriebs des Halbleiterbauelements keine Ladungsträger in die Zone 66 injiziert werden, die die Funktionsweise des lateralen MOS-Transistors stören. Die in geringerem Abstand d3 angeordneten Gräben mit den Steuerelektroden 42 sorgen dafür, dass dieser pn-Übergang nicht bei geringeren Durchbruchspannungen durchbricht als die Transistorzellen Z1, Z2, Z3, Z4.
  • Bei dem Halbleiterbauelement gemäß 5 sind selbstverständlich beliebige weitere Randkonstruktionen einsetzbar.
    • 11
    Drain-Zone
    12
    Driftzone
    20
    Body-Zone
    30
    Source-Zone
    40, 50
    Graben
    42
    Gate-Elektrode
    44, 54
    Isolationsschicht
    52
    Feldplatte
    60, 62
    Source-/Body-Anschluss
    64
    Gate-Elektrode
    D
    Drain-Anschluss
    D2
    Drain-Anschluss
    G
    Gate-Anschluss
    G2
    Gate-Anschluss
    RZ
    Randzelle
    S
    Source-Anschluss
    S2
    Source-Anschluss
    Z1, Z2, Z3, Z4
    Transistorzellen

Claims (8)

  1. Halbleiterbauelement mit einem in einem Halbleiterkörper ausgebildeten mehrere gleichartige Transistorzellen (Z1, Z2, Z3) aufweisenden Zellenfeld und wenigstens einer am Rand des Zellenfeldes ausgebildeten Randzelle (RZ), wobei jede der Transistorzellen aufweist: – eine erste Anschlusszone (11) eines ersten Leitungstyps im Bereich einer Rückseite des Halbleiterkörpers, – eine zweite Anschlusszone (30) eines ersten Leistungstyps im Bereich einer Vorderseite des Halbleiterkörpers, – eine Kanalzone (20) eines zweiten Leitungstyps, die zwischen der ersten Anschlusszone (11) und der zweiten Anschlusszone (30) angeordnet ist, – wenigstens eine Steuerelektrode (42), die in einem Graben (40), der sich in vertikaler Richtung in den Halbleiterkörper (100) hinein erstreckt, angeordnet ist und die mittels einer Isolationsschicht (44) gegenüber dem Halbleiterkörper (100) isoliert ist, wobei die Gräben der einzelnen Zellen (Z1, Z2, Z3) in horizontaler Richtung des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind, und wobei die Randzelle (RZ) aufweist: – eine Feldplatte (52), die in einem Graben (50), der sich in vertikaler Richtung in den Halbleiterkörper (100) hinein erstreckt, angeordnet ist und die mittels einer Isolationsschicht (54) gegenüber dem Halbleiterkörper (100) isoliert ist, dadurch gekennzeichnet, dass der Abstand des Grabens (50) der Randzelle (RZ) zu dem Graben (40) der unmittelbar benachbarten Transistorelle (Z1) geringer ist als der Abstand eines Grabens einer Transistorzelle (Z2) zu dem Graben einer unmittelbar benachbarten Transistorzelle (Z3) in dem Zellenfeld.
  2. Halbleiterbauelement nach Anspruch 1, bei dem die Transistorzellen (Z1, Z2, Z3) einen Anschluss (60) aufweisen, der jeweils zwischen zwei Gräben (40) angeordnet ist und der sich durch die zweite Anschlusszone (30) bis in die Kanalzone (20) erstreckt.
  3. Halbleiterbauelement nach Anspruch 2, bei dem ein Anschluss (60) zwischen dem Graben (50, 40) der Randzelle (RZ) und der unmittelbar benachbarten Transistorzelle (Z1) symmetrisch zwischen den Gräben (50, 40) der Randzelle (RZ) und dieser Transistorzelle (Z1) ausgebildet ist.
  4. Halbleiterbauelement nach Anspruch 2, bei dem ein Anschluss (60) zwischen dem Graben (50, 40) der Randzelle (RZ) und der unmittelbar benachbarten Transistorzelle (Z1) näher an dem Graben (50) der Randzelle (RZ) als an dem Graben (40) der Transistorzelle (Z1) angeordnet ist.
  5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem sich die Steuerelektroden (44) der Transistorzellen (Z1, Z2, Z3) in vertikaler Richtung unterhalb der Kanalzone (20) verjüngen und die Dicke der Isolationsschicht (44) in diesem Bereich zunimmt.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der Abstand wenigstens zweier Gräben in dem Zellenfeld an einer der jeweils zugehörigen Zelle (Z3, Z4) abgewandten Seite geringer ist als der Abstand der Gräben zweier unmittelbar benachbarter Transistorzellen in dem Zellenfeld.
  7. Halbleiterbauelement nach Anspruch 6, bei dem zwischen den beiden Gräben mit geringerem Abstand ein Bauelement integ riert ist, dessen Anschlüsse (G2, S2, D2) im Bereich der Vorderseite des Halbleiterkörpers (100) angeordnet sind.
  8. Halbleiterbauelement nach Anspruch 7, bei dem das Bauelement ein horizontaler Bipolartransistor oder ein horizontaler MOS-Transistor ist.
DE10214151A 2002-03-28 2002-03-28 Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich Expired - Lifetime DE10214151B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10214151A DE10214151B4 (de) 2002-03-28 2002-03-28 Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
US10/402,872 US6806533B2 (en) 2002-03-28 2003-03-28 Semiconductor component with an increased breakdown voltage in the edge area

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10262121A DE10262121B4 (de) 2002-03-28 2002-03-28 Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE10214151A DE10214151B4 (de) 2002-03-28 2002-03-28 Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Publications (2)

Publication Number Publication Date
DE10214151A1 DE10214151A1 (de) 2003-10-23
DE10214151B4 true DE10214151B4 (de) 2007-04-05

Family

ID=28458459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214151A Expired - Lifetime DE10214151B4 (de) 2002-03-28 2002-03-28 Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Country Status (2)

Country Link
US (1) US6806533B2 (de)
DE (1) DE10214151B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319282B2 (en) 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate
US9799643B2 (en) 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
US9978862B2 (en) 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
WO2022021593A1 (zh) * 2020-07-31 2022-02-03 苏州东微半导体股份有限公司 半导体功率器件

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
DE10341793B4 (de) 2003-09-10 2021-09-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
GB0405325D0 (en) * 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
DE102004021393B4 (de) * 2004-04-30 2006-06-14 Infineon Technologies Ag Feldeffekt-Leistungstransistor
DE102004021391B4 (de) * 2004-04-30 2008-10-02 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE102004024887B4 (de) * 2004-05-19 2012-01-26 Infineon Technologies Ag Transistor mit Zellenfeld, Temperatursensor und Isolationsstruktur
DE102004026233B4 (de) * 2004-05-28 2015-02-12 Infineon Technologies Ag Trenchtransistor
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE102004052153B4 (de) * 2004-10-26 2016-02-04 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
US20060163650A1 (en) * 2005-01-27 2006-07-27 Ling Ma Power semiconductor device with endless gate trenches
DE102005014743B4 (de) * 2005-03-31 2013-12-05 Infineon Technologies Austria Ag MOS-Feldplattentrench-Transistoreinrichtung
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7524726B2 (en) * 2005-08-17 2009-04-28 International Rectifier Corporation Method for fabricating a semiconductor device
US7943990B2 (en) * 2005-08-17 2011-05-17 International Rectifier Corporation Power semiconductor device with interconnected gate trenches
DE102006007096B4 (de) * 2006-02-15 2008-07-17 Infineon Technologies Austria Ag MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
DE102006020870B4 (de) * 2006-05-04 2010-12-02 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanchedurchbruch-Festigkeit
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
DE102007033839B4 (de) 2007-07-18 2015-04-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8164931B2 (en) * 2008-08-19 2012-04-24 Infineon Technologies Austria Ag Rectifier circuit with a voltage sensor
US7859051B2 (en) * 2008-08-19 2010-12-28 Infineon Technologies Austria Ag Semiconductor device with a reduced band gap and process
US8004051B2 (en) 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
US20100264486A1 (en) 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8252648B2 (en) * 2010-06-29 2012-08-28 Alpha & Omega Semiconductor, Inc. Power MOSFET device with self-aligned integrated Schottky and its manufacturing method
JP2012039077A (ja) * 2010-07-15 2012-02-23 Elpida Memory Inc 半導体装置及びその製造方法
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
CN102184959B (zh) * 2011-04-25 2016-03-02 上海华虹宏力半导体制造有限公司 功率mos管及其制造方法
US8546875B1 (en) * 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
US8946002B2 (en) * 2012-07-24 2015-02-03 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a patterned gate dielectric and structure therefor
US9461164B2 (en) 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US9123801B2 (en) 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
DE102014112338A1 (de) 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US9818828B2 (en) 2016-03-09 2017-11-14 Polar Semiconductor, Llc Termination trench structures for high-voltage split-gate MOS devices
CN117393615B (zh) * 2023-12-09 2024-02-27 中晶新源(上海)半导体有限公司 一种tmbs的半导体器件结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
WO2000051167A2 (en) * 1999-02-26 2000-08-31 Fairchild Semiconductor Corporation Monolithically integrated trench mosfet and schottky diode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
WO2000051167A2 (en) * 1999-02-26 2000-08-31 Fairchild Semiconductor Corporation Monolithically integrated trench mosfet and schottky diode

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319282B2 (en) 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate
US9564425B2 (en) 2010-07-09 2017-02-07 Infineon Technologies Austria Ag Integrated transistor structure having a power transistor and a bipolar transistor
US9978862B2 (en) 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
US9799643B2 (en) 2013-05-23 2017-10-24 Infineon Technologies Austria Ag Gate voltage control for III-nitride transistors
US10438945B2 (en) 2013-05-23 2019-10-08 Infineon Technologies Austria Ag Method of manufacturing a semiconductor die
WO2022021593A1 (zh) * 2020-07-31 2022-02-03 苏州东微半导体股份有限公司 半导体功率器件
US12094929B2 (en) 2020-07-31 2024-09-17 Suzhou Oriental Semiconductor Co., Ltd. Semiconductor power device

Also Published As

Publication number Publication date
US20030209757A1 (en) 2003-11-13
US6806533B2 (en) 2004-10-19
DE10214151A1 (de) 2003-10-23

Similar Documents

Publication Publication Date Title
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE10339488B3 (de) Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE10339455B3 (de) Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE102005053487B4 (de) Leistungs-IGBT mit erhöhter Robustheit
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10312911B4 (de) Halbleiterbauelement mit platzsparendem Randabschluss
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE10226664B4 (de) Kompensations-Halbleiterbauelement
EP1245050B1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
EP1157425B1 (de) Igbt mit pn-isolation
DE10214160B4 (de) Halbleiteranordnung mit Schottky-Kontakt
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
EP0586716B1 (de) Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE102005045910B4 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 10262121

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10262121

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R071 Expiry of right