[go: up one dir, main page]

DE102021108221A1 - Kanalkonfiguration zur Verbesserung der Leistung eines Multigate-Bauelements und Verfahren zur Fertigung davon - Google Patents

Kanalkonfiguration zur Verbesserung der Leistung eines Multigate-Bauelements und Verfahren zur Fertigung davon Download PDF

Info

Publication number
DE102021108221A1
DE102021108221A1 DE102021108221.8A DE102021108221A DE102021108221A1 DE 102021108221 A1 DE102021108221 A1 DE 102021108221A1 DE 102021108221 A DE102021108221 A DE 102021108221A DE 102021108221 A1 DE102021108221 A1 DE 102021108221A1
Authority
DE
Germany
Prior art keywords
semiconductor
channel
semiconductor layer
substrate
nanosheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021108221.8A
Other languages
English (en)
Inventor
Chih-Ching Wang
Jon-Hsu Ho
Wen-Hsing Hsieh
Kuan-Lun Cheng
Zhiqiang Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/206,646 external-priority patent/US11616151B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021108221A1 publication Critical patent/DE102021108221A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

Vorliegend sind Multigate-Bauelemente und Verfahren zur Fertigung davon offenbart. Ein beispielhaftes Bauelement umfasst eine Kanalschicht, ein erstes Source-/Drain-Merkmal, ein zweites Source-/Drain-Merkmal und ein Metallgate. Die Kanalschicht weist ein erstes horizontales Segment, ein zweites horizontales Segment und ein vertikales Segment auf, welches das erste horizontale Segment und das zweite horizontale Segment verbindet. Das erste horizontale Segment und das zweite horizontale Segment erstrecken sich in einer ersten Richtung, und das vertikale Segment erstreckt sich in einer zweiten Richtung. Das vertikale Segment weist eine Breite in der ersten Richtung und eine Dicke in der zweiten Richtung auf, und die Dicke ist größer als die Breite. Die Kanalschicht erstreckt sich zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal in einer dritten Richtung. Das Metallgate umschließt die Kanalschicht. In einigen Ausführungsformen sind das erste horizontale Segment und das zweite horizontale Segment Nanoblätter.

Description

  • Diese Anmeldung ist eine nicht vorläufige Anmeldung der vorläufigen US-Patentanmeldung Nr. 63/030,044 , eingereicht am 26. Mai 2020, deren Priorität beansprucht wird und deren gesamte Offenbarung durch Verweis hierin aufgenommen ist.
  • HINTERGRUND
  • Die Elektronikindustrie hat einen wachsenden Bedarf an kleineren und schnelleren elektronischen Bauelementen erfahren, die eine größere Anzahl von zunehmend komplexen und hoch entwickelten Funktionen zur gleichen Zeit unterstützen können. Um diesen Anforderungen gerecht zu werden, gibt es in der IC-Branche einen andauernden Trend zur Produktion von ICs (integrierten Schaltungen) mit niedrigen Kosten, hoher Leistung und geringem Energieverbrauch. Bisher wurden diese Ziele größtenteils dadurch erreicht, dass die IC-Abmessungen (z. B. die minimale Größe von IC-Merkmalen) verringert wurden, um so die Fertigungseffizienz zu verbessern und die damit verbundenen Kosten zu senken. Allerdings erhöht derartiges Herunterskalieren auch die Komplexität der IC-Herstellungsprozesse. Somit sind für das Erzielen kontinuierlicher Fortschritte bei IC-Bauelementen und ihrer Leistung ähnliche Fortschritte bei IC-Herstellungsprozessen und der IC-Technologie nötig.
  • In jüngster Zeit wurden Multigate-Bauelemente eingeführt, um die Gatesteuerung zu verbessern. Es wurde beobachtet, dass Multigate-Bauelemente die Gate-Kanal-Kopplung erhöhen, den Sperrstrom verringern und/oder Kurzkanaleffekte (SCEs - Short-Channel Effects) reduzieren. Ein solches Multigate-Bauelement ist ein Gate-Rundum-Bauelement (Gate-All-Around- bzw. GAA-Bauelement), das eine Gatestruktur umfasst, die sich teilweise oder vollständig um einen Kanalbereich herum erstrecken kann, um auf mindestens zwei Seiten Zugang zum Kanalbereich bereitzustellen. GAA-Bauelemente ermöglichen ein extrem starkes Herunterskalieren der IC-Technologie, ein Aufrechterhalten der Gatesteuerung sowie eine Milderung von SCEs, wobei sie sich nahtlos in herkömmliche IC-Herstellungsprozesse integrieren lassen. Durch die andauernde Skalierung der IC-Dichte ist jedoch die Erhöhung des Treiberstroms von GAA-Bauelementen problematisch geworden. GAA-Bauelemente und Verfahren zur Fertigung davon sind zwar im Allgemeinen für die vorgesehenen Zwecke ausreichend gewesen, sie waren jedoch bisher nicht in jeder Hinsicht vollständig zufriedenstellend.
  • Figurenliste
  • Die vorliegende Offenbarung wird am besten anhand der folgenden detaillierten Beschreibung verständlich, wenn diese in Verbindung mit den beigefügten Figuren gelesen wird. Es wird betont, dass entsprechend der üblichen Branchenpraxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind und nur zur Veranschaulichung dienen. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert sein.
    • 1 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines Multigate-Bauelements gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 2A-17A, 2B-17B, 2C-17C, 2D-17D und 2A-17E sind schematische Teilansichten eines Abschnitts oder der Gesamtheit eines Multigate-Bauelements in verschiedenen Herstellungsstadien (etwa solchen, die mit dem Verfahren in 1 verbunden sind) gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 18A-18C sind dreidimensionale perspektivische Ansichten eines Abschnitts oder der Gesamtheit des Multigate-Bauelements in Herstellungsstadien, die mit 15A-15E ( 18A) oder 17A-17E (18B und 18B) verbunden sind, gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 19A und 19B stellen Graphen einer prozentualen Änderung der effektiven Kanalbreite als Funktion der Blattbreite horizontaler Segmente, der Blattbeabstandung und der Blattbreite vertikaler Segmente eines Multigate-Bauelements gemäß verschiedenen Aspekten der vorliegenden Offenbarung bereit.
    • 20 stellt Querschnittsansichten von zwei verschiedenen Multigate-Bauelementen, wobei eines davon gemäß dem Verfahren aus 1 hergestellt wurde, und einen Graphen des Treiberstroms als Funktion der Blattbeabstandung gemäß verschiedenen Aspekten der vorliegenden Offenbarung bereit.
    • 21A-21F sind Teilquerschnittsansichten eines Abschnitts oder der Gesamtheit eines weiteren Multigate-Bauelements in verschiedenen Herstellungsstadien (etwa solchen, die mit dem Verfahren in 1 verbunden sind) gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 22A-22F sind Teilquerschnittsansichten eines Abschnitts oder der Gesamtheit eines weiteren Multigate-Bauelements in verschiedenen Herstellungsstadien (etwa solchen, die mit dem Verfahren in 1 verbunden sind) gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
    • 23A-23H sind Teilquerschnittsansichten eines Abschnitts oder der Gesamtheit eines weiteren Multigate-Bauelements in verschiedenen Herstellungsstadien (etwa solchen, die mit dem Verfahren in 1 verbunden sind) gemäß verschiedenen Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft allgemein integrierte Schaltungsbauelemente und insbesondere Multigate-Bauelemente wie Gate-All-Around- (GAA-) Bauelemente.
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Ausführungsbeispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich lediglich Ausführungsbeispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei welchen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, und auch Ausführungsformen umfassen, bei welchen zusätzliche Merkmale derart zwischen dem ersten und dem zweiten Merkmal gebildet werden können, dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt sind. Außerdem werden räumlich relative Begriffe wie zum Beispiel „untere“, „obere“, „horizontal“, „vertikal“, „über“, „oberhalb“, „unter“, „unterhalb“, „aufwärts“, „abwärts“, „oben“, „unten“ usw. sowie deren Ableitungen (z. B. „auf horizontale Weise‟, „nach unten“, „nach oben“ usw.) zur Erleichterung der vorliegenden Offenbarung der Beziehung eines Merkmals zu einem anderen Merkmal verwendet. Die räumlich relativen Begriffe sollen Ausrichtungen eines Bauelements (oder eines Systems oder einer Vorrichtung) mit einem oder mehreren der Elemente oder Merkmale umfassen, die von der dargestellten verschieden sind, einschließlich Ausrichtungen, die mit der Verwendung oder dem Betrieb des Bauelements verbunden sind. Der Gegenstand kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso entsprechend interpretiert werden. Wenn eine Zahl oder ein Zahlenbereich mit „ungefähr“, „circa“ und dergleichen beschrieben wird, soll der Begriff außerdem Zahlen umfassen, die unter Berücksichtigung von Schwankungen, die bei der Produktion grundsätzlich auftreten, innerhalb eines vom Fachmann als realistisch aufgefassten Bereichs liegen. Zum Beispiel umfasst die Zahl oder der Zahlenbereich basierend auf bekannten Produktionstoleranzen, die mit der Produktion eines Merkmals verbunden sind, das eine Eigenschaft aufweist, die mit der Zahl verbunden ist, einen realistischen Bereich, der die beschriebene Zahl enthält, beispielsweise die beschriebene Zahl ±10 %. Zum Beispiel kann eine Materialschicht mit einer Dicke von „ungefähr 5 nm“ eine Abmessung im Bereich von 4,5 nm bis 5,5 nm aufweisen, wenn dem Fachmann bekannt ist, dass mit dem Abscheiden der Materialschicht verbundene Produktionstoleranzen ±10 % betragen. Außerdem kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Ausgestaltungen vor.
  • In jüngster Zeit wurden Multigate-Bauelemente eingeführt, um die Gatesteuerung zu verbessern. Es wurde beobachtet, dass Multigate-Bauelemente die Gate-Kanal-Kopplung erhöhen, den Sperrstrom verringern und/oder Kurzkanaleffekte (SCEs - Short-Channel Effects) reduzieren. Multigate-Bauelemente umfassen eine Gatestruktur, die sich teilweise oder vollständig um einen Kanalbereich herum erstrecken kann, um auf mindestens zwei Seiten Zugang zum Kanalbereich bereitzustellen. Ein solches Multigate-Bauelement ist ein Gate-All-Around- (GAA-) Bauelement, das Kanalschichten (-bereiche) umfasst, die derart vertikal oder horizontal gestapelt und aufgehängt sind, dass eine Gatestruktur die Kanalschichten umschließen (bzw. umgeben) kann. GAA-Bauelemente ermöglichen ein extrem starkes Herunterskalieren der IC-Technologie, ein Aufrechterhalten der Gatesteuerung sowie eine Milderung von SCEs, wobei sie sich nahtlos in herkömmliche IC-Herstellungsprozesse integrieren lassen.
  • Bedingt durch das Skalieren von GAA-Bauelementen weisen Kanalschichten oft Abmessungen im Nanometerbereich auf und weisen Konturen auf, die so ausgelegt sind, dass sie die Leistung optimieren, etwa zylindrische Formen (z. B. Nanodrähte), rechteckige Formen (z. B. Nanostäbe) und/oder Blattformen (z. B. Nanoblätter). Da Nanoblatt-Kanalschichten breitere Kanäle (d. h. eine größere effektive Kanalbreite (Weff)) aufweisen, können GAA-Bauelemente mit Nanoblatt-Kanalschichten höhere Treiberströme bereitstellen und somit schneller ein/ausschalten. Bei nanoblattbasierten GAA-Bauelementen beschränkt die Größe von herkömmlichen Standardzellen die Zunahme der Nanoblatt-Kanalbreite und somit auch die entsprechende Vergrößerung der Stromleitungsfläche und Erhöhung des Treiberstroms. Beispielsweise vergrößert die Vergrößerung der Nanoblatt-Kanalbreite die Grundfläche eines nanoblattbasierten GAA-Bauelements in einer Standardzelle, was der für Knoten fortgeschrittener IC-Technologie benötigten dichten Packung von IC-Merkmalen (z. B. GAA-Bauelementen) in den Standardzellen entgegensteht. Zwar kann eine weitere Erhöhung des Treiberstroms durch Erhöhen einer Anzahl von Nanoblatt-Kanalschichten in den nanoblattbasierten GAA-Bauelementen ohne Erhöhen ihrer Grundfläche erhalten werden, es wurde jedoch beobachtet, dass das Erhöhen der Anzahl von Nanoblatt-Kanalschichten in unerwünschter Weise die parasitäre Kapazität erhöht und somit die Leistung des nanoblattbasierten GAA-Bauelements verringert. Mit zunehmender Anzahl von Nanoblatt-Kanalschichten treten auch Herausforderungen bei dem Source-/Drain-Design und der Fertigung auf, die eine durch die zusätzlichen Nanoblatt-Kanalschichten erreichte Zunahme des Treiberstroms ausgleichen können.
  • Um derartige Herausforderungen zu meistern, schlägt die vorliegende Offenbarung Multigate-Bauelemente, wie etwa GAA-Bauelemente, mit mindestens zwei blattartigen Kanalschichten vor, die durch einen Kanalverbindungsabschnitt verbunden sind. Eine derartige Konfiguration stellt Multigate-Bauelemente mit blattartigen Kanälen, T-Kanälen, H-Kanälen, E-Kanälen, F-Kanälen und/oder Kombinationen davon bereit. Multigate-Bauelemente mit den blattartigen Kanalschichten, die durch Kanalverbindungsabschnitte verbundenen sind, weisen im Vergleich zu herkömmlichen GAA-Bauelementen vergrößerte Stromleitungsflächen auf und können somit einen höheren Treiberstrom bereitstellen als herkömmliche GAA-Bauelemente. Die vorgeschlagenen Techniken zum Herstellen der blattartigen Kanalschichten, die durch Kanalverbindungsabschnitte verbunden sind, sind leicht und nahtlos in die bestehende Herstellung von Multigate-Bauelementen zu integrieren. Die vorgeschlagenen Techniken zum Herstellen von blattartigen Kanalschichten, die durch Kanalverbindungsabschnitte verbunden sind, ermöglichen außerdem das Abstimmen der Stromleitungsfläche (zum Beispiel durch Anpassen einer Beabstandung zwischen blattartigen Kanalschichten (z. B. Nanoblättern) und/oder einer Dicke der Kanalverbindungsabschnitte) und somit das Abstimmen des Treiberstroms basierend auf Überlegungen zum Design der offenbarten Multigate-Bauelemente. In einigen Ausführungsformen wird ein Fenster für das Füllen von Metallgates durch Abstimmen der Stromleitungsfläche vergrößert. Einzelheiten der vorgeschlagenen blattartigen Kanalschichten, die durch Kanalverbindungsabschnitte verbunden sind, für Multigate-Bauelemente und Verfahren zur Fertigung davon sind vorliegend auf den folgenden Seiten und/oder in den Zeichnungen beschrieben.
  • 1 ist ein Flussdiagramm eines Verfahrens 100 zur Fertigung eines Multigate-Bauelements gemäß verschiedenen Aspekten der vorliegenden Offenbarung. In einigen Ausführungsformen fertigt das Verfahren 100 einen Transistor eines Multigate-Bauelements, das blattartige Kanalschichten umfasst, wobei mindestens zwei der blattartigen Kanalschichten durch einen Kanalverbindungsabschnitt verbunden sind. In Block 102 wird ein Halbleiterschichtstapel über einem Substrat gebildet. Der Halbleiterschichtstapel umfasst erste Halbleiterschichten und zweite Halbleiterschichten, die in einer alternierenden Konfiguration vertikal gestapelt sind. In Block 104 wird ein Halbleiterstrang in dem Halbleiterschichtstapel gebildet. Der Halbleiterstrang erstreckt sich von einer ersten der ersten Halbleiterschichten durch eine der zweiten Halbleiterschichten zu einer zweiten der ersten Halbleiterschichten. Der Halbleiterstrang weist eine erste Breite auf. In Block 106 wird der Halbleiterschichtstapel so strukturiert, dass eine Finnenstruktur gebildet wird, die sich von dem Substrat aus erstreckt. Die Finnenstruktur umfasst einen Abschnitt der ersten der ersten Halbleiterschichten, einen Abschnitt der einen der zweiten Halbleiterschichten und einen Abschnitt der zweiten der ersten Halbleiterschichten. Die Finnenstruktur umfasst ferner den Halbleiterstrang. In einigen Ausführungsformen wird der Halbleiterstrang vor dem Strukturieren des Halbleiterschichtstapels zur Bildung der Finnenstruktur gebildet. In einigen Ausführungsformen wird der Halbleiterstrang nach dem Strukturieren des Halbleiterschichtstapels zur Bildung der Finnenstruktur gebildet. In Block 108 wird der Abschnitt der einen der zweiten Halbleiterschichten derart selektiv aus dem Halbleiterschichtstapel entfernt, dass die erste der ersten Halbleiterschichten um einen Abstand in einer ersten Richtung von der zweiten der ersten Halbleiterschichten getrennt ist. Der Halbleiterstrang erstreckt sich in der ersten Richtung zwischen der ersten der ersten Halbleiterschichten und der zweiten der ersten Halbleiterschichten und verbindet diese miteinander. In Block 110 wird der Halbleiterstrang getrimmt, um die erste Breite auf eine zweite Breite zu verringern. Die erste Breite und die zweite Breite verlaufen in einer zweiten Richtung, die von der ersten Richtung verschieden ist. In einigen Ausführungsformen ist die erste Breite größer als der Abstand und die zweite Breite kleiner als der Abstand. Zusätzliche Schritte können vor, während und nach dem Verfahren 100 bereitgestellt sein, und einige der beschriebenen Schritte können bei zusätzlichen Ausführungsformen des Verfahrens 100 verschoben, ersetzt oder weggelassen werden. Die folgende Erörterung veranschaulicht verschiedene Ausführungsformen für Multigate-Bauelemente mit verbesserten Leistungseigenschaften, die unter Verwendung des Verfahrens 100 hergestellt werden können.
  • 2A-17A, 2B-17B, 2C-17C, 2D-17D und 2E-17E sind schematische Teilansichten eines Abschnitts oder der Gesamtheit eines Multigate-Bauelements 200 in verschiedenen Fertigungsstadien (etwa solchen, die mit dem Verfahren 100 in 1 verbunden sind) gemäß verschiedenen Aspekten der vorliegenden Offenbarung. Insbesondere sind 2A-17A Draufsichten des Multigate-Bauelements 200 in einer X-Y-Ebene; 2B-17B sind schematische Querschnittsansichten des Multigate-Bauelements 200 in einer Y-Z-Ebene, jeweils entlang der Linie B-B' in 2A-17A; 2C-17C sind schematische Querschnittsansichten des Multigate-Bauelements 200 in einer Y-Z-Ebene, jeweils entlang der entsprechenden Linie C-C' in 2A-17A; 2D-17D sind schematische Querschnittsansichten des Multigate-Bauelements 200 in der X-Z-Ebene, jeweils entlang der Linie D-D' in 2A-17A; und 2E-17E sind schematische Querschnittsansichten des Multigate-Bauelements 200 in der X-Z-Ebene, jeweils entlang der Linie E-E' in 2A-17A. 18A-18C sind dreidimensionale perspektivische Ansichten eines Abschnitts oder der Gesamtheit des Multigate-Bauelements 200 in Fertigungsstadien, die mit 15A-15E ( 18A) oder 17A-17E (18B und 18B) verbunden sind. Das Multigate-Bauelement 200 kann in einem Mikroprozessor, einem Speicher und/oder einem anderen IC-Bauelement enthalten sein. In einigen Ausführungsformen ist das Multigate-Bauelement 200 ein Abschnitt eines IC-Chips, ein System auf einem Chip (SoC - System on Chip) oder ein Abschnitt davon, der bzw. das verschiedene passive und aktive mikroelektronische Bauelemente umfasst, etwa Widerstände, Kondensatoren, Induktoren, Dioden, p-Feldeffekttransistoren (PFETs), n-Feldeffekttransistoren (NFETs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metall-Oxid-Halbleiter- (CMOS-) Transistoren, Bipolartransistoren (BJTs - Bipolar Junction Transistors), lateral diffundierte MOS-Transistoren (LDMOS-Transistoren), Hochspannungstransistoren, Hochfrequenztransistoren, andere geeignete Komponenten oder Kombinationen davon. 2A-17A, 2B-17B, 2C-17C, 2D-17D und 2E-17E wurden der Klarheit halber vereinfacht, um die erfindungsgemäßen Konzepte der vorliegenden Offenbarung verständlicher zu machen. Zusätzliche Merkmale können zu dem Multigate-Bauelement 200 hinzugefügt werden, und einige der nachstehend beschriebenen Merkmale können in anderen Ausführungsformen des Multigate-Bauelements 200 ersetzt, modifiziert oder weggelassen sein.
  • Bezug nehmend auf 2A-2E umfasst das Multigate-Bauelement 200 ein Substrat (einen Wafer) 202. In der dargestellten Ausführungsform enthält das Substrat 202 Silizium. Alternativ oder zusätzlich dazu enthält das Halbleitersubstrat 202 einen anderen Elementhalbleiter wie Germanium; einen Verbindungshalbleiter wie Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter wie Siliziumgermanium (SiGe), GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Alternativ dazu ist das Substrat 202 ein Halbleiter-auf-Isolator-Substrat, etwa ein Silizium-auf-Isolator- (SOI-) Substrat, ein Siliziumgermanium-auf-Isolator- (SGOI-) Substrat oder ein Germanium-auf-Isolator- (GOI-) Substrat. Halbleiter-auf-Isolator-Substrate können unter Verwendung von SIMOX (Separation by Implantation of Oxygen - Trennung durch Implantierung von Sauerstoff), Waferbonden und/oder anderen geeigneten Verfahren fertigt werden. Abhängig von den Designanforderungen für das Multigate-Bauelement 200 kann das Substrat 202 verschiedene dotierte Bereiche umfassen. In der dargestellten Ausführungsform umfasst das Substrat 202 einen dotierten Bereich 204 (im Folgenden als dotierte Wanne bezeichnet), der n-Dotierstoffe, p-Dotierstoffe oder eine Kombination davon enthält. Die dotierte Wanne 204 ist beispielsweise ein p-leitender dotierter Bereich, etwa eine p-Wanne, die für einen n-GAA-Transistor konfiguriert ist. In einem anderen Beispiel ist die dotierte Wanne 204 ein n-leitender dotierter Bereich, etwa eine n-Wanne, die für einen p-GAA-Transistor konfiguriert ist. N-leitende dotierte Bereiche sind mit n-Dotierstoffen dotiert, etwa Phosphor, Arsen, anderen n-Dotierstoffen oder Kombinationen davon. P-leitende dotierte Bereiche sind mit p-Dotierstoffen dotiert, etwa Bor, Indium, anderen p-Dotierstoffen oder Kombinationen davon. In einigen Ausführungsformen umfasst das Substrat 202 dotierte Bereiche, die mit einer Kombination aus p-Dotierstoffen und n-Dotierstoffen gebildet werden. Die verschiedenen dotierten Bereiche, etwa die dotierte Wanne 204, können direkt auf und/oder innerhalb des Substrats 202 gebildet sein, beispielsweise um eine p-Wannenstruktur, eine n-Wannenstruktur, eine Doppel-Wannenstruktur, eine erhabene Struktur oder Kombinationen davon bereitzustellen. Ein Ionenimplantationsprozess, ein Diffusionsprozess und/oder ein anderer geeigneter Dotierprozess kann durchgeführt werden, um die verschiedenen dotierten Bereiche, etwa die dotierte Wanne 204, zu bilden.
  • Ein Halbleiterschichtstapel 205 ist über dem Substrat 202 gebildet, wobei der Halbleiterschichtstapel 205 Halbleiterschichten 210 und Halbleiterschichten 215 umfasst, die in einer wechselweisen bzw. alternierenden Konfiguration vertikal (z. B. in z-Richtung) auf einer Oberfläche des Substrats 202 gestapelt sind. In einigen Ausführungsformen werden die Halbleiterschichten 210 und die Halbleiterschichten 215 in der dargestellten wechselweisen bzw. alternierenden Konfiguration epitaktisch aufgewachsen. Beispielsweise wird eine erste der Halbleiterschichten 210 epitaktisch auf dem Substrat 202 aufgewachsen, eine erste der Halbleiterschichten 215 wird epitaktisch auf der ersten der Halbleiterschichten 215 aufgewachsen, eine zweite der Halbleiterschichten 210 wird epitaktisch auf der ersten der Halbleiterschichten 215 aufgewachsen und so weiter, bis der Halbleiterschichtstapel 205 eine gewünschte Anzahl von Halbleiterschichten 210 und Halbleiterschichten 215 umfasst. In solchen Ausführungsformen können die Halbleiterschichten 210 und die Halbleiterschichten 215 als Epitaxieschichten bezeichnet werden. In einigen Ausführungsformen wird das epitaktische Aufwachsen der Halbleiterschichten 210 und der Halbleiterschichten 215 durch einen Molekularstrahlepitaxie- (MBE-) Prozess, einen chemischen Gasphasenabscheidungs-(CVD-) Prozess, einen metallorganischen chemischen Gasphasenabscheidungs- (MOCVD-) Prozess, einen anderen geeigneten epitaktischen Aufwachsprozess oder Kombinationen davon erzielt. Eine Zusammensetzung der Halbleiterschichten 210 ist von einer Zusammensetzung der Halbleiterschichten 215 verschieden, um eine Ätzselektivität und/oder unterschiedliche Oxidationsraten während nachfolgender Verarbeitungen zu erzielen. In einigen Ausführungsformen weisen die Halbleiterschichten 210 eine erste Ätzrate gegenüber einem Ätzmittel auf und die Halbleiterschichten 215 weisen eine zweite Ätzrate gegenüber dem Ätzmittel auf, wobei die zweite Ätzrate von der ersten Ätzrate verschieden ist. In einigen Ausführungsformen weisen die Halbleiterschichten 210 eine erste Oxidationsrate auf und die Halbleiterschichten 215 weisen eine zweite Oxidationsrate auf, wobei die zweite Oxidationsrate von der ersten Oxidationsrate verschieden ist. In der dargestellten Ausführungsform weisen die Halbleiterschichten 210 und die Halbleiterschichten 215 verschiedene Materialien, Atomprozentanteile der Zusammensetzung, Gewichtsprozentanteile der Zusammensetzung, Dicken und/oder Eigenschaften auf, um die gewünschte Ätzselektivität während eines Ätzprozesses zu erzielen, zum Beispiel eines Ätzprozesses, der ausgeführt wird, um aufgehängte Kanalschichten in Kanalbereichen des Multigate-Bauelements 200 zu bilden. Wenn zum Beispiel die Halbleiterschichten 210 Siliziumgermanium enthalten und die Halbleiterschichten 215 Silizium enthalten, ist eine Silizium-Ätzrate der Halbleiterschichten 215 von einer Siliziumgermanium-Ätzrate der Halbleiterschichten 210 verschieden. In einigen Ausführungsformen können die Halbleiterschichten 210 und die Halbleiterschichten 215 das gleiche Material enthalten, allerdings mit verschiedenen Atomprozentanteilen der Zusammensetzung, um die Ätzselektivität und/oder verschiedene Oxidationsraten zu erzielen. Zum Beispiel können die Halbleiterschichten 210 und die Halbleiterschichten 215 Siliziumgermanium enthalten, wobei die Halbleiterschichten 210 einen ersten Silizium-Atomprozentanteil und/oder einen ersten Germanium-Atomprozentanteil aufweisen und die Halbleiterschichten 215 einen davon verschiedenen zweiten Silizium-Atomprozentanteil und/oder einen davon verschiedenen zweiten Germanium-Atomprozentanteil aufweisen. Die vorliegende Offenbarung zieht in Betracht, dass die Halbleiterschichten 210 und die Halbleiterschichten 215 Halbleitermaterialien in einer beliebigen Kombination enthalten können, die eine gewünschte Ätzselektivität, gewünschte Unterschiede der Oxidationsrate und/oder gewünschte Leistungseigenschaften (z. B. Materialien, die den Stromfluss maximieren) bereitstellen können, einschließlich beliebige der vorliegend offenbarten Halbleitermaterialien.
  • Wie weiter unten beschrieben, bilden die Halbleiterschichten 215 oder Abschnitte davon Kanalbereiche (Kanäle) des Multigate-Bauelements 200. In der dargestellten Ausführungsform umfasst der Halbleiterschichtstapel 205 drei Halbleiterschichten 210 und drei Halbleiterschichten 215, die so konfiguriert sind, dass sie drei Halbleiterschichtpaare bilden, die über dem Substrat 202 angeordnet sind, wobei jedes Halbleiterschichtpaar eine entsprechende erste Halbleiterschicht 210 und eine entsprechende zweite Halbleiterschicht 215 umfasst. Eine derartige Konfiguration führt dazu, dass das Multigate-Bauelement 200 nach dem Durchlaufen nachfolgender Verarbeitungen drei Kanäle aufweist. Die vorliegende Offenbarung zieht jedoch auch Ausführungsformen in Betracht, in denen der Halbleiterschichtstapel 205 mehr oder weniger Halbleiterschichten umfasst, beispielsweise abhängig von einer für das Multigate-Bauelement 200 (z. B. einen GAA-Transistor) gewünschten Anzahl von Kanälen und/oder von Designanforderungen für das Multigate-Bauelement 200. Beispielsweise kann der Halbleiterschichtstapel 205 zwei bis zehn Halbleiterschichten 210 und zwei bis zehn Halbleiterschichten 215 umfassen. Gemäß einem weiteren Aspekt der dargestellten Ausführungsform weisen die Halbleiterschichten 210 eine Dicke t1 auf und die Halbleiterschichten 215 weisen eine Dicke t2 auf, wobei die Dicke t1 und die Dicke t2 basierend auf Überlegungen bezüglich der Fertigung und/oder der Bauelementleistung des Multigate-Bauelements 200 gewählt sind. Beispielsweise kann die Dicke t1 dazu konfiguriert sein, einen gewünschten Abstand (bzw. einen gewünschten Spalt) zwischen benachbarten Kanälen des Multigate-Bauelements 200 (z. B. zwischen den Halbleiterschichten 215) zu definieren, die Dicke t2 kann dazu konfiguriert sein, eine gewünschte Dicke von Kanälen des Multigate-Bauelements 200 zu erzielen, und sowohl die Dicke t1 als auch die Dicke t2 kann dazu konfiguriert sein, die gewünschte Leistung des Multigate-Bauelements 200 zu erzielen. In einigen Ausführungsformen beträgt die Dicke t1 ungefähr 6 nm bis ungefähr 15 nm. In einigen Ausführungsformen beträgt die Dicke t2 ungefähr 6 nm bis ungefähr 15 nm.
  • Bezug nehmend auf 3A-3E wird ein Extrem-Ultraviolett- (EUV-) Lithografieprozess durchgeführt, um eine strukturierte EUV-Maskenschicht, wie zum Beispiel eine EUV-Maske 220, über dem Multigate-Bauelement 200 zu bilden. Die EUV-Maske 220 weist eine Öffnung 222 auf, die einen Kanalbereich C des Multigate-Bauelements 200 teilweise freilegt, der einem Kanalbereich eines Transistors des Multigate-Bauelements 200 entsprechen kann. In 3A-3E legt die EUV-Maske 220 einen zentralen Abschnitt des Kanalbereichs C frei und bedeckt Randabschnitte des Kanalbereichs C. „EUV-Lithografieprozess“ bezeichnet im Allgemeinen einen Lithografieprozess, bei dem bei der Belichtung EUV-Licht (-Strahlung) verwendet wird. Beispielsweise wird die EUV-Maske 220 durch Abscheiden einer EUV-Fotolackschicht über dem Halbleiterstapel 205 (in einigen Ausführungsformen durch Rotationsbeschichten), Durchführen eines Belichtungsprozesses unter Verwendung einer Maske und Durchführen eines Entwicklungsprozesses gebildet. Während des Belichtungsprozesses wird die EUV-Fotolackschicht mit EUV-Licht belichtet, wobei die Maske abhängig von einer Maskenstruktur der Maske das EUV-Licht derart auf die EUV-Fotolackschicht reflektiert, dass ein Bild, das der Maskenstruktur entspricht, auf die EUV-Fotolackschicht projiziert wird. In einigen Ausführungsformen beträgt eine Wellenlänge des EUV-Lichts ungefähr 11 nm bis ungefähr 15 nm (z. B. ungefähr 13,5 nm). Da die EUV-Fotolackschicht gegenüber EUV-Licht empfindlich ist, werden belichtete Abschnitte der EUV-Fotolackschicht chemisch verändert und werden beständig (unlöslich) bzw. nicht beständig (löslich) gegenüber einer Entwicklungslösung. Während des Entwicklungsprozesses lösen sich abhängig von den Eigenschaften der EUV-Fotolackschicht und den Eigenschaften der Entwicklungslösung belichtete (bzw. unbelichtete) Abschnitte der EUV-Fotolackschicht in der Entwicklungslösung. Nach dem Entwickeln umfasst die strukturierte EUV-Fotolackschicht (d. h. die EUV-Maske 220) eine Fotolackstruktur, die der Maske entspricht. In einigen Ausführungsformen umfasst der EUV-Lithografieprozess Durchführen eines Ausheizprozesses vor der Belichtung und/oder Durchführen eines Ausheizprozesses nach der Belichtung. Die EUV-Fotolackschicht enthält ein Fotolackmaterial, das gegenüber EUV-Licht empfindlich ist (d. h. Eigenschaften des Fotolackmaterials ändern sich als Reaktion auf die Belichtung mit EUV-Licht). Das Fotolackmaterial kann ein Polymer, das gegenüber einem IC-Prozess (zum Beispiel einem Ätzprozess und/oder einem Implantationsprozess) beständig ist, eine Komponente mit einer säurelabilen Gruppe (ALG - Acid Labile Group), eine säureerzeugende Komponente (z. B. einen Fotosäuregenerator (PAG - Photoacid Generator)), eine thermische Säuregeneratorkomponente (Thermal Acid Generator- bzw. TAG-Komponente), eine (basische) Neutralisatorkomponente (Quencher), eine chromophore Komponente, eine Vernetzungskomponente, eine oberflächenaktive Komponente, eine Lösungsmittelkomponente und/oder eine andere geeignete Komponente umfassen. In einigen Ausführungsformen ist die EUV-Fotolackschicht eine Metall-Schutzschicht, zum Beispiel eine Metalloxid-Schutzschicht.
  • Bezug nehmend auf 4A-4E wird der freigelegte Abschnitt des Kanalbereichs C des Halbleiterstapels 205 einem Ätzprozess unterzogen, bei dem die EUV-Maske 220 als Ätzmaske verwendet wird. Zum Beispiel wird ein Abschnitt des durch die Öffnung 222 der EUV-Maske 220 freigelegten Halbleiterschichtstapels 205 entfernt, um in dem Kanalbereich C des Multigate-Bauelements 200 einen Graben 225 zu bilden, wodurch Halbleiterschichtabschnitte 210A, die durch den Graben 225 von den Halbleiterschichtabschnitten 210B getrennt sind, und Halbleiterschichtabschnitte 215A, die durch den Graben 225 von den Halbleiterschichtabschnitten 215B getrennt sind, gebildet werden. Eine Tiefe des Grabens 225 ist basierend auf einer gewünschten Konfiguration von Kanalschichten des Multigate-Bauelements 200 gewählt. In der dargestellten Ausführungsform wird der durch die EUV-Maske 220 freigelegte Halbleiterschichtstapel 205 durch den Ätzprozess vollständig entfernt, sodass der Graben 225 das Substrat 202 freilegt. In einigen Ausführungsformen wird, wie nachstehend weiter beschrieben, der durch die EUV-Maske 220 freigelegte Halbleiterschichtstapel 205 durch den Ätzprozess teilweise entfernt, sodass sich der Graben 225 bis zu einer der Halbleiterschichten 210 oder einer der Halbleiterschichten 215 erstreckt. Eine Breite w1 (zum Beispiel in y-Richtung) des Grabens 225 wird basierend auf einer gewünschten Kanalkonfiguration und/oder einer gewünschten Leistung (z. B. Treiberstrom) des Multigate-Bauelements 200 gewählt. Beispielsweise ist die Breite w1 größer als eine Beabstandung zwischen Kanalschichten wie etwa Blatt-Kanalschichten, die für das Multigate-Bauelement 200 zu bilden sind. Bei einem solchen Beispiel ist die Breite w1 größer als die Dicke t1, die der Beabstandung zwischen den Kanalschichten entspricht. In einigen Ausführungsformen beträgt die Breite w1 ungefähr 3 nm bis ungefähr 15 nm. In einigen Ausführungsformen ist die Breite w1 im Wesentlichen gleich oder kleiner als die Dicke t1. Der Ätzprozess kann einen Trockenätzprozess, einen Nassätzprozess, einen anderen geeigneten Ätzprozess oder Kombinationen davon umfassen. In einigen Ausführungsformen ist der Ätzprozess ein mehrstufiger Ätzprozess. Beispielsweise kann der Ätzprozess zwischen Ätzmitteln abwechseln, um die Halbleiterschichten 210 und die Halbleiterschichten 215 einzeln und im Wechsel zu entfernen. In einigen Ausführungsformen verwendet der Ätzprozess ein Ätzmittel, das sowohl die Halbleiterschichten 210 als auch die Halbleiterschichten 215 entfernen kann, ohne dass andere Ätzparameter im Wechsel abgestimmt werden müssen. In einigen Ausführungsformen sind Parameter des Ätzprozesses so konfiguriert, dass der Halbleiterschichtstapel 205 unter minimaler (oder ganz ohne) Ätzung der EUV-Maske 220 selektiv geätzt wird. In einigen Ausführungsformen kann der Ätzprozess die EUV-Maske 220 teilweise ätzen. In einigen Ausführungsformen wird die EUV-Maske 220 über einer Hartmaskenschicht gebildet, die über dem Halbleiterschichtstapel 205 angeordnet ist. In solchen Ausführungsformen entfernt ein erster Ätzprozess Abschnitte der Hartmaskenschicht, um eine strukturierte Hartmaskenschicht zu bilden, und ein zweiter Ätzprozess entfernt Abschnitte des Halbleiterschichtstapels 205 unter Verwendung der strukturierten Hartmaskenschicht als Ätzmaske.
  • Bezug nehmend auf 5A-5E und 6A-6E wird die EUV-Maske 220 durch einen beliebigen geeigneten Prozess (z. B. einen Fotolackablöseprozess und/oder einen Ätzprozess) von dem Multigate-Bauelement 200 entfernt (5A-5E), und eine Halbleiterschicht 230, die den Graben 225 füllt, wird über dem Multigate-Bauelement 200 gebildet (6A-6E). In der dargestellten Ausführungsform bildet ein Abscheidungsprozess ein Halbleitermaterial, das den Graben 225 überfüllt und eine obere Oberfläche des Halbleiterschichtstapels 205, wie etwa obere Oberflächen der obersten Halbleiterschichtabschnitte 215A, 215B, bedeckt. In einigen Ausführungsformen weist das Halbleitermaterial eine kristalline Struktur (d. h. ein Material mit einer geordneten Atomstruktur) auf, etwa kristallines Silizium (z. B. c-Si), kristallines Germanium und/oder kristallines Siliziumgermanium (z. B. c-SiGe) und/oder ein anderes kristallines Halbleitermaterial. In einigen Ausführungsformen weist das Halbleitermaterial eine nicht kristalline Struktur (d. h. ein Material mit einer ungeordneten Atomstruktur) auf, etwa amorphes Silizium (z. B. a-Si), amorphes Germanium (z. B. a-Ge), amorphes Siliziumgermanium (z. B. a-SiGe) und/oder ein anderes amorphes Halbleitermaterial. In einigen Ausführungsformen weist das Halbleitermaterial n-Dotierstoffe (z. B. Arsen, Phosphor und/oder Antimon), p-Dotierstoffe (Bor, Gallium und/oder Indium) oder Kombinationen davon auf. In der dargestellten Ausführungsform ist das Halbleitermaterial kristallines Silizium oder amorphes Silizium, und die Halbleiterschicht 230 kann als Siliziumschicht bzw. als amorphe Siliziumschicht bezeichnet werden. In einigen Ausführungsformen enthält die Halbleiterschicht 230 Silizium und/oder amorphes Silizium, das mit Bor, Phosphor, Kohlenstoff, Fluor, einem anderen geeigneten Dotierstoff oder Kombinationen davon dotiert ist. In einigen Ausführungsformen ist eine Dotierstoffkonzentration des Dotierstoffs in der Halbleiterschicht 230 kleiner oder gleich ungefähr 2 × 1018 cm-3. In einigen Ausführungsformen ist die Halbleiterschicht 230 mit Kohlenstoff dotiert. In einigen Ausführungsformen ist eine Konzentration von Kohlenstoff in der Halbleiterschicht 230 kleiner oder gleich ungefähr 2 %. Das Einbringen eines Dotierstoffs, etwa Kohlenstoff, in die Halbleiterschicht 230 kann eine Ätzrate der Halbleiterschicht 230 relativ zu einer Ätzrate der Halbleiterschichtabschnitte 210A, 215A und/oder der Halbleiterschichtabschnitte 210B, 215B derart modifizieren, dass während der nachfolgenden Verarbeitungen eine Ätzselektivität zwischen der Halbleiterschicht 230 und den Halbleiterschichtabschnitten 210A, 215A und/oder den Halbleiterschichtabschnitten 210B, 215B erzielt werden kann, etwa wie nachstehend unter Bezugnahme auf 16A-16E beschrieben. Bei dem Abscheidungsprozess handelt es sich um CVD, physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD), CVD mit Plasma hoher Dichte (HDPCVD), MOCVD, Remote-Plasma-CVD (RPCVD), plasmaunterstützte CVD (PECVD), Niederdruck-CVD (LPCVD), Atomlagen-CVD (ALCVD), Atmosphärendruck-CVD (APCVD), andere geeignete Verfahren oder Kombinationen davon. In einigen Ausführungsformen wird die Halbleiterschicht 230 epitaktisch aus den Halbleiterschichtabschnitten 210A, 210B und/oder den Halbleiterschichtabschnitten 215A, 215B gewachsen. Ein Epitaxieprozess kann CVD-Abscheidungstechniken (zum Beispiel VPE, UHV-CVD, LPCVD und/oder PECVD), Molekularstrahlepitaxie, andere geeignete selektive epitaktische Aufwachsprozesse oder Kombinationen davon verwenden. In derartigen Ausführungsformen kann die Halbleiterschicht 230 als epitaktische Halbleiterschicht bezeichnet werden, etwa als epitaktische Siliziumschicht. Der Epitaxieprozess kann gasförmige und/oder flüssige Vorläufer verwenden, die mit der Zusammensetzung der Halbleiterschichtabschnitte 210A, 210B und/oder der Halbleiterschichtabschnitte 215A, 215B in Wechselwirkung treten. In einigen Ausführungsformen wird die Halbleiterschicht 230 durch einen Abscheidungsprozess gebildet, der ein Halbleitermaterial flächendeckend über dem Multigate-Bauelement 200 abscheidet.
  • Die Qualität der Halbleiterschicht 230 und von Grenzflächen zwischen der Halbleiterschicht 230 und dem Halbleiterschichtstapel 205, zum Beispiel einer Grenzfläche I1, die sich zwischen der Halbleiterschicht 230 und den Halbleiterschichtabschnitten 210A, 215A bildet, und einer Grenzfläche 12, die sich zwischen der Halbleiterschicht 230 und den Halbleiterschichtabschnitten 210B, 215B bildet, kann die Leistung eines Transistors des Multigate-Bauelements 200 beeinflussen. In einigen Ausführungsformen kann durch den Abscheidungsprozess gebildetes Halbleitermaterial einen oberen Teil des Grabens 225 füllen oder schließen (abschnüren), bevor der Graben 225 vollständig gefüllt wird, was dazu führt, dass die Halbleiterschicht 230 nach der Abscheidung einen oder mehrere Hohlräume (Fugen) aufweist, etwa einen Hohlraum (z. B. einen Luftspalt), der vertikal durch eine Mitte eines Abschnitts der Halbleiterschicht 230 verläuft, die den Graben 225 füllt. Die Hohlraumbildung ist insbesondere dann wahrscheinlich, wenn der Graben 225 ein hohes Seitenverhältnis aufweist, wie etwa dann, wenn der Graben 225 ein Graben mit geringer Breite ist und eine Tiefe d des Grabens 225 wesentlich größer als die Breite w1 des Grabens 225 ist (z. B., wenn das Verhältnis der Tiefe d zur Breite w1 größer als ungefähr 1,05 ist). Hohlräume können sich auch an der Grenzfläche I1 und/oder der Grenzfläche I2 bilden, wenn die Halbleiterschicht 230 nicht gut an den Halbleiterschichtabschnitten 210A, 215A bzw. den Halbleiterschichtabschnitten 210B, 215B haftet. Da die Halbleiterschicht 230 später einen Abschnitt von Kanalschichten eines Transistors bildet, können Hohlräume darin dem Fluss von Strom (z. B. von Ladungsträgern wie Elektronen oder Löchern) durch die Kanalschichten des Transistors entgegenwirken und/oder diesen behindern, wodurch der Betrieb und/oder die Leistung des Transistors verschlechtert wird. In einigen Ausführungsformen können nicht abgesättigte Silizium-Bindungen an der Grenzfläche I1 und der Grenzfläche I2, welche Ladung einfangen und ansammeln können, Leckstrompfade erzeugen und/oder eine Schwellenspannung des Transistors unerwünscht ändern. Um zwischen Produktionsanforderungen und Anforderungen an die elektronische Leistung einen Kompromiss zu finden, kann es in einigen Ausführungsformen wünschenswert sein, die Halbleiterschicht 230 durch Abscheiden eines amorphen Halbleitermaterials (z. B. a-Si) zu bilden, das leichter und kostengünstiger abzuscheiden ist als kristallines Halbleitermaterial (amorphes Halbleitermaterial kann z. B. mittels eines kostengünstigen Niedertemperaturprozesses wie PECVD gebildet werden), und dann das amorphe Halbleitermaterial in kristallines Halbleitermaterial umzuwandeln, in welchem Strom leichter fließen kann (die Ladungsträgermobilität von c-Si ist beispielsweise größer als die von a-Si).
  • Um derartige Probleme zu lösen, wird nach der Abscheidung ein Temperprozess an der Halbleiterschicht 230 durchgeführt, um (1) das Halbleitermaterial der Halbleiterschicht 230 wiederaufzuschmelzen, um Hohlräume zu reduzieren (und in einigen Ausführungsformen zu beseitigen), die sich während der Abscheidung in der Halbleiterschicht 230 und/oder an den Grenzflächen I1,I2 gebildet haben; (2) nicht abgesättigte Bindungen, z.B. nicht abgesättigte Silizium-Bindungen, in der Halbleiterschicht 230 und/oder an den Grenzflächen I1,I2 zu reparieren; und/oder (3) amorphes Halbleitermaterial (d. h. Halbleitermaterial mit nicht kristalliner Struktur) in kristallines Halbleitermaterial (d. h. Halbleitermaterial mit kristalliner Struktur) umzuwandeln (zu kristallisieren). Solange die Temperatur und andere Parameter des Temperprozesses so abgestimmt (gesteuert) werden, dass das vorliegend beschriebene Wiederaufschmelzen, Reparieren und/oder Umwandeln ausreicht, um die Qualität der Halbleiterschicht 230 und/oder die Qualität der Grenzflächen I1,I2 zu verbessern, kann ein beliebiger geeigneter Temperprozess ausgeführt werden. In einigen Ausführungsformen sind Parameter des Temperprozesses basierend auf verschiedenen Eigenschaften der Halbleiterschicht 230 und/oder des Halbleiterschichtstapels 205 gewählt, beispielsweise der Wiederaufschmelztemperatur und/oder der Kristallisationstemperatur. In einigen Ausführungsformen beträgt eine Temperatur des Temperprozesses ungefähr 550 °C bis ungefähr 950 °C. Wenn die Temperatur des Temperprozesses unter 550 °C liegt, tritt möglicherweise nur wenig oder kein Wiederaufschmelzen von Halbleitermaterial (z. B. Silizium) auf, um die Kristallinität der Halbleiterschicht 230 zu verbessern und/oder nicht abgesättigte Silizium-Bindungen zu reduzieren. Wenn die Temperatur des Temperprozesses höher als 950 °C ist, kann eine Beschädigung der Halbleiterschichtabschnitte 210A, 210B, der Halbleiterschichtabschnitte 215A, 215B und/oder der Halbleiterschicht 230 auftreten. In einigen Ausführungsformen beträgt eine Dauer des Temperprozesses ungefähr 1 Minute bis ungefähr 30 Minuten. In einigen Ausführungsformen wird der Temperprozess bei einem Druck von ungefähr 1 Atmosphäre (atm) bis ungefähr 10 atm durchgeführt. In einigen Ausführungsformen wird der Temperprozess in einer Gasumgebung durchgeführt, die Wasserstoff, Stickstoff, Helium, Argon, Neon, eine andere geeignete Tempergasumgebung oder Kombinationen davon enthält bzw. umfasst. In einigen Ausführungsformen enthält die Gasumgebung Wasserstoff, wobei eine Konzentration des Wasserstoffs in der Gasumgebung ungefähr 0,5 % bis ungefähr 4 % beträgt. In einigen Ausführungsformen bewirkt der Temperprozess, dass die Halbleiterschicht 230 in einer Weise fließt, die Hohlräume in der Halbleiterschicht 230, an der Grenzfläche I1 und/oder an der Grenzfläche I2 reduziert oder beseitigt. In einigen Ausführungsformen reduziert der Temperprozess nicht abgesättigte Silizium-Bindungen an der Grenzfläche I1 und/oder der Grenzfläche I2, wodurch eine Dichte von nicht abgesättigten Silizium-Bindungen (und somit eine Dichte von eingefangenen Grenzflächenladungen) an der Grenzfläche I1 und/oder der Grenzfläche I2 verringert wird, was die Mobilität von Ladungsträgern durch Kanalschichten verbessern und/oder eine Schwellenspannung des Multigate-Bauelements 200 stabilisieren kann. In einigen Ausführungsformen reduziert der Temperprozess Gitterfehler und/oder Versetzungen an der Grenzfläche I1, an der Grenzfläche I2 und/oder innerhalb der Halbleiterschicht 230, was die Mobilität von Ladungsträgern durch Kanalschichten des Multigate-Bauelements 200 verbessern kann. In einigen Ausführungsformen kristallisiert der Temperprozess ein amorphes Halbleitermaterial der Halbleiterschicht 230 (anders ausgedrückt ordnet er dessen Atomstruktur um), sodass die Halbleiterschicht 230 kristallines Halbleitermaterial enthält. Wenn die Halbleiterschicht 230 zum Beispiel amorphes Silizium enthält, rekristallisiert der Temperprozess das amorphe Silizium (d. h., er ordnet dessen Atomstruktur um), sodass die Halbleiterschicht 230 kristallines Silizium (d. h. Silizium mit einer geordneten Atomstruktur) enthält.
  • Bezug nehmend auf 7A-7E wird ein chemisch-mechanischer Planarisierungsprozess (CMP-Prozess) und/oder ein anderer Planarisierungsprozess an der Halbleiterschicht 230 durchgeführt. In der dargestellten Ausführungsform entfernt der CMP-Prozess Abschnitte der Halbleiterschicht 230, die über dem Halbleiterschichtstapel 205 angeordnet sind. Ein nach dem CMP-Prozess verbleibender Teil der Halbleiterschicht 230 bildet einen Halbleiterstrang 230' mit einer Breite wl und einer Höhe, die im Wesentlichen gleich einer Höhe des Halbleiterschichtstapels 205 ist. Der Halbleiterstrang 230' ist in einem aktiven Bereich des Multigate-Bauelements 200 gebildet, etwa in einem Bereich des Multigate-Bauelements 200, in welchem ein Kanalbereich und Source-/Drain-Bereiche für einen Transistor des Multigate-Bauelements 200 gebildet werden. Der Halbleiterstrang 230' ist zwischen den Halbleiterschichtabschnitten 210A, 215A und den Halbleiterschichtabschnitten 210B, 215B angeordnet. Der Halbleiterstrang 230' weist eine Grenzfläche I1 zu den Halbleiterschichtabschnitten 210A, 215A und eine Grenzfläche I2 zu den Halbleiterschichtabschnitten 210B, 215B auf. Demgemäß weist der Halbleiterschichtstapel 205 erste Halbleiterschichten, die aus entsprechenden Halbleiterschichtabschnitten 210A, entsprechenden Halbleiterschichtabschnitten 210B und entsprechenden dazwischen angeordneten Abschnitten des Halbleiterstrangs 230' gebildet sind, und zweite Halbleiterschichten auf, die aus entsprechenden Halbleiterschichtabschnitten 215A, entsprechenden Halbleiterschichtabschnitten 215B und entsprechenden dazwischen angeordneten Abschnitten des Halbleiterstrangs 230' gebildet sind. In einigen Ausführungsformen dienen die obersten Halbleiterschichtabschnitte 215A, 215B derart als CMP-Stoppschicht, dass der CMP-Prozess durchgeführt wird, bis er die obersten Halbleiterschichtabschnitte 215A, 215B erreicht und freilegt. In einigen Ausführungsformen ist eine Zusammensetzung der Halbleiterschicht 230 derart von einer Zusammensetzung der Halbleiterschichtabschnitte 215A, 215B verschieden, dass der CMP-Prozess stoppt, wenn er die Halbleiterschichtabschnitte 215A, 215B erreicht. In einigen Ausführungsformen ist eine Dauer des CMP-Prozesses so gewählt, dass sichergestellt ist, dass der CMP-Prozess stoppt, wenn er die Halbleiterschichtabschnitte 215A, 215B erreicht. Der CMP-Prozess kann eine obere Oberfläche des Halbleiterstrangs 230' und obere Oberflächen der obersten Halbleiterschichtabschnitte 215A, 215B derart planarisieren, dass diese Oberflächen nach dem CMP-Prozess im Wesentlichen planar sind.
  • Bezug nehmend auf 8A-8E wird der Halbleiterschichtstapel 205 strukturiert, um eine Finne 235 (auch als Finnenstruktur, Finnenelement usw. bezeichnet) zu bilden, und es werden ein oder mehrere Isolationsmerkmale 240 über und/oder innerhalb des Substrats 202 in Isolationsbereichen 236 gebildet, um aktive Bauelementbereiche, etwa einen aktiven Bereich 238, von anderen aktiven Bereichen des Multigate-Bauelements 200 zu trennen und zu isolieren. Die Finne 235 umfasst einen Substratabschnitt (d. h. einen Abschnitt des Substrats 202) und einen Halbleiterschichtstapelabschnitt (d. h. einen verbleibenden Abschnitt des Halbleiterschichtstapels 205, der die Halbleiterschichtabschnitte 210A, 210B, die Halbleiterschichtabschnitte 215A, 215B und den Halbleiterstrang 230' umfasst). Die Finne 235 erstreckt sich in einer x-Richtung, wobei sie eine Länge, die in der x-Richtung definiert ist, eine Breite, die in einer y-Richtung definiert ist, und eine Höhe aufweist, die in einer z-Richtung definiert ist. In einigen Ausführungsformen wird ein Lithografie- und/oder Ätzprozess durchgeführt, um den Halbleiterschichtstapel 205 zu strukturieren, um die Finne 235 zu bilden. Der Lithografieprozess kann Bilden einer Fotolackschicht über dem Halbleiterschichtstapel 205 (zum Beispiel durch Rotationsbeschichten), Durchführen eines Ausheizprozesses vor der Belichtung, Durchführen eines Belichtungsprozesses unter Verwendung einer Maske, Durchführen eines Ausheizprozesses nach der Belichtung und Durchführen eines Entwicklungsprozesses umfassen. Während des Belichtungsprozesses wird die Fotolackschicht Strahlungsenergie ausgesetzt (zum Beispiel ultraviolettem Licht (UV), tiefem UV-Licht (DUV - Deep UV) oder EUV-Licht), wobei die Maske abhängig von der Maskenstruktur der Maske und/oder dem Typ der Maske (zum Beispiel binäre Maske, Phasenverschiebungsmaske oder EUV-Maske) die Strahlung zur Fotolackschicht derart blockiert, durchlässt und/oder reflektiert, dass ein Bild auf die Fotolackschicht projiziert wird, das der Maskenstruktur entspricht. Da die Fotolackschicht empfindlich gegenüber Strahlungsenergie ist, verändern sich belichtete Abschnitte der Fotolackschicht chemisch, und abhängig von den Eigenschaften der Fotolackschicht und den Eigenschaften der beim Entwicklungsprozess verwendeten Entwicklungslösung lösen sich belichtete (oder unbelichtete) Abschnitte der Fotolackschicht während des Entwicklungsprozesses auf. Nach der Entwicklung umfasst die strukturierte Fotolackschicht eine Fotolackstruktur, die der Maske entspricht, wobei die Fotolackstruktur einen aktiven Bauelementbereich des Multigate-Bauelements 200 bedeckt und einen Isolationsbereich des Multigate-Bauelements 200 freilegt. Zum Beispiel legt die Fotolackstruktur Abschnitte der Halbleiterschichtabschnitte 210A, 215A und Abschnitte der Halbleiterschichtabschnitte 210B, 215B frei, die in den Isolationsbereichen 236 des Multigate-Bauelements 200 angeordnet sind, und bedeckt den Halbleiterstrang 230', Abschnitte der Halbleiterschichtabschnitte 210A, 215A und unbelichtete Abschnitte der Halbleiterschichtabschnitte 210B, 215B, die in einem aktiven Bereich 238 des Multigate-Bauelements 200 angeordnet sind. Der Ätzprozess entfernt die freiliegenden Abschnitte der Halbleiterschichtabschnitte 210A, 215A und die freiliegenden Abschnitte der Halbleiterschichtabschnitte 210B, 215B in den Isolationsbereichen 236 unter Verwendung der strukturierten Fotolackschicht als Ätzmaske. In einigen Ausführungsformen wird die strukturierte Fotolackschicht über einer Hartmaskenschicht gebildet, die über dem Halbleiterschichtstapel 205 angeordnet ist, ein erster Ätzprozess entfernt Abschnitte der Hartmaskenschicht, um eine strukturierte Hartmaskenschicht zu bilden, und ein zweiter Ätzprozess entfernt Abschnitte des Halbleiterschichtstapels 205 unter Verwendung der strukturierten Hartmaskenschicht als Ätzmaske. Der Ätzprozess kann einen Trockenätzprozess, einen Nassätzprozess, einen anderen geeigneten Ätzprozess oder Kombinationen davon umfassen. Nach dem Ätzprozess wird die strukturierte Fotolackschicht (und in einigen Ausführungsformen eine Hartmaskenschicht) entfernt, zum Beispiel durch einen Fotolackablöseprozess oder einen anderen geeigneten Prozess. In einigen Ausführungsformen wird die Finne 235 durch einen Mehrfachstrukturierungsprozess gebildet, beispielsweise einen Doppelstrukturierungs-Lithografie- (Double Patterning Lithography- bzw. DPL-) Prozess (zum Beispiel einen Lithografie-Ätz-Lithografie-Ätz- (LELE-) Prozess, einen selbstausrichtenden Doppelstrukturierungs- (Self-Aligned Double Patterning- bzw. SADP-) Prozess, einen Abstandshalter-ist-Dielektrikum- (Spacer Is Dielectric- bzw. SID-) SADP-Prozess, einen anderen Doppelstrukturierungsprozess oder Kombinationen davon), einen Dreifachstrukturierungsprozess (zum Beispiel einen Lithografie-Ätz-Lithografie-Ätz-Lithografie-Ätz- (LELELE-) Prozess, einen selbstausrichtenden Dreifachstrukturierungs- (Self-Aligned Triple Patteming- bzw. SATP-) Prozess, einen anderen Dreifachstrukturierungsprozess oder Kombinationen davon), einen anderen Mehrfachstrukturierungsprozess (zum Beispiel einen selbstausrichtenden Vierfachstrukturierungs- (Self-Aligned Quadruple Pattering- bzw. SAQP-) Prozess) oder Kombinationen davon. In einigen Ausführungsformen werden beim Strukturieren des Halbleiterschichtstapels 205 Techniken mit gerichteter Selbstausrichtung (DSA - Directed Self Assembly) eingesetzt. Ferner können in einigen Ausführungsformen beim Belichtungsprozess maskenlose Lithografie, Elektronenstrahlschreiben und/oder Ionenstrahlschreiben zum Strukturieren der Fotolackschicht eingesetzt werden.
  • Nach dem Bilden der Finne 235 werden Isolationsmerkmale 240 gebildet, beispielsweise durch Abscheiden eines Isolatormaterials (z. B. eines Oxidmaterials) über dem Substrat 202 nach dem Bilden der Finne 235, sodass eine Dicke des Isolatormaterials größer ist als eine Höhe der Finne 235 (d. h. das Isolatormaterial überfüllt Spalte (Gräben) zwischen der Finne 235 und anderen Finnen); Planarisieren (beispielsweise durch einen CMP-Prozess) des Isolatormaterials, wodurch die Dicke des Isolatormaterials verringert wird, zum Beispiel bis es im Wesentlichen die gleiche Höhe wie die Finne 235 aufweist; und Rückätzen (Vertiefen) des Isolatormaterials. Der Abscheidungsprozess ist ein Prozess mit fließfähiger CVD (FCVD-Prozess), ein Abscheidungsprozess mit hohem Seitenverhältnis (HARP - High Aspect Ratio Deposition), ein CVD-Prozess mit Plasma hoher Dichte (HDPCVD), ein anderer geeigneter Abscheidungsprozess oder eine Kombination davon. In einigen Ausführungsformen dienen die obersten Halbleiterschichtabschnitte 215A, 215B und/oder der Halbleiterstrang 230' derart als Planarisierungsstoppschicht (z. B. CMP-Stoppschicht), dass der Planarisierungsprozess durchgeführt wird, bis er die obersten Halbleiterschichtabschnitte 215A, 215B und/oder den Halbleiterstrang 230' erreicht und freilegt. In einigen Ausführungsformen wird das Isolatormaterial durch das Rückätzen vertieft, bis eine gewünschte Höhe (Sollhöhe) eines oberen aktiven Finnenbereichs der Finne 235 erreicht ist. In der dargestellten Ausführungsform wird das Rückätzen fortgesetzt, bis der Halbleiterschichtstapelabschnitt der Finne 235 (z. B. die Halbleiterschichtabschnitte 210A, 210B, die Halbleiterschichtabschnitte 215A, 215B und der Halbleiterstrang 230') vollständig freigelegt ist und der Substratabschnitt der Finne 235 (z.B. das Substrat 202/die dotierte Wanne 204) erreicht wird, sodass eine obere Oberfläche des Substratabschnitts der Finne 235 im Wesentlichen bündig mit oberen Oberflächen der Isolationsmerkmale 240 im Vergleich zu einer oberen Oberfläche des Substrats 202 ist. In einigen Ausführungsformen wird das Rückätzen fortgesetzt, bis auch der Substratabschnitt der Finne 235 teilweise freigelegt ist, sodass die obere Oberfläche des Substratabschnitts der Finne 235 höher liegt als obere Oberflächen der Isolationsmerkmale 240 im Vergleich zur oberen Oberfläche des Substrats 202. In einigen Ausführungsformen wird der Halbleiterschichtstapelabschnitt der Finne 235 durch das Rückätzen nicht vollständig, sondern nur teilweise freigelegt, sodass die obere Oberfläche des Substratabschnitts der Finne 235 tiefer liegt als obere Oberflächen der Isolationsmerkmale 240 im Vergleich zur oberen Oberfläche des Substrats 202.
  • Die Isolationsmerkmale 240 umgeben einen unteren Abschnitt der Finne 235, wodurch der obere aktive Finnenbereich der Finne 235 (womit allgemein ein Abschnitt der Finne 235 bezeichnet wird, der sich von und über oberen Oberflächen der Isolationsmerkmale 240 erstreckt) und ein unterer aktiver Finnenbereich der Finne 235 (womit allgemein ein Abschnitt der Finne 235 bezeichnet wird, der von den Isolationsmerkmalen 240 umgeben ist und sich von der oberen Oberfläche des Substrats 202 zu der oberen Oberfläche der Isolationsmerkmale 240 erstreckt) bereitgestellt werden. Die Isolationsmerkmale 240 trennen und isolieren die Finne 235 elektrisch von anderen Finnen, anderen aktiven Bereichen und/oder inaktiven Bereichen des Multigate-Bauelements 200 und/oder anderen Merkmalen des Multigate-Bauelements 200. Die Isolationsmerkmale 240 enthalten Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, ein anderes geeignetes Isolationsmaterial (das zum Beispiel Silizium, Sauerstoff, Stickstoff, Kohlenstoff oder andere geeignete Isolationsbestandteile enthält) oder Kombinationen davon. Die Abmessungen und/oder Eigenschaften der Isolationsmerkmale 240 können während der Verarbeitung so konfiguriert sein, dass flache Grabenisolationsstrukturen (STI-Strukturen), tiefe Grabenisolationsstrukturen (DTI-Strukturen), lokale Siliziumoxidationsstrukturen (LOCOS-Strukturen), andere geeignete Isolationsstrukturen oder Kombinationen davon bereitgestellt werden. In der dargestellten Ausführungsform sind die Isolationsmerkmale 240 STIs. In einigen Ausführungsformen weisen die Isolationsmerkmale 240 eine Mehrschichtstruktur auf, wie zum Beispiel eine massive Siliziumnitridschicht über einer Auskleidungsschicht aus Oxid. In einigen Ausführungsformen umfassen die Isolationsmerkmale 240 eine massive dielektrische Schicht über einer dotierten Auskleidungsschicht (die zum Beispiel Borsilikatglas (BSG) und/oder Phosphorsilikatglas (PSG) enthält). In einigen Ausführungsformen umfassen die Isolationsmerkmale 240 eine massive dielektrische Schicht (z. B. eine massive Siliziumoxidschicht), die über einer oder mehreren dielektrischen Auskleidungsschichten (z. B. einer Siliziumnitridauskleidung, einer Siliziumoxidauskleidung, einer Siliziumauskleidung und/oder einer anderen geeigneten Auskleidung) angeordnet ist, wobei die massive dielektrische Schicht und die dielektrische Auskleidungsschicht Materialien enthalten, die von den Designanforderungen abhängen.
  • Bezug nehmend auf 9A-9E wird eine Gatestruktur 250 über der Finne 235 und den Isolationsmerkmalen 240 gebildet. Die Gatestruktur 250 erstreckt sich längs in einer Richtung, die von der Längsrichtung der Finne 235 verschieden ist (z. B. orthogonal dazu verläuft). Die Gatestruktur 250 erstreckt sich zum Beispiel in y-Richtung, wobei sie eine Länge, die in y-Richtung definiert ist, eine Breite, die in x-Richtung definiert ist, und eine Höhe aufweist, die in z-Richtung definiert ist. Die Gatestruktur 250 quert die Finne 235 derart, dass der Kanalbereich C zwischen Source-/Drain-Bereichen S/D des Multigate-Bauelements 200 angeordnet ist, die den Source-/Drain-Bereichen eines Transistors des Multigate-Bauelements 200 entsprechen können. In der Y-Z-Ebene umschließt die Gatestruktur 250 eine obere Oberfläche und Seitenwandflächen der Finne 235. In der X-Z-Ebene ist die Gatestruktur 250 über einer oberen Oberfläche der Finne 235 in dem Kanalbereich C angeordnet und zwischen den Source-/Drain-Bereichen S/D angeordnet. In 9A-9E umfasst die Gatestruktur 250 einen Dummy-Gate-Stapel 252 und Gateabstandshalter 256, die benachbart zu dem Dummy-Gate-Stapel 252 (d. h. entlang von Seitenwänden davon) angeordnet sind. Eine Breite (hier in x-Richtung) des Dummy-Gate-Stapels 252 kann einer Gatelänge (Lg) eines Transistors entsprechen, wobei die Gatelänge einem Abstand entspricht bzw. eine Strecke ist, den bzw. die ein elektrischer Strom (z. B. Ladungsträger wie Elektronen oder Löcher) zwischen den Source-/Drain-Bereichen S/D zurücklegt, wenn der Transistor eingeschaltet ist.
  • Der Dummy-Gate-Stapel 252 umfasst eine Dummy-Gateelektrode und in einigen Ausführungsformen ein Dummy-Gate-Dielektrikum. Die Dummy-Gateelektrode umfasst ein geeignetes Dummy-Gate-Material, beispielsweise eine Polysiliziumschicht. In Ausführungsformen, in denen der Dummy-Gate-Stapel 252 ein Dummy-Gate-Dielektrikum umfasst, das zwischen der Dummy-Gateelektrode und der Finne 235 angeordnet ist, umfasst das Dummy-Gate-Dielektrikum ein dielektrisches Material, wie beispielsweise Siliziumoxid. Der Dummy-Gate-Stapel 252 kann zahlreiche andere Schichten umfassen, wie zum Beispiel Deckschichten, Grenzflächenschichten, Diffusionsschichten, Barriereschichten, Hartmaskenschichten oder Kombinationen davon. Zum Beispiel kann der Dummy-Gate-Stapel 252 ferner eine Hartmaskenschicht umfassen, die über der Dummy-Gateelektrode angeordnet ist. Der Dummy-Gate-Stapel 252 wird durch Abscheidungsprozesse, Lithografieprozesse, Ätzprozesse, andere geeignete Prozesse oder Kombinationen davon gebildet. Beispielsweise wird ein Abscheidungsprozess durchgeführt, um eine Dummy-Gate-Dielektrikum-Schicht (z. B. eine Oxidschicht) über der Finne 235 und den Isolationsmerkmalen 240 zu bilden, und ein Abscheidungsprozess durchgeführt, um eine Dummy-Gateelektrodenschicht (z. B. eine Polysiliziumschicht) über der Dummy-Gate-Dielektrikum-Schicht zu bilden. In einigen Ausführungsformen wird eine Hartmaskenschicht über der Dummy-Gateelektrodenschicht abgeschieden. Der Abscheidungsprozess umfasst CVD, PVD, ALD, HDPCVD, MOCVD, RPCVD, PECVD, LPCVD, ALCVD, APCVD, andere geeignete Verfahren oder Kombinationen davon. Dann wird ein Lithografie- und Ätzprozess durchgeführt, um die Dummy-Gate-Dielektrikum-Schicht und die Dummy-Gateelektrodenschicht (und in einigen Ausführungsformen die Hartmaskenschicht) zu strukturieren, um den Dummy-Gate-Stapel 252 derart zu bilden, dass der Dummy-Gate-Stapel 252 (der die Dummy-Gateelektrodenschicht, die Dummy-Gate-Dielektrikum-Schicht, die Hartmaskenschicht und/oder andere geeignete Schichten umfasst) wie in 9A-9D dargestellt konfiguriert ist. Die Lithografiestrukturierungsprozesse umfassen Fotolackbeschichten (zum Beispiel Rotationsbeschichten), sanftes Ausheizen, Maskenausrichten, Belichtung, Ausheizen nach der Belichtung, Entwickeln des Fotolacks, Spülen, Trocknen (zum Beispiel starkes Ausheizen), andere geeignete Lithografieprozesse oder Kombinationen davon. Die Ätzprozesse umfassen Trockenätzprozesse, Nassätzprozesse, andere Ätzverfahren oder Kombinationen davon.
  • Die Gateabstandshalter 256 werden durch einen beliebigen geeigneten Prozess gebildet und enthalten ein dielektrisches Material. Das dielektrische Material kann Silizium, Sauerstoff, Kohlenstoff, Stickstoff, andere geeignete Materialien oder Kombinationen davon (z. B. Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid (SiON), Siliziumkarbid, Siliziumkarbonitrid (SiCN), Siliziumoxikarbid (SiOC), Siliziumoxikarbonitrid (SiOCN)) enthalten. Zum Beispiel kann eine Siliziumnitridschicht über dem Dummy-Gate-Stapel 252 abgeschieden und anschließend geätzt werden (z. B. anisotrop geätzt werden), um die Gateabstandshalter 256 zu bilden. In einigen Ausführungsformen umfassen die Gateabstandshalter 256 eine Mehrschichtstruktur, wie z. B. eine erste dielektrische Schicht, die Siliziumnitrid enthält, und eine zweite dielektrische Schicht, die Siliziumoxid enthält. In einigen Ausführungsformen wird mehr als ein Satz von Abstandshaltern, zum Beispiel Verschluss-Abstandshalter, Versatz-Abstandshalter, Opfer-Abstandshalter, Dummy-Abstandshalter und/oder Haupt-Abstandshalter, benachbart zu dem Dummy-Gate-Stapel 252 gebildet. In derartigen Ausführungsformen können die verschiedenen Sätze von Abstandshaltern Materialien enthalten, die unterschiedliche Ätzraten aufweisen. Zum Beispiel kann eine erste dielektrische Schicht, die Silizium und Sauerstoff enthält (z. B. Siliziumoxid), abgeschieden und geätzt werden, um einen ersten Satz Abstandhalter benachbart zu dem Dummy-Gate-Stapel 252 zu bilden, und eine zweite dielektrische Schicht, die Silizium und Stickstoff enthält (z. B. Siliziumnitrid), kann abgeschieden und geätzt werden, um einen zweiten Satz Abstandhalter benachbart zu dem ersten Satz Abstandhalter zu bilden.
  • Bezug nehmend auf 10A-10E werden freiliegende Abschnitte der Finne 235 (d. h. die Source-/Drain-Bereiche S/D, die nicht von der Gatestruktur 250 bedeckt sind) wenigstens teilweise entfernt, um Source-/Drain-Vertiefungen (Gräben) 260 zu bilden. In der dargestellten Ausführungsform entfernt ein Ätzprozess den Halbleiterstrang 230', die Halbleiterschichtabschnitte 215A, 215B und die Halbleiterschichtabschnitte 210A, 210B in den Source-/Drain-Bereichen S/D, wodurch der Substratabschnitt der Finne 235 in den Source-/Drain-Bereichen S/D (z. B. der dotierten Wanne 204) freigelegt wird. Die Source-/Drain-Vertiefungen 260 weisen somit Seitenwände, die durch verbleibende Abschnitte der Finne 235 in dem Kanalbereich C (zum Beispiel des Halbleiterstrangs 230', der Halbleiterschichtabschnitte 215A, 215B und der Halbleiterschichtabschnitte 210A, 210B unter der Gatestruktur 250) gebildet werden, und Böden auf, die durch das Substrat 202 in den Source-/Drain-Bereichen S/D gebildet werden. In einigen Ausführungsformen entfernt der Ätzprozess den Halbleiterstrang 230', die Halbleiterschichtabschnitte 215A, 215B und/oder die Halbleiterschichtabschnitte 210A, 210B teilweise, jedoch nicht vollständig, sodass die Source-/Drain-Vertiefungen 260 Böden aufweisen, die durch den Halbleiterstrang 230', die Halbleiterschichtabschnitte 215A, 215B und/oder die Halbleiterschichtabschnitte 210A, 210B in den Source-/Drain-Bereichen S/D gebildet werden. In einigen Ausführungsformen, etwa der dargestellten, entfernt der Ätzprozess den Substratabschnitt der Finne 235 teilweise, jedoch nicht vollständig, sodass sich die Source-/Drain-Vertiefungen 260 unter eine oberste Oberfläche des Substrats 202 erstrecken. Der Ätzprozess kann einen Trockenätzprozess, einen Nassätzprozess, einen anderen geeigneten Ätzprozess oder Kombinationen davon umfassen. In einigen Ausführungsformen ist der Ätzprozess ein mehrstufiger Ätzprozess. Beispielsweise kann der Ätzprozess zwischen Ätzmitteln abwechseln, um den Halbleiterstrang 230', die Halbleiterschichtabschnitte 215A, 215B und/oder die Halbleiterschichtabschnitte 210A, 210B einzeln und im Wechsel zu entfernen. In einigen Ausführungsformen sind Parameter des Ätzprozesses so konfiguriert, dass der Halbleiterstrang 230', die Halbleiterschichtabschnitte 215A, 215B und/oder die Halbleiterschichtabschnitte 210A, 210B unter minimaler (oder ganz ohne) Ätzung der Gatestruktur 250 (d. h. des Dummy-Gate-Stapels 252 und der Gateabstandshalter 256) und/oder der Isolationsmerkmale 240 selektiv geätzt werden. In einigen Ausführungsformen wird ein Lithografieprozess, etwa einer der vorliegend beschriebenen, durchgeführt, um eine strukturierte Maskenschicht zu bilden, welche die Gatestruktur 250 und/oder die Isolationsmerkmale 240 bedeckt, und der Ätzprozess verwendet die strukturierte Maskenschicht als Ätzmaske.
  • Bezug nehmend auf 11A-11E werden durch einen beliebigen geeigneten Prozess innere Abstandshalter 265 in den Kanalbereichen C entlang von Seitenwänden der Halbleiterschichtabschnitte 210A und der Halbleiterschichtabschnitte 210B gebildet. Zum Beispiel wird ein erster Ätzprozess durchgeführt, der die Halbleiterschichtabschnitte 210A, 210B, die durch die Source-/Drain-Vertiefungen 260 freigelegt sind, unter minimaler (oder ganz ohne) Ätzung des Halbleiterstrangs 230' und der Halbleiterschichtabschnitte 215A, 215B derart selektiv ätzt, dass zwischen den Halbleiterschichtabschnitten 215A, zwischen den Halbleiterschichtabschnitten 215B, zwischen den Halbleiterschichtabschnitten 215A und dem Substrat 202 sowie zwischen den Halbleiterschichtabschnitten 215B und dem Substrat 202 unter den Gateabstandshaltern 247 Spalte gebildet werden. Abschnitte (Ränder) der Halbleiterschichtabschnitte 215A, 215B sind somit in dem Kanalbereich C unter den Gateabstandshaltern 256 aufgehängt. In einigen Ausführungsformen erstrecken sich die Spalte teilweise unter den Dummy-Gate-Stapel 252. Der erste Ätzprozess ist so konfiguriert, dass er die Halbleiterschichtabschnitte 210A, 210B seitlich (z. B. in x-Richtung) ätzt, um so eine Länge der Halbleiterschichtabschnitte 210A, 210B in x-Richtung zu verringern. In einigen Ausführungsformen ist der erste Ätzprozess dazu konfiguriert, eine Länge der Halbleiterschichtabschnitte 210A, 210B in x-Richtung derart zu modifizieren, dass die Länge im Wesentlichen gleich einer gewünschten Gatelänge ist. Der erste Ätzprozess ist ein Trockenätzprozess, ein Nassätzprozess, ein anderer geeigneter Ätzprozess oder eine Kombination davon. Dann bildet ein Abscheidungsprozess, zum Beispiel CVD, PVD, ALD, HDPCVD, MOCVD, RPCVD, PECVD, LPCVD, ALCVD, APCVD, andere geeignete Verfahren oder Kombinationen davon, eine Abstandsschicht über der Gatestruktur 250 und über Merkmalen, welche die Source-/Drain-Vertiefungen 260 bilden (z. B. dem Halbleiterstrang 230', den Halbleiterschichtabschnitten 215A, 215B, den Halbleiterschichtabschnitten 210A, 210B und dem Substrat 202). Die Abstandsschicht füllt die Source-/Drain-Vertiefungen 260 teilweise (und in einigen Ausführungsformen vollständig). Der Abscheidungsprozess kann so konfiguriert sein, dass sichergestellt ist, dass die Abstandsschicht die Spalte zwischen den Halbleiterschichtabschnitten 215A, zwischen den Halbleiterschichtabschnitten 215B, zwischen den Halbleiterschichtabschnitten 215A und dem Substrat 202 und zwischen den Halbleiterschichtabschnitten 215B und dem Substrat 202 unter den Gateabstandshaltern 256 füllen. Dann wird ein zweiter Ätzprozess ausgeführt, der die Abstandsschicht selektiv ätzt, um interne Abstandshalter 265 wie in 11A-11E dargestellt unter minimaler (oder ganz ohne) Ätzung des Halbleiterstrangs 230', der Halbleiterschichtabschnitte 215A, 215B und der Gatestruktur 250 zu bilden. In einigen Ausführungsformen wird die Abstandsschicht von Seitenwänden der Gateabstandshalter 256, Seitenwänden des Halbleiterstrangs 230', Seitenwänden der Halbleiterschichtabschnitte 215A, 215B, dem Dummy-Gate-Stapel 256 und dem Substrat 202 entfernt. Die Abstandsschicht (und somit die inneren Abstandshalter 265) enthalten ein Material, das von einem Material des Halbleiterstrangs 230', einem Material der Halbleiterschichtabschnitte 215A, 215B und einem Material der Gateabstandshalter 256 verschieden ist, um eine gewünschte Ätzselektivität während des zweiten Ätzprozesses zu erzielen. In einigen Ausführungsformen enthält die Abstandsschicht ein dielektrisches Material, das Silizium, Sauerstoff, Kohlenstoff, Stickstoff, andere geeignete Materialien oder Kombinationen davon (zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid oder Siliziumoxikarbonitrid) enthält. In einigen Ausführungsformen enthält die Abstandsschicht ein dielektrisches Material mit niedrigem k-Wert (Dielektrizitätskonstante), etwa eines der vorliegend beschriebenen. In einigen Ausführungsformen werden Dotierstoffe derart in das dielektrische Material eingebracht, dass die Abstandsschicht ein dotiertes dielektrisches Material enthält.
  • Bezug nehmend auf 12A-12E werden epitaktische Source-/Drain-Merkmale in den Source-/Drain-Vertiefungen 260 gebildet. Zum Beispiel wird ein Halbleitermaterial epitaktisch aus Abschnitten des Substrats 202, des Halbleiterstrangs 230' und der Halbleiterschichtabschnitte 215A, 215B gewachsen, die durch die Source-/Drain-Vertiefungen 260 freigelegt sind, wodurch epitaktische Source-/Drain-Merkmale 270 in den Source-/Drain-Bereichen S/D gebildet werden. Ein Epitaxieprozess kann CVD-Abscheidungstechniken (z. B. VPE und/oder UHV-CVD), Molekularstrahlepitaxie, andere geeignete epitaktische Aufwachsprozesse oder Kombinationen davon verwenden. Der Epitaxieprozess kann gasförmige und/oder flüssige Vorläufer verwenden, die mit der Zusammensetzung des Substrats 202, des Halbleiterstrangs 230' und/oder der Halbleiterschichtabschnitte 215A, 215B in Wechselwirkung treten. Die epitaktischen Source-/Drain-Merkmale 270 sind mit n-Dotierstoffen und/oder p-Dotierstoffen dotiert. In Ausführungsformen, in denen das Multigate-Bauelement 200 als n-GAA-Transistor konfiguriert ist, können die epitaktischen Source-/Drain-Merkmale 270 Silizium enthalten. In solchen Ausführungsformen können die epitaktischen Source-/Drain-Merkmale 270 mit Kohlenstoff, Phosphor, Arsen, einem anderen n-Dotierstoff oder Kombinationen davon dotiert sein. In Ausführungsformen, in denen das Multigate-Bauelement 200 als p-GAA-Transistor konfiguriert ist, können die epitaktischen Source-/Drain-Merkmale 270 Siliziumgermanium oder Germanium enthalten. In solchen Ausführungsformen können die epitaktischen Source-/Drain-Merkmale 270 mit Bor, einem anderen p-Dotierstoff oder Kombinationen davon dotiert sein. In einigen Ausführungsformen umfassen die epitaktischen Source-/Drain-Merkmale 270 mehr als eine epitaktische Halbleiterschicht, wobei die epitaktischen Halbleiterschichten gleiche oder verschiedene Materialien und/oder Dotierstoffkonzentrationen enthalten bzw. aufweisen. Die epitaktischen Source-/Drain-Merkmale 270 können zum Beispiel eine erste Epitaxieschicht umfassen, die über einer zweiten Epitaxieschicht angeordnet ist, wobei eine Dotierstoffkonzentration eines Dotierstoffs in der ersten Epitaxieschicht größer als eine Dotierstoffkonzentration des Dotierstoffs in der zweiten Epitaxieschicht ist. In einigen Ausführungsformen enthalten die epitaktischen Source-/Drain-Merkmale 270 Materialien und/oder Dotierstoffe, die in dem Kanalbereich C eine gewünschte mechanische Zug- und/oder Druckspannung erzielen. In einigen Ausführungsformen werden die epitaktischen Source-/Drain-Merkmale 270 während der Abscheidung durch Hinzufügen von Fremdstoffen zu einem Ausgangsmaterial des Epitaxieprozesses (d. h. in situ) dotiert. In einigen Ausführungsformen werden die epitaktischen Source-/Drain-Merkmale 270 nach der Abscheidung durch einen Ionenimplantationsprozess dotiert. In einigen Ausführungsformen werden Temperprozesse (z. B. schnelles thermisches Tempern (RTA - Rapid Thermal Anneal) und/oder Lasertempern) durchgeführt, um Dotierstoffe in den epitaktischen Source-/Drain-Merkmalen 270, stark dotierten Source-/Drain-Bereichen und/oder schwach dotierten Source-/Drain-Bereichen (Lightly Doped Source-/Drain- bzw. LDD-Bereichen) des Multigate-Bauelements 200 zu aktivieren.
  • Bezug nehmend auf 13A-13E wird eine Zwischenebenendielektrikum-(Interlevel Dielectric- bzw. ILD-) Schicht 280 über den Isolationsmerkmalen 240, den epitaktischen Source-/Drain-Merkmalen 270 und den Gateabstandshaltem 256 gebildet, beispielsweise durch einen Abscheidungsprozess (wie CVD, PVD, ALD, HDPCVD, MOCVD, RPCVD, PECVD, LPCVD, ALCVD, APCVD, andere geeignete Verfahren oder Kombinationen davon). In einigen Ausführungsformen wird die ILD-Schicht 280 durch einen Prozess mit fließfähiger CVD (FCVD-Prozess) gebildet, der zum Beispiel Abscheiden eines fließfähigen Materials (etwa einer flüssigen Verbindung) über dem Multigate-Bauelement 200 und Umwandeln des fließfähigen Materials in ein festes Material durch eine geeignete Technik wie thermisches Tempern und/oder eine UV-Strahlungsbehandlung umfasst. Die ILD-Schicht 280 enthält ein dielektrisches Material, das zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, durch TEOS gebildetes Oxid, PSG, BPSG, ein dielektrisches Material mit niedrigem k-Wert, ein anderes geeignetes dielektrisches Material oder Kombinationen davon enthält. Zu Beispielen für dielektrische Materialien mit niedrigem k-Wert zählen FSG, kohlenstoffdotiertes Siliziumoxid, Black Diamond® (Applied Materials mit Sitz in Santa Clara, Kalifornien), Xerogele, Aerogele, amorpher fluorierter Kohlenstoff, Parylen, BCB, SiLK (Dow Chemical, Midland, Michigan), Polyimid, andere dielektrische Materialien mit niedrigem k-Wert oder Kombinationen davon. In der beschriebenen Ausführungsform ist die ILD-Schicht 280 eine dielektrische Schicht, die ein dielektrisches Material mit niedrigem k-Wert enthält (allgemein als dielektrische Schicht mit niedrigem k-Wert bezeichnet). Die ILD-Schicht 280 kann eine Mehrschichtstruktur umfassen, die mehrere dielektrische Materialien enthält. In einigen Ausführungsformen ist eine Kontaktätzstoppschicht (CESL - Contact Etch Stop Layer) zwischen der ILD-Schicht 280 und den Isolationsmerkmalen 240, den epitaktischen Source-/Drain-Merkmalen 280 und den Gateabstandshaltern 256 angeordnet. Die CESL enthält ein anderes Material als die ILD-Schicht 280, wie zum Beispiel ein dielektrisches Material, das von dem dielektrischen Material der ILD-Schicht 280 verschieden ist. Wenn die ILD-Schicht 280 ein dielektrisches Material mit niedrigem k-Wert enthält, enthält die CESL Silizium und Stickstoff, zum Beispiel Siliziumnitrid oder Siliziumoxinitrid. Nach der Abscheidung der ILD-Schicht 280 und/oder der CESL kann ein CMP-Prozess und/oder ein anderer Planarisierungsprozess durchgeführt werden, bis ein oberer Abschnitt (oder eine obere Oberfläche) des Dummy-Gate-Stapels 252 erreicht (freigelegt) wird. In einigen Ausführungsformen entfernt der Planarisierungsprozess Hartmaskenschichten des Dummy-Gate-Stapels 252, um eine darunterliegende Dummy-Gateelektrode des Dummy-Gate-Stapels 252, z. B. eine Polysilizium-Gateelektrode, freizulegen.
  • Bezug nehmend auf 14A-14E wird der Dummy-Gate-Stapel 252 aus der Gatestruktur 250 entfernt, wodurch eine Gateöffnung (ein Gategraben) 285 gebildet wird, die die Finne 235 in dem Kanalbereich C freilegt. Beispielsweise legt der Gategraben 275 den Halbleiterstrang 230, die Halbleiterschichtabschnitte 215A, die Halbleiterschichtabschnitte 215B, die Halbleiterschichtabschnitte 210A und die Halbleiterschichtabschnitte 210B frei. In der dargestellten Ausführungsform entfernt ein Ätzprozess den Dummy-Gate-Stapel 252 vollständig. Der Ätzprozess ist ein Trockenätzprozess, ein Nassätzprozess, ein anderer geeigneter Ätzprozess oder eine Kombination davon. In einigen Ausführungsformen ist der Ätzprozess ein mehrstufiger Ätzprozess. Beispielsweise kann der Ätzprozess zwischen Ätzmitteln abwechseln, um verschiedene Schichten des Dummy-Gate-Stapels 252 zu entfernen, etwa die Dummy-Gateelektrodenschichten, die Dummy-Gate-Dielektrikum-Schichten und/oder die Hartmaskenschichten. In einigen Ausführungsformen ist der Ätzprozess dazu konfiguriert, den Dummy-Gate-Stapel 252 unter minimaler (oder ganz ohne) Ätzung anderer Merkmale des Multigate-Bauelements 200, wie beispielsweise der ILD-Schicht 280, der Gateabstandshalter 256, der Isolationsmerkmale 240, des Halbleiterstrangs 230', der Halbleiterschichtabschnitte 215A, der Halbleiterschichtabschnitte 215B, der Halbleiterschichtabschnitte 210A und der Halbleiterschichtabschnitte 210B, selektiv zu ätzen. In einigen Ausführungsformen wird ein Lithografieprozess, etwa einer der vorliegend beschriebenen, durchgeführt, um eine strukturierte Maskenschicht zu bilden, welche die ILD-Schicht 280 und/oder die Gateabstandshalter 256 bedeckt, wobei der Ätzprozess die strukturierte Maskenschicht als Ätzmaske verwendet.
  • Bezug nehmend auf 15A-15E und 18A wird ein Kanalfreisetzungsprozess durchgeführt, beispielsweise durch selektives Entfernen der Halbleiterschichtabschnitte 210A und der Halbleiterschichtabschnitte 210B der Finne 235 (die durch die Gateöffnung 285 freigelegt sind) aus dem Kanalbereich C, wodurch aufgehängte Halbleiterschichtabschnitte 215A', aufgehängte Halbleiterschichtabschnitte 215B', Halbleiterstrangabschnitte 230'-1 und Halbleiterstrangabschnitte 230'-2 gebildet werden. Der Kanalfreisetzungsprozess stellt blattartige Kanalschichten, die jeweils aus einem entsprechenden aufgehängten Halbleiterschichtabschnitt 215A', einem entsprechenden aufgehängten Halbleiterschichtabschnitt 215B' und einem entsprechenden Halbleiterstrangabschnitt 230'-1 gebildet sind, und Kanalschichtverbindungsabschnitte bereit, die jeweils aus einem entsprechenden Halbleiterstrangabschnitt 230'-2 gebildet sind. Die blattartigen Kanalschichten erstrecken sich im Wesentlichen parallel zu dem Substrat 202, z. B. parallel zu einer oberen Oberfläche des Substrats 202, und die Kanalschichtverbindungsabschnitte erstrecken sich im Wesentlichen senkrecht zu dem Substrat 202. In 15A-15E stellen die blattartigen Kanalschichten und die Kanalschichtverbindungsabschnitte, die durch die Gateöffnung 285 freigelegt sind, dem Multigate-Bauelement 200 mindestens eine T-förmige Blatt-Kanalschicht (auch als T-förmiger Kanal bezeichnet) bereit. Zum Beispiel sind drei T-förmige Kanäle vertikal in z-Richtung gestapelt, etwa ein T-förmiger Kanal 290A, der über dem Substrat 202 angeordnet und mit diesem verbunden ist, ein T-förmiger Kanal 290B, der über dem T-förmigen Kanal 290A angeordnet und mit diesem verbunden ist, und ein T-förmiger Kanal 290C, der über dem T-förmigen Kanal 290B angeordnet und mit diesem verbunden ist, welche nachstehend weiter beschrieben sind. Die T-förmigen Kanäle 290A-290C stellen drei Kanäle bereit, durch die während des Betriebs des Multigate-Bauelements 200 Strom zwischen den epitaktischen Source-/Drain-Merkmalen 270 fließen kann. In einigen Ausführungsformen ätzt ein Ätzprozess die Halbleiterschichtabschnitte 210A, 210B selektiv unter minimaler (oder ganz ohne) Ätzung der Halbleiterschichtabschnitte 215A, der Halbleiterschichtabschnitte 215B, des Halbleiterstrangs 230' und des Substrats 202. Für den Ätzprozess wird zum Beispiel ein Ätzmittel gewählt, das das Material der Halbleiterschichtabschnitte 210A, 210B (z. B. Siliziumgermanium) mit einer höheren Rate ätzt als das Material der Halbleiterschichtabschnitte 215A, der Halbleiterschichtabschnitte 215B und des Halbleiterstrangs 230' (z. B. Silizium) (d. h. das Ätzmittel weist eine hohe Ätzselektivität gegenüber dem Material der Halbleiterschichtabschnitte 210A, 210B auf). Der Ätzprozess ist ein Trockenätzprozess, ein Nassätzprozess, ein anderer geeigneter Ätzprozess oder eine Kombination davon. In einigen Ausführungsformen nutzt ein Trockenätzprozess (etwa ein Prozess mit reaktivem Ionenätzen (RIE)) ein fluorhaltiges Gas (z. B. SF6), um die Halbleiterschichtabschnitte 210A, 210B selektiv zu ätzen. In einigen Ausführungsformen können ein Verhältnis des fluorhaltigen Gases zu einem sauerstoffhaltigen Gas (z. B. O2), eine Ätztemperatur und/oder eine Leistung so abgestimmt werden, dass Siliziumgermanium selektiv geätzt wird. In einigen Ausführungsformen nutzt ein Nassätzprozess eine Ätzlösung, die Ammoniumhydroxid (NH4OH) und Wasser enthält, um die Halbleiterschichtabschnitte 210A, 210B selektiv zu ätzen. In einigen Ausführungsformen verwendet ein chemischer Gasphasenätzprozess Salzsäure (HCl), um die Halbleiterschichtabschnitte 210A, 210B selektiv zu ätzen. In einigen Ausführungsformen ist der Ätzprozess ferner dazu konfiguriert, die Halbleiterschichtabschnitte 210A, 210B unter minimaler (oder ganz ohne) Ätzung der Isolationsmerkmale 240, der Gateabstandshalter 256, der inneren Abstandshalter 265 und/oder der ILD-Schicht 280 selektiv zu ätzen.
  • Jeder der T-förmigen Kanäle 290A-290C weist ein erstes Segment, das sich in einer ersten Richtung erstreckt, und ein zweites Segment auf, das sich in einer zweiten Richtung erstreckt, die von der ersten Richtung verschieden ist (und in einigen Ausführungsformen im Wesentlichen orthogonal zu dieser ist). In 15A-15E erstreckt sich das erste Segment im Wesentlichen in y-Richtung und kann nachfolgend als horizontales Segment bezeichnet werden, während sich das zweite Segment im Wesentlichen in z-Richtung erstreckt und nachfolgend als vertikales Segment bezeichnet werden kann. Das horizontale Segment wird durch einen entsprechenden aufgehängten Halbleiterschichtabschnitt 215A', einen entsprechenden aufgehängten Halbleiterschichtabschnitt 215B' und einen entsprechenden Halbleiterstrangabschnitt 230'-1 gebildet, der sich von dem entsprechenden aufgehängten Halbleiterschichtabschnitt 215A' zu dem entsprechenden aufgehängten Halbleiterschichtabschnitt 215B' erstreckt. Das horizontale Segment weist eine Breite w2 in der Y-Z-Ebene, eine Breite w3 in der X-Z-Ebene und eine Dicke h1 in der Y-Z-Ebene und der X-Z-Ebene auf. Die Breite w2 ist die Summe einer Breite s1 des entsprechenden aufgehängten Halbleiterschichtabschnitts 215A', einer Breite s2 des entsprechenden aufgehängten Halbleiterschichtabschnitts 215B' und einer Breite s3 des entsprechenden Halbleiterstrangabschnitts 230'-1. In der dargestellten Ausführungsform ist die Breite s1 im Wesentlichen gleich der Breite s2, und die Breite s3 ist im Wesentlichen gleich der Breite w1. In einigen Ausführungsformen beträgt die Breite s1 ungefähr 1 nm bis ungefähr 20 nm, die Breite s2 beträgt ungefähr 1 nm bis ungefähr 20 nm und die Breite s3 beträgt ungefähr 3 nm bis ungefähr 20 nm. Abhängig von der gewünschten Kanalkonfiguration ist die Breite s3 größer, kleiner oder im Wesentlichen gleich der Breite s1 und/oder der Breite s2. In einigen Ausführungsformen ist die Breite s1 von der Breite s2 verschieden. Abhängig von der gewünschten Kanalkonfiguration kann die Breite w3 im Wesentlichen gleich, größer als oder kleiner als die Breite w2 sein. In einigen Ausführungsformen beträgt die Dicke h1 ungefähr 2 nm bis ungefähr 10 nm. In einigen Ausführungsformen, etwa der dargestellten, ist die Dicke h1 im Wesentlichen gleich der Dicke t2 der Halbleiterschichten 215. Das vertikale Segment umfasst einen entsprechenden Halbleiterstrangabschnitt 230'-2, der sich von dem entsprechenden Halbleiterstrangabschnitt 230'-1 zu einem weiteren T-förmigen Kanal (insbesondere zu einem entsprechenden Halbleiterstrangabschnitt 230'-1 eines horizontalen Segments eines weiteren T-förmigen Kanals) oder dem Substrats 202 erstreckt. Das vertikale Segment weist auch eine Breite s3 und eine Dicke h2 auf (d. h., die Halbleiterstrangabschnitte 230'-2 weisen eine Breite w3 und eine Dicke h2 auf). In einigen Ausführungsformen beträgt die Dicke h2 ungefähr 8 nm bis ungefähr 15 nm. In einigen Ausführungsformen, etwa der dargestellten, ist die Dicke h2 im Wesentlichen gleich der Dicke t1 der Halbleiterschichten 210. Die Breite von Spalten 292A, welche die aufgehängten Halbleiterschichtabschnitte 215A' trennen, und von Spalten 292B, welche die aufgehängten Halbleiterschichtabschnitte 215B' trennen, entspricht der Dicke h2, und somit ist die Beabstandung zwischen benachbarten blattartigen Kanälen (d. h. die Beabstandung zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215A' der T-förmigen Kanäle 290A-290C und die Beabstandung zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215B' von T-förmigen Kanälen) im Wesentlichen gleich der Dicke h2. In den dargestellten Ausführungsformen ist die Beabstandung zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215A' gleich der Beabstandung zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215B'. In einigen Ausführungsformen ist die Beabstandung zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215A' von der Beabstandung zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215B' verschieden. In einigen Ausführungsformen weisen die T-förmigen Kanäle 290A-290C Abmessungen im Nanometerbereich auf, der vertikale Stapel von T-förmigen Kanälen 290A-290C kann als Nanostruktur bezeichnet werden, die horizontalen Segmente der T-förmigen Kanäle 290A-290C können als Nanostrukturelemente, z. B. als Nanoblätter bezeichnet werden, und die vertikalen Segmente der T-förmigen Kanäle 290A-290C können als Nanostrukturverbindungselemente (oder -abschnitte), z. B. als Nanoblattverbindungselemente bezeichnet werden. Die vorliegende Offenbarung zieht auch Ausführungsformen in Betracht, bei denen die T-förmigen Kanäle 290A-290C abhängig von den Designanforderungen des Multigate-Bauelements 200 sub-nanoskalige Abmessungen oder Abmessungen größer als nanoskalig aufweisen.
  • Bezug nehmend auf 16A-16E wird ein Trimmprozess durchgeführt, um die Breite von Kanalverbindungsabschnitten des Multigate-Bauelements 200, z. B. der vertikalen Segmente der T-förmigen Kanalschichten 290A-290C, zu verringern. Beispielsweise ätzt der Trimmprozess die Halbleiterstrangabschnitte 230'-2 seitlich (z. B. in y-Richtung), wodurch die Halbleiterstrangabschnitte 230'-2 mit einer Breite s4 versehen werden, die kleiner als die Breite s3 ist. Die Breite w4 kann basierend auf einem gewünschten Treiberstrom und/oder einer gewünschten Stromleitungsfläche eines Transistors gewählt (abgestimmt) werden. In einigen Ausführungsformen ist die Breite s4, um den Treiberstrom eines Transistors zu maximieren, kleiner als die Beabstandung zwischen blattartigen Kanälen des Multigate-Bauelements 200, beispielsweise kleiner als eine Beabstandung zwischen benachbarten horizontalen Segmenten der T-förmigen Kanäle 290A-290C (z. B. zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215A' und/oder zwischen benachbarten aufgehängten Halbleiterschichtabschnitten 215B') (d. h. die Dicke h2). In einigen Ausführungsformen beträgt die Breite s4 ungefähr 3 nm bis ungefähr 10 nm. In der dargestellten Ausführungsform weisen die Halbleiterstrangabschnitte 230'-2 nach dem Trimmprozess derart gerundete Seitenwände auf, dass die Halbleiterstrangabschnitte 230'-2 eine Breite aufweisen, die entlang der Dicke h2 variiert. Beispielsweise weisen die Halbleiterstrangabschnitte 230'-2 einen schmalen mittleren Abschnitt auf, der zwischen breiteren Endabschnitten angeordnet ist, wobei die breiteren Endabschnitte mit horizontalen Segmenten entsprechender der T-förmigen Kanalschichten 290A-290C verbunden sind. In solchen Ausführungsformen nimmt die Breite der Halbleiterstrangabschnitte 230'-2 von einer maximalen Breite (d. h. der Breite s3) an einem horizontalen Segment einer ersten der T-förmigen Kanalschichten 290A-290C zu einer minimalen Breite ab und nimmt dann von der minimalen Breite zu der maximalen Breite an einem horizontalen Segment einer zweiten der T-förmigen Kanalschichten 290A-290C zu. In solchen Ausführungsformen ist die Breite s4, die kleiner als die Breite s3 ist, eine durchschnittliche Breite der Halbleiterstrangabschnitte 230'-2. In einigen Ausführungsformen weisen die Halbleiterstrangabschnitte 230'-2 nach dem Trimmprozess im Wesentlichen gerade, parallele Seitenwände auf, sodass die Halbleiterstrangabschnitte 230'-2 entlang der Dicke h2 eine im Wesentlichen gleichmäßige Breite aufweisen. In solchen Ausführungsformen ist die Breite s4 entlang der Dicke h2 im Wesentlichen gleich. In einigen Ausführungsformen weisen die Halbleiterstrangabschnitte 230'-2 nach dem Trimmprozess derart abgeschrägte Seitenwände auf, dass die Halbleiterstrangabschnitte 230'-2 eine Breite aufweisen, die entlang der Dicke zunimmt oder abnimmt. In einigen Ausführungsformen legt der Trimmprozess untere Oberflächen und/oder obere Oberflächen der Halbleiterstrangabschnitte 230'-1 teilweise frei, was in einigen Ausführungsformen die Stromleitungsfläche vergrößern kann.
  • Der Trimmprozess umfasst einen beliebigen geeigneten Prozess, der die Breite von vertikalen Segmenten der T-förmigen Kanalschichten 290A-290C (d. h. der Halbleiterstrangabschnitte 230'-2) bei minimalem oder ganz ohne Einfluss auf die Konturen und/oder Abmessungen von horizontalen Segmenten der T-förmigen Kanalschichten 290A-290C (d. h. der aufgehängten Halbleiterschichtabschnitte 215A', der aufgehängten Halbleiterschichtabschnitte 215B' und der Halbleiterstrangabschnitte 230'-1) selektiv verringern kann. In einigen Ausführungsformen ist der Trimmprozess ein Ätzprozess wie ein Trockenätzprozess, ein Nassätzprozess, ein anderer geeigneter Ätzprozess oder eine Kombination davon. In einigen Ausführungsformen ist der Ätzprozess ein anisotroper Ätzprozess, womit im Allgemeinen ein Ätzprozess bezeichnet wird, der in unterschiedlichen Richtungen unterschiedliche Ätzraten aufweist, sodass der Ätzprozess Material in bestimmten Richtungen, z. B. im Wesentlichen in einer einzigen Richtung, entfernt. In der dargestellten Ausführungsform kann der Ätzprozess so konfiguriert sein, dass er eine horizontale Ätzrate aufweist, die größer ist als eine vertikale Ätzrate (in einigen Ausführungsformen ist die vertikale Ätzrate gleich null). Somit entfernt der anisotrope Ätzprozess Material im Wesentlichen in der horizontalen Richtung (hier der y-Richtung) unter minimaler (oder ganz ohne) Materialentfernung in der vertikalen Richtung (hier der z-Richtung). In solchen Ausführungsformen entfernt das anisotrope Ätzen Abschnitte der T-förmigen Kanalschichten 290A-290C nicht oder nur minimal in z-Richtung. In einigen Ausführungsformen ist der Ätzprozess ein gerichteter Ätzprozess, der Ätzmittel in y-Richtung, jedoch nicht in x-Richtung oder z-Richtung leitet, um ein seitliches Ätzen der Halbleiterstrangabschnitte 230'-2 in y-Richtung zu bewirken. In einigen Ausführungsformen entfernt der Ätzprozess die Halbleiterstrangabschnitte 230'-2 selektiv unter minimaler (oder ganz ohne) Ätzung der aufgehängten Halbleiterschichtabschnitte 215A', 215B'. Für den Ätzprozess wird zum Beispiel ein Ätzmittel gewählt, welches das Material der Halbleiterstrangabschnitte 230'-2 (z. B. Silizium mit einer ersten Zusammensetzung) mit einer höheren Rate ätzt als das Material der aufgehängten Halbleiterschichtabschnitte 215A', 215B' (z. B. Silizium mit einer zweiten Zusammensetzung) (d. h. das Ätzmittel weist eine hohe Ätzselektivität gegenüber dem Material der Halbleiterstrangabschnitte 230'-2 auf). In einigen Ausführungsformen ist der Ätzprozess ferner dazu konfiguriert, die Halbleiterstrangabschnitte 230'-2 unter minimaler (oder ganz ohne) Ätzung der Isolationsmerkmale 240, der Gateabstandshalter 256, der inneren Abstandshalter 265 und/oder der ILD-Schicht 280 selektiv zu ätzen. In einigen Ausführungsformen ist der Trimmprozess ferner dazu konfiguriert, die Abmessungen und/oder die Form von horizontalen Segmenten der T-förmigen Kanalschichten 290A-290C zu modifizieren. In einigen Ausführungsformen wird der Trimmprozess verwendet, um die Konturen und/oder Abmessungen von horizontalen Segmenten der T-förmigen Kanalschichten 290A-290C (d. h. der aufgehängten Halbleiterschichtabschnitte 215A', der Halbleiterschichtabschnitte 215B' und der Halbleiterstrangabschnitte 230'-1) zu modifizieren und/oder abzustimmen. Beispielsweise kann der Trimmprozess die Höhe h1 der aufgehängten Halbleiterschichtabschnitte 215A', der Halbleiterschichtabschnitte 215B' und/oder der Halbleiterstrangabschnitte 230'-1 verringern. In einem weiteren Beispiel kann der Trimmprozess die Breite s2 und/oder die Breite s3 der aufgehängten Halbleiterschichtabschnitte 215A' bzw. 215B' verringern. In noch einem weiteren Beispiel kann der Trimmprozess die Konturen der aufgehängten Halbleiterschichtabschnitte 215A', 215B' derart abstimmen, dass die Querschnittskonturen der aufgehängten Halbleiterschichtabschnitte 215A', 215B' eine gewünschte Form aufweisen, etwa kreisförmig, rechteckig, quadratisch, sechseckig und/oder eine andere geeignete Form.
  • Bezug nehmend auf 17A-17E, 18B und 18C wird ein Metall-Gate-Stapel 295 (auch als Metallgate und/oder Hoch-k/Metall-Gate bezeichnet) in der Gateöffnung 285 gebildet, wobei er diese füllt. Der Metall-Gate-Stapel 295 umfasst ein Gate-Dielektrikum 296 (zum Beispiel eine Gate-Dielektrikum-Schicht) und eine Gateelektrode 298 (zum Beispiel eine Austrittsarbeitsschicht und eine massive Metallschicht). Der Metall-Gate-Stapel 295 kann zahlreiche andere Schichten umfassen. In einigen Ausführungsformen umfasst das Bilden des Metall-Gate-Stapels 295 Abscheiden einer Gate-Dielektrikum-Schicht über dem Multigate-Bauelement 200, welche die Gateöffnung 285 teilweise füllt, Abscheiden einer Gateelektrodenschicht über der Gate-Dielektrikum-Schicht, welche einen verbleibenden Teil der Gateöffnung 285 füllt, und Durchführen eines Planarisierungsprozesses an der Gateelektrodenschicht und der Gate-Dielektrikum-Schicht (zum Beispiel, bis die ILD-Schicht 280 erreicht und freigelegt wird), wodurch der Metall-Gate-Stapel 295 gebildet wird, der das Gate-Dielektrikum 296 und die Gateelektrode 298 aufweist.
  • Das Gate-Dielektrikum 296 füllt die Gateöffnung 285 teilweise und umschließt die T-förmigen Kanäle 290A-290C derart, dass das Gate-Dielektrikum 296 die Spalte 292A und die Spalte 292B teilweise füllt. In 17A-17E bedeckt das Gate-Dielektrikum 296 freiliegende Oberflächen der T-förmigen Kanäle 290A-290C derart, dass das Gate-Dielektrikum 296 entlang oberen Oberflächen, unteren Oberflächen und Seitenflächen der aufgehängten Halbleiterschichtabschnitte 215A', 215B' der T-förmigen Kanäle 290A-290C, Seitenwänden der Halbleiterstrangabschnitte 230'-2 der T-förmigen Kanäle 290A-290C und der oberen Oberfläche des T-förmigen Kanals 290C angeordnet ist. Das Gate-Dielektrikum 296 ist ferner über einem Finnenabschnitt des Substrats 202 (d. h. dem Substratabschnitt der Finne 235, auch als Substraterweiterungsabschnitt bezeichnet), den Isolationsmerkmalen 240 und den Gateabstandshaltern 256 in dem Kanalbereich C angeordnet. Das Gate-Dielektrikum 296 umfasst eine dielektrische Schicht mit hohem k-Wert, die ein dielektrisches Material mit hohem k-Wert enthält, womit im Allgemeinen ein dielektrisches Material bezeichnet wird, das eine Dielektrizitätskonstante aufweist, die größer ist als diejenige von Siliziumdioxid (k ≈ 3,9). Zum Beispiel enthält die dielektrische Schicht mit hohem k-Wert HfO2, HfSiO, HfSiO4, HfSiON, HfLaO, HfTaO, HfTiO, HfZrO, HfAlOx, ZrO, ZrO2, ZrSiO2, AlO, AlSiO, Al2O3, TiO, TiO2, LaO, LaSiO, Ta2O3, Ta2O5, Y2O3, SrTiO3, BaZrO, BaTiO3 (BTO), (Ba,Sr)TiO3 (BST), Si3N4, eine Hafniumdioxid-Aluminiumoxid- (HfO2-Al2O3-) Legierung, andere geeignete dielektrische Materialien mit hohem k-Wert für Metall-Gate-Stapel oder Kombinationen davon. Die dielektrische Schicht mit hohem k-Wert wird durch einen beliebigen der vorliegend beschriebenen Prozesse gebildet, etwa ALD, CVD, PVD, einen oxidbasierten Abscheidungsprozess, einen anderen geeigneten Prozess oder eine Kombination davon. Zum Beispiel scheidet ein ALD-Prozess die dielektrische Schicht mit hohem k-Wert ab. In einigen Ausführungsformen ist der ALD-Prozess ein konformer Abscheidungsprozess, sodass die Dicke der dielektrischen Schicht mit hohem k-Wert über den verschiedenen Oberflächen des Multigate-Bauelements 200 im Wesentlichen einheitlich (konform) ist. In einigen Ausführungsformen umfasst das Gate-Dielektrikum 296 eine Grenzflächenschicht, die zwischen der dielektrischen Schicht mit hohem k-Wert und den T-förmigen Kanälen 290A-290C angeordnet ist. Die Grenzflächenschicht kann ein dielektrisches Material wie etwa SiO2, HfSiO, SiON, ein anderes siliziumhaltiges dielektrisches Material, ein anderes geeignetes dielektrisches Material oder Kombinationen davon enthalten. Die Grenzflächenschicht wird durch einen beliebigen der vorliegend beschriebenen Prozesse gebildet, etwa thermische Oxidation, chemische Oxidation, ALD, CVD, einen anderen geeigneten Prozess oder Kombinationen davon.
  • Die Gateelektrode 298 wird über dem Gate-Dielektrikum 296 gebildet, wobei sie einen verbleibenden Teil der Gateöffnung 285 füllt und die T-förmigen Kanäle 290A-290C derart umschließt, dass die Gateelektrode 298 verbleibende Teile der Spalte 292A und der Spalte 292B füllt. In der dargestellten Ausführungsform ist die Gateelektrode 298 entlang oberen Oberflächen, unteren Oberflächen und Seitenflächen der aufgehängten Halbleiterschichtabschnitte 215A', 215B' der T-förmigen Kanäle 290C-290C, Seitenwänden der Halbleiterstrangabschnitte 230'-2 der T-förmigen Kanäle 290A-290C und der oberen Oberfläche des T-förmigen Kanals 290C angeordnet. Die Gateelektrode 298 ist ferner über dem Finnenabschnitt des Substrats 202, den Isolationsmerkmalen 240 und den Gateabstandshaltern 256 in dem Kanalbereich C angeordnet. Die Gateelektrode 298 enthält ein leitfähiges Material wie etwa Polysilizium, Aluminium, Kupfer, Titan, Tantal, Wolfram, Molybdän, Kobalt, TaN, NiSi, CoSi, TiN, WN, TiAl, TiAIN, TaCN, TaC, TaSiN, andere leitfähige Materialien oder Kombinationen davon. In einigen Ausführungsformen umfasst die Gateelektrode 298 eine Austrittsarbeitsschicht und eine leitfähige massive Schicht. Die Austrittsarbeitsschicht ist eine leitfähige Schicht, die so abgestimmt ist, dass sie eine gewünschte Austrittsarbeit aufweist (z. B. eine n-Typ-Austrittsarbeit oder eine p-Typ-Austrittsarbeit), und die leitfähige massive Schicht ist eine leitfähige Schicht, die über der Austrittsarbeitsschicht gebildet ist. In einigen Ausführungsformen enthält die Austrittsarbeitsschicht n-Typ-Austrittsarbeitsmaterialien wie Ti, Silber, Mangan, Zirkonium, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, andere geeignete n-Typ-Austrittsarbeitsmaterialien oder Kombinationen davon. In einigen Ausführungsformen enthält die Austrittsarbeitsschicht ein p-Typ-Austrittsarbeitsmaterial wie Ruthenium, Mo, Al, TiN, TaN, WN, ZrSi2, MoSi2, TaSi2, NiSi2, WN, andere geeignete p-Typ-Austrittsarbeitsmaterialien oder Kombinationen davon. Die leitfähige massive Schicht (bzw. Füllschicht) enthält ein geeignetes leitfähiges Material, etwa Al, W, Ti, Ta, Polysilizium, Cu, Metalllegierungen, andere geeignete Materialien oder Kombinationen davon. Die Gateelektrode 298 wird durch einen beliebigen der vorliegend beschriebenen Prozesse gebildet, etwa ALD, CVD, PVD, Plattieren, einen anderen geeigneten Prozess oder eine Kombination davon.
  • Somit umfasst das Multigate-Bauelement 200 einen T-Kanal-Transistor mit einem Metallgate 295, das zwischen den epitaktischen Source-/Drain-Merkmalen 270 angeordnet ist. Das Metallgate 295 (d. h. das Gate-Dielektrikum 296 und die Gateelektrode 298) ist über den T-förmigen Kanälen 290A-290C des T-Kanal-Transistors angeordnet, sodass jeder der T-förmigen Kanäle 290A-290C (z. B. in der Y-Z-Ebene) von dem Metallgate 295 umschlossen und/oder umgeben ist und sich jeder der T-förmigen Kanäle 290A-290C (z. B. in der X-Z-Ebene) zwischen den epitaktischen Source-/Drain-Merkmalen 270 erstreckt. Eine Blattbeabstandung (hier die Dicke t2) und eine Blattbreite vertikaler Segmente (hier die Breite w4) können abgestimmt werden, um den gewünschten Treiberstrom und/oder die gewünschte Stromleitungsfläche zu erzielen, wodurch ein Transistor mit einer für eine gewünschte Anwendung optimalen Leistung bereitgestellt wird. Es wurde beobachtet, dass eine effektive Kanalbreite (Weff), und somit eine Größe des Stromleitungsbereichs bzw. der Stromleitungsfläche, des vorgeschlagenen T-Kanal-Transistors mit zunehmender Blattbeabstandung (hier zunehmender Dicke h2) und mit abnehmender Blattbreite vertikaler Segmente (hier abnehmender Breite s4) zunimmt, wie in 19A und 19B veranschaulicht ist. 19A und 19B stellen Graphen einer prozentualen Änderung der effektiven Kanalbreite (ΔWeff) als Funktion der Blattbreite horizontaler Segmente in nm (z. B. der Breite w2), der Blattbeabstandung in nm (z. B. der Dicke h2) und der Blattbreite vertikaler Segmente (z. B. der Breite s4) gemäß verschiedenen Aspekten der vorliegenden Offenbarung bereit. 19A zeigt ΔWeffbei einer Blattbreite vertikaler Segmente von ungefähr 10 nm (z. B. Breite s4 ≈ 10 nm) und 19B zeigt ΔWeff bei einer Blattbreite vertikaler Segmente von ungefähr 5 nm (z. B. Breite s4 ≈ 5 nm), wobei die Linie A1 und die Linie B1 dem T-Kanal-Transistor mit einer Blattbeabstandung von x nm (d. h. Dicke h2 = x nm) entsprechen, die Linie A2 und die Linie B2 dem T-Kanal-Transistor mit einer Blattbeabstandung von x nm + 1 nm (d. h. Dicke h2 = x + 1 nm) entsprechen und die Linie A3 und die Linie B3 dem T-Kanal-Transistor mit einer Blattbeabstandung von x nm + 2 nm (d. h. Dicke h2 = x + 2 nm) entsprechen. In einigen Ausführungsformen beträgt x ungefähr 8 nm bis ungefähr 15 nm. Die Linien A1-A3 und B1-B3 zeigen, dass ΔWeff mit zunehmender Blattbreite horizontaler Segmente (zunehmender Breite w2) abnimmt, jedoch mit zunehmender Blattbeabstandung (zunehmender Dicke h2) zunimmt und mit abnehmender Blattbreite vertikaler Segmente (abnehmender Breite s4) weiter zunimmt. Zum Beispiel führt in 19A und 19B jeder Anstieg der Blattbeabstandung um 1 nm zu einem Ansteigen von ΔWeff (z. B. sind die ΔWeff-Werte (-Zunahmen) von Linie A1 kleiner als die ΔWeff-Werte von Linie A2, die wiederum kleiner sind als die ΔWeff-Werte von Linie A3; die ΔWeff-Werte von Linie B1 sind kleiner als die ΔWeff-Werte von Linie B2, die wiederum kleiner sind als die ΔWeff-Werte von Linie B3). Außerdem erhöht das Verringern der Segmentbreite vertikaler Blätter (hier um ungefähr 5 nm) ΔWeff (beispielsweise sind ΔWeff-Werte von Linie A1 größer als ΔWeff-Werte von Linie B1, ΔWeff-Werte von Linie B1 sind größer als ΔWeff-Werte von Linie B2, und ΔWeff-Werte von Linie A3 sind größer als ΔWeff Werte von Linie A (bei einer Blattbreite von ungefähr 15 nm beträgt ΔWeff zum Beispiel ungefähr 20 %, wenn die Segmentbreite vertikaler Blätter ungefähr 10 nm beträgt (Linie A3), jedoch ungefähr 42 %, wenn die Segmentbreite vertikaler Blätter um 5 nm auf ungefähr 5 nm verringert ist (Linie B3).
  • Außerdem kann der T-Kanal-Transistor, wie er vorstehend dargestellt und beschrieben ist, leistungsfähiger sein als ein herkömmlicher Nanoblattkanal-Transistor. 20 stellt zum Beispiel Querschnittsansichten eines T-Kanal-Transistors, wie beispielsweise des T-Kanal-Transistors des Multigate-Bauelements 200, und eines Nanoblattkanal-Transistors 300 bereit. Der Nanoblattkanal-Transistor 300 kann gemäß dem vorstehend beschriebenen Prozess fertigt sein, bei einer derartigen Fertigung sind jedoch die Verarbeitungen mit Bezug auf 3A-3E, 4A-4E, 5A-5E, 6A-6E, 7A-7E und 16A-16E weggelassen, wodurch der Nanoblattkanal-Transistor 300 mit drei aufgehängten blattartigen Kanalschichten 215' (im Folgenden als Nanoblattkanäle 310A-310C bezeichnet) versehen ist, die von dem Metallgate 295 umgeben sind. Die Nanoblattkanäle 310A-310C weisen im Wesentlichen die gleichen Abmessungen auf wie die T-förmigen Kanäle 290A-290C. Beispielsweise weisen die Nanoblattkanäle 310A-310C die Breite w2 (d. h. die Summe aus der Breite s1, der Breite s2 und der Breite s3) und die Dicke h1 auf, und die Nanoblattkanäle 310A-310C weisen eine Beabstandung auf, die im Wesentlichen gleich der Dicke h2 ist. 20 stellt ferner einen Graphen des Treiberstroms als Funktion der Blattbeabstandung in Nanometern (nm) gemäß verschiedenen Aspekten der vorliegenden Offenbarung bereit, wobei die Linie T dem T-förmigen Transistor entspricht und die Linie NS dem Nanoblattkanal-Transistor 300 entspricht. Die Linie T und die Linie NS geben an, dass sowohl der T-Kanal-Transistor als auch der Nanoblattkanal-Transistor 300 einen Treiberstrom aufweist, der proportional zur Blattbeabstandung ist. Mit anderen Worten kann der Treiberstrom (und somit auch Leistungsverbesserungen) durch Vergrößern der Beabstandung zwischen Blättern (d. h. der Dicke h2) erhöht werden, beispielsweise der Beabstandung zwischen horizontalen Segmenten der T-Kanäle 290A-290C des T-Kanal-Transistors (welche als blattartige Kanäle oder Nanoblätter des T-Kanal-Transistors bezeichnet werden können) und der Beabstandung zwischen den aufgehängten Kanalschichten 215' des Nanoblattkanal-Transistors 300. Es sei angemerkt, dass die Blattbeabstandung zwischen benachbarten Blättern absichtlich oder unabsichtlich derart variieren kann, dass die Blattbeabstandung des Graphen in 20 und/oder die Blattbeabstandung des T-Kanal-Transistors und/oder des Nanoblattkanal-Transistors 300 (d. h. die Dicke h2) eine durchschnittliche Blattbeabstandung darstellen kann.
  • Der Graph zeigt auch, dass ein Treiberstrom für den T-Kanal-Transistor größer ist als ein Treiberstrom für den Nanoblattkanal-Transistor 300, und zeigt außerdem, dass der T-Kanal-Transistor mit zunehmender Blattbeabstandung größere Treiberstromzunahmen bereitstellen kann als der Nanoblattkanal-Transistor 300. Solche Verbesserungen können erreicht werden, da eine Stromleitungsfläche des T-Kanal-Transistors größer ist als eine Stromleitungsfläche des Nanoblattkanal-Transistors 300 und da die Stromleitungsfläche des T-Kanal-Transistors mit zunehmender Blattbeabstandung stärker zunimmt als die Stromleitungsfläche des Nanoblattkanal-Transistors 300. Beispielsweise weist jeder der Nanoblattkanäle 310A-310C eine effektive Blattbreite (d. h. Umfang) auf, die gleich einer Summe der Breite w2 einer oberen Oberfläche seiner entsprechenden aufgehängten Kanalschicht 215' (d. h. w2 = s1 + s2 + s3), der Breite w2 einer unteren Oberfläche seiner entsprechenden aufgehängten Kanalschicht 215' (d.h. w2 = s1 + s2 + s3), einer Länge einer ersten Seitenwand seiner entsprechenden aufgehängten Kanalschicht 215' (d. h. Dicke h1) und einer Länge einer zweiten Seitenwand seiner entsprechenden aufgehängten Kanalschicht 215' (d. h. Dicke h1) ist (d. h., effektive Blattbreite310A, 310B oder 310C = (2×s1) + (2×s2) + (2×s3) + (2×h1)). Eine effektive Gesamtblattbreite (Total Effective Sheet Width bzw. TESW310A-310C) des Nanoblattkanal-Transistors 300 ist somit gemäß der folgenden Gleichung (1) gleich dem Dreifachen der effektiven Blattbreite310A, 310B oder 310c: TESW 310 A − 310 C = 3 × ( ( 2 × s 1 ) + ( 2 × s 2 ) + + ( 2 × s 3 ) + ( 2 × h1 ) ) = 6 s 1 + 6 s 2 + 6 s 3 + 6 h1
    Figure DE102021108221A1_0001
  • Auch ist in dem Fall von s2 = s1, wie in der dargestellten Ausführungsform, die effektive Gesamtblattbreite des Nanoblattkanal-Transistors 300 durch Gleichung (2) gegeben: TESW 310 A − 310 C = 12 s 1 + 6 h1 + 6s3 .
    Figure DE102021108221A1_0002
    Obwohl der Treiberstrom des Nanoblattkanal-Transistors 300 mit zunehmender Blattbeabstandung zunimmt, können bei einer solchen Konfiguration derartige Zunahmen nicht durch Vergrößern der Blattbeabstandung zum Erhöhen von TESW310A-310C (und somit der Stromleitungsfläche) erzielt werden, da TESW310A-310C nicht von der Blattbeabstandung abhängt. Andererseits weist beim T-Kanal-Transistor jeder der T-förmigen Kanäle 290A, 290B eine effektive Blattbreite auf, die einer Summe aus der Breite s1 einer oberen Oberfläche seines entsprechenden aufgehängten Halbleiterschichtabschnitts 215A', der Breite s2 einer oberen Oberfläche seines entsprechenden aufgehängten Halbleiterschichtabschnitts 215B', einer Länge einer Seitenwand seines entsprechenden aufgehängten Halbleiterschichtabschnitts 215A' (d.h. Dicke h1), einer Länge einer Seitenwand seines entsprechenden aufgehängten Halbleiterschichtabschnitts 215B' (d. h. Dicke h1), der Breite s1 einer unteren Oberfläche seines entsprechenden aufgehängten Halbleiterschichtabschnitts 215A', der Breite s2 einer unteren Oberfläche seines entsprechenden Halbleiterschichtabschnitts 215B', einer Länge einer ersten Seitenwand seines entsprechenden Halbleiterstrangabschnitts 230'-2 (d. h. Dicke h2) und einer Länge einer zweiten Seitenwand seines entsprechenden Halbleiterstrangabschnitts 230'-2 (d.h. Dicke h2) ist (d. h., effektive Blattbreite290A oder 290B = (2×s1) + (2×s2) + (2×h1) + (2×h2)); und der T-förmige Kanal 290C weist eine effektive Breite (d. h. Umfang) auf, die gleich einer Summe der Breite s3 seines entsprechenden Halbleiterstrangabschnitts 230'1 und einer effektiven Breite der T-förmigen Kanäle 290A, 290B ist (d. h., effektive Blattbreite290C = s3 + (2×s1) + (2×s2) + (2×h1) + (2×h2)). Eine effektive Gesamtblattbreite (TESW290A-290C) des T-Kanal-Transistors ist somit gemäß der folgenden Gleichung (3) gleich einer Summe aus der Breite s3 und dem Dreifachen der effektiven Blattbreite290A oder 290B: TESW 290 A − 290 C = s 3 × ( 3 × ( ( 2 × s 1 ) + ( 2 × s 2 ) + ( 2 × h1 ) + ( 2 × h2 ) ) = s 3 + 6 s 1 + 6 s 2 + 6 h1 + 6 h 2
    Figure DE102021108221A1_0003
    Auch ist in dem Fall von s2 = s1, wie in der dargestellten Ausfuhrungsform, die effektive Gesamtblattbreite des T-Kanal-Transistors durch Gleichung (4) gegeben: TESW 290 A − 290 C = s 3 + 12 s 1 + 6 h 3 + 6 h2 .
    Figure DE102021108221A1_0004
    Da TESW290A-290C direkt und proportional von der Blattbeabstandung (d. h. der Dicke h2) abhängt, kann bei dieser Konfiguration eine Stromleitungsfläche und/oder ein Treiberstrom des T-Kanal-Transistors direkt und proportional zu der Zunahme der Blattbeabstandung zunehmen. In einigen Ausführungsformen sind die Stromleitungsfläche und/oder der Treiberstrom optimiert, wenn die Blattbeabstandung größer ist als die Breite s4 (z. B., h2 ≥ s4), etwa wenn die Blattbeabstandung ungefähr zweimal bis ungefähr fünfmal größer als die Breite s4 ist. Zum Beispiel erhöht das Verringern der Breite s4 (der Dicke) die Kontaktfläche zwischen dem Metallgate 295 und oberen Oberflächen und/oder unteren Oberflächen von horizontalen Segmenten der T-Kanäle 290A-290C, wodurch TESW290A-290C weiter erhöht wird. In einigen Ausführungsformen sind die Stromleitungsfläche und/oder der Treiberstrom optimiert, wenn die Blattbeabstandung ungefähr 8 nm bis ungefähr 15 nm beträgt und die Breite s4 ungefähr 3 nm bis ungefähr 10 nm beträgt. Das Erhöhen der Blattbeabstandung, um die Stromleitungsfläche zu vergrößern und/oder den Treiberstrom zu erhöhen, vergrößert auch das Fenster für das Füllen des Metallgates, sodass die Gateelektrode 298 und/oder das Gate-Dielektrikum 296 die Spalte 292A, 292B zwischen benachbarten blattartigen Kanalschichten (d. h. horizontalen Segmenten der T-förmigen Kanäle 290A-290C) besser füllen können und die Hohlraumbildung innerhalb des Metallgates 295 reduziert und/oder beseitigt ist. Das Vergrößern der Blattbeabstandung, um die Stromleitungsfläche, den Treiberstrom und/oder andere Leistungseigenschaften von Multigate-Bauelementen wie vorliegend beschrieben abzustimmen, lässt sich außerdem nahtlos in bestehende IC-Herstellungsprozesse zur Fertigung von Multigate-Bauelementen integrieren. Unterschiedliche Ausführungsformen können unterschiedliche Vorteile aufweisen, und keine Ausführungsform muss notwendigerweise einen bestimmten Vorteil aufweisen.
  • Die Fertigung kann fortgesetzt werden, um mit der Fertigung des Multigate-Bauelements 200 fortzufahren. Beispielsweise können verschiedene Kontakte gebildet werden, um den Betrieb des Transistors zu erleichtern. Zum Beispiel können eine oder mehrere ILD-Schichten ähnlich der ILD-Schicht 280 und/oder CESL-Schichten über dem Substrat 202 (insbesondere über der ILD-Schicht 280 und der Gatestruktur 250) gebildet werden. Dann können Kontakte in der ILD-Schicht 280 und/oder in über der ILD-Schicht 280 angeordneten ILD-Schichten gebildet werden. Die Kontakte sind beispielsweise jeweils elektrisch und/oder physisch mit der Gatestruktur 250 gekoppelt und jeweils elektrisch und/oder physisch mit den epitaktischen Source-/Drain-Merkmalen 270 gekoppelt. Die Kontakte enthalten ein leitfähiges Material, etwa ein Metall. Metalle umfassen Aluminium, Aluminiumlegierungen (z. B. Aluminium/Silizium/Kupfer-Legierungen), Kupfer, Kupferlegierungen, Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram, Polysilizium, Metallsilizid, andere geeignete Metalle oder Kombinationen davon. Das Metallsilizid kann Nickelsilizid, Kobaltsilizid, Wolframsilizid, Tantalsilizid, Titansilizid, Platinsilizid, Erbiumsilizid, Palladiumsilizid oder Kombinationen davon umfassen. In einigen Umsetzungen sind die ILD-Schicht 280, über der ILD-Schicht 280 angeordnete ILD-Schichten und die (beispielsweise in der ILD-Schicht 280 und/oder den anderen ILD-Schichten angeordneten) Kontakte ein Abschnitt eines Mehrschicht-Verbindungsmerkmals (Multilayer-Interconnect- bzw. MLI-Merkmals). Das MLI-Merkmal koppelt verschiedene Bauelemente (zum Beispiel Transistoren, Widerstände, Kondensatoren und/oder Induktoren) und/oder Komponenten (zum Beispiel Gatestrukturen und/oder epitaktische Source-/Drain-Merkmale) derart elektrisch, dass die verschiedenen Bauelemente und/oder Komponenten wie durch die Designanforderungen des Multigate-Bauelements 200 vorgegeben betrieben werden können. Das MLI-Merkmal umfasst eine Kombination von dielektrischen Schichten und elektrisch leitfähigen Schichten (z. B. Metallschichten), die konfiguriert sind, verschiedene Verbindungsstrukturen zu bilden. Die leitfähigen Schichten sind dazu konfiguriert, vertikale Verbindungsmerkmale, wie zum Beispiel Bauelement-Kontakte und/oder Durchkontaktierungen, und/oder horizontale Verbindungselemente, wie zum Beispiel Leitungen, zu bilden. Vertikale Verbindungsmerkmale verbinden typischerweise horizontale Verbindungsmerkmale in verschiedenen Schichten (bzw. verschiedenen Ebenen) des MLI-Merkmals. Während des Betriebs sind die Verbindungsmerkmale dazu konfiguriert, Signale zwischen den Bauelementen und/oder Komponenten des Multigate-Bauelements 200 zu leiten und/oder Signale (zum Beispiel Taktsignale, Spannungssignale und/oder Massesignale) an die Bauelemente und/oder Komponenten des Multigate-Bauelements 200 zu verteilen.
  • Die vorliegende Offenbarung zieht das Einsetzen der Verarbeitungen in Betracht, die mit 3A-3E, 4A-4E, 5A-5E, 6A-6E, 7A-7E und 16A-16E in Zusammenhang stehen, um verschiedene Kanalformen zu erzielen, die größere TESWs aufweisen als herkömmliche Nanoblattkanal-Transistoren, wodurch der Treiberstrom von Nanoblattbasierten Transistoren erhöht wird. Die verschiedenen Kanalformen können durch Bilden eines Halbleitermaterialgrabens in einem Halbleiterschichtstapel erzielt werden, der so bearbeitet wird, dass sich Nanoblätter bilden, wobei der Halbleitermaterialgraben eine erste Dicke aufweist, die größer als eine Blattbeabstandung (z. B. eine durchschnittliche Blattbeabstandung, die einer Dicke mit einigen Schichten des Halbleiterschichtstapels entsprechen kann) ist, und die erste Dicke während der Gate-Ersetzung auf eine zweite Dicke verringert wird, die kleiner als die Blattbeabstandung ist. Die erste Dicke, die zweite Dicke und die Blattbeabstandung können abgestimmt werden, um unterschiedliche Stromleitungsflächen und/oder unterschiedliche Treiberstrom-Leistung bereitzustellen.
  • Anstatt wie unter Bezugnahme auf 4A-4E beschrieben den durch die EUV-Maske 220 freigelegten Halbleiterschichtstapel 205 vollständig zu entfernen, wird zum Beispiel in einigen Ausführungsformen der durch die EUV-Maske 220 freigelegte Halbleiterschichtstapel 205 durch den Ätzprozess teilweise entfernt. 21A-21F sind Teilquerschnittsansichten eines Abschnitts oder der Gesamtheit eines Multigate-Bauelements 400 in verschiedenen Fertigungsstadien gemäß solchen Ausführungsformen. In 21A hat das Multigate-Bauelement 400 unter Bezugnahme auf 2A-2E und 3A-3E beschriebene Verarbeitungen durchlaufen und wird dann Verarbeitungen unterzogen, die den unter Bezugnahme auf 4A-4E beschriebenen ähnlich sind, mit der Ausnahme, dass der Halbleiterschichtstapel 205, der durch die EUV-Maske 220 freigelegt ist, durch den Ätzprozess derart teilweise entfernt wird, dass sich der Graben 225 teilweise durch den Halbleiterschichtstapel 205 erstreckt, anstatt sich vollständig durch den Halbleiterschichtstapel 205 zu erstrecken. Zum Beispiel erstreckt sich der Graben 225 durch die obere Halbleiterschicht 215, die obere Halbleiterschicht 210 und die mittlere Halbleiterschicht 215, wodurch Halbleiterschichtabschnitte 210A, die durch den Graben 225 von den Halbleiterschichtabschnitten 210B getrennt sind, und Halbleiterschichtabschnitte 215A, die durch den Graben 225 von den Halbleiterschichtabschnitten 215B getrennt sind, in einer oberen Hälfte des Halbleiterschichtstapels 205 gebildet werden. In solchen Ausführungsformen bleiben die Halbleiterschichten 210, 215 in einer unteren Hälfte (bzw. abhängig von der Tiefe des Grabes 225 in einem unteren Abschnitt) des Halbleiterschichtstapels 205 zusammenhängend. In 21B-21D wird das Multigate-Bauelement 400 dann Verarbeitungen unterzogen, die den vorstehend unter Bezugnahme auf 5A-5E, 6A-6E bzw. 7A-7E beschriebenen ähnlich sind, wobei ein nach dem CMP-Prozess verbleibender Teil der Halbleiterschicht 230 einen Halbleiterstrang 430' bildet, der eine Breite w1 und eine Höhe aufweist, die geringer ist als eine Höhe des Halbleiterschichtstapels 205. Der Halbleiterstrang 430' ist in einem aktiven Bereich des Multigate-Bauelements 400 gebildet, etwa in einem Bereich des Multigate-Bauelements 400, in welchem ein Kanalbereich und Source-/Drain-Bereiche für einen Transistor des Multigate-Bauelements 400 gebildet werden. Dementsprechend weist der Halbleiterschichtstapel 205 einen oberen Abschnitt mit dem Halbleiterstrang 430', der zwischen den Halbleiterschichtabschnitten 210A, 215A und den Halbleiterschichtabschnitten 210B, 215B angeordnet ist, und einen unteren Abschnitt mit den Halbleiterschichten 210, 215 auf. Der Halbleiterstrang 430' weist eine Grenzfläche I1 zu den Halbleiterschichtabschnitten 210A, 215A und eine Grenzfläche I2 zu den Halbleiterschichtabschnitten 210B, 215B auf. In 21E wird das Multigate-Bauelement 400 dann Verarbeitungen unterzogen, die den vorstehend unter Bezugnahme auf 8A-8E beschriebenen ähnlich sind, wobei die Finne 235 aus dem Halbleiterschichtstapel 205 gebildet wird. In der dargestellten Ausführungsform umfasst die Finne 235 einen Substratabschnitt (d. h. einen Abschnitt des Substrats 202) und einen Halbleiterschichtstapelabschnitt (d. h. einen verbleibenden Abschnitt des Halbleiterschichtstapels 205, der einen oberen Abschnitt (hier eine obere Hälfte) mit den Halbleiterschichtabschnitten 210A, 210B, den Halbleiterschichtabschnitten 215A, 215B und dem Halbleiterstrang 430' und einen unteren Abschnitt (hier eine untere Hälfte) mit den Halbleiterschichten 210 und den Halbleiterschichten 215 umfasst).
  • In 21F hat das Multigate-Bauelement 400 die unter Bezugnahme auf 9A-9E, 10A-10E, 11A-11E, 12A-12E, 13A-13E, 14A-14E, 15A-15E, 16A-16E und 17A-17E beschriebenen Verarbeitungen durchlaufen. Da sich der Halbleiterstrang 430' teilweise durch die Finne 235 erstreckt, weist das Multigate-Bauelement 400 eine andere Kanalkonfiguration auf als das Multigate-Bauelement 200. Beispielsweise weist das Multigate-Bauelement 400 einen Nanoblattkanal 490A und einen H-förmigen Kanal 490B auf, die beide von dem Metallgate 295 umgeben sind. In solchen Ausführungsformen bilden der Kanalfreisetzungsprozess aus 15A-15E und der Trimmprozess aus 16A-16E aus der unteren Halbleiterschicht 215 der Finne 235 eine aufgehängte Kanalschicht 215', aus den Halbleiterschichtabschnitten 215A, 215B der Finne 235 aufgehängte Halbleiterstrangabschnitte 215A', 215B' und aus dem Halbleiterstrang 430' der Finne 235 Halbleiterstrangabschnitte 430'-1 und einen Halbleiterstrangabschnitt 430'-2. Der Nanoblattkanal 490A umfasst eine aufgehängte Kanalschicht 215'. Der H-förmige Kanal 490B umfasst zwei horizontale Segmente (die als Nanoblätter bezeichnet werden können) und ein vertikales Segment, das sich zwischen den horizontalen Segmenten erstreckt und diese verbindet. Jedes der horizontalen Segmente wird durch einen entsprechenden aufgehängten Halbleiterschichtabschnitt 215A' (der zum Beispiel die Breite s1 aufweist), einen entsprechenden aufgehängten Halbleiterschichtabschnitt 215B' (der zum Beispiel die Breite s2 aufweist) und einen entsprechenden Halbleiterstrangabschnitt 430'-1 (der zum Beispiel die Breite s3 aufweist) gebildet, der sich zwischen dem entsprechenden aufgehängten Halbleiterschichtabschnitt 215A' und dem entsprechenden Halbleiterschichtabschnitt 215B' erstreckt und diese verbindet. Das vertikale Segment wird durch den Halbleiterstrangabschnitt 430'-2 (der zum Beispiel die Breite s4 aufweist) gebildet. In der dargestellten Ausführungsform ist eine Beabstandung zwischen dem Nanoblattkanal 490A und dem H-förmigen Kanal 490B gleich einer Dicke des Halbleiterstrangabschnitts 430'-2, zum Beispiel der Dicke h2 (die auch eine Beabstandung zwischen horizontalen Segmenten des H-förmigen Kanals 490B bereitstellt). In einigen Ausführungsformen ist die Beabstandung zwischen dem Nanoblattkanal 490A und dem H-förmigen Kanal 490B von der Dicke des Halbleiterstrangabschnitts 430'-2 verschieden. Ähnlich wie bei dem Multigate-Bauelement 200 können die Blattbeabstandung (z. B. die Dicke h2), die Breite vertikaler Segmente (z. B. die Breite s4), die Breite horizontaler Segmente (z. B. die Breite w2) und/oder andere Kanalabmessungen derart abgestimmt werden, dass eine gewünschte Stromleitungsfläche und/oder ein gewünschter Treiberstrom des Multigate-Bauelements 400 erzielt wird, die bzw. der die Transistorleistung für eine bestimmte Anwendung optimiert. Der Klarheit und Einfachheit halber tragen ähnliche Merkmale der vorstehend beschriebenen Multigate-Bauelemente 400 und 200 die gleichen Bezugszeichen. 21A-21F wurden der Klarheit halber vereinfacht, um die erfindungsgemäßen Konzepte der vorliegenden Offenbarung besser verständlich zu machen. Zusätzliche Merkmale können zu dem Multigate-Bauelement 400 hinzugefügt werden, und einige der nachstehend beschriebenen Merkmale können in anderen Ausführungsformen des Multigate-Bauelements 400 ersetzt, modifiziert oder weggelassen sein.
  • In einigen Ausführungsformen ist die Ausrichtung der Öffnung 222 in der EUV-Maske 220 bezüglich des Kanalbereichs C versetzt, um die Position eines Halbleiterstrangs innerhalb des Halbleiterstapels 205 (und der Finne 235) zu verändern und somit ein Multigate-Bauelement mit einer anderen Kanalkonfiguration bereitzustellen. 22A-22F sind Teilquerschnittsansichten eines Abschnitts oder der Gesamtheit eines Multigate-Bauelements 500 in verschiedenen Fertigungsstadien gemäß solchen Ausführungsformen. In 22A hat das Multigate-Bauelement 500 Verarbeitungen durchlaufen, die unter Bezugnahme auf 2A-2E, 3A-3E und 4A-4E beschrieben wurden, mit der Ausnahme, dass, anstatt wie bei der Herstellung des Multigate-Bauelements 200 eine Mitte der Öffnung 222 in der EUV-Maske 220 mit einer Mitte des Kanalbereichs C auszurichten, ein EUV-Lithografiestrukturierungsprozess einen Rand der Öffnung 222 in der EUV-Maske 220 mit einem Rand des Kanalbereichs C ausrichtet, zum Beispiel einem linken Rand des Kanalbereichs C. Demgemäß ist ein Rand des Grabens 225 mit einem Rand des Kanalbereichs C ausgerichtet, die Halbleiterschichtabschnitte 210A und die Halbleiterschichtabschnitte 215A sind außerhalb des Kanalbereichs C angeordnet, und Abschnitte der Halbleiterschichtabschnitte 210B und Abschnitte der Halbleiterschichtabschnitte 215B sind in dem Kanalbereich C angeordnet. In 22B-22D wird das Multigate-Bauelement 500 dann Verarbeitungen unterzogen, die den vorstehend unter Bezugnahme auf 5A-5E, 6A-6E bzw. 7A-7E beschriebenen ähnlich sind, wobei ein verbleibender Teil der Halbleiterschicht 230 nach dem CMP-Prozess einen Halbleiterstrang 530' bildet, der eine Breite w1 und eine Höhe aufweist, die im Wesentlichen gleich einer Höhe des Halbleiterschichtstapels 205 ist. Demgemäß weist der Halbleiterschichtstapel 205 den Halbleiterstrang 530' auf, der zwischen den Halbleiterschichtabschnitten 210A, 215A und den Halbleiterschichtabschnitten 210B angeordnet ist. Der Halbleiterstrang 530' weist eine Grenzfläche I1 zu den Halbleiterschichtabschnitten 210A, 215A und eine Grenzfläche I2 zu den Halbleiterschichtabschnitten 210B, 215B auf. In 22E wird das Multigate-Bauelement 500 dann Verarbeitungen unterzogen, die den vorstehend unter Bezugnahme auf 8A-8E beschriebenen ähnlich sind, wobei die Finne 235 aus dem Halbleiterschichtstapel 205 gebildet wird. Da der Halbleiterstrang 530' mit einem Rand des Kanalbereichs C ausgerichtet ist, umfasst die Finne 235 in der dargestellten Ausführungsform einen Substratabschnitt (d. h. einen Abschnitt des Substrats 202) und einen Halbleiterschichtstapelabschnitt (d. h. einen verbleibenden Abschnitt des Halbleiterschichtstapels 205). Anders als die Finne 235 des Multigate-Bauelements 200 umfasst die Finne 235 des Multigate-Bauelements 500 keine Halbleiterschichtabschnitte 210A, 210B. Stattdessen umfasst die Finne 235 des Multigate-Bauelements 500 den Halbleiterstrang 530', die Halbleiterschichtabschnitte 210B und die Halbleiterschichtabschnitte 215B, wobei sich die Halbleiterschichtabschnitte 210B und die Halbleiterschichtabschnitte 215B von dem Halbleiterstrang 530' aus erstrecken.
  • In 22F hat das Multigate-Bauelement 500 die unter Bezugnahme auf 9A-9E, 10A-10E, 11A-11E, 12A-12E, 13A-13E, 14A-14E, 15A-15E, 16A-16E und 17A-17E beschriebenen Verarbeitungen durchlaufen. Da die Finne 235 des Multigate-Bauelements 500 keine Halbleiterschichtabschnitte 210A, 210B umfasst, weist das Multigate-Bauelement 500 eine andere Kanalkonfiguration auf als das Multigate-Bauelement 200. Beispielsweise weist das Multigate-Bauelement 500 einen E-förmigen Kanal 590 auf, der von dem Metallgate 295 umgeben ist. In solchen Ausführungsformen hängten der Kanalfreisetzungsprozess aus 15A-15E und der Trimmprozess aus 16A-16E die Halbleiterschichtabschnitte 215B' von den Halbleiterschichtabschnitten 215B der Finne 235 und die Halbleiterstrangabschnitte 530'-1 und die Halbleiterstrangabschnitte 530'-2 von dem Halbleiterstrang 530' der Finne 235 auf. Der E-förmige Kanal 590B umfasst drei horizontale Segmente (die als Nanoblätter bezeichnet werden können), zwei vertikale Segmente, die sich zwischen den horizontalen Segmenten erstrecken und diese verbinden, sowie ein vertikales Segment, das sich zwischen einem unteren der horizontalen Segmente und dem Substrat 202 (insbesondere einem Finnenabschnitt (Substraterweiterungsabschnitt) des Substrats 202) erstreckt und diese miteinander verbindet. Jedes der horizontalen Segmente wird von einem entsprechenden Halbleiterstrangabschnitt 530'-1 und einem entsprechenden aufgehängten Halbleiterschichtabschnitt 215B' gebildet, der sich von diesem aus erstreckt. Die vertikalen Segmente werden durch die Halbleiterstrangabschnitte 530'-2 gebildet. Abhängig von der gewünschten Kanalkonfiguration und/oder der gewünschten Transistorleistung ist eine Breite der Halbleiterstrangabschnitte 530'-1 kleiner als, größer als oder im Wesentlichen gleich einer Breite der aufgehängten Halbleiterschichtabschnitte 215B'. Eine Breite der Halbleiterstrangabschnitte 530'-2 ist so konfiguriert, dass sie kleiner als eine Beabstandung zwischen den horizontalen Segmenten (d. h. kleiner als eine Dicke der Halbleiterstrangabschnitte 530'-2) ist, um die Leistung des Multigate-Bauelements 500 zu optimieren. Abhängig von der gewünschten Kanalkonfiguration und/oder der gewünschten Transistorleistung kann die Breite der Halbleiterstrangabschnitte 530'-2 kleiner als, größer als oder im Wesentlichen gleich der Breite der Halbleiterstrangabschnitte 530'-1 sein. Ähnlich wie bei dem Multigate-Bauelement 200 können die Blattbeabstandung (z. B. die Dicke der Halbleiterstrangabschnitte 530'-2), die Breite vertikaler Segmente (z. B. die Breite der Halbleiterstrangabschnitte 530'-2), die Breite horizontaler Segmente (z. B. die Summe einer Breite eines entsprechenden Halbleiterstrangabschnitts 530'-1 und einer Breite eines entsprechenden aufgehängten Halbleiterschichtabschnitts 215B') und/oder andere Kanalabmessungen derart abgestimmt werden, dass eine gewünschte Stromleitungsfläche und/oder ein gewünschter Treiberstrom des Multigate-Bauelements 500 erzielt wird, die bzw. der die Transistorleistung für eine bestimmte Anwendung optimiert. Der Klarheit und Einfachheit halber tragen ähnliche Merkmale der vorstehend beschriebenen Multigate-Bauelemente 500 und 200 die gleichen Bezugszeichen. 22A-22F wurden der Klarheit halber vereinfacht, um die erfindungsgemäßen Konzepte der vorliegenden Offenbarung besser verständlich zu machen. Zusätzliche Merkmale können zu dem Multigate-Bauelement 500 hinzugefügt werden, und einige der nachstehend beschriebenen Merkmale können in anderen Ausführungsformen des Multigate-Bauelements 500 ersetzt, modifiziert oder weggelassen sein.
  • In einigen Ausführungsformen wird vor dem Abscheiden aller Halbleiterschichten des Halbleiterschichtstapels 205 ein Halbleiterstrang in dem Halbleiterschichtstapel 205 gebildet. 23A-23H sind Teilquerschnittsansichten eines Abschnitts oder der Gesamtheit eines Multigate-Bauelements 600 in verschiedenen Fertigungsstadien gemäß solchen Ausfuhrungsformen. In 23A hat das Multigate-Bauelement 600 Verarbeitungen durchlaufen, die unter Bezugnahme auf 2A-2E beschrieben wurden, es sind jedoch über dem Substrat 202 zwei Paare von Halbleiterschichtpaaren gebildet, und nicht drei Halbleiterschichtenpaare wie bei der Herstellung des Multigate-Bauelements 200. Jedes Halbleiterschichtpaar umfasst eine entsprechende Halbleiterschicht 215, die über einer entsprechenden Halbleiterschicht 210 angeordnet ist. In 23B hat das Multigate-Bauelement 600 Verarbeitungen durchlaufen, die unter Bezugnahme auf 3A-3E und 4A-4E beschrieben wurden, wobei der Graben 225 so gebildet wird, dass er sich vollständig durch den Halbleiterschichtstapel 205 und teilweise in das Substrat 202 erstreckt, wodurch Halbleiterschichtabschnitte 210A, die durch den Graben 225 von den Halbleiterschichtabschnitten 210B getrennt sind, und Halbleiterschichtabschnitte 215A gebildet werden, die durch den Graben 225 von den Halbleiterschichtabschnitten 215B getrennt sind. In 23C-23E wird das Multigate-Bauelement 600 dann Verarbeitungen unterzogen, die den vorstehend unter Bezugnahme auf 5A-5E, 6A-6E bzw. 7A-7E beschriebenen ähnlich sind, wobei ein nach dem CMP-Prozess verbleibender Teil der Halbleiterschicht 230 einen Halbleiterstrang 630' bildet, der eine Breite w1 und eine Höhe aufweist, die im Wesentlichen gleich einer Höhe des Halbleiterschichtstapels 205 zum Herstellungszeitpunkt ist. Der Halbleiterstrang 630' ist in einem aktiven Bereich des Multigate-Bauelements 200 gebildet, etwa in einem Bereich des Multigate-Bauelements 600, in welchem ein Kanalbereich und Source-/Drain-Bereiche für einen Transistor des Multigate-Bauelements 600 gebildet werden. Demgemäß weist der Halbleiterschichtstapel 205 den Halbleiterstrang 630' auf, der zwischen den Halbleiterschichtabschnitten 210A, 215A und den Halbleiterschichtabschnitten 210B, 215B angeordnet ist. Der Halbleiterstrang 630' weist eine Grenzfläche I1 zu den Halbleiterschichtabschnitten 210A, 215A und eine Grenzfläche I2 zu den Halbleiterschichtabschnitten 210B, 215B auf. Zwischen dem Halbleiterstrang 630' und dem Substrat 202 liegt eine Grenzfläche 13. In 23F ist dann die Fertigung des Halbleiterschichtstapels 205 vor der Bildung der Finne 235 abgeschlossen. Beispielsweise wird ein drittes Halbleiterschichtpaar (z. B. eine entsprechende Halbleiterschicht 215, die über einer entsprechenden Halbleiterschicht 210 angeordnet ist) über den Halbleiterschichtabschnitten 210A, 215A, dem Halbleiterstrang 630' und den Halbleiterschichtabschnitten 210B, 215B gebildet. In solchen Ausführungsformen bleiben die Halbleiterschichten 210, 215 in einer oberen Hälfte (bzw. abhängig von der Anzahl von Halbleiterschichtpaaren des Halbleiterschichtstapels 205 in einem oberen Abschnitt) des Halbleiterschichtstapels 205 zusammenhängend. In 23G wird das Multigate-Bauelement 600 dann Verarbeitungen unterzogen, die den vorstehend unter Bezugnahme auf 8A-8E beschriebenen ähnlich sind, wobei die Finne 235 aus dem Halbleiterschichtstapel 205 gebildet wird. In der dargestellten Ausführungsform umfasst die Finne 235 einen Substratabschnitt (d. h. einen Abschnitt des Substrats 202) und einen Halbleiterschichtstapelabschnitt (d. h. einen verbleibenden Abschnitt des Halbleiterschichtstapels 205). Der Halbleiterschichtstapelabschnitt weist einen oberen Abschnitt, der die Halbleiterschicht 210 und die Halbleiterschicht 215 umfasst, und einen unteren Abschnitt auf, der die Halbleiterschichtabschnitte 210A, 215A, die Halbleiterschichtabschnitte 210B, 215B und den dazwischen angeordneten Halbleiterstrang 630' umfasst. Gemäß einem weiteren Aspekt der dargestellten Ausführungsform weist der Substratabschnitt einen oberen Abschnitt mit dem Halbleiterstrang 630', der zwischen Abschnitten des Substrats 202 angeordnet sind, und einen unteren Abschnitt mit einem durchgehenden Abschnitt des Substrats 202 auf, der sich entlang einer Unterseite des Halbleiterstrangs 630' erstreckt.
  • In 22H hat das Multigate-Bauelement 600 die unter Bezugnahme auf 9A-9E, 10A-10E, 11A-11E, 12A-12E, 13A-13E, 14A-14E, 15A-15E, 16A-16E und 17A-17E beschriebenen Verarbeitungen durchlaufen. Da sich der Halbleiterstrang 630' teilweise durch die Finne 235 erstreckt und an einer Unterseite der Finne 235 angeordnet ist, weist das Multigate-Bauelement 600 eine andere Kanalkonfiguration auf als das Multigate-Bauelement 200. Beispielsweise weist das Multigate-Bauelement 600 einen H-förmigen Kanal 690A und einen Nanoblattkanal 690B auf, die beide von dem Metallgate 295 umgeben sind. In solchen Ausführungsformen bilden der Kanalfreisetzungsprozess aus 15A-15E und der Trimmprozess aus 16A-16E aus der oberen Halbleiterschicht 215 der Finne 235 eine aufgehängte Kanalschicht 215', aus den Halbleiterschichtabschnitten 215A, 215B der Finne 235 aufgehängte Halbleiterstrangabschnitte 215A', 215B' und aus dem Halbleiterstrang 630' der Finne 235 Halbleiterstrangabschnitte 630'-1 und Halbleiterstrangabschnitte 630'-2. Der Nanoblattkanal 690B umfasst die aufgehängte Kanalschicht 215', die vertikal über dem H-förmigen Kanal 690A angeordnet ist. Der H-förmige Kanal 690A umfasst zwei horizontale Segmente (die als Nanoblätter bezeichnet werden können), ein vertikales Segment, das sich zwischen den horizontalen Segmenten erstreckt und diese verbindet, sowie ein vertikales Segment, das sich zwischen einem unteren der horizontalen Segmente und dem Substrat 202 erstreckt und diese miteinander verbindet. Jedes der horizontalen Segmente wird durch einen entsprechenden aufgehängten Halbleiterschichtabschnitt 215A' (der zum Beispiel die Breite s1 aufweist), einen entsprechenden Halbleiterschichtabschnitt 215B' (der zum Beispiel die Breite s2 aufweist) und einen entsprechenden Halbleiterstrangabschnitt 630'-1 (der zum Beispiel die Breite s3 aufweist) gebildet, der sich zwischen dem entsprechenden aufgehängten Halbleiterschichtabschnitt 215A' und dem entsprechenden Halbleiterschichtabschnitt 215B' erstreckt und diese verbindet. Das vertikale Segment wird durch den Halbleiterstrangabschnitt 630'-2 (der zum Beispiel die Breite s4 aufweist) gebildet. In der dargestellten Ausführungsform ist eine Beabstandung zwischen dem Nanoblattkanal 690B und dem H-förmigen Kanal 690A gleich einer Dicke der Halbleiterstrangabschnitte 630'-2, zum Beispiel der Dicke h2 (die auch eine Beabstandung zwischen horizontalen Segmenten des H-förmigen Kanals 690A bereitstellt). In einigen Ausführungsformen ist die Beabstandung zwischen dem Nanoblattkanal 690B und dem H-förmigen Kanal 690A von der Dicke der Halbleiterstrangabschnitte 630'-2 verschieden. In der dargestellten Ausführungsform ist eine Dicke eines unteren Halbleiterstrangabschnitts 230'-2 größer als eine Dicke des Halbleiterstrangabschnitts 230'-2, der horizontale Segmente des H-förmigen Kanals 690A verbindet, da sich der Halbleiterstrang 630' in das Substrat 202 erstreckt. In einigen Ausführungsformen weisen die Halbleiterstrangabschnitte 230'-2 die gleiche Dicke auf. Ähnlich wie bei dem Multigate-Bauelement 200 können die Blattbeabstandung (z. B. die Dicke h2), die Breite vertikaler Segmente (z. B. die Breite s4), die Breite horizontaler Segmente (z. B. die Breite w2) und/oder andere Kanalabmessungen derart abgestimmt werden, dass eine gewünschte Stromleitungsfläche und/oder ein gewünschter Treiberstrom des Multigate-Bauelements 600 erzielt wird, die bzw. der die Transistorleistung für eine bestimmte Anwendung optimiert. Der Klarheit und Einfachheit halber tragen ähnliche Merkmale der vorstehend beschriebenen Multigate-Bauelemente 600 und 200 die gleichen Bezugszeichen. 23A-23H wurden der Klarheit halber vereinfacht, um die erfindungsgemäßen Konzepte der vorliegenden Offenbarung besser verständlich zu machen. Zusätzliche Merkmale können zu dem Multigate-Bauelement 600 hinzugefügt werden, und einige der nachstehend beschriebenen Merkmale können in anderen Ausführungsformen des Multigate-Bauelements 600 ersetzt, modifiziert oder weggelassen sein.
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen bereit. Ein beispielhaftes Bauelement umfasst eine Kanalschicht, die über einem Substrat angeordnet ist, ein erstes Source-/Drain-Merkmal und ein zweites Source-/Drain-Merkmal, die über dem Substrat angeordnet sind, und ein Metallgate, das zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet ist. Das Metallgate umschließt die Kanalschicht. Die Kanalschicht weist ein erstes horizontales Segment, ein zweites horizontales Segment und ein vertikales Segment auf, das sich zwischen dem ersten horizontalen Segment und dem zweiten horizontalen Segment erstreckt und diese verbindet. Das erste horizontale Segment und das zweite horizontale Segment erstrecken sich in einer ersten Richtung, und das vertikale Segment erstreckt sich in einer zweiten Richtung, die von der ersten Richtung verschieden ist. Das vertikale Segment weist eine Breite in der ersten Richtung und eine Dicke in der zweiten Richtung auf. Die Dicke ist größer als die Breite. Die Kanalschicht erstreckt sich in einer dritten Richtung, die von der ersten Richtung und der zweiten Richtung verschieden ist, zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal.
  • In einigen Ausführungsformen bilden das erste horizontale Segment und das vertikale Segment einen ersten T-Kanal und das zweite horizontale Segment bildet einen Abschnitt eines zweiten T-Kanals, wobei der erste T-Kanal über dem zweiten T-Kanal angeordnet ist. In solchen Ausführungsformen kann das vertikale Segment ein erstes vertikales Segment sein und die Kanalschicht kann ferner ein zweites vertikales Segment umfassen, das sich zwischen dem zweiten horizontalen Segment und dem Substrat erstreckt und diese miteinander verbindet. Gemäß einem weiteren Aspekt solcher Ausführungsformen kann sich das zweite vertikale Segment in der zweiten Richtung erstrecken und das zweite vertikale Segment kann einen Abschnitt des zweiten T-Kanals bilden. In einigen Ausführungsformen bilden das erste horizontale Segment, das zweite horizontale Segment und das vertikale Segment einen H-förmigen Kanal, der über dem Substrat aufgehängt ist und von diesem getrennt ist. In solchen Ausführungsformen kann die Kanalschicht eine erste Kanalschicht sein und das Bauelement kann ferner eine zweite Kanalschicht umfassen, die vertikal zwischen dem H-förmigen Kanal und dem Substrat angeordnet ist. Gemäß einem weiteren Aspekt solcher Ausführungsformen kann die zweite Kanalschicht ein drittes horizontales Segment umfassen, das über dem Substrat aufgehängt ist und von diesem getrennt ist. Gemäß einem weiteren Aspekt solcher Ausführungsformen kann das dritte horizontale Segment von dem ersten horizontalen Segment und/oder dem zweiten horizontalen Segment verschieden sein.
  • In einigen Ausführungsformen bilden das erste horizontale Segment, das zweite horizontale Segment und das vertikale Segment einen H-förmigen Kanal. In solchen Ausführungsformen kann das vertikale Segment ein erstes vertikales Segment sein, und die Kanalschicht kann ferner ein zweites vertikales Segment umfassen, das sich zwischen dem zweiten horizontalen Segment und dem Substrat erstreckt und diese miteinander verbindet. Das zweite vertikale Segment erstreckt sich in der zweiten Richtung. Gemäß einem weiteren Aspekt solcher Ausführungsformen kann die Kanalschicht eine erste Kanalschicht sein, und das Bauelement kann ferner eine zweite Kanalschicht angeordnet umfassen. Der H-förmige Kanal kann vertikal zwischen der zweiten Kanalschicht und dem Substrat angeordnet sein. Die zweite Kanalschicht kann ein drittes horizontales Segment umfassen, das über dem Substrat aufgehängt ist und von diesem getrennt ist. Gemäß einem weiteren Aspekt solcher Ausführungsformen kann das dritte horizontale Segment von dem ersten horizontalen Segment und dem zweiten horizontalen Segment verschieden sein. In einigen Ausführungsformen ist das vertikale Segment ein erstes vertikales Segment und die Kanalschicht umfasst ferner ein drittes horizontales Segment und ein zweites vertikales Segment. Ein zweites vertikales Segment erstreckt sich zwischen dem zweiten horizontalen Segment und dem dritten horizontalen Segment und verbindet diese. Das erste horizontale Segment, das zweite horizontale Segment, das dritte horizontale Segment, das erste vertikale Segment und das zweite vertikale Segment bilden einen E-förmigen Kanal. In solchen Ausführungsformen kann die Kanalschicht ein drittes vertikales Segment umfassen, das sich zwischen dem dritten horizontalen Segment und dem Substrat erstreckt und diese miteinander verbindet.
  • Ein weiteres beispielhaftes Bauelement umfasst einen Kanal, der über einem Substrat angeordnet ist, ein erstes Source-/Drain-Merkmal und ein zweites Source-/Drain-Merkmal, die über dem Substrat angeordnet sind, und ein Metallgate, das zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet ist. Das Metallgate umschließt den Kanal. Der Kanal umfasst ein erstes Nanoblatt, ein zweites Nanoblatt und einen Nanoblattverbindungsabschnitt, der das erste Nanoblatt und das zweite Nanoblatt verbindet. Zwischen dem ersten Nanoblatt und dem zweiten Nanoblatt ist in einer ersten Richtung, die im Wesentlichen senkrecht zu dem Substrat ist, ein Abstand vorhanden. Der Nanoblattverbindungsabschnitt weist eine Dicke in einer zweiten Richtung auf, die im Wesentlichen parallel zu dem Substrat ist. Die Dicke ist geringer als der Abstand. Das erste Nanoblatt und das zweite Nanoblatt erstrecken sich von dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal in eine dritte Richtung. Die dritte Richtung ist von der ersten Richtung und der zweiten Richtung verschieden. In einigen Ausführungsformen ist der Kanal mit dem Substrat verbunden. In einigen Ausführungsformen ist der Kanal nicht mit dem Substrat verbunden. In einigen Ausführungsformen verbindet der Nanoblattverbindungsabschnitt eine erste Mitte des ersten Nanoblatts mit einer zweiten Mitte des zweiten Nanoblatts. In einigen Ausführungsformen verbindet der Nanoblattverbindungsabschnitt einen ersten Rand des ersten Nanoblatts mit einem zweiten Rand des zweiten Nanoblatts. In einigen Ausführungsformen umfasst der Kanal ferner ein drittes Nanoblatt, das nicht mit dem ersten Nanoblatt und dem zweiten Nanoblatt verbunden ist. In einigen Ausführungsformen erstreckt sich der Nanoblattverbindungsabschnitt in der dritten Richtung von dem ersten Source-/Drain-Merkmal zu dem zweiten Source-/Drain-Merkmal.
  • Ein beispielhaftes Verfahren umfasst Bilden eines Halbleiterschichtstapels über einem Substrat. Der Halbleiterschichtstapel umfasst erste Halbleiterschichten und zweite Halbleiterschichten, die in einer alternierenden Konfiguration vertikal gestapelt sind. Das Verfahren umfasst ferner Bilden eines Halbleiterstrangs, der sich von einer ersten der ersten Halbleiterschichten durch eine der zweiten Halbleiterschichten zu einer zweiten der ersten Halbleiterschichten erstreckt. Der Halbleiterstrang weist eine erste Breite auf. Das Verfahren umfasst ferner Strukturieren des Halbleiterschichtstapels, um eine Finnenstruktur zu bilden, die sich von dem Substrat aus erstreckt. Die Finnenstruktur umfasst den Halbleiterstrang, einen Abschnitt der ersten der ersten Halbleiterschichten, einen Abschnitt der einen der zweiten Halbleiterschichten und einen Abschnitt der zweiten der ersten Halbleiterschichten. Das Verfahren umfasst ferner selektives Entfernen des Abschnitts der einen der zweiten Halbleiterschichten, sodass die erste der ersten Halbleiterschichten in einer ersten Richtung um einen Abstand von der zweiten der ersten Halbleiterschichten getrennt ist und sich der Halbleiterstrang in der ersten Richtung zwischen der ersten der ersten Halbleiterschichten und der zweiten der ersten Halbleiterschichten erstreckt und diese miteinander verbindet. Das Verfahren umfasst ferner Trimmen des Halbleiterstrangs, um die erste Breite auf eine zweite Breite zu verringern. Die erste Breite und die zweite Breite verlaufen in einer zweiten Richtung, die von der ersten Richtung verschieden ist, wobei die erste Breite größer als der Abstand ist und die zweite Breite kleiner als der Abstand ist. In einigen Ausführungsformen umfasst das Bilden des Halbleiterstrangs, der sich von der ersten der ersten Halbleiterschichten durch die eine der zweiten Halbleiterschichten zu der zweiten der ersten Halbleiterschichten erstreckt, Durchführen eines Extrem-Ultraviolett- (EUV-) Lithografieprozesses, um eine EUV-Maske über dem Halbleiterschichtstapel zu bilden; Ätzen eines Grabens unter Verwendung der EUV-Maske als Ätzmaske, wobei sich der Graben durch die erste der ersten Halbleiterschichten, die eine der zweiten Halbleiterschichten und die zweite der ersten Halbleiterschichten erstreckt; und Füllen des Grabens mit einem Halbleitermaterial.
  • Ein anderes weiteres beispielhaftes Bauelement umfasst eine T-förmige Kanalschicht über einem Substrat, ein erstes Source-/Drain-Merkmal und ein zweites Source-/Drain-Merkmal über dem Substrat und ein Metallgate, das zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet ist. Die T-förmige Kanalschicht ist zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet. Die T-förmige Kanalschicht umfasst einen ersten Kanalabschnitt und einen zweiten Kanalabschnitt, die sich jeweils in einer ersten Richtung erstrecken, die im Wesentlichen parallel zu einer oberen Oberfläche des Substrats ist, und einen Kanalerweiterungsabschnitt, der sich in einer zweiten Richtung erstreckt, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats ist. Der Kanalerweiterungsabschnitt ist zwischen dem ersten Kanalabschnitt und dem zweiten Kanalabschnitt angeordnet und verbindet diese. Das Metallgate umschließt den ersten Kanalabschnitt und den zweiten Kanalabschnitt. Das Metallgate ist entlang von Seitenwänden des Kanalerweiterungsabschnitts angeordnet. In einigen Ausführungsformen ist ein erstes Material des ersten Kanalabschnitts und des zweiten Kanalabschnitts von einem zweiten Material des Kanalerweiterungsabschnitts verschieden. In einigen Ausführungsformen ist ein erstes Material des ersten Kanalabschnitts und des zweiten Kanalabschnitts das gleiche wie ein zweites Material des Kanalerweiterungsabschnitts. In einigen Ausführungsformen weist der Kanalerweiterungsabschnitt eine Dicke auf, die in der ersten Richtung definiert ist, und der erste Kanalabschnitt und der zweite Kanalabschnitt sind durch eine Beabstandung von dem Substrat getrennt, die in der zweiten Richtung definiert ist, wobei die Dicke kleiner ist als die Beabstandung. In einigen Ausführungsformen weisen der erste Kanalabschnitt und der zweite Kanalabschnitt jeweils eine obere Oberfläche, eine untere Oberfläche und eine Seitenwandfläche auf, die sich zwischen der oberen Oberfläche und der unteren Oberfläche erstreckt. In solchen Ausführungsformen bedeckt das Metallgate die obere Oberfläche, die untere Oberfläche und die Seitenwandfläche.
  • In einigen Ausführungsformen ist die T-förmige Kanalschicht eine erste T-förmige Kanalschicht und der Kanalerweiterungsabschnitt ist ein erster Kanalerweiterungsabschnitt. In solchen Ausführungsformen kann das Bauelement ferner eine zweite T-förmige Kanalschicht umfassen, die über der ersten T-förmigen Kanalschicht angeordnet ist und mit dieser verbunden ist. Die zweite T-Kanalschicht umfasst einen dritten Kanalabschnitt und einen vierten Kanalabschnitt, die sich jeweils in der ersten Richtung erstrecken, und einen zweiten Kanalverlängerungsabschnitt, der sich in der zweiten Richtung erstreckt. Der zweite Kanalerweiterungsabschnitt ist zwischen dem dritten Kanalabschnitt und dem vierten Kanalabschnitt angeordnet und verbindet diese. Der zweite Kanalverlängerungsabschnitt ist mit dem ersten Kanalverlängerungsabschnitt verbunden. Die zweite T-förmige Kanalschicht ist zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet. Das Metallgate umschließt den dritten Kanalabschnitt und den vierten Kanalabschnitt, und das Metallgate ist entlang von Seitenwänden des zweiten Kanalerweiterungsabschnitts angeordnet. In solchen Ausführungsformen können der erste Kanalerweiterungsabschnitt und der zweite Kanalerweiterungsabschnitt jeweils eine Dicke aufweisen, die in der ersten Richtung definiert ist, der erste Kanalabschnitt kann um eine erste Beabstandung, die entlang der zweiten Richtung definiert ist, von dem dritten Kanalabschnitt getrennt sein, und der zweite Kanalabschnitt kann um eine zweite Beabstandung, die in der zweiten Richtung definiert ist, von dem vierten Kanalabschnitt getrennt sein. Die erste Beabstandung und die zweite Beabstandung sind jeweils größer als die Dicke. In einigen Ausführungsformen weist der erste Kanalerweiterungsabschnitt eine erste Dicke auf und der zweite Kanalabschnitt weist eine zweite Dicke auf, wobei die erste Dicke und die zweite Dicke jeweils in der ersten Richtung definiert sind. Abhängig von den Designüberlegungen kann die erste Dicke gleich der zweiten Dicke oder davon verschieden sein. In einigen Ausführungsformen kann das Metallgate die erste Beabstandung füllen und die zweite Beabstandung füllen. In einigen Ausführungsformen ist die erste Beabstandung von der zweiten Beabstandung verschieden. In einigen Ausführungsformen ist die erste Beabstandung gleich der zweiten Beabstandung.
  • Ein anderes weiteres beispielhaftes Bauelement umfasst eine F-förmige Kanalschicht über einem Substrat, ein erstes Source-/Drain-Merkmal und ein zweites Source-/Drain-Merkmal über dem Substrat und ein Metallgate, das zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet ist. Die F-förmige Kanalschicht ist zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet. Die F-förmige Kanalschicht umfasst einen ersten Kanalabschnitt und einen zweiten Kanalabschnitt, die sich jeweils in einer ersten Richtung erstrecken, die im Wesentlichen parallel zu einer oberen Oberfläche des Substrats ist. Der erste Kanalabschnitt ist über dem zweiten Kanalabschnitt angeordnet. Die F-förmige Kanalschicht umfasst ferner einen Kanalerweiterungsabschnitt, der sich in einer zweiten Richtung erstreckt, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats ist. Sowohl der erste Kanalabschnitt als auch der zweite Kanalabschnitt ist mit einer ersten Seite des Kanalerweiterungsabschnitts verbunden und erstreckt sich von dieser aus. Das Metallgate umschließt den ersten Kanalabschnitt und den zweiten Kanalabschnitt. Das Metallgate ist entlang einer zweiten Seite des Kanalerweiterungsabschnitts angeordnet. Das Metallgate füllt einen Raum zwischen dem ersten Kanalabschnitt und dem zweiten Kanalabschnitt. In einigen Ausführungsformen weist der Kanalerweiterungsabschnitt eine Dicke auf, die in der ersten Richtung definiert ist, die Beabstandung zwischen dem ersten Kanalabschnitt und dem zweiten Kanalabschnitt ist in der zweiten Richtung definiert, und die Dicke ist kleiner als die Beabstandung.
  • Ein weiteres beispielhaftes Verfahren umfasst Bilden eines Halbleiterschichtstapels über einem Substrat. Der Halbleiterschichtstapel umfasst eine erste Halbleiterschicht, die über dem Substrat angeordnet ist, und eine zweite Halbleiterschicht, die über der ersten Halbleiterschicht angeordnet ist. Die zweite Halbleiterschicht ist von der ersten Halbleiterschicht verschieden. Das Verfahren umfasst Bilden einer dritten Halbleiterschicht, die sich durch die zweite Halbleiterschicht und die erste Halbleiterschicht des Halbleiterschichtstapels erstreckt. Das Verfahren umfasst Strukturieren des Halbleiterschichtstapels, um eine Finnenstruktur zu bilden, die sich von dem Substrat aus erstreckt. Die Finnenstruktur umfasst einen ersten Abschnitt der zweiten Halbleiterschicht, der über einem ersten Abschnitt der ersten Halbleiterschicht angeordnet ist, einen zweiten Abschnitt der zweiten Halbleiterschicht, der über einem zweiten Abschnitt der ersten Halbleiterschicht angeordnet ist, und die dritte Halbleiterschicht, welche den ersten Abschnitt der zweiten Halbleiterschicht von dem zweiten Abschnitt der zweiten Halbleiterschicht trennt und den ersten Abschnitt der ersten Halbleiterschicht von dem zweiten Abschnitt der ersten Halbleiterschicht trennt. Das Verfahren umfasst Ätzen der Finnenstruktur, um Source-/Drain-Vertiefungen zu bilden. Ein Kanalbereich der Finnenstruktur ist zwischen den Source-/Drain-Vertiefungen angeordnet. Das Verfahren umfasst Bilden von Source-/Drain-Merkmalen in den Source-/Drain-Vertiefungen. Das Verfahren umfasst Bilden eines Metallgates, das den ersten Abschnitt der zweiten Halbleiterschicht und den zweiten Abschnitt der zweiten Halbleiterschicht umschließt, nach dem selektiven Entfernen des ersten Abschnitts der ersten Halbleiterschicht und des zweiten Abschnitts der ersten Halbleiterschicht aus dem Kanalbereich der Finnenstruktur. Das Metallgate ist ferner entlang von Seitenwänden der dritten Halbleiterschicht angeordnet. In einigen Ausführungsformen umfasst das Verfahren ferner Modifizieren einer Dicke der dritten Halbleiterschicht vor einem Bilden des Metallgates und nach dem selektiven Entfernen des ersten Abschnitts der ersten Halbleiterschicht und des zweiten Abschnitts der ersten Halbleiterschicht aus dem Kanalbereich der Finnenstruktur.
  • In einigen Ausführungsformen umfasst das Modifizieren der Dicke der dritten Halbleiterschicht Verringern einer Dicke der dritten Halbleiterschicht, sodass die Dicke kleiner als eine erste Beabstandung zwischen dem ersten Abschnitt der zweiten Halbleiterschicht und dem Substrat und eine zweite Beabstandung zwischen dem zweiten Abschnitt der zweiten Halbleiterschicht und dem Substrat ist. In einigen Ausführungsformen umfasst das Bilden der dritten Halbleiterschicht, die sich durch die zweite Halbleiterschicht und die erste Halbleiterschicht des Halbleiterschichtstapels erstreckt, Durchführen eines Lithografieprozesses, um einen Abschnitt des Halbleiterschichtstapels freizulegen, Ätzen des freigelegten Abschnitts des Halbleiterschichtstapels, um einen Graben zu bilden, Abscheiden eines Halbleitermaterials in dem Graben und über dem Halbleiterschichtstapel, Durchführen eines Temperprozesses an dem Halbleitermaterial und Durchführen eines Planarisierungsprozesses an dem Halbleitermaterial, wodurch das Halbleitermaterial oberhalb des Halbleiterschichtstapels entfernt wird. In einigen Ausführungsformen erstreckt sich die dritte Halbleiterschicht durch den Halbleiterschichtstapel in das Substrat. In einigen Ausführungsformen ist der Lithografieprozess ein Extrem-Ultraviolett- (EUV-) Lithografieprozesses, der eine EUV-Maske über dem Halbleiterschichtstapel ausbildet. Die EUV-Maske weist eine Öffnung auf, die den Abschnitt des Halbleiterschichtstapels freilegt. In einigen Ausführungsformen enthält das Halbleitermaterial Silizium. In einigen Ausführungsformen enthält das Halbleitermaterial amorphes Silizium. In solchen Ausführungsformen rekristallisiert der Temperprozess das amorphe Silizium.
  • In einigen Ausführungsformen umfasst der Halbleiterschichtstapel ferner eine vierte Halbleiterschicht, die zwischen einer fünften Halbleiterschicht und der ersten Halbleiterschicht angeordnet ist. Ein Material der vierten Halbleiterschicht ist das gleiche wie bei der zweiten Halbleiterschicht, ein Material der fünften Halbleiterschicht ist das gleiche wie ein Material der ersten Halbleiterschicht, und die fünfte Halbleiterschicht ist zwischen dem Substrat und der vierten Halbleiterschicht angeordnet. In solchen Ausführungsformen kann die Finnenstruktur ferner einen ersten Abschnitt der vierten Halbleiterschicht, der über einem ersten Abschnitt der fünften Halbleiterschicht angeordnet ist, einen zweiten Abschnitt der vierten Halbleiterschicht, der über einem zweiten Abschnitt der fünften Halbleiterschicht angeordnet ist, und die dritte Halbleiterschicht umfassen, welche den ersten Abschnitt der vierten Halbleiterschicht von dem zweiten Abschnitt der vierten Halbleiterschicht trennt und den ersten Abschnitt der fünften Halbleiterschicht von dem zweiten Abschnitt der fünften Halbleiterschicht trennt. In solchen Ausführungsformen umschließt das Metallgate nach dem selektiven Entfernen des ersten Abschnitts der fünften Halbleiterschicht und des zweiten Abschnitts der fünften Halbleiterschicht aus dem Kanalbereich der Finnenstruktur ferner den ersten Abschnitt der vierten Halbleiterschicht und den zweiten Abschnitt der vierten Halbleiterschicht. In einigen Ausführungsformen umfasst das Verfahren ferner Verringern einer Dicke der vierten Halbleiterschicht vor einem Bilden des Metallgates und nach dem selektiven Entfernen des ersten Abschnitts der ersten Halbleiterschicht, des zweiten Abschnitts der ersten Halbleiterschicht, des ersten Abschnitts der fünften Halbleiterschicht und des zweiten Abschnitts der fünften Halbleiterschicht aus dem Kanalbereich der Finnenstruktur. Die Dicke ist geringer als eine erste Beabstandung zwischen dem ersten Abschnitt der zweiten Halbleiterschicht und dem ersten Abschnitt der vierten Halbleiterschicht und eine zweite Beabstandung zwischen dem zweiten Abschnitt der zweiten Halbleiterschicht und dem zweiten Abschnitt der vierten Halbleiterschicht.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, sodass die Fachperson die Aspekte der vorliegenden Offenbarung besser verstehen kann. Die Fachperson sollte sich darüber im Klaren sein, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Abwandeln anderer Prozesse und Strukturen verwenden kann, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der vorliegend vorgestellten Ausführungsformen zu erzielen. Die Fachperson sollte auch erkennen, dass derartige äquivalente Konstruktionen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Modifikationen hieran vornehmen kann, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/030044 [0001]

Claims (20)

  1. Bauelement, umfassend: eine Kanalschicht, die über einem Substrat angeordnet ist, wobei die Kanalschicht ein erstes horizontales Segment, ein zweites horizontales Segment und ein vertikales Segment aufweist, das sich zwischen dem ersten horizontalen Segment und dem zweiten horizontalen Segment erstreckt und diese verbindet, wobei: sich das erste horizontale Segment und das zweite horizontale Segment in einer ersten Richtung erstrecken und sich das vertikale Segment in einer zweiten Richtung erstreckt, die von der ersten Richtung verschieden ist, und das vertikale Segment eine Breite in der ersten Richtung und eine Dicke in der zweiten Richtung aufweist, wobei die Dicke größer als die Breite ist; ein erstes Source-/Drain-Merkmal und ein zweites Source-/Drain-Merkmal, die über dem Substrat angeordnet sind, wobei sich die Kanalschicht zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal in einer dritten Richtung erstreckt, wobei die dritte Richtung von der ersten Richtung und der zweiten Richtung verschieden ist; und ein Metallgate, das zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet ist, wobei das Metallgate die Kanalschicht umschließt.
  2. Bauelement nach Anspruch 1, wobei das erste horizontale Segment und das vertikale Segment einen ersten T-Kanal bilden und das zweite horizontale Segment einen Abschnitt eines zweiten T-Kanals bildet, wobei der erste T-Kanal über dem zweiten T-Kanal angeordnet ist.
  3. Bauelement nach Anspruch 2, wobei das vertikale Segment ein erstes vertikales Segment ist und die Kanalschicht ferner ein zweites vertikales Segment umfasst, das sich zwischen dem zweiten horizontalen Segment und dem Substrat erstreckt und diese miteinander verbindet, wobei sich das zweite vertikale Segment in der zweiten Richtung erstreckt und das zweite vertikale Segment einen Abschnitt des zweiten T-Kanals bildet.
  4. Bauelement nach einem der vorangehenden Ansprüche, wobei das erste horizontale Segment, das zweite horizontale Segment und das vertikale Segment einen H-förmigen Kanal bilden, der über dem Substrat aufgehängt ist und von dem diesem getrennt ist.
  5. Bauelement nach Anspruch 4, wobei die Kanalschicht eine erste Kanalschicht ist und das Bauelement ferner eine zweite Kanalschicht umfasst, die vertikal zwischen dem H-förmigen Kanal und dem Substrat angeordnet ist, wobei die zweite Kanalschicht ein drittes horizontales Segment umfasst, das über dem Substrat aufgehängt ist und von diesem getrennt ist.
  6. Bauelement nach Anspruch 5, wobei das dritte horizontale Segment von dem ersten horizontalen Segment und dem zweiten horizontalen Segment verschieden ist.
  7. Bauelement nach einem der vorangehenden Ansprüche, wobei: das erste horizontale Segment, das zweite horizontale Segment und das vertikale Segment einen H-förmigen Kanal bilden; und das vertikale Segment ein erstes vertikales Segment ist und die Kanalschicht ferner ein zweites vertikales Segment umfasst, das sich zwischen dem zweiten horizontalen Segment und dem Substrat erstreckt und diese miteinander verbindet, und sich das zweite vertikale Segment in der zweiten Richtung erstreckt.
  8. Bauelement nach Anspruch 7, wobei die Kanalschicht eine erste Kanalschicht ist und das Bauelement ferner eine zweite Kanalschicht angeordnet umfasst, wobei der H-förmige Kanal vertikal zwischen der zweiten Kanalschicht und dem Substrat angeordnet ist und wobei die zweite Kanalschicht ferner ein drittes horizontales Segment umfasst, das über dem Substrat aufgehängt ist und von diesem getrennt ist.
  9. Bauelement nach Anspruch 8, wobei das dritte horizontale Segment von dem ersten horizontalen Segment und dem zweiten horizontalen Segment verschieden ist.
  10. Bauelement nach einem der vorangehenden Ansprüche, wobei: das vertikale Segment ein erstes vertikales Segment ist; die Kanalschicht ferner ein drittes horizontales Segment und ein zweites vertikales Segment umfasst, wobei sich das zweite vertikale Segment zwischen dem zweiten horizontalen Segment und dem dritten horizontalen Segment erstreckt und diese verbindet; und das erste horizontale Segment, das zweite horizontale Segment, das dritte horizontale Segment, das erste vertikale Segment und das zweite vertikale Segment einen E-förmigen Kanal bilden.
  11. Bauelement nach Anspruch 10, wobei die Kanalschicht ferner ein drittes vertikales Segment umfasst, das sich zwischen dem dritten horizontalen Segment und dem Substrat erstreckt und diese miteinander verbindet.
  12. Bauelement, umfassend: einen Kanal, der über einem Substrat angeordnet ist, wobei der Kanal ein erstes Nanoblatt, ein zweites Nanoblatt und einen Nanoblattverbindungsabschnitt umfasst, der das erste Nanoblatt und das zweite Nanoblatt verbindet, wobei: zwischen dem ersten Nanoblatt und dem zweiten Nanoblatt in einer ersten Richtung, die im Wesentlichen senkrecht zu dem Substrat ist, ein Abstand vorhanden ist, der Nanoblattverbindungsabschnitt eine Dicke in einer zweiten Richtung aufweist, die im Wesentlichen parallel zu dem Substrat ist, und die Dicke geringer ist als der Abstand; ein erstes Source-/Drain-Merkmal und ein zweites Source-/Drain-Merkmal, die über dem Substrat angeordnet sind, wobei sich das erste Nanoblatt und das zweite Nanoblatt in einer dritten Richtung von dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal aus erstrecken, wobei die dritte Richtung von der ersten Richtung und der zweiten Richtung verschieden ist; und ein Metallgate, das zwischen dem ersten Source-/Drain-Merkmal und dem zweiten Source-/Drain-Merkmal angeordnet ist, wobei das Metallgate den Kanal umschließt.
  13. Bauelement nach Anspruch 12, wobei der Kanal mit dem Substrat verbunden ist.
  14. Bauelement nach Anspruch 12, wobei der Kanal nicht mit dem Substrat verbunden ist.
  15. Bauelement nach einem der vorangehenden Ansprüche 12 bis 14, wobei der Nanoblattverbindungsabschnitt eine erste Mitte des ersten Nanoblatts mit einer zweiten Mitte des zweiten Nanoblatts verbindet.
  16. Bauelement nach einem der vorangehenden Ansprüche 12 bis 15, wobei der Nanoblattverbindungsabschnitt einen ersten Rand des ersten Nanoblatts mit einem zweiten Rand des zweiten Nanoblatts verbindet.
  17. Bauelement nach einem der vorangehenden Ansprüche 12 bis 16, wobei der Kanal ferner ein drittes Nanoblatt umfasst, das nicht mit dem ersten Nanoblatt und dem zweiten Nanoblatt verbunden ist.
  18. Bauelement nach einem der vorangehenden Ansprüche 12 bis 17, wobei sich der Nanoblattverbindungsabschnitt in der dritten Richtung von dem ersten Source-/Drain-Merkmal zu dem zweiten Source-/Drain-Merkmal erstreckt.
  19. Verfahren, umfassend: Bilden eines Halbleiterschichtstapels über einem Substrat, wobei der Halbleiterschichtstapel erste Halbleiterschichten und zweite Halbleiterschichten umfasst, die in einer alternierenden Konfiguration vertikal gestapelt sind; Bilden eines Halbleiterstrangs, der sich von einer ersten der ersten Halbleiterschichten durch eine der zweiten Halbleiterschichten zu einer zweiten der ersten Halbleiterschichten erstreckt, wobei der Halbleiterstrang eine erste Breite aufweist; Strukturieren des Halbleiterschichtstapels, um eine Finnenstruktur zu bilden, die sich von dem Substrat erstreckt, wobei die Finnenstruktur den Halbleiterstrang, einen Abschnitt der ersten der ersten Halbleiterschichten, einen Abschnitt der einen der zweiten Halbleiterschichten und einen Abschnitt der zweiten der ersten Halbleiterschichten umfasst; selektives Entfernen des Abschnitts der einen der zweiten Halbleiterschichten, sodass die erste der ersten Halbleiterschichten in einer ersten Richtung um einen Abstand von der zweiten der ersten Halbleiterschichten getrennt ist und sich der Halbleiterstrang in der ersten Richtung zwischen der ersten der ersten Halbleiterschichten und der zweiten der ersten Halbleiterschichten erstreckt und diese miteinander verbindet; und Trimmen des Halbleiterstrangs, um die erste Breite auf eine zweite Breite zu verringern, wobei die erste Breite und die zweite Breite in einer zweiten Richtung verlaufen, die von der ersten Richtung verschieden ist, wobei die erste Breite größer als der Abstand ist und die zweite Breite kleiner als der Abstand ist.
  20. Verfahren nach Anspruch 19, wobei das Bilden des Halbleiterstrangs, der sich von der ersten der ersten Halbleiterschichten durch die eine der zweiten Halbleiterschichten zu der zweiten der ersten Halbleiterschichten erstreckt, Folgendes umfasst: Durchführen eines Extrem-Ultraviolett- (EUV-) Lithografieprozesses, um eine EUV-Maske über dem Halbleiterschichtstapel zu bilden; Ätzen eines Grabens unter Verwendung der EUV-Maske als Ätzmaske, wobei sich der Graben durch die erste der ersten Halbleiterschichten, die eine der zweiten Halbleiterschichten und die zweite der ersten Halbleiterschichten erstreckt; und Füllen des Grabens mit einem Halbleitermaterial.
DE102021108221.8A 2020-05-26 2021-03-31 Kanalkonfiguration zur Verbesserung der Leistung eines Multigate-Bauelements und Verfahren zur Fertigung davon Pending DE102021108221A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063030044P 2020-05-26 2020-05-26
US63/030,044 2020-05-26
US17/206,646 2021-03-19
US17/206,646 US11616151B2 (en) 2020-05-26 2021-03-19 Channel configuration for improving multigate device performance and method of fabrication thereof

Publications (1)

Publication Number Publication Date
DE102021108221A1 true DE102021108221A1 (de) 2021-12-02

Family

ID=77527484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021108221.8A Pending DE102021108221A1 (de) 2020-05-26 2021-03-31 Kanalkonfiguration zur Verbesserung der Leistung eines Multigate-Bauelements und Verfahren zur Fertigung davon

Country Status (5)

Country Link
US (1) US12300754B2 (de)
KR (1) KR102610578B1 (de)
CN (1) CN113363326B (de)
DE (1) DE102021108221A1 (de)
TW (1) TWI801877B (de)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060539B2 (en) 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
WO2009044236A1 (en) 2007-10-03 2009-04-09 Freescale Semiconductor, Inc. Method of forming an inverted t shaped channel structure for an inverted t channel field effect transistor device
US8778448B2 (en) * 2011-07-21 2014-07-15 International Business Machines Corporation Method of stabilizing hydrogenated amorphous silicon and amorphous hydrogenated silicon alloys
EP3050111A4 (de) * 2013-09-27 2017-06-07 Intel Corporation Verbesserte mantelschicht-epitaxie durch schablonenbearbeitung für heterogene integration auf silicium
US9853101B2 (en) * 2015-10-07 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Strained nanowire CMOS device and method of forming
US9627540B1 (en) * 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9660033B1 (en) * 2016-01-13 2017-05-23 Taiwan Semiconductor Manufactuing Company, Ltd. Multi-gate device and method of fabrication thereof
TW201812419A (zh) * 2016-07-25 2018-04-01 半導體能源研究所股份有限公司 電晶體的製造方法及顯示裝置
WO2019035945A1 (en) 2017-08-16 2019-02-21 Tokyo Electron Limited METHOD AND DEVICE FOR INCORPORATING SINGLE DIFFUSION BREAK IN NANOCANAL STRUCTURES OF FET DEVICES
US10699956B2 (en) * 2017-08-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10403550B2 (en) * 2017-08-30 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10290548B2 (en) * 2017-08-31 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with semiconductor wire
KR102399071B1 (ko) * 2017-11-17 2022-05-17 삼성전자주식회사 반도체 장치
US10840376B2 (en) * 2017-11-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method with enhanced gate contact and threshold voltage
KR102515393B1 (ko) * 2018-06-29 2023-03-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11616151B2 (en) * 2020-05-26 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd Channel configuration for improving multigate device performance and method of fabrication thereof

Also Published As

Publication number Publication date
CN113363326B (zh) 2024-01-09
TW202213771A (zh) 2022-04-01
TWI801877B (zh) 2023-05-11
KR20210146794A (ko) 2021-12-06
US20230327025A1 (en) 2023-10-12
KR102610578B1 (ko) 2023-12-05
CN113363326A (zh) 2021-09-07
US12300754B2 (en) 2025-05-13

Similar Documents

Publication Publication Date Title
DE102019116861B4 (de) Verfahren zum Strukturieren von Finnen und integrierte Schaltkreis-Vorrichtung mit benachbarten FinFET-Vorrichtungen
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102012204516B4 (de) FinFET-Vorrichtung und Herstellungsverfahren für dieselbe
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102020115430A1 (de) P-metall-gate-first-gate-ersetzungsprozess für mehrfachgate-vorrichtungen
DE102020119320B4 (de) Halbleitervorrichtung und verfahren
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102020115554B4 (de) Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren
DE102019113052B4 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102020115611A1 (de) Halbleitervorrichtung und verfahren
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung
DE102021113549B3 (de) Halbleitervorrichtung und verfahren
DE102021108885A1 (de) Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen
DE102021106455B4 (de) Halbleitervorrichtung und verfahren
DE102021116974A1 (de) Multi-gate-vorrichtungen mit variierenden kanalschichten
DE102020110678B4 (de) Halbleitervorrichtung und -verfahren
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102022108252A1 (de) Halbleitervorrichtung und Verfahren
DE102021111813A1 (de) Multigate-vorrichtung mit luftspaltabstandhalter und rückseitigem schienenkontakt und deren herstellungsverfahren
DE102017126850B4 (de) Dotierungsverfahren mit konformer Einbringung für einen Fin-Feldeffekttransistor
DE102022129055A1 (de) Verfahren und mehrkanalvorrichtungen mit durchgreifverhinderungs-strukturelementen
DE102021103461A1 (de) Gate-isolation für multigate-vorrichtung
DE102021106776A1 (de) Mehrschichtige maskenschicht und verfahren zum bilden derselben
DE102022132308A1 (de) Feldeffekttransistor mit asymmetrischem source-/drain-bereich und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H10D0030600000