[go: up one dir, main page]

DE102020127640B4 - Halbleiterbauelement für Leistungselektronikanwendungen und Verfahren zum Betrieb eines Leistungsmoduls - Google Patents

Halbleiterbauelement für Leistungselektronikanwendungen und Verfahren zum Betrieb eines Leistungsmoduls Download PDF

Info

Publication number
DE102020127640B4
DE102020127640B4 DE102020127640.0A DE102020127640A DE102020127640B4 DE 102020127640 B4 DE102020127640 B4 DE 102020127640B4 DE 102020127640 A DE102020127640 A DE 102020127640A DE 102020127640 B4 DE102020127640 B4 DE 102020127640B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor component
section
electrically conductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020127640.0A
Other languages
English (en)
Other versions
DE102020127640A1 (de
Inventor
Ralf Lerner
Nis Hauke Hansen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Global Services GmbH
Original Assignee
X Fab Global Services GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Global Services GmbH filed Critical X Fab Global Services GmbH
Priority to JP2021113594A priority Critical patent/JP2022016384A/ja
Priority to US17/371,622 priority patent/US20220037269A1/en
Publication of DE102020127640A1 publication Critical patent/DE102020127640A1/de
Application granted granted Critical
Publication of DE102020127640B4 publication Critical patent/DE102020127640B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/62Capacitors having potential barriers
    • H10D1/66Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/40Resistors
    • H10D1/47Resistors having no potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/206Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of combinations of capacitors and resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10Integrated device layouts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Halbleiterbauelement (3) zur Integration in einem Leistungsmodul, das Halbleiterbauelement umfassend
(a) eine Halbleiterschicht (10), wobei eine erste Seite der Halbleiterschicht (10) mehrere Vertiefungen (11) als Gruben aufweisen;
(b) eine isolierende Schicht (12; 12a,12b), wobei die isolierende Schicht auf der ersten Seite der Halbleiterschicht (10) aufgetragen ist und in die Gruben (11) reicht;
(c) eine erste elektrisch leitfähige Schicht (14; 14a,14b) zur Kontaktierung des Halbleiterbauelements (3), wobei die erste elektrisch leitfähige Schicht (14; 14a,14b) auf die isolierende Schicht (12; 12a,12b) aufgetragen ist und in die Gruben (11) reicht, diese jedoch nicht ausfüllt (34); und
(d) eine zweite elektrisch leitfähige Schicht (16), wobei die zweite elektrisch leitfähige Schicht (16) auf einer zweiten Seite der Halbleiterschicht (10) aufgetragen ist, die gegenüberliegend zu der ersten Seite ist; wobei die isolierende Schicht (12) Verdickungen (30) in Öffnungsbereichen der Gruben (11) aufweist, wobei eine jeweilige Verdickung (30) einen leitenden Bereich (32) mit einem verengten Querschnitt in der ersten elektrisch leitfähigen Schicht (14; 14a,14b) definiert.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement zur Anwendung in der Leistungselektronik bzw. zur Integration in einem Leistungsmodul. Leistungsmodule bestehen aus (Halbleiter-) Bauelementen oder Leistungshalbleitern, die in der Leistungselektronik für das Schalten hoher elektronischer Ströme (1 A bis mehrere 1.000 A) und/oder hoher Spannungen (mehr als zumindest 24 V, typisch indes oberhalb von 100V) ausgebildet und ausgelegt sind. Beispiele für Leistungshalbleiter sind Leistungsdioden, Thyristoren oder LeistungsTransistoren wie Leistungs-MOSFETs, GTOs und IGBT-Bauelemente. In elektrischen Schaltungen werden sogenannte Snubber (Snubber-Glieder, Boucherot-Glieder) eingesetzt, um unerwünschte Schwingungen innerhalb einer elektrischen Schaltung zu dämpfen oder Strom- oder Spannungsspitzen abzuleiten und damit zu vermeiden. Unerwünschte Schwingungen oder Spannungsspitzen treten besonders beim Abschalten von induktiven Lasten auf, wenn der Stromfluss abrupt unterbrochen wird.
  • Diese oben genannten Bauelemente werden auch als Vierschichtstrukturen umschrieben, wobei die Snubber primär deren Ab- oder Ausschalten betreffen, weniger deren Einschalten.
  • Snubber werden in der Elektronik bspw. als RC-Snubberglied umgesetzt. Ein RC-Snubberglied ist eine Reihenschaltung eines Kondensators mit einem Widerstand. Funktionell sind es passive Entlastungsglieder der Schaltungstechnik, welche Belastungsspitzen von den (ab)schaltenden Leistungshalbleitern fernhalten. Wer induktive Lasten kennt und mit ihnen arbeitet, der kann leicht nachvollziehen, wie wichtig diese passiven Beschaltungen sind, da praktisch in jedem Leistungs-Schaltkreis eine induktive Komponente existiert, selbst wenn sie parasitär ist.
  • Aus dem Stand der Technik sind verschiedene Halbleiterbauelemente bekannt, die ein integriertes RC-Snubberglied, also Kondensator und Widerstand in einem Bauelement integriert, umsetzen.
  • US 8 563 388 B2 offenbart ein integriertes RC-Snubber Bauelement. Das Bauelement umfasst ein Siliziumsubstrat (resistive Komponente), das auf einer Seite (vorderseitig) eine Vielzahl von Gräben aufweist. Die Seite des Siliziumsubstrats mit den Gräben ist mit einer isolierenden Schicht (kapazitive Komponente) beschichtet. Ein elektrisch leitfähiges Material ist auf der Seite des Siliziumsubstrats mit den Gräben zur Kontaktierung aufgetragen und füllt zudem die beschichteten Gräben auf. Auf eine zur Seite mit den Gräben gegenüberliegende Seite des Siliziumsubstrats (rückseitig) ist ebenfalls elektrisch leitfähiges Material zur Kontaktierung des Bauelements aufgetragen. Die dortige 2 veranschaulicht eine Halbleiterkomponente 8, hier die Bezugszeichen aus der dortigen Publikation verwendet, von denen mehrere in einem Träger angeordnet werden. Der Träger 2 hat eine Bodenelektrode 16. Jedes Strukturelement 18 der Halbleiterkomponente 8 ist senkrecht in den Träger hinein geätzt und sie erstrecken sich über den gesamten Träger 2. Die Halbleiterkomponente ist ein 3D Snubber mit einem R/C Ersatzschaltbild.
  • US 2019/007041 A1 oder US 8 705 257 B2 zeigen den Einsatz von dem oben beschriebenen Bauelement in einem Leistungsmodul.
  • US 8 330 247 B2 , US 9 455 151 B2 oder US 9 917 146 B2 zeigen spezifische Ausgestaltungsformen der Gräben und der isolierenden Schichten bzw. zusätzliche Gräben auf der Substratrückseite.
  • US 5 763 911 A zeigt ein Kondensator-Array mit einem dielektrischen Substrat ohne isolierende Schichten, wobei ein frei stehender Kondensator hergestellt wird. Die dortige 9 veranschaulicht einen dielektrischen Layer mit strukturierten schmelzbaren Kondensatoren, wobei eine nicht-metallischen Randstruktur jede Zelle umfasst und jeweils eine schmelzbare Verbindung besteht, welche die metallische Oberfläche mit den Zellen verbindet.
  • Eine Aufgabe der Erfindung liegt darin, ein Halbleiterbauelement bereitzustellen, welches ein erhöhtes Sicherheitsniveau bei der Nutzung mit Leistungshalbleitern garantiert und gleichzeitig eine erhöhte Lebensdauer aufweist.
  • Gelöst wird die Aufgabe durch ein Halbleiterbauelement nach Anspruch 1. Auch ein Verfahren nach Anspruch 7 macht die Lösung möglich.
  • Das Halbleiterbauelement ist zur Integration in ein Leistungsmodul vorgesehen.
  • Das erfindungsgemäße Halbleiterbauelement zur Integration in einem Leistungsmodul umfasst eine Halbleiterschicht, eine isolierende Schicht, eine erste elektrisch leitfähige Halbleiterschicht zur Kontaktierung des Halbleiterbauelements und eine zweite elektrisch leitfähige Schicht zur Kontaktierung des Halbleiterbauelements. Die Halbleiterschicht weist eine erste Seite auf, die mehrere Vertiefungen als Gruben aufweist. Die isolierende Schicht ist auf der ersten Seite der Halbleiterschicht aufgetragen und reicht in die Gruben. Die erste elektrisch leitfähige Schicht zur Kontaktierung des Halbleiterbauelements ist auf die isolierende Schicht aufgetragen und reicht in die Gruben, füllt diese jedoch nicht aus. Die zweite elektrisch leitfähige Schicht ist auf einer zweiten Seite der Halbleiterschicht aufgetragen, die gegenüberliegend zu der ersten Seite ist. Die isolierende Schicht weist Verdickungen in Öffnungsbereichen der Gruben auf, um jeweils einen leitenden Bereich mit einem verengten Querschnitt in der ersten elektrisch leitfähigen Schicht zu definieren.
  • Die Vertiefung bzw. mehreren Vertiefungen als Gruben in der ersten Seite der Halbleiterschicht können mittels Ätzverfahren hergestellt sein bspw. mittels reaktivem lonentiefätzen (DRIE).
  • Bevorzugt kann in der Halbleiterschicht eine Vielzahl von Gruben vorhanden sein. Diese können in einem einzigen Ätzverfahrensschritt gefertigt sein.
  • Die Gruben können in der Halbleiterschicht in einem Raster angeordnet sein.
  • Jede Verdickung in der isolierenden Schicht kann sich wulstförmig radial nach innen erstrecken, betrachtet ausgehend von einer jeweiligen Seitenwand der Vertiefung. In der Nähe des Öffnungsbereichs (randnah) kann in diesem Kontext bedeuten, dass jeweils eine Verdickung im oberen Drittel einer Vertiefung angeordnet ist.
  • Bevorzugt sind die Verdickungen jeweils so in den Öffnungsbereichen der Gruben angeordnet, dass in einem Verfahrensschritt, bei dem die erste elektrisch leitfähige Schicht aufgetragen wird, Hohlräume in den Gruben unter den Verdickungen gebildet werden. Dieser jeweilige Hohlraum kann als Einschluss in der ersten elektrisch leitfähigen Schicht betrachtet werden und bspw. mit Gas gefüllt sein.
  • Die Bereiche mit verengtem Querschnitt in der ersten elektrisch leitfähigen Schicht können jeweils einen ersten Durchmesser zwischen 100,0 nm und 3,0 µm aufweisen, bevorzugt zwischen 300,0 nm und 700,0 nm. Der erste Durchmesser kann hierbei den kleinsten Durchmesser bilden, welche die Bereiche mit verengtem Querschnitt jeweils aufweisen.
  • Ein Bereich der isolierenden Schicht unterhalb der Verdickung in der Grube kann eine Schichtdicke von 2,0 µm betragen. Die Wahl der Schichtdicke beeinflusst die Isolationsfestigkeit. Bei einer Schichtdicke von 2,0 µm des Bereichs der isolierenden Schicht unterhalb der Verdickung wird bspw. auf eine Isolationsfestigkeit von ca. 900 V abgezielt - die Widerstandsfähigkeit eines elektrischen Isolierstoffes gegenüber elektrischen Beanspruchungen.
  • Jede Grube kann abschnittsweise einen zweiten Durchmesser aufweisen. Ein Verhältnis von dem ersten Durchmesser zu dem zweiten Durchmesser kann zwischen 1:2 und 1:20 liegen, bevorzugt zwischen 1:5 und 1:15. Der erste Durchmesser ist also bis zu 20mal kleiner als der zweite Durchmesser, worauf sich die Verengung der in die Öffnungsbereiche der Gruben abgesenkten Engstellen bezieht. Sie entsprechen den in der x-y-Ebene gelegenen Bereichen (mit jeweils verengtem Querschnitt) der ersten Erfindung.
  • Die isolierende Schicht (bzw. jeweils ein Teil der isolierenden Schicht der in eine Grube greift), kann abschnittsweise eine erste Schichtdicke aufweisen und die Verdickungen der isolierenden Schicht können abschnittsweise eine zweite Schichtdicke aufweisen. Ein Verhältnis der ersten Schichtdicke zu der zweiten Schichtdicke kann zwischen 100:105 und 100:150 liegen, bevorzugt zwischen 100:120 und 100:130, alternativ bevorzugt zwischen 100:110 und 100:115.
  • Jeder Bereich mit verengtem Querschnitt ist bevorzugt so ausgebildet, dass dieser einen bestimmten Schwellenwertstrom leiten kann. Jeder Strom oberhalb dieses Schwellenwertes kann zu einem Aufschmelzen und Verdampfen von Werkstoff aus dem verengten Bereich führen. Wenn nur ein Teil des Materials aufschmilzt (oder verdampft) kann nach wie vor Strom fließen; das Unterbrechen des Stroms erfolgt erst, wenn kein Material im verengten Bereich mehr vorhanden ist (also spricht die „Sicherung“ erst dann an). Der Grubenkondensator mit erhöhtem Stromfluss wird damit aus dem Array der Kondensatoren abgetrennt. Der erhöhte Stromfluss kann z.B. auf einen Defekt zurückzuführen sein.
  • Jede der Engstellen wird einen flächig kleinen Abschnitt mit einem flächig großen Abschnitt elektrisch leitend verbinden, vermag ihn (den kleinen Abschnitt) indes auch elektrisch trennend abzukoppeln.
  • Ein elektrisches Abkoppeln kann bspw. stattfinden, wenn ein Überschreiten einer gewissen Stromdichte im Betrieb in einer der Engstellen erreicht wird und dies zu einem Leistungsumsatz führt, der ein Durchschmelzen und /oder Verdampfen der einen Engstelle bewirkt. Ein flächig kleiner (kleinerer) Abschnitt kann so entsprechend von dem flächig großen Abschnitt durch die eine Engstelle abgekoppelt werden.
  • Jede Engstelle kann eine maximale Leistung von 80 mW bis 2000 mW, bevorzugt 200 mW bis 800 mW übertragen.
  • Unterhalb jeder der Engstellen kann ein Hohlraum in der Vertiefung ausgebildet sein.
  • Ein Schmelzen einer der Engstellen kann Werkstoff aufschmelzen, der in den darunter gelegenen Hohlraum in der betroffenen Vertiefung gelangt.
  • Die Engstellen können bevorzugt so ausgebildet sein, dass sie durch einen Stromfluss durchtrennt oder aufgetrennt werden, insbesondere einem Stromfluss einer solchen Höhe, der einen Schwellenwert überschreitet, der die Stromtragfähigkeit (als Schmelzstromdichte des gewählten Metalls) überschreitet. Die Schmelzstromdichte ist die Stromdichte (hier in der Engstelle), bei der nach 1/100 s Belastung (also 10 ms) die Leitertemperatur (die Temperatur der Engstelle) auf Schmelztemperatur (des gewählten Metalls) ansteigt (Wert nach Müller-Hildebrand, https://de.wikipedia.org/wiki/Elektrische_Stromdichte, Version vom 19. Juli 2019, 17:04 Uhr, Fussnote 7), und angegeben bei Gleichstrom, ohne Skin-Effekt.
  • Jede der flächig kleineren Abschnitte gegenüber dem flächig größeren Abschnitt nimmt weniger als 1/10 bis weniger als 1/100 an Fläche ein.
  • Ein vorgeschlagenes Verfahren zum Betrieb eines Leistungsmoduls mit einem mehrschichtigen Halbleiterbauelement wie vorherig beschrieben, umfasst, dass Engstellen als elektrische Verbindungsleitbahnen in einer elektrisch leitfähigen Schicht des mehrschichtigen Halbleiterbauelements bei elektrischen Strömen größer einem vordefinierten Schwellenwert schmelzen und elektrisch nicht mehr leiten, womit defekte, in der Regel nicht mehr als Kondensator wirkende Elemente vereinzelt aus einer Vielzahl von parallel geschalteten - weiterhin als Kondensatoren wirkenden Elementen - des mehrschichtigen Halbleiterbauelements isoliert werden.
  • Der Schwellenwert kann zwischen 0,5 mA und 500,0 mA liegen, bevorzugt zwischen 50,0 mA und 200,0 mA. Wenn von A/mm2 auf mA/µm2 umgerechnet wird, ergibt sich ein Umrechnungsfaktor von 10-3.
  • Durch die Engstellen als elektrische leitende Verbindungbahnen in der elektrisch leitfähigen Schicht kann jeweils eine Leistung zwischen 80,0 mW und 500,0 W, bevorzugt zwischen 200,0 und 800,0 mW, durchgeleitet werden. Wenn von einem Schwellenwertstrom von 1,6 mA (s.o.) und zwischen 80,0 mW und 2000,0 mW ausgegangen wird, entstehen Spannungen zwischen 50 V und 1250 V.
  • Ein Schmelzen einer der Engstellen kann Werkstoff der Engstelle aufschmelzen, der in einen unter der Engstelle gelegenen Hohlraum gelangt.
  • Die Ausführungsformen der Erfindung sind anhand von Beispielen dargestellt, jedoch nicht auf eine Weise, in der Beschränkungen aus den Figuren oder konkretere Formen in die Patentansprüche hineingelesen werden, solange diese Beschränkungen oder Konkretisierungen dort nicht aufgenommen sind. Gleiche Bezugszeichen in den Figuren geben gleiche Elemente an.
    • 1A zeigt eine (nicht beanspruchte) schematische teilweise Darstellung eines Halbleiterbauelements 1 mit einer Vielzahl von kreisringförmigen, nicht geschlossenen Ausnehmungen 20 in einer Kontaktierungsschicht 14 des Halbleiterbauelements 1 in einer Draufsicht;
    • 1B zeigt eine erste schematische Schnittansicht A-A des Halbleiterbauelements 1;
    • 1C zeigt eine zweite schematische Schnittansicht B-B des Halbleiterbauelements 1 im Bereich 22 zwischen den beiden freien Enden der Ausnehmung 20, auch Engstelle 22 genannt;
    • 2 zeigt eine schematische Darstellung von möglichen Grundformen von zumindest einer - bevorzugt aller - Ausnehmungen 20 in der Kontaktierungsschicht 14 des Halbleiterbauelements 1 in einer Draufsicht, die zumindest eine Engstelle 22 besitzen;
    • 3A zeigt eine (nicht beanspruchte) schematische teilweise Darstellung eines weiteren Halbleiterbauelements 2 mit einer Vielzahl von ovalringförmigen Ausnehmungen 20 in einer Kontaktierungsschicht 14 des Halbleiterbauelements 2 in einer Draufsicht;
    • 3B zeigt eine schematische Schnittansicht C-C des Halbleiterbauelements 2;
    • 4A zeigt eine (beanspruchte) schematische Schnittansicht eines weiteren Halbleiterbauelements 3 in einer Ausgestaltung ohne Ausnehmungen in einer Kontaktierungsschicht 14 des Halbleiterbauelements 3;
    • 4B zeigt eine schematische Schnittansicht D-D des Halbleiterbauelements 3 zur Verdeutlichung des Bereichs 32 mit dem verengten Querschnitt, auch dieser Bereich soll Engstelle 22 genannt werden.
  • 1A zeigt eine schematische teilweise (abschnittsweise) Darstellung eines Halbleiterbauelements 1 mit einer Vielzahl von kreisringförmigen Ausnehmungen 20 in einer Kontaktierungsschicht 14 des Halbleiterbauelements 1 in einer Draufsicht. Die Ausnehmungen 20 sind nicht geschlossen. Ein Abschnitt 22 der Kontaktierungsschicht 14 bleibt bestehen.
  • Zur Orientierung ist ein x-y-z Koordinatensystem eingezeichnet. Die Achse z ist die Höhenrichtung. Die Achsen x-y umschreiben die Ebene, in der die Grubenkondensatoren verteilt angeordnet sind.
  • In 1A sind insgesamt neun Ausnehmungen 20 in der Kontaktierungsschicht 14 des Halbleiterbauelements 1 dargestellt. Das Halbleiterbauelement kann jedoch mehr als neun Ausnehmungen 20 aufweisen, bevorzugt mehrere hundert Ausnehmungen 20 mit jeweils Abschnitt 22.
  • Durch die Ausnehmungen 20 in der Kontaktierungsschicht 14 als eine erste elektrisch leitfähige Schicht des Halbleiterbauelements 1, werden Bereiche 22 mit verengten Querschnitten in der ersten elektrisch leitfähigen Schicht 14 definiert. Hier dargestellt sind (Anbindungs-)Stege 22. Es werden kleinere Teilbereiche 24 in der (oder aus der) ersten elektrisch leitfähigen Schicht 14 im Übrigen freigestellt. „Freigestellt“ bedeutet in diesem Kontext, dass jeweils eine (Seiten-)Fläche parallel zur z-Achse durch eine jeweilige Ausnehmung in der ersten elektrisch leitfähigen Schicht „separiert“ oder abgegrenzt wird, und ein Teilbereich 24 dabei nur durch die Engstellen 22 (auch „Stege“ benannt) elektrisch leitend mit der restlichen ersten elektrisch leitfähigen Schicht verbunden bleibt. Die entsprechenden Ausnehmungen 20 grenzen die Teilbereiche 24 im Übrigen ab, wobei Enden 20a und 20b der jeweiligen Ausnehmung 20 nahe zueinander gelangen und damit eine seitliche Erstreckung der Engstelle 22 (als Steg) definieren.
  • Ein jeweiliger Teilbereich 24 meint einen ebenen Bereich der ersten elektrisch leitfähigen Schicht 14, der durch die Ausnehmung 20 freigestellt und nur über den verengten leitenden Querschnitt an den ebenen Bereich 14a der ersten elektrisch leitfähigen Schicht 14 angebunden ist. Die leitende Anbindung ist vorgesehen, nicht-leitend zu werden, wenn die als Engstelle 22 definierte Freistellung zu einer Freilegung wird, also physisch abgetrennt wird, wie später genauer erläutert wird.
  • Die erste elektrisch leitfähige Schicht 14 ist funktionell zu verstehen, mit dem ebenen Bereich 14a und den Bereichen 14b mit fingerförmiger Ausformung, wie später erklärt wird.
  • Eine Ansicht des Schnittes A-A wird in 1B dargestellt, eine Ansicht des Schnittes B-B in 1C.
  • In 1B ist zu erkennen, dass das Halbleiterbauelement 1 aus mehreren Schichten aufgebaut ist. Eine in z-Richtung betrachtet unterste Schicht 16 als zweite elektrisch leitfähige Schicht des Halbleiterbauelements 1 dient zur elektrischen Kontaktierung des Halbleiterbauelements 1.
  • Auf bzw. über der zweiten elektrisch leitfähigen Schicht 16 ist eine Halbleiterschicht 10 angeordnet. Die Halbleiterschicht 10 weist mehrere Vertiefungen 11 auf, hier dargestellt sind drei Vertiefungen. Die Halbleiterschicht 10 kann jedoch deutlich mehr als drei Vertiefungen 11 aufweisen, bevorzugt kann die Halbleiterschicht mehrere Hundert Vertiefungen 11 aufweisen.
  • Auf die Halbleiterschicht 10 ist eine isolierende Schicht 12 aufgetragen. Die isolierende Schicht 12 weist entsprechend der Oberfläche der Halbleiterschicht 10 einen Bereich 12a auf, der eben und parallel zu der x,y-Ebene ist, und Bereiche 12b, deren Außenkonturen der Form der Vertiefungen 11 entsprechen bzw. die in die Vertiefungen 11 hineingreifen.
  • Die Anzahl der Vertiefungen 11 kann der Anzahl der Ausnehmungen 20 entsprechen.
  • Die Anzahl der Vertiefungen 11 kann größer sein als die Anzahl der Ausnehmungen 20.
  • In geschnittener Ansicht weisen die Vertiefungen 11 in 1B eine U-förmige Form auf (2D, x,z-Ebene).
  • Die Vertiefungen 11 können eine fingerförmige Form aufweisen (3D Betrachtung). Fingerförmig bedeutet, dass jede Vertiefung 11, die als Grube in die Halbleiterschicht 10 abgesenkt ist, einen zylindrischen Abschnitt und einen halbkugelförmigen Abschnitt aufweisen kann. Eine in z-Richtung betrachtet obere Randkontur einer Öffnung einer Vertiefung 11 ist entsprechend durch den zylindrischen Abschnitt definiert (kreisförmige Randkontur).
  • Die Vertiefungen 11 können auch andere Geometrien aufweisen. Beispielsweise können die Vertiefungen 11 als Gräben ausgebildet sein.
  • Die Vertiefungen 11 können gleichmäßig, also in gleichmäßigen Abständen (x,y-Ebene) zueinander, in der Halbleiterschicht 10 angeordnet sein.
  • Die Halbleiterschicht 10 weist eine größte Schichtdicke des Halbleiterbauelements auf. Die Vertiefungen 11 können sich bis über die Hälfte der Schichtdicke der Halbleiterschicht 10 hinaus in die Halbleiterschicht 10 erstrecken.
  • Die Halbleiterschicht verläuft parallel zu einer x,y-Ebene ist (sie ist eben).
  • Auf die Halbleiterschicht 10 ist eine isolierende Schicht 12 aufgetragen. Die isolierende Schicht 12 weist entsprechend einer Oberflächenkontur der Halbleiterschicht 10 einen ebenen Bereich 12a (parallel zur x,y-Ebene) und Bereiche 12b mit fingerförmiger Ausprägung auf, die in die Vertiefungen 11 eingreifen bzw. deren Seitenwände bedecken.
  • Die isolierende Schicht 12 kann eine gleichmäßige Schichtdicke aufweisen.
  • Auf die isolierende Schicht 12 ist die erste elektrisch leitfähige Schicht 14 aufgetragen. In 1B ist zu erkennen, dass sich die erste elektrisch leitfähige Schicht 14 entsprechend einer Oberflächenkontur der isolierenden Schicht 12 aufteilt in einen ebenen Bereich 14a (parallel zur x,y-Ebene) und in Bereiche 14b mit fingerförmiger Ausformung, die in die Vertiefungen 11 eingreifen und sie ausfüllen (als Verfüllmaterial).
  • Der teilweise gestrichelt umrandete und gegraute Bereich deutet hier eine Position eines Bereichs 22 mit verengtem Querschnitt an, betrachtet in der x,y-Ebene.
  • Ein Teilbereich 24 meint einen ebenen Bereich der ersten elektrisch leitfähigen Schicht 14, der durch die Ausnehmung 20 freigestellt und nur über einen jeweiligen Bereich 22 mit verengtem Querschnitt an den ebenen Bereich 14a der ersten elektrisch leitfähigen Schicht 14 angebunden ist, ohne Berücksichtigung des Verfüllmaterials 14b in einer zu der Ausnehmung 20 korrespondierenden Vertiefung 11.
  • Jede Ausnehmung 20 bzw. jeder Teilbereich 24 ist in diesem Beispiel je einer Vertiefung 11 zugeordnet. Jeder Teilbereich 24 in der ersten elektrisch leitfähigen Schicht 14 erstreckt sich radial in der x,y-Ebene über eine Öffnung einer beschichteten Vertiefung 11 hinaus.
  • Die Ausnehmungen 20 sind so in der ersten elektrisch leitfähigen Schicht angeordnet, dass sie jeweils abschnittsweise einen ebenen Bereich 12a und einen fingerförmig abgesenkten Abschnitt 12b der isolierenden Schicht 12 definieren.
  • Die isolierende Schicht 12 ist also funktionell zu verstehen.
  • In 1C ist erkennbar, dass ein Bereich 22 mit verengtem Querschnitt, stellvertretend für alle Bereiche 22 mit jeweils verengtem Querschnitt in der ersten elektrisch leitfähigen Schicht, eine Breite bA und eine Höhe hA aufweist, also einen Querschnitt hA*bA aufweist.
  • Die Breite bA und die Höhe hA sind so ausgestaltet, dass der - gegenüber der Ausnehmung 20 - verengte Querschnitt einen Strom definierter Höhe leiten kann. Bis zu diesem Strom kann der Bereich 22 mit verengtem Querschnitt schadensfrei den elektrischen Strom leiten. Ein Strom über dem Strom definierter Höhe soll zu einem Aufschmelzen oder Sublimieren des Bereichs 22 mit verengtem Querschnitt führen, so dass Strom über diesen Bereich nicht mehr geleitet werden kann.
  • Auch eine Länge des Bereichs 22 mit verengtem Querschnitt kann Einfluss auf den Zeitpunkt der Unterbrechung der Stromleitung haben und entsprechend eingestellt werden.
  • Die Höhe hA des Bereichs 22 mit verengtem Querschnitt kann im Wesentlichen durch eine Schichtdicke des ebenen Bereichs 14a der ersten elektrisch leitfähigen Schicht 14 bestimmt sein, bevorzugt der Schichtdicke des ebenen Bereichs 14a entsprechen.
  • Durch das Aufschmelzen oder Sublimieren des Bereichs 22 mit verengtem Querschnitt kann so ein Bereich des Halbleiterbauelements 1, das ein (Gruben-) Kondensator wirkendes Element innerhalb des Halbleiterbauelements 1 bildet, weitestgehend von dem restlichen Halbleiterbauelement 1 elektrisch isoliert werden. Aus dem Freistellen des kleinen Teilbereichs wird ein Abtrennen oder Freiliegen des betroffenen Grubenkondensators, wobei gesagt werden kann, dass der die Engstelle zerstörende Strom Ursache eines Fehlers, insb. eines Kurzschlusses des einen Entlastungsnetzwerks (aus RC-Glied) sein könnte. Die anderen parallel geschalteten Grubenkondensatoren arbeiten unbeschadet weiter.
  • In 2 sind schematische Darstellungen von möglichen Grundformen von Ausnehmungen 20 in einer Kontaktierungsschicht 14 eines Halbleiterbauelements in einer Draufsicht dargestellt. Eine Grundform soll hierbei stellvertretend für alle Ausnehmungen 20 in der ersten elektrisch leitfähigen Schicht 14 eines Halbleiterbauelements stehen, bspw. Halbleiterbauelement 1.
  • Die kreisringförmige Ausnehmung 20 (erste Reihe, erste Form) entspricht der Form wie sie bereits in 1A dargestellt und erläutert worden ist.
  • Die Ausnehmungen 20 können auch andere Grundformen aufweisen. Die Ausnehmungen 20 können eine dreieckförmige (erste Reihe, zweite Form), quadratische bzw. rechteckige (erste Reihe, dritte Form) oder fünfeckige bzw. vieleckige (erste Reihe, vierte Form) Grundform aufweisen. Die Vertiefungen 11 können auch eine unrunde Form aufweisen, z.B. als Gräben.
  • Bisher wurde ein Beispiel betrachtet, bei denen eine Ausnehmung 20 einer Vertiefung 11 zugeordnet ist. Es können aber auch mehrere Ausnehmungen 20 einer Vertiefung 11 zugeordnet sein, bzw. mehrere Vertiefungen können einen freigestellten Teilbereich 24 definieren.
  • In der zweiten Reihe von 2 ist dies beispielhaft dargestellt. Die erste Form der zweiten Reihe von 2 besitzt immer noch eine kreisförmige Grundform, ist jedoch durch zwei halbringförmige Ausnehmungen 20 gebildet, die zwei Bereiche 22 mit verengtem Querschnitt in der ersten elektrisch leitfähigen Schicht definieren. Die Stromtragfähigkeit wird verdoppelt.
  • Gleiches gilt für die anderen Ausgestaltungsformen der Ausnehmungen 20. Die verschiedenen Grundformen (Dreieck, Rechteck, Vieleck etc.) bleiben im Wesentlichen erhalten, werden jedoch durch zwei oder mehr als zwei Ausnehmungen 20 gebildet. Durch die Anzahl der Ausnehmungen 20, durch die ein Teilbereich 24 gebildet bzw. freigestellt wird, ist entsprechend auch die Anzahl der Bereiche 22 mit verengtem Querschnitt bestimmt, also die Anzahl der Engstellen.
  • 3A zeigt eine schematische teilweise Darstellung eines Halbleiterbauelements 2 mit sechs ovalringförmigen Ausnehmungen 20 in einer Kontaktierungsschicht 14 des Halbleiterbauelements 2 in einer Draufsicht. Die Kontaktierungsschicht 14 ist eine erste elektrisch leitfähige Schicht des Halbleiterbauelements 2.
  • Die Ausnehmungen 20 in der ersten elektrisch leitfähigen Schicht 14 des Halbleiterbauelements 2 umschließen jeweils einen Teilbereich 24 in der ersten elektrisch leitfähigen Schicht 14 unter Belassung eines Bereichs 22 mit verengtem Querschnitt. Durch die Ausnehmungen 20 werden die Teilbereiche 24 einseitig freigestellt.
  • Eine Schnittansicht des Halbleiterbauelements 2 (Schnitt C-C) wird in 3B dargestellt.
  • Aus der Schnittansicht der 3B ist erkennbar, dass das Halbleiterbauelement 2 einen gleichen Schichtaufbau wie das Halbleiterbauelement 1 aus den 1A, 1B, und 1C aufweist, mit dem Unterschied, dass jeweils eine Ausnehmung 20 zwei Vertiefungen 11 umschließt bzw. eine Ausnehmung 20 zwei Vertiefungen 11 zugeordnet ist.
  • Eine Ausnehmung 20 kann auch jeweils mehr als zwei Vertiefungen 11 zugeordnet sein. Die Funktion ist gleich wie zu den 1. Ein Abkoppeln eines Grubenkondensators entspricht dann dem elektrischen Abkoppeln einer Gruppe von Grubenkondensatoren, im Beispiel zwei.
  • 4A zeigt eine schematische Schnittansicht eines Halbleiterbauelements 3 in einer alternativen Ausgestaltung ohne Ausnehmungen in einer ersten Kontaktierungsschicht 14 des Halbleiterbauelements 3.
  • Das Halbleiterbauelement 3 weist eine Schichtstruktur bzw. einen Schichtaufbau auf. Die in z-Richtung betrachtet unterste Schicht 16 ist eine zweite elektrisch leitfähige Schicht zur Kontaktierung des Halbleiterbauelements 3. Auf der zweiten elektrisch leitfähigen Schicht 16 ist eine Halbleiterschicht 10 aufgetragen.
  • Auf die Halbleiterschicht 10 ist eine isolierende Schicht 12 aufgetragen. Die isolierende Schicht 12 weist entsprechend der Oberfläche der Halbleiterschicht 10 einen Bereich 12a auf, der eben und parallel zu der x,y-Ebene ist, und Bereiche 12b, deren Außenkonturen der Form der Vertiefungen 11 entsprechen bzw. die in die Vertiefungen 11 hineingreifen.
  • Die Halbleiterschicht 10 weist mehrere Vertiefungen 11 auf, hier sind insgesamt drei Vertiefungen 11 abgebildet.
  • Das Halbleiterbaueelement 3 kann mehr als drei Vertiefungen 11 aufweisen, bevorzugt kann das Halbleiterbauelement 3 mehrere Hundert Vertiefungen 11 aufweisen.
  • Die Vertiefungen 11 können in gleichmäßigen Abständen zueinander (x,y-Ebene) in der Halbleiterschicht 10 angeordnet sein.
  • Die Vertiefungen 11 können sich einseitig bis über die Hälfte einer Schichtdicke der Halbleiterschicht 10 erstrecken bzw. in die Halbleiterschicht 10 hineinreichen (in neg. z-Richtung).
  • Die Vertiefungen 11 weisen bevorzugt eine fingerförmige Form auf. Damit ist gemeint, dass jede Vertiefung 11 abschnittsweise einen zylindrischen Bereich aufweist und einen Bereich der halbkugelförmig ausgebildet ist. Eine Öffnung der Vertiefung 11 weist entsprechend eine kreisförmige Randkontur auf.
  • Die Vertiefungen können eine andere Form aufweisen, wie beispielsweise die eines Quaders oder die eines Grabens. Die Vertiefungen 11 vergrößern eine Oberfläche der Halbleiterschicht 10.
  • Auf die Halbleiterschicht 10 ist eine isolierende Schicht 12 aufgetragen. Die isolierende Schicht 12 weist entsprechend der Oberfläche der Halbleiterschicht 10 einen Bereich 12a auf, der eben und parallel zu der x,y-Ebene ist, und Bereiche 12b, deren Außenkonturen der Form der Vertiefungen 11 entsprechen bzw. die in die Vertiefungen 11 hineingreifen. Zudem weist die isolierende Schicht 12 in jedem Öffnungsbereich jeder Vertiefung 11 eine Verdickung 30 auf, die sich ausgehend von dem jeweiligen zylindrischen Bereich der Vertiefung 11 radial nach innen (in Richtung einer Achse der Vertiefung 11) erstreckt.
  • Die isolierende Schicht 12 weist mit Ausnahme der Verdickungsbereiche 30 eine einheitliche Schichtdicke t1 auf. Die Verdickungen weisen eine maximale Schichtdicke t2 auf. Die Schichtdicke t1 ist kleiner als die Schichtdicke t2 der Verdickungen.
  • Entsprechend einer Oberflächengeometrie der isolierenden Schicht 12, weist die erste Kontaktierungsschicht 14 als erste elektrisch leitfähige Schicht Bereiche 14b auf, die in die beschichteten Vertiefungen 11 eingreifen, und einen Bereich 14a, der parallel zu der x,y-Ebene ist.
  • Bedingt durch die Verdickungen 30 in der isolierenden Schicht 12 weist die erste elektrisch leitfähige Schicht 14 bzw. die Bereiche 14b, die in die beschichteten Vertiefungen 11 greifen, jeweils pro Vertiefung 11 einen Bereich 32 mit verengtem Querschnitt auf.
  • Die erste elektrisch leitfähige Schicht 14 kann beispielsweise auf die isolierende Schicht 12 aufgewachsen oder abgeschieden werden (thermische Oxidation, aus der Gasphase abgeschiedene Oxide oder Nitride, Gasphasenabscheidung, Sputtern etc.).
  • Verfahrensbedingt kann es sich so ergeben, dass elektrisch leitfähiger Werkstoff der ersten elektrisch leitfähigen Schicht 14 durch den Bereich mit verengtem Querschnitt 32 gelangt und absetzt, jedoch nur solange, bis der Bereich mit verengtem Querschnitt 32 durch aufgetragenes Material verschlossen wird, so dass jeweils ein Hohlraum 34 unterhalb des Bereichs mit verengtem Querschnitt 32 entsteht, der nicht mit elektrisch leitfähigem Material gefüllt wird (Gaseinschluss). Dementsprechend können die mit der isolierenden Schicht 12 beschichteten Vertiefungen 11 nur teilweise mit Werkstoff der elektrisch leitfähigen Schicht 14 gefüllt sein.
  • Jeder Bereich 32 mit verengtem Querschnitt kann insbesondere so ausgestaltet sein, dass er ausschließlich einen Strom einer vorher spezifizierten Stärke bzw. Größe ohne Schaden leiten kann. Wenn einer der Bereiche 32 mit verengtem Querschnitt von einem Strom oberhalb dieses Stromschwellenwerts durchflossen wird, wird dies zu einem Aufschmelzen des Bereichs 32 mit verengtem Querschnitt führen. Dies führt dazu, dass kein Strom mehr durch den Bereich mit verengtem Querschnitt 32 geleitet werden kann.
  • Aufgeschmolzener Werkstoff des Bereichs 32 kann sich in dem Hohlraum 34 ablagern, der nicht mit Werkstoff der ersten Halbleiterschicht 14 gefüllt ist. Dies führt dazu, dass kein Strom mehr durch den Bereich mit verengtem Querschnitt 32 geleitet werden kann.
  • Eine (teilweise) Schnittansicht des Halbleiterbauelements 3 (Schnitt D-D) wird in 4B dargestellt.
  • In 4B werden insgesamt neun Vertiefungen 11 geschnitten dargestellt. Wie oben bereits erwähnt, kann das Halbleiterbauelement 3 deutlich mehr Vertiefungen 11 aufweisen (nicht dargestellt).
  • Jede fingerförmige Vertiefung 11 weist zumindest abschnittsweise (im abschnittsweisen zylindrischen Abschnitt der Vertiefung) einen isolierenden Durchmesser d2 auf. Der Bereich 32 mit verengtem Querschnitt weist darin einen leitfähigen Durchmesser d1 auf.
  • Der Durchmesser d2 der Vertiefung ist größer als der Durchmesser d1 des Bereichs 32 mit verengtem Querschnitt. Das Verhältnis der beiden Durchmesser zueinander kann insbesondere so ausgelegt werden, dass der Bereich 32 mit verengtem Querschnitt (die Engstelle) der ersten elektrisch leitfähigen Schicht 14 einen Strom einer bestimmten Stärke schadlos leiten kann. Anders gewendet, oberhalb dieser Stromschwelle schmilzt die Engstelle 32.
  • Im Falle der Überschreitung dieses Grenzstroms in einem der Bereiche 32 mit verengtem Querschnitt wird, wie oben bereits erwähnt, Werkstoff im Durchmesser d1 aufgeschmolzen, so dass ein Bereich des Halbleiterbauelements elektrisch von dem restlichen Halbleiterbauelement isoliert wird.

Claims (9)

  1. Halbleiterbauelement (3) zur Integration in einem Leistungsmodul, das Halbleiterbauelement umfassend (a) eine Halbleiterschicht (10), wobei eine erste Seite der Halbleiterschicht (10) mehrere Vertiefungen (11) als Gruben aufweisen; (b) eine isolierende Schicht (12; 12a,12b), wobei die isolierende Schicht auf der ersten Seite der Halbleiterschicht (10) aufgetragen ist und in die Gruben (11) reicht; (c) eine erste elektrisch leitfähige Schicht (14; 14a,14b) zur Kontaktierung des Halbleiterbauelements (3), wobei die erste elektrisch leitfähige Schicht (14; 14a,14b) auf die isolierende Schicht (12; 12a,12b) aufgetragen ist und in die Gruben (11) reicht, diese jedoch nicht ausfüllt (34); und (d) eine zweite elektrisch leitfähige Schicht (16), wobei die zweite elektrisch leitfähige Schicht (16) auf einer zweiten Seite der Halbleiterschicht (10) aufgetragen ist, die gegenüberliegend zu der ersten Seite ist; wobei die isolierende Schicht (12) Verdickungen (30) in Öffnungsbereichen der Gruben (11) aufweist, wobei eine jeweilige Verdickung (30) einen leitenden Bereich (32) mit einem verengten Querschnitt in der ersten elektrisch leitfähigen Schicht (14; 14a,14b) definiert.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Bereiche (32) mit verengtem Querschnitt in der ersten elektrisch leitfähigen Schicht (14) jeweils einen ersten Durchmesser (d1) zwischen 100,0 nm und 3,0 µm aufweisen, bevorzugt zwischen 300,0 nm und 700,0 nm.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei jede Grube (11) zumindest abschnittsweise einen zweiten Durchmesser (d2) im Öffnungsbereich der jeweiligen Grube (11) aufweist, wobei ein Verhältnis (d1:d2) von einem ersten Durchmesser (d1) zu dem zweiten Durchmesser (d2) des leitenden Bereichs (32) mit dem verengten Querschnitt zwischen 1:2 und 1:20 liegt, bevorzugt zwischen 1:5 und 1:15.
  4. Halbleiterbauelement nach einem der vorigen Ansprüche, wobei die isolierende Schicht (12; 12a,12b) abschnittsweise eine erste Schichtdicke (t1) aufweist und die Verdickungen (30) der isolierenden Schicht eine zweite Schichtdicke (t2) aufweisen, wobei ein Verhältnis (t1:t2) der ersten Schichtdicke (t1) zu der zweiten Schichtdicke (t2) zwischen 100:105 und 100:150 liegt, bevorzugt zwischen 100:110 und 100:115 oder zwischen 100:120 und 100:130.
  5. Halbleiterbauelement nach einem der vorigen Ansprüche, wobei jeder der leitenden Bereiche (32) mit verengtem Querschnitt als Engstelle einen flächig kleinen Abschnitt mit einem flächig großen oder größeren Abschnitt elektrisch leitend verbindet, indes auch elektrisch trennend abzukoppeln vermag.
  6. Halbleiterbauelement nach einem der vorigen Ansprüche, wobei jeder der leitenden Bereiche (32) mit verengtem Querschnitt als Engstelle ausgebildet ist, um von einem Stromfluss durchtrennt oder aufgetrennt zu werden, insbesondere einem Stromfluss einer solchen Höhe, der einen Schwellenwert überschreitet.
  7. Verfahren zum Betrieb eines Leistungsmoduls mit einem Halbleiterbauelement (3) nach einem der Ansprüche 1 bis 6, (a) wobei Engstellen (22) als leitende Bereiche (32) mit verengtem Querschnitt als elektrische Verbindungsleitbahnen in einer elektrisch leitfähigen Schicht (14; 14a,14b) des mehrschichtigen Halbleiterbauelements bei elektrischen Strömen größer einem vordefinierten Schwellenwert schmelzen und elektrisch nicht mehr leiten, (b) womit defekte, nicht mehr als Kondensator wirkende Elemente vereinzelt aus einer Vielzahl von parallel geschalteten als Kondensator wirkenden Elementen des mehrschichtigen Halbleiterbauelements isoliert werden.
  8. Verfahren nach Anspruch 7, wobei der Schwellenwert zwischen 0,5 mA und 500,0 mA liegt, bevorzugt zwischen 50,0 mA und 200,0 mA.
  9. Verfahren nach Anspruch 7 oder 8, wobei ein Schmelzen einer der Engstellen (22) Werkstoff aufschmilzt, der in einen unter der Engstelle (22) gelegenen Hohlraum (34) gelangt.
DE102020127640.0A 2020-07-10 2020-10-20 Halbleiterbauelement für Leistungselektronikanwendungen und Verfahren zum Betrieb eines Leistungsmoduls Active DE102020127640B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021113594A JP2022016384A (ja) 2020-07-10 2021-07-08 パワーエレクトロニクス用途のための半導体素子
US17/371,622 US20220037269A1 (en) 2020-07-10 2021-07-09 Semiconductor device for power electronics applications

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020118340 2020-07-10
DE102020118340.2 2020-07-10

Publications (2)

Publication Number Publication Date
DE102020127640A1 DE102020127640A1 (de) 2022-01-13
DE102020127640B4 true DE102020127640B4 (de) 2024-05-08

Family

ID=79020191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020127640.0A Active DE102020127640B4 (de) 2020-07-10 2020-10-20 Halbleiterbauelement für Leistungselektronikanwendungen und Verfahren zum Betrieb eines Leistungsmoduls

Country Status (3)

Country Link
US (1) US20220037269A1 (de)
JP (1) JP2022016384A (de)
DE (1) DE102020127640B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763911A (en) 1996-06-05 1998-06-09 Pacesetter, Inc. Micro-cellular capacitor for use in implantable medical devices
US20030132438A1 (en) * 2002-01-09 2003-07-17 Winbond Electronics Corporation Structure of a deep trench-type DRAM
US8330247B2 (en) 2007-02-20 2012-12-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Semiconductor arrangement with trench capacitor and method for production thereof
US8563388B2 (en) 2009-03-26 2013-10-22 Semikron Elektronik Gmbh & Co., Kg Method for producing a plurality of integrated semiconductor components
US8705257B2 (en) 2010-11-03 2014-04-22 Denso Corporation Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements
US9455151B2 (en) 2013-11-22 2016-09-27 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Integrated capacitor and method for producing the same
US20190007041A1 (en) 2017-06-29 2019-01-03 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Electrical circuit arrangement with an active discharge circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006017487A1 (de) 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
KR100753106B1 (ko) * 2006-09-28 2007-08-31 주식회사 하이닉스반도체 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 제조방법
KR100792403B1 (ko) * 2006-09-28 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
EP3832709A4 (de) * 2018-08-01 2021-08-11 Nissan Motor Co., Ltd. Halbleitervorrichtung, leistungsmodul und herstellungsverfahren für die halbleitervorrichtung
CN111403282B (zh) * 2020-01-02 2022-01-04 杭州士兰微电子股份有限公司 沟槽栅mosfet功率半导体器件及其多晶硅填充方法和制造方法
EP3886163A1 (de) * 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Kontaktstrukturen in rc-netzwerkkomponenten
CN113644055B (zh) * 2021-06-30 2023-11-14 中国科学院微电子研究所 半导体功率器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763911A (en) 1996-06-05 1998-06-09 Pacesetter, Inc. Micro-cellular capacitor for use in implantable medical devices
US20030132438A1 (en) * 2002-01-09 2003-07-17 Winbond Electronics Corporation Structure of a deep trench-type DRAM
US8330247B2 (en) 2007-02-20 2012-12-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Semiconductor arrangement with trench capacitor and method for production thereof
US8563388B2 (en) 2009-03-26 2013-10-22 Semikron Elektronik Gmbh & Co., Kg Method for producing a plurality of integrated semiconductor components
US8705257B2 (en) 2010-11-03 2014-04-22 Denso Corporation Switching module including a snubber circuit connected in parallel to a series-connected unit of flowing restriction elements
US9455151B2 (en) 2013-11-22 2016-09-27 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Integrated capacitor and method for producing the same
US9917146B2 (en) 2013-11-22 2018-03-13 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Integrated capacitor and method for producing the same
US20190007041A1 (en) 2017-06-29 2019-01-03 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Electrical circuit arrangement with an active discharge circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wert nach Müller-Hildebrand, https://de.wikipedia.org/wiki/Elektrische_Stromdichte, Version vom 19. Juli 2019, 17:04 Uhr, Fussnote 7

Also Published As

Publication number Publication date
DE102020127640A1 (de) 2022-01-13
US20220037269A1 (en) 2022-02-03
JP2022016384A (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
EP3469619B1 (de) Schaltzelle mit halbleiterschaltelement und mikroelektromechanischem schaltelement
DE102019215127A1 (de) Halbleitervorrichtung
DE112014006606T5 (de) Leistungshalbleitereinheit
WO1997023911A1 (de) Halbleiteranordnung zur strombegrenzung
EP1703560A2 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE112013007243B4 (de) Halbleitervorrichtung
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102021110214A1 (de) Halbleitervorrichtung
DE3401407A1 (de) Halbleitervorrichtung
DE3406420A1 (de) Halbleiter-leistungsvorrichtung mit mehreren parallel geschalteten, gleichen elementen
WO2023138989A1 (de) Leistungselektronik
DE102020127640B4 (de) Halbleiterbauelement für Leistungselektronikanwendungen und Verfahren zum Betrieb eines Leistungsmoduls
EP3625837B1 (de) Verfahren zum anordnen eines kontaktelements, kontaktelement sowie batteriestapel
DE10039185B4 (de) Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung
DE10358324A1 (de) Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
EP1587145B1 (de) Satz integrierter Gitterkondensatoren und dessen Herstellungsverfahren
DE19815136B4 (de) Integrierte Halbleiterschaltung mit einem Kondensator und einem Sicherungselement und Herstellungsverfahren
DE102022205702A1 (de) Leistungselementintegrationsmodul
DE102011003213A1 (de) Halbleiterbauelement mit einer Vielzahl von FET-Zellen
DE102006025955B4 (de) Piezoelektrischer Aktor mit Isolationsabsicherung
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102021128835B4 (de) Schaltungsanordnung mit flächig aufgebrachtem Kondensator
DE102020118483A1 (de) Halbleitervorrichtung
DE2109508C2 (de) Thyristor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029410000

Ipc: H10D0064200000

R020 Patent grant now final