DE102019118692A1

DE102019118692A1 - Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen

Info

Publication number: DE102019118692A1
Application number: DE102019118692.7A
Authority: DE
Inventors: Gregor Pobegen; Thomas Aichinger; Gerald Rescher; Al-Moatasem El-Sayed; Jonathan Cottom; Alexander Shluger
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2019-07-10
Filing date: 2019-07-10
Publication date: 2021-01-14

Abstract

Verfahren (100, 200) zum Bilden eines Halbleiterbauelements (300) werden bereitgestellt. Ein vorgeschlagenes Verfahren (100) umfasst das Bilden (110) einer Gate-Isolierschicht (310) auf einem Halbleitersubstrat des Halbleiterbauelements (300), und das Erhöhen (120) einer Anzahl von Defekten innerhalb der gebildeten Gate-Isolierschicht (310) nach Bilden der Gate-Isolierschicht (310). Nach dem Erhöhen (120) der Anzahl von Defekten innerhalb der Gate-Isolierschicht (310) kann die Gate-Isolierschicht (310) unter Verwendung einer Reaktivgasspezies getempert (130) werden.

Description

Gebiet
Beispiele beziehen sich auf Verfahren zum Bilden von Halbleiterbauelementen und auf Halbleiterbauelemente.
Hintergrund
Bei Halbleiterbauelementen, z.B. MOSFETs (MOSFET: metal oxide semiconductor field effect transistor; Metall-Oxid-Halbleiter-Feldeffekttransistor), kann eine Inversionskanalmobilität von einer Defektdichte einer Gate-Isolierschicht, platziert auf einem Halbleitersubstrat des Halbleiterbauelements, abhängen. Zum Beispiel haben Kristallgitter-Mängel bei einer Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat einen Einfluss auf die Performance des Halbleiterbauelements.
Defekte in der Kristallstruktur bei der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat können geringe Inversionskanalmobilität verursachen und die Performance des Halbleiterbauelements aufgrund von höherem Einschaltwiderstand und geringerer Effizienz des Halbleiterbauelements, z.B. des MOSFET, einschränken. Es kann ein Bedarf bestehen zum Bereitstellen von Konzepten für Halbleiterbauelemente mit verbessertem Einschaltwiderstand, verbesserter Effizienz und/oder Zuverlässigkeit.
Zusammenfassung
Einige Beispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements, umfassend ein Bilden einer Gate-Isolierschicht auf einem Halbleitersubstrat auf dem Halbleiterbauelement. Das Verfahren umfasst ferner das Erhöhen einer Anzahl von Defekten innerhalb der Gate-Isolierschicht nach dem Bilden der Gate-Isolierschicht. Ferner wird die Gate-Isolierschicht unter Verwendung einer Reaktivgasspezies nach dem Erhöhen der Anzahl von Defekten innerhalb der Gate-Isolierschicht getempert.
Einige Beispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Eine Gate-Isolierschicht wird auf einem Halbleitersubstrat des Halbleiterbauelements gebildet. Das Verfahren umfasst das Tempern der Gate-Isolierschicht unter Verwendung einer Reaktivgasspezies. Eine Konzentration von Passivierungsatomen innerhalb einer Teilschicht der Gate-Isolierschicht beträgt zumindest 4·10¹⁴ cm^-2. Die Teilschicht der Gate-Isolierschicht ist direkt benachbart zu einer Oberfläche des Halbleitersubstrats positioniert und weist eine Dicke von zumindest 1 nm auf.
Weitere Beispiele beziehen sich auf ein Halbleiterbauelement, umfassend ein Halbleitersubstrat, einen Transistor und eine Gate-Isolierschicht des Transistors. Das Halbleiterbauelement umfasst ferner eine Gateelektrode des Transistors. Die Gate-Isolierschicht ist zwischen dem Halbleitersubstrat und der Gateelektrode positioniert. Ein Kanalwiderstand einer Kanalregion des Transistors innerhalb des Halbleitersubstrats beträgt höchstens 150 mΩ/mm².
Figurenliste
Nachfolgend werden einige Beispiele von Verfahren und/oder Bauelementen ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen

1 ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements, umfassend ein Erhöhen einer Anzahl von Defekten innerhalb einer Gate-Isolierschicht, zeigt;
2 ein Flussdiagramm eines Verfahren zum Bilden eines Halbleiterbauelements, umfassend ein Bilden einer Gate-Isolierschicht mit einer hohen Defektdichte, zeigt;
3 einen schematischen Querschnitt eines Halbleiterbauelements mit einer Gate-Isolierschicht zeigt;
4 eine Darstellung eines Halbleiterbauelements mit einer Siliziumdioxidschicht zeigt;
5 eine Darstellung eines Passivierungsprozesses mit einem Siliziumkarbidsubstrat und einer Siliziumdioxidschicht umfassend Defekte zeigt; und
6a bis 6c Darstellungen von Verfahren zum Bereitstellen einer Gate-Isolierschicht mit einer hohen Defektdichte zeigen.

Detaillierte Beschreibung
Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Schutzbereich der Offenbarung fallen. Gleiche oder ähnliche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktionalität bereitstellen.
Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B, sofern dies nicht explizit (z.B. durch den Begriff „entweder...oder“) oder implizit anderweitig angegeben ist. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“ oder „A und/oder B“. Das Gleiche gilt für Kombinationen von mehr als zwei Elementen. Ferner, wenn ein Element (z.B. eine Schicht oder eine Maske) „auf“ (z.B. positioniert „auf“ oder gebildet „auf“) einem weiteren Element ist, impliziert dies nicht, dass dieses Element „direkt auf“ diesem weiteren Element positioniert ist. Vielmehr kann eine weitere Komponente (z.B. eine weitere Schicht) zwischen diesem Element und diesem weiteren Element positioniert sein.
Die Terminologie, die hierin zum Beschreiben bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktionalität zu implementieren. Ähnlich, wenn eine Funktionalität nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktionalität unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente und/oder Komponenten präzisieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente, Komponenten und/oder irgendeiner Gruppe derselben ausschließen.
Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hier in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem die Beispiele gehören.
Einige Halbleiterbauelemente (wie z. B. MOSFETs) können eine geringe Inversionskanalmobilität aufweisen. Eine geringere Inversionskanalmobilität kann zu einem höheren Einschaltwiderstand des MOSFET führen. Eine geringere Inversionskanalmobilität kann durch Defekte bei einer Schnittstelle oder nahe einer Schnittstelle zwischen einer Gate-Isolierschicht und einem Halbleitersubstrat des MOSFET verursacht werden.
Einige Konzepte streben daher an, eine Gate-Isolierschicht mit hoher Qualität, z.B. eine Gate-Isolierschicht mit einer Defektdichte so niedrig wie möglich, auf einem Halbleitersubstrat des Halbleiterbauelements bereitzustellen. Einige Konzepte können ferner die Defektdichte der Gate-Isolierschicht mit hoher Qualität unter Verwendung von Tempertechniken reduzieren. Jedoch kann eine bestimmte Anzahl von Defekten verbleiben, die die Performance des Halbleiterbauelements einschränken.
Konzepte werden vorgeschlagen, um eine Reduktion von elektrisch aktiven Defekten im Vergleich zu anderen Konzepten zu ermöglichen. Das Bereitstellen von Halbleiterbauelementen mit einer höheren oder erhöhten Inversionskanalmobilität und einem geringeren Einschaltwiderstand und höherer Zuverlässigkeit im Vergleich zu anderen Halbleiterbauelementen kann durch Konzepte ermöglicht werden, wie sie in Verbindung mit den obigen oder folgenden Beispielen beschrieben sind.
1 zeigt ein Flussdiagramm eines Verfahrens 100 zum Bilden eines Halbleiterbauelements. Das Verfahren 100 kann ein Bilden 110 einer Gate-Isolierschicht umfassen. Die Gate-Isolierschicht kann auf einem Halbleitersubstrat des Halbleiterbauelements gebildet 110 werden. Zum Beispiel kann die Gate-Isolierschicht durch Abscheiden der Gate-Isolierschicht auf das Halbleitersubstrat oder durch thermische Oxidation einer Oberflächenregion des Halbleitersubstrats gebildet 110 werden. Die Gate-Isolierschicht kann ein Oxid (z.B. Siliziumdioxid, Silizium-Oxinitrid, Aluminiumoxid), ein Nitrid (z.B. Siliziumnitrid) oder Kohlenstoff (z.B. amorphen Kohlenstoff) umfassen. Zum Beispiel ist die Gate-Isolierschicht eine Oxidschicht (z.B. Siliziumdioxid, Silizium-Oxinitrid, Aluminiumoxid, Hafniumdioxid), eine Nitridschicht (z.B. Siliziumnitrid) oder eine Kohlenstoffschicht (z.B. amorpher Kohlenstoff).
Die Gate-Isolierschicht kann zum Beispiel mit einer absichtlich hohen Anzahl von Defekten, Kristalldefekten und/oder Punktdefekten gebildet 110 werden. Die gebildete Gate-Isolierschicht kann eine Gate-Isolierschicht mit niedriger Qualität und einer hohen Defektdichte sein. Auf diese Weise kann es möglich sein, die Gate-Isolierschicht sehr schnell und/oder mit geringem Aufwand und/oder zu geringen Kosten zu bilden.
Das Verfahren 100 kann ferner ein Erhöhen 120 der Anzahl von Defekten innerhalb der Gate-Isolierschicht umfassen. Die Anzahl von Defekten kann nach dem Bilden 110 der Gate-Isolierschicht erhöht 120 werden. Durch Erhöhen 120 der Anzahl von Defekten kann die Qualität der Gate-Isolierschicht herabgesetzt werden, z.B. absichtlich herabgesetzt werden.
Es ist möglich, dass der Schritt des Bildens 110 der Gate-Isolierschicht ausgeführt wird, sodass die Gate-Isolierschicht zunächst eine hohe Anzahl von Defekten aufweist. Zusätzlich oder als Alternative kann die Anzahl von Defekten in der Gate-Isolierschicht nach dem Bilden 110 der Gate-Isolierschicht erhöht 120 werden. Zum Beispiel kann die Gate-Isolierschicht mit einer mittleren Anzahl von Defekten gebildet 110 werden und die Anzahl von Defekten wird nachfolgend zu einer hohen Anzahl von Defekten erhöht. Bei einem anderen Beispiel wird die Gate-Isolierschicht mit einer niedrigen Anzahl von Defekten gebildet und die Anzahl von Defekten wird nachfolgend zu einer hohen Anzahl von Defekten erhöht.
Das Verfahren 100 kann ferner das Tempern 130 der Gate-Isolierschicht unter Verwendung einer Reaktivgasspezies umfassen. Das Tempern 130 kann nach dem Erhöhen 120 der Anzahl von Defekten innerhalb der Gate-Isolierschicht ausgeführt werden. Zum Beispiel umfasst das Tempern 130 der Gate-Isolierschicht ein Erwärmen der Gate-Isolierschicht in einer Reaktivgasatmosphäre, umfassend zumindest eine Reaktivgasspezies. Die Reaktivgasspezies kann in einer Umgebungsreaktivgasatmosphäre, bereitgestellt durch Tempern 130, bereitgestellt werden.
Eine Gate-Isolierschicht mit niedriger Qualität in Kombination mit dem Temperschritt kann es ermöglichen, eine reduzierte Defektdichte bei der Schnittstelle oder nahe der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat nach dem Tempern der Gate-Isolierschicht bereitzustellen. Genauer kann die Gate-Isolierschicht mit niedriger Qualität eine erhöhte Effizienz des Temperschritts erlauben. Ferner kann eine Gate-Isolierschicht mit niedriger Qualität auf kosteneffiziente Weise hergestellt werden. Ein Reduzieren der Defektdichte bei der Schnittstelle oder nahe der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat kann ein Erhöhen der Kanalmobilität ermöglichen und kann den Einschaltwiderstand des zu bildenden Halbleiterbauelements reduzieren.
Die Defekte innerhalb der Gate-Isolierschicht können mit der Reaktivgasspezies reagieren. Zum Beispiel wird die Reaktivgasspezies in der Gate-Isolierschicht gesplittet, genauer bei den Defekten in der Gate-Isolierschicht. Zum Beispiel wird die Reaktivgasspezies in zumindest zwei ihrer Teile (z.B. ihre Substituenten, ihre Atome und/oder ihre Atomgruppen), zum Beispiel in zumindest zwei ihrer Elemente, gesplittet. Zumindest ein Element und/oder zumindest ein Substituent der Reaktivgasspezies können den Defekt passivieren. Zumindest ein anderes/r Element und/oder Substituent der Reaktivgasspezies kann zu Defekten bei der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat migrieren und kann diese Defekte passivieren und/oder elektrisch inaktivieren. Das bedeutet, dass die Defekte innerhalb der Gate-Isolierschicht ein Splitten der Reaktivgasspezies ermöglichen können, sodass ein getrenntes reaktives Element der Reaktivgasspezies zu der Schnittstelle migrieren kann und die Defekte bei der Schnittstelle passivieren kann.
Das Tempern 130 der Gate-Isolierschicht unter Verwendung der Reaktivgasspezies kann Defekte reduzieren oder die Defektdichte bei der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat reduzieren. Die reduzierte Anzahl von Defekten bei der Schnittstelle kann zu einer höheren Inversionskanalmobilität des Halbleiterbauelements und zu einem reduzierten Einschaltwiderstand führen.
Das Tempern 130 einer Gate-Isolierschicht mit niedriger Qualität unter Verwendung der Reaktivgasspezies kann ein Reduzieren der Anzahl von Defekten bei der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat ermöglichen. Durch eine höhere Anzahl von Defekten innerhalb der Gate-Isolierschicht kann es möglich sein, eine höhere Anzahl von Defekten bei der Schnittstelle durch Tempern 130 der Gate-Isolierschicht unter Verwendung der Reaktivgasspezies zu passivieren. Zum Beispiel kann die Anzahl von Defekten bei der Schnittstelle niedriger sein und/oder die Defekte bei der Schnittstelle sind möglicherweise nicht länger elektrisch aktiv (sogenannte „nicht-schädliche“ Defekte) nach dem Tempern 130 der Gate-Isolierschicht mit niedriger Qualität, verglichen mit dem Tempern einer anderen Gate-Isolierschicht mit einer niedrigeren Defektdichte innerhalb der Gate-Isolierschicht. Vor dem Tempern können Defekte einen schädlichen Einfluss auf die Performance und/oder die Zuverlässigkeit des Halbleiterbauelements haben. Ferner kann die Anzahl von Defekten in der Gate-Isolierschicht auch reduziert werden und/oder die Defekte können in nicht-schädliche Defekte transformiert werden aufgrund der Passivierung des Defekts in der Gate-Isolierschicht durch die Reaktivgasspezies. Es kann insbesondere möglich sein, dass zumindest ein Substituent und/oder Element der Reaktivgasspezies Defekte bei der Schnittstelle passiviert, während der/das andere Substituent und/oder Element Defekte in der Gate-Isolierschicht passiviert, was zu einer verbesserten Schnittstelle und einer Kompensation der Gate-Isolierschicht mit niedriger Qualität führt.
Zum Beispiel, durch Reduzieren einer Gesamtqualität der Gate-Isolierschicht vor dem Tempern 130 der Gate-Isolierschicht, kann eine Dichte von Defekten bei der Schnittstelle zu dem Halbleitersubstrat, was einen negativen Effekt auf die Ladungsträgermobilität in der Kanalregion des Transistors hat, nach dem Tempern 130 reduziert werden. Eine verringerte Defektdichte bei der Schnittstelle kann einen Kanalwiderstand in einem eingeschalteten Zustand des Transistors des Halbleiterbauelements zum Beispiel reduzieren, und kann es ermöglichen, eine Effizienz des Halbleiterbauelements aufgrund von reduzierter Verlustleistung des Halbleiterbauelements zu erhöhen. Zum Beispiel kann der Einschaltwiderstand von vertikalen Siliziumkarbid- (SiC) MOSFETs mit niedriger Spannung hauptsächlich von einem Kanalwiderstand des SiC-MOSFET abhängen, sodass SiC-MOSFETs mit einem verringerten Kanalwiderstand und somit verringertem Einschaltwiderstand unter Verwendung des vorgeschlagenen Verfahrens 100 gebildet werden können.
Zum Beispiel kann eine Defektdichte innerhalb der Gate-Isolierschicht zumindest 1·10²⁰ cm^-3 (oder zumindest 5·10²⁰ cm^-3 oder zumindest 1·10²¹ cm^-3 oder zumindest 5·10²¹ cm^-3) und/oder höchstens 1·10²² cm^-3 (oder höchstens 5·10²¹ cm^-3 oder höchstens 1·10²¹ cm^-3) nach dem Erhöhen 120 der Anzahl von Defekten betragen. Zum Beispiel, vor Erhöhen 120 der Anzahl von Defekten, kann die Gate-Isolierschicht eine Defektdichte von höchstens 1·10¹⁹ cm^-3 aufweisen. Zum Beispiel kann das Erhöhen 120 der Anzahl von Defekten ausgeführt werden, bis die vorgesehene Defektdichte erreicht wird. Das Bereitstellen einer höheren Defektdichte kann es ermöglichen, mehr Defekte bei der Schnittstelle durch Tempern 130 der Gate-Isolierschicht zu passivieren.
Zum Beispiel kann eine Defektdichte innerhalb der Gate-Isolierschicht nach dem Erhöhen 120 der Anzahl von Defekten zumindest Zehn mal (oder zumindest 100 mal, oder zumindest 1000 mal) und/oder höchstens 4000 mal oder höchstens 2500 mal oder höchstens 2300 mal eine Defektdichte innerhalb der Gate-Isolierschicht vor dem Erhöhen 120 der Anzahl von Defekten sein. Der Faktor kann von einer Qualität der Gate-Isolierschicht vor dem Erhöhen 120 der Anzahl von Defekten abhängen. Zum Beispiel kann eine Qualität der gebildeten Gate-Isolierschicht nach dem Erhöhen 120 der Anzahl von Defekten niedrig sein und eine vorgesehene Defektdichte kann durch Erhöhen der Anzahl von Defekten zum Beispiel um einen Faktor 10 erreicht werden. Alternativ kann eine Qualität der gebildeten Gate-Isolierschicht höher sein und eine vorgesehen Defektdichte kann durch Erhöhen der Anzahl von Defekten zum Beispiel um einen Faktor 100 (oder einen Faktor 500) erreicht werden.
Zum Beispiel umfasst das Erhöhen 120 der Anzahl von Defekten eine Bestrahlung der Gate-Isolierschicht durch zumindest eines aus Elektronen, Photonen und Ionen. Zum Beispiel kann ionisierende Strahlung Schäden in der Kristallstruktur der Gate-Isolierschicht verursachen, sodass sich die Defektdichte erhöht. Ionisierende Strahlung kann zumindest eines aus einem Partikelstrahl und elektromagnetischer Hochenergie-Strahlung, zum Beispiel ultraviolette Strahlung, Röntgenstrahlen oder sogar Gammastrahlen umfassen. Die Strahlung kann Atome aus ihren Gitterstellen des Gate-Isolierschicht-Gitters versetzen, sodass Defekte auftreten. Zum Beispiel kann die Anzahl von Defekten in der Gate-Isolierschicht eingestellt, z.B. erhöht, werden durch Einstellen eines Einfallswinkels und/oder einer Strahlungsenergie und/oder einer Strahlungswellenlänge der Strahlung. Zum Beispiel kann die Strahlung keinen oder einen vernachlässigbaren Einfluss auf das Halbleitersubstrat haben, z.B. kann eine Defektdichte des Halbleitersubstrat während des Erhöhens 120 der Anzahl von Defekten innerhalb der Gate-Isolierschicht konstant bleiben. Die Strahlung kann durch einen Partikelbeschleuniger erzeugt werden. Zum Beispiel kann die Gate-Isolierschicht mit einem Partikelstrahl bestrahlt werden. Zum Beispiel kann das Bestrahlen der Gate-Isolierschicht die Qualität der Gate-Isolierschicht herabsetzen.
Zum Beispiel kann ein Erhöhen 120 der Anzahl von Defekten das Bereitstellen einer Getter-Schicht auf einer Vorderseite der Gate-Isolierschicht umfassen. Eine Getter-Schicht kann ein reaktives Material umfassen, das zumindest eine Art von Atomen der Gate-Isolierschicht adsorbiert oder absorbiert. Das reaktive Material kann ein chemikalisches Binden der zumindest einen Art von Atomen der Gate-Isolierschicht innerhalb der Getter-Schicht verursachen. Zum Beispiel ist die Getter-Schicht eine Sauerstoff-Getter-Schicht (z.B. eine Hafniumschicht), die Sauerstoffatome von der Gate-Isolierschicht entfernen kann. Eine Sauerstoff-Getter-Schicht kann zumindest eines aus Hafnium, Zink, Indium, Gallium, Scandium, Yttrium und Lanthan als reaktive Materialien zum Entfernen von Sauerstoffatomen von der Gate-Isolierschicht umfassen. Die Getter-Schicht kann an der Gate-Isolierschicht angebracht sein. Zum Beispiel bedeckt die Getter-Schicht die Gate-Isolierschicht zumindest stellenweise. Die Getter-Schicht kann eine Beschichtung oder eine Bulkschicht sein. Die Getter-Prozesse können temperaturaktiviert sein.
Das Tempern 130 der Gate-Isolierschicht kann zumindest einen Temperprozess oder zumindest einen Temperschritt umfassen. Die Gate-Isolierschicht kann während eines Temperprozesses in einer definierten Gasatmosphäre erwärmt werden. Für den Temperprozess kann die Gate-Isolierschicht, die sich auf dem Halbleitersubstrat befindet, in eine Temperkammer eines Temperwerkzeugs (z. B. eines Tempersystems) platziert werden. Während des Temperprozesses kann die Temperkammer eine Gasatmosphäre mit zumindest einer Reaktivgasspezies umfassen. Für das Tempern 130 der Gate-Isolierschicht kann zumindest eine Prozessbedingung des Temperprozesses ausgewählt werden, um ein verbessertes Ergebnis im Hinblick auf eine verringerte Defektdichte bei der Gate-Isolier-Halbleiterschnittstelle und/oder einen reduzierten Einschaltwiderstand des zu bildenden Halbleiterbauelements zu erhalten. Temperbedingungen umfassen, sind aber nicht beschränkt auf: Temperzeit, Tempertemperatur, Gaszusammensetzung der Gasatmosphäre (z.B. Reaktivgasspezies und/oder Mischung von Reaktivgasspezies) und/oder Verdünnung in Inertgas. Im Fall von mehreren Temperprozessen kann zumindest eine Prozessbedingung für jeden Temperprozess geändert werden.
Zum Beispiel können die zum Tempern 130 verwendeten Reaktivgasspezies zumindest eine aus Stickoxid (NO), Distickstoffmonoxid (N2O), Wasserstoff (H2), Ammoniak (NH3), Wasserstoffperoxid (H2O2), Salpetersäure (HNO3), Wasserdampf (H2O), Sauerstoff (O2, O3) und/oder Phosphorylchlorid (POCl3) sein. Die zuvor in Klammern angegebenen, stöchiometrischen Gleichungen sind nicht als Beschränkung der jeweiligen Gasspezies auf die stöchiometrische Zusammensetzung zu verstehen. Alle der zuvor beschriebenen Reaktivgasspezies können als Reaktivgasspezies verwendet werden. Der Temperprozess kann in einer Reaktivgasatmosphäre, umfassend mehr als 0,1 Vol.-% (oder mehr als 1 %, mehr als 5 %, mehr als 10 % oder mehr als 20 %) der Reaktivgasspezies ausgeführt werden.
Zum Beispiel kann die Reaktivgasspezies im Hinblick auf ihre Ladung zum Tempern angepasst werden. Dies kann zum Beispiel unter Verwendung eines Katalysators durchgeführt werden. Der Katalysator kann in dem reaktiven Gas und/oder bei der Oberfläche der Gate-Isolierschicht bereitgestellt sein. Zum Beispiel können Ionen in die Reaktivgasatmosphäre des Temperprozesses eingeführt werden. Alternativ oder zusätzlich können Ionen auf einer Oberfläche der Gate-Isolierschicht vor und/oder während des Temperns 130 bereitgestellt werden, um ein elektrisches Oxid-Feld zu induzieren. Zum Beispiel kann durch Ladung der Reaktivgasspezies aufgrund des Verwendens des Katalysators eine Reaktion der Reaktivgasspezies mit Defekten innerhalb der Gate-Isolierschicht beschleunigt werden. Zum Beispiel kann eine Migration von gesplitteten Atomen der Reaktivgasspezies zu Defekten nahe der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat durch Laden der Reaktivgasspezies während oder vor dem Tempern 130 verbessert werden.
Zum Beispiel kann der Betrag von passivierten Defekten nahe der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat von der Tempertemperatur und/oder der Temperdauer abhängen. Optional kann eine Dauer des Temperns 130 der Gate-Isolierschicht länger als 10 Minuten und/oder kürzer als 600 Minuten sein. Die Dauer des Temperns kann eine Zeitspanne sein, während der die Gate-Isolierschicht in der Reaktivgasatmosphäre erwärmt wird, die die Reaktivgasspezies umfasst. Zum Beispiel kann die Dauer des Temperns der Gate-Isolierschicht länger als 20 Minuten, länger als 50 Minuten, länger als 100 Minuten oder länger als 200 Minuten sein. Zum Beispiel kann die Dauer des Temperns kürzer als 520 Minuten, kürzer als 450 Minuten, kürzer als 350 Minuten oder kürzer als 250 Minuten sein. Längere Temperzeiten können eine bessere Sättigung von Defekten bei der Schnittstelle der Gate-Isolierschicht und dem Halbleitersubstrat erlauben. Umgekehrt können kürzere Temperzeiten eine kürzere Prozessdauer ermöglichen und damit Kosten reduzieren.
Zum Beispiel kann die Tempertemperatur während zumindest einem Temperprozess oder während jedem Temperprozess höher als 600 °C und/oder geringer als 1200 °C sein. Die Tempertemperatur kann eine Maximaltemperatur oder eine Durchschnittstemperatur der Gate-Isolierschicht und/oder der Reaktivgasatmosphäre während des Temperns der Gate-Isolierschicht sein. Zum Beispiel kann die Tempertemperatur die charakteristische Temperatur eines Temperprozesses sein. Zum Beispiel kann die Tempertemperatur höher als 650 °C, höher als 700 °C, höher als 900°C oder höher als 1000 °C sein. Zum Beispiel kann die Tempertemperatur geringer als 1150°C, geringer als 1050 °C, geringer als 950 °C oder geringer als 900°C sein. Zum Beispiel kann die Tempertemperatur abhängig von der Temperdauer ausgewählt werden. Eine höhere Tempertemperatur kann zu schnellerem Tempern führen. Eine niedrigere Tempertemperatur kann niedrigere Defektdichten ermöglichen, da Defekte ebenfalls bei höheren Temperaturen gebildet werden können.
Zum Beispiel kann die gebildete 110 Gate-Isolierschicht eine aus einer Siliziumdioxidschicht, einer Hafniumdioxidschicht oder einer Siliziumdioxidschicht sein. Das für die Gate-Isolierschicht verwendete Material kann von dem Halbleitersubstratmaterial und/oder der Art von Halbleiterbauelement abhängig sein. Zum Beispiel kann, wenn Siliziumcarbid das Halbleitersubstratmaterial ist, die Gate-Isolierschicht Siliziumdioxid, unterstöchiometrisches Siliziumdioxid und/oder Siliziumnitrid umfassen.
Gemäß einem Aspekt kann das Verfahren 100 ein Entfernen eines Teils der Gate-Isolierschicht nach dem Tempern der Gate-Isolierschicht umfassen, sodass ein verbleibender Teil der Gate-Isolierschicht, verbleibend auf dem Halbleitersubstrat, eine Dicke von zumindest 1 nm (oder zumindest 5 nm oder zumindest 10 nm oder zumindest 50 nm oder von zumindest 100 nm, von zumindest 150 nm oder von zumindest 200 nm) und/oder von höchstens 400 nm (oder von höchstens 300 nm, von höchstens 200 nm oder von höchstens 100 nm) aufweist. Die Dicke des verbleibenden Teils der Gate-Isolierschicht kann bei höheren Spannungsklassen höher sein, z.B. höhere Durchbruchspannung des Halbleiterbauelements, das mit dem Verfahren gebildet wird. Die verbleibende Gate-Isolierschicht kann eine Teilschicht der Gate-Isolierschicht umfassend passivierte Defekte nahe der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat sein. Zum Beispiel kann der Teil der Gate-Isolierschicht, der eine erhöhte Defektdichte aufweist, entfernt werden.
Nach dem Entfernen des Teils der Gate-Isolierschicht kann eine zweite Gate-Isolierschicht auf dem verbleibenden Teil der Gate-Isolierschicht, z.B. auf der Teilschicht, gebildet werden. Die zweite Gate-Isolierschicht kann direkt auf dem verbleibenden Teil der Gate-Isolierschicht gebildet werden. Zum Beispiel ist eine Defektdichte der zweiten Gate-Isolierschicht niedriger als eine Defektdichte des verbleibenden Teils der Gate-Isolierschicht und/oder des entfernten Teils der Gate-Isolierschicht. Zum Beispiel kann die zweite Gate-Isolierschicht eine hohe Qualität haben, z.B. eine absichtlich niedrige Defektdichte. Die zweite Gate-Isolierschicht kann die Gate-Isolierschicht mit niedriger Qualität nach dem Entfernen dieser ersetzten. Die zweite Gate-Isolierschicht kann durch Abscheidungsverfahren, z.B. chemische Gasphasenabscheidung, gebildet werden und eine Defektdichte der zweiten Gate-Isolierschicht kann durch Tempern der gebildeten zweiten Gate-Isolierschicht durch einen zweiten Temperprozess in einer Reaktivgasatmosphäre reduziert werden, z.B. bei einer Temperatur von zumindest 800 °C (oder zumindest 900 °C) und/oder von höchstens 1100 °C (oder von höchstens 1000 °C). Eine Gate-Isolierschicht mit hoher Qualität kann eine Performance des zu bildenden Halbleiterbauelements erhöhen. Anders ausgedrückt kann für das Tempern 130 eine Gate-Isolierschicht mit niedriger Qualität bereitgestellt werden, wohingegen nach dem Tempern 130 eine Gate-Isolierschicht mit hoher Qualität bereitgestellt werden kann.
Zum Beispiel umfasst das Verfahren 100 ferner das Bilden einer Gateelektrode auf der Gate-Isolierschicht, z.B. nach dem Tempern 130 der Gate-Isolierschicht. Zum Beispiel kann die Gateelektrode nach dem Ersetzen eines Teils der Gate-Isolierschicht mit niedriger Qualität durch die Gate-Isolierschicht mit hoher Qualität gebildet werden. Zum Beispiel kann die Gateelektrode durch Abscheiden einer elektrisch leitfähigen Schicht (z. B. einer Polysiliziumschicht, einer Kupferschicht oder einer Aluminiumschicht) gebildet werden. Nach der Abscheidung der elektrisch leitfähigen Schicht kann die elektrisch leitfähige Schicht strukturiert werden, um eine oder mehrere Gateelektroden von einem oder mehreren Transistoren oder Transistorzellen zu erhalten. Zusätzlich oder als Alternative kann die Gateelektrode eine Gate-Graben-Elektrode eines Gate-Grabens sein, der sich von einer Oberfläche des Halbleitersubstrats in das Substrat erstreckt. In diesem Fall kann in dem Halbleitersubstrat ein Graben gebildet werden, z.B. durch Ätzen. Zum Bilden des Gate-Grabens kann die Gate-Isolierschicht auf Seitenwänden des Grabens abgeschieden werden, wonach eine elektrisch leitfähige Schicht in den Graben gefüllt wird zum Bilden der Gateelektrode.
Die gebildete Gateelektrode kann eine Gateelektrode eines Transistors des Halbleiterbauelements sein, die durch die Gate-Isolierschicht von dem Halbleitersubstrat isoliert ist. Zum Beispiel kann während des Betriebs des Halbleiterbauelements eine Gate-Spannung auf die Gate-Elektrode des Transistors des Halbleiterbauelements angewendet werden.
Nach dem Bilden der Gateelektrode können weitere Herstellungsprozesse ausgeführt werden. Zum Beispiel können eine oder mehrere Verdrahtungsschichten und/oder Metallisierungsschichten bei dem Halbleiterbauelement gebildet werden und Halbleiterbauelemente, die auf demselben Halbleiter-Wafer gebildet sind, können voneinander getrennt werden (z.B. durch Vereinzeln).
Das zu bildende Halbleiterbauelement kann ein Feldeffekttransistor sein, z.B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), oder ein Bipolartransistor mit isoliertem Gate (IGBT; insulated gate bipolar transistor). Zum Beispiel kann das vorgeschlagene Verfahren 100 zum Bilden eines Halbleiterbauelements oder eines Halbleiterbauelements mit breitem Bandabstand verwendet werden, das zumindest einen Transistor oder eine Transistoranordnung, beispielsweise einen MOSFET und/oder einen IGBT, umfasst. Ein Gate des Transistors kann durch die Gate-Isolierschicht und die Gateelektrode gebildet werden. Das Gate kann in einem Gate-Graben positioniert sein, der sich in das Halbleitersubstrat erstreckt, oder kann auf einer lateralen Oberfläche des Halbleitersubstrats positioniert sein. Ein Transistor mit einem Gate-Graben kann nachfolgend auch „Graben-Transistor“ (zum Beispiel Graben-MOSFET) genannt werden.
Zum Beispiel kann das Halbleitersubstrat eine oder mehrere Source-Regionen, eine oder mehrere Body-Regionen und eine Drift-Region der Transistoranordnung umfassen. Die eine oder die mehreren Source-Regionen und die Drift-Region können jeweils von einem ersten Leitfähigkeitstyp sein. Die eine oder die mehreren Body-Regionen können von einem zweiten Leitfähigkeitstyp gegenüberliegend dem ersten Leitfähigkeitstyp sein. Es ist ferner möglich, dass das Halbleitersubstrat eine Dioden-Region umfasst, welche den gleichen Leitfähigkeitstyp wie die Body-Region aufweist. Das Halbleitersubstrat kann ebenfalls eine Stromausbreitregion umfassen, die vom gleichen Leitfähigkeitstyp wie die Drift-Region und/oder die Source-Region sein kann. Die Gate-Isolierschicht kann direkt an das Halbleitersubstrat angrenzen. Es ist insbesondere möglich, dass die Gate-Isolierschicht direkt an Regionen des Halbleitersubstrats angrenzt, die einen unterschiedlichen Leitfähigkeitstyp aufweisen, beispielsweise gegebenenfalls die Source-Region, die Drift-Region, die Body-Region, die Stromausbreitungs- und/oder die Dioden-Region.
Die Transistoranordnung kann eine vertikale Transistorstruktur sein, die Strom zwischen einer Vorderseitenoberfläche des Halbleitersubstrats und einer Rückseitenoberfläche des Halbleitersubstrats leitet. Zum Beispiel kann die Transistoranordnung des Halbleiterbauelements eine Mehrzahl von Source-Dotierungsregionen, die mit einer Source-Verdrahtungsstruktur verbunden sind, eine Mehrzahl von Gateelektroden oder ein Gateelektroden-Gitter, das mit einer Gate-Verdrahtungsstruktur verbunden ist, und eine Rückseiten-Drain-Metallisierung umfassen.
Das Halbleitersubstrat des Halbleiterbauelements kann ein Siliziumsubstrat oder ein Halbleitersubstrat mit breitem Bandabstand sein. Zum Beispiel ist das Halbleitersubstrat mit breitem Bandabstand ein Siliziumcarbid-Substrat. Zum Beispiel kann das Halbleitersubstrat eines von Folgenden sein: ein Halbleiter-Basissubstrat mit breitem Bandabstand-, Halbleiter-Basissubstrat mit breitem Bandabstand- mit einer Halbleiter-Epitaxialschicht mit breitem Bandabstand-, die auf dem Halbleiter-Basissubstrat mit breitem Bandabstand- oder einer Halbleiter-Epitaxialschicht mit breitem Bandabstand gewachsen ist.
Zum Beispiel kann das Halbleitersubstrat ein Halbleitersubstrat mit breitem Bandabstand sein. Ein Halbleiterbauelement mit breitem Bandabstand kann einen Bandabstand von zumindest 2eV oder zumindest 3eV aufweisen. Zum Beispiel kann das Halbleitersubstrat mit breitem Bandabstand ein Siliziumcarbid-Halbleiter- (SiC-) Substrat, oder ein Galliumnitrid-(GaN-) Halbleitersubstrat sein. Jedoch sind auch andere Halbleitermaterialen, wie beispielsweise Silizium (Si) oder Galliumarsenid (GaAs) als Halbleitermaterialen möglich. Das Halbleitersubstrat kann ein Halbleiterwafer oder ein Halbleiter-Die sein.
Das zu bildende Halbleiterbauelement kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. Transistoranordnung des Halbleiterbauelements) des Leistungshalbleiterbauelements kann zum Beispiel eine Durchbruchspannung oder Sperrspannung von mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500V), oder mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 650 V, 700 V, 800V oder 1000V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200V, 1500V, 1700V, 2000V, 3300V oder 6500V) aufweisen.
2 zeigt gemäß einem beispielhaften Ausführungsbeispiel ein Flussdiagramm eines Verfahrens 200 zum Bilden eines Halbleiterbauelements. Das Verfahren 200 kann ein Bilden 210 einer Gate-Isolierschicht mit einer hohen Defektdichte umfassen, z.B. auf einem Halbleitersubstrat des Halbleiterbauelements. Das Bilden 210 der Gate-Isolierschicht kann ein Abscheiden der Gate-Isolierschicht auf das Halbleitersubstrat umfassen. Das Bilden 210 der Gate-Isolierschicht kann eine thermische Oxidation des Halbleiters umfassen. Die zu bildende Gate-Isolierschicht kann zum Beispiel eine Oxidschicht sein. Es ist möglich, die Gate-Isolierschicht mit einer absichtlich hohen Anzahl von Defekten, Kristalldefekten oder Punktdefekten zu bilden 210. Das Bilden 210 der Gate-Isolierschicht kann ausgeführt werden, sodass die Gate-Isolierschicht eine Defektdichte von zumindest 1·10²⁰ cm^-3 aufweist. Das Abscheiden der Gate-Isolierschicht kann das schnellere Bilden der Gate-Isolierschicht ermöglichen, während gleichzeitig eine hohe Defektdichte innerhalb der Gate-Isolierschicht bereitgestellt wird.
Ferner kann das Verfahren 200 ein Tempern 220 der Gate-Isolierschicht unter Verwendung einer Reaktivgasspezies umfassen. Das Tempern 220 kann nach dem Bilden 210 der Gate-Isolierschicht ausgeführt werden. Zum Beispiel umfasst das Tempern 220 das Erwärmen der Gate-Isolierschicht in einer Umgebungsgasatmosphäre, umfassend eine Reaktivgasspezies während des Temperns 220. Das Tempern 220 der Gate-Isolierschicht unter Verwendung der Reaktivgasspezies kann Defekte reduzieren oder die Defektdichte bei der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat reduzieren. Das Reduzieren der Defektdichte bei der Schnittstelle kann durch die Reaktion der Reaktivgasspezies mit den Defekten innerhalb der Gate-Isolierschicht verursacht werden. Die reduzierte Anzahl von Defekten bei der Schnittstelle kann folglich zu einer höheren Inversionskanalmobilität des Halbleiterbauelements und zu einem reduzierten Einschaltwiderstand führen.
Das Tempern 220 einer Gate-Isolierschicht mit niedriger Qualität unter Verwendung der Reaktivgasspezies kann ein Reduzieren der Anzahl von Defekten bei der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat ermöglichen. Zum Beispiel kann die Anzahl von Defekten bei der Schnittstelle niedriger sein und/oder es können nicht-schädliche Defekte sein, nach dem Tempern 220 der Gate-Isolierschicht mit niedriger Qualität, verglichen mit dem Tempern einer anderen Gate-Isolierschicht, z.B. einer Gate-Isolierschicht mit hoher Qualität. Da die Gate-Isolierschicht mit einer niedrigen Qualität vorher gebildet 210 wurde, kann die Anzahl von Defekten nahe der Schnittstelle, die nach dem Tempern 220 passiviert wird, erhöht sein. Anders ausgedrückt kann durch das Bereitstellen der Gate-Isolierschicht mit niedriger Qualität vor dem Tempern 220 der Gate-Isolierschicht eine Dichte von elektrisch aktiven Defekten bei der Schnittstelle zu dem Halbleitersubstrat nach dem Tempern 220 reduziert werden und/oder die Defekte können in nicht-schädliche Defekte transformiert werden. Durch Tempern 220 der Gate-Isolierschicht, umfassend eine erhöhte Defektdichte, kann es möglich sein, eine Effizienz des Halbleiterbauelements aufgrund von reduzierter Verlustleistung des Halbleiterbauelements zu erhöhen. Zum Beispiel kann nach dem Bilden 210 der Gate-Isolierschicht eine Defektdichte innerhalb der Gate-Isolierschicht hoch genug sein, sodass es möglicherweise nicht notwendig ist, eine Anzahl von Defekten in der gebildeten Gate-Isolierschicht zu erhöhen. Durch Bilden 210 einer Gate-Isolierschicht mit niedriger Qualität können die Kosten und/oder die Herstellungszeit reduziert werden, z.B. da es möglicherweise nicht notwendig ist, eine Anzahl von Defekten innerhalb der Gate-Isolierschicht zu erhöhen.
Zum Beispiel kann die Gate-Isolierschicht durch zumindest eines aus chemischer Gasphasenabscheidung, physikalischer Gasphasenabscheidung und Atomschichtabscheidung gebildet werden. Zum Beispiel kann das Abscheiden der Gate-Isolierschicht ausgeführt werden, sodass eine Gate-Isolierschicht mit niedriger Qualität durch Bilden 210 der Gate-Isolierschicht bereitgestellt wird.
Zum Beispiel kann das Bilden 210 der Gate-Isolierschicht das Bilden einer sauerstoffarmen SiO_x-Schicht umfassen, wobei x<2. Zum Beispiel ist ein durchschnittliches Verhältnis von Sauerstoffatomen zu Siliziumatomen innerhalb der Gate-Isolierschicht kleiner als zwei. Anders ausgedrückt kann das Bilden 210 der Gate-Isolierschicht das Bilden einer Siliziumdioxidschicht mit absichtlich umfassten Sauerstoffdefekten umfassen. Die sauerstoffarme SiO_x-Schicht kann durch chemische Gasphasenabscheidung, physikalische Gasphasenabscheidung und/oder Atomschichtabscheidung gebildet werden. Zum Beispiel, wenn Stickoxid als Reaktivgasspezies für das Tempern 220 verwendet wird, können Sauerstoffatome der Stickoxid-Moleküle von den Stickoxid-Molekülen gesplittet werden. Zum Beispiel reagieren die Sauerstoffatome auf die Sauerstoffdefekte in der Gate-Isolierschicht oder haften an denselben, wodurch sie von dem Stickoxid abgestreift werden. Dies kann zu freien Stickstoffatomen führen, die zu der Schnittstelle zwischen der Gate-Isolierschicht und dem Halbleitersubstrat diffundieren, wo die Stickstoffatome Defekte bei dieser Schnittstelle passivieren können. Die Stickstoffatome können somit als Passivierungsatome agieren.
Mehr Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 2 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vor- oder nachstehend beschriebenen Ausführungsbeispiele erwähnt werden (zum Beispiel 1 und 3-6c).
3 zeigt eine exemplarisch Darstellung eines Halbleiterbauelements 300 mit einer Gate-Isolierschicht 310. Das Halbleiterbauelement 300 kann ein Halbleitersubstrat 320 umfassen. Das Halbleiterbauelement 300 kann ein Leistungshalbleiterbauelement sein. Zum Beispiel kann das Halbleitersubstrat 320 Silizium umfassen. Das Halbleitersubstrat 320 kann ein Halbleitersubstrat mit breitem Bandabstand, z. B. ein Siliziumkarbidsubstrat, sein.
Bei einem Beispiel umfasst das Halbleiterbauelement 300 einen Transistor mit einer Dotierungsregion 330, die Dotierungsregion 330 umfassend n-dotierte und/oder p-dotierte Dotierungsabschnitte. Der Transistor kann ein Feldeffekttransistor (z. B. ein MOSFET oder ein Bipolartransistor mit isoliertem Gate (IGBT) sein. Ein Gate des Transistors kann durch die Gate-Isolierschicht 310 und eine Gateelektrode 340 gebildet werden. Das Gate kann ein Gate-Graben sein. Die Gate-Isolierschicht 310 kann zwischen dem Halbleitersubstrat 320 und der Gateelektrode 340 positioniert sein. Zum Beispiel kann die Gate-Isolierschicht 310 zwischen der Dotierungsregion 330 des Transistors und der Gateelektrode 340 positioniert sein. Zum Beispiel kann die Dotierungsregion 330 des Halbleitersubstrats 320 eine oder mehrere Source-Regionen, eine oder mehrere Body-Regionen und eine Drift-Region der Transistoranordnung umfassen. Die Source-Region und die Drift-Region können jeweils von einem ersten Leitfähigkeitstyp sein. Die Body-Region kann von einem zweiten Leitfähigkeitstyp gegenüberliegend dem ersten Leitfähigkeitstyp sein. Es ist ferner möglich, dass das Halbleitersubstrat eine Dioden-Region, die den gleichen Leitfähigkeitstyp wie die Body-Region aufweisen kann, und/oder eine Stromausbreitungsregion, die den gleichen Leitfähigkeitstyp wie die Drift-Region und/oder die Source-Region aufweisen kann, umfasst. Die Gate-Isolierschicht 310 kann direkt an das Halbleitersubstrat 320 angrenzen. Es ist insbesondere möglich, dass die Gate-Isolierschicht 310 direkt an Regionen des Halbleitersubstrats angrenzt, die einen unterschiedlichen Leitfähigkeitstyp aufweisen, beispielsweise gegebenenfalls die Source-Region, die Drift-Region, die Body-Region, die Stromausbreitungs- und/oder die Dioden-Region.
Zum Beispiel beträgt ein Kanalwiderstand einer Kanalregion des Transistors innerhalb des Halbleitersubstrats höchstens 200 mΩ/mm² (oder höchstens 150 mΩ/mm² oder höchstens 100 mΩ/mm² or höchstens 80 mΩ/mm²). Das Halbleiterbauelement 300 kann gemäß einem vorangehend oder nachgehend beschriebenen Verfahren gebildet oder hergestellt werden. Zum Beispiel kann durch Erhöhen einer Anzahl von Defekten innerhalb der Gate-Isolierschicht oder durch Bereitstellen einer Gate-Isolierschicht mit niedriger Qualität vor dem Tempern der Gate-Isolierschicht 310 des Halbleiterbauelements 300 ein Verringern der Ladungsträgermobilität einer Kanalregion des Transistors erreicht werden, was zu einem reduzierten Kanalwiderstand führen kann. Zum Beispiel kann der Kanalwiderstand von etwa 200 mΩ/mm² zu etwa 50 bis 100 mΩ/mm² unter Verwendung des zuvor beschriebenen Verfahrens reduziert werden. Der Kanalwiderstand ist Teil des Einschaltwiderstands des Transistors innerhalb des Halbleitersubstrats. Weitere Komponenten des Einschaltwiderstands können der Widerstand einer Drift-Region und einer JFET-Region innerhalb des Halbleitersubstrats sein. Durch Reduzieren des Kanalwiderstands kann der Einschaltwiderstand ebenfalls reduziert werden. Zum Beispiel beträgt der Einschaltwiderstand des Transistors innerhalb des Halbleitersubstrat höchstens 350mΩ/mm².
Zum Beispiel, in dem Halbleiterbauelement 300 und/oder in dem Verfahren 100, kann eine Konzentration von Passivierungsatomen innerhalb einer Teilschicht der Gate-Isolierschicht zumindest 4·10¹⁴ cm^-2 (oder zumindest 7·10¹⁴ cm^-2 oder zumindest 2·10¹⁵ cm^-2 oder zumindest 8·10¹⁵ cm^-2) betragen. Die Konzentration von Passivierungsatomen pro Volumen kann üblicherweise von der Konzentration von Passivierungsatomen pro Oberflächenbereich über den Stesmans-Faktor hergeleitet werden, der ungefähr 1.52·10³ cm^-1 beträgt. Die Teilschicht der Gate-Isolierschicht kann eine Dicke von zumindest 1 nm aufweisen. Zum Beispiel ist die Teilschicht direkt benachbart zu einer Oberfläche des Halbleitersubstrats positioniert. Die Gate-Isolierschicht-Defekt-Passivierungsatome-Spezies kann Stickstoff sein. Es ist möglich, dass Stickstoffatome in der Teilschicht der Gate-Isolierschicht umfasst sind, wobei in einem verbleibenden Teil der Gate-Isolierschicht eine Konzentration von Stickstoffatomen niedrig sein kann, z.B. weniger als 10% der Konzentration von Stickstoffatomen innerhalb der Teil schicht.
Bei einem Beispiel des Halbleiterbauelements 300 ist die Gate-Isolierschicht eine Siliziumdioxidschicht. In diesem Fall können die Defekte in der Gate-Isolierschicht Sauerstoffleerstellendefekte sein. Zum Beispiel beträgt eine Anzahl von Sauerstoffleerstellendefekten der Siliziumdioxidschicht zumindest 5·10¹⁹ cm^-3.
Gemäß einem Beispiel beträgt eine Defektkonzentration innerhalb der Teilschicht der Gate-Isolierschicht des Halbleiterbauelements 300 zumindest 1·10²⁰ cm^-3 (oder zumindest 5·10²⁰ cm^-3 oder zumindest 1·10²¹ cm^-3 oder zumindest 5·10²¹ cm^-3) und/oder höchstens 1·10²² cm^-3 (oder höchstens 5·10²¹cm^-3 oder höchstens 1·10²¹cm^-3)
Zum Beispiel ist das Halbleitersubstrat des Halbleiterbauelements 300 ein Siliziumsubstrat und die Passivierungsatome sind Wasserstoffatome. Alternativ kann das Halbleitersubstrat des Halbleiterbauelements 300 ein Halbleitersubstrat mit breitem Bandabstand sein. Zum Beispiel ist das Halbleitersubstrat des Halbleiterbauelements 300 ein Siliziumkarbidsubstrat und die Passivierungsatome sind Stickstoffatome.
Eine Durchbruchspannung des Transistors des Halbleiterbauelements 300 kann zumindest 100V betragen. Das Halbleiterbauelement 300 kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. der Transistor des Halbleiterbauelements) des Leistungshalbleiterbauelements kann zum Beispiel eine Durchbruchspannung oder Sperrspannung von mehr als 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500V), oder mehr als 500 V (z. B. eine Durchbruchspannung von 600 V, 650 V, 700 V, 800V oder 1000V) oder mehr als 1000 V (z. B. eine Durchbruchspannung von 1200V, 1500V, 1700V, 2000V, 3300V oder 6500V) aufweisen.
Mehr Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend (z. B. 1- 2 und 4-6c) beschriebenen Ausführungsbeispielen erwähnt sind.
Halbleiterbauelemente können zum Beispiel Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) sein, und können in einer großen Anzahl von Anwendungen in unterschiedlichen Bereich verwendet werden. Für einige MOSFETs, z.B. in Leistungsanwendungen, kann Siliziumdioxid (SiO2) als aktives Oxid verwendet werden. Siliziumdioxid ist ein natives Oxid von Silizium-(Si) basierten Halbleitern, wie beispielsweise Si oder Siliziumcarbid (SiC), und kann effizient und kosteneffektiv durch thermische Oxidation des Halbleiters erzeugt werden. Ein Aspekt des MOSFET-Bauelementkonzepts ist die Schnittstelle zwischen dem Halbleiter und dem Oxid. Die Schnittstelle zwischen dem Halbleiter und dem Oxid führt einen Transistorstrom durch Anwenden von zum Beispiel der Steuerspannung bei dem Gate. Die Qualität dieser Schnittstelle und ihrer Umgebung kann wichtig für die Performance und Zuverlässigkeit des Bauelements sein. Jedoch können, aufgrund Kristallgitter-Mängel in dem Halbleiter, dem Dielektrikum oder bei der Schnittstelle, Punktdefekte entstehen und einen Einfluss auf die Bauelementparameter haben.
Ein beispielhafter Einfluss ist ein Erhöhen oder eine Veränderung in dem Einschaltwiderstand zwischen Source und Drain des MOSFET, welcher teilweise durch den Widerstand der Kanalregion beeinflusst wird. Solch eine Erhöhung kann durch Laden der Punktdefekte verursacht werden. Geladene Punktdefekte können die Kanalelektronen beeinflussen, die den Transistorstrom entweder durch Reduzieren der Anzahl von Kanalelektronen oder durch Agieren als Streuungscenter und Reduzieren der Mobilität der Kanalelektronen führen. Ein erhöhter Kanalwiderstand kann einen Einfluss auf die Verwendung des Bauelements in der Anwendung haben. Beispiele können erhöhte Verlustleistungen und erhöhte Abwärme sein. Bei einigen Szenarien kann das Laden der Punktdefekte die Anschaltspannung (Schwellenspannung) des Bauelements außerhalb der Spezifikationsgrenzen verschieben und kann zu einer Funktionsstörung des Bauelements und/oder eines Schaltkreises umfassend das Bauelement führen.
4 zeigt eine Darstellung eines Halbleiterbauelements 400 mit einer Siliziumdioxidschicht 410 als eine Gate-Isolierschicht. Das Halbleiterbauelement 400 kann ein lateraler MOSFET basierend auf einem Siliziumcarbid sein, z.B. mit einem SiC-Substrat 420 mit einer Dotierungsregion umfassend n-dotierte und p-dotierte Abschnitte, und zum Beispiel SiO2 als aktives Oxid 410. Nahe zu einer Schnittstelle zwischen der Siliziumdioxidschicht 410 und dem SiC-Substrat 420 kann eine Kanalregion 430 liegen, z.B. wenn der MOSFET in einem An-Zustand ist, verursacht durch Anwenden der entsprechenden Spannungen auf einen Source-Anschluss S, einen Gate-Anschluss G und einen Drain-Anschluss D des MOSFET. Die Elektronen 422, 424, 426 (oder Löcher) in der Kanalregion 430 (repräsentiert durch schwarze Punkte in 4) können die Punktdefekte 412, 414, 416, 418 in der SiO2-Schicht 410 oder bei der Schnittstelle (repräsentiert durch schwarz eingerahmte Quadrate in 4) laden.
Bei einem unterschiedlichen Ausführungsbeispiel kann das Halbleiterbauelement 400 ein Graben-MOSFET sein, der einen Gate-Graben als ein Gate umfasst. Die Offenbarung hierin im Hinblick auf einen lateralen MOSFET oder einen MOSFET im Allgemeinen kann, mutatis mutandis, auf einen Graben-MOSFET angewendet werden.
Es kann eine natürlich auftretende Anzahl von Punktdefekten nahe der Schnittstelle aufgrund von Gitterfehlanpassung des Halbleitergitters und der amorphen Struktur des SiO2 bestehen, in dem Bereich von z.B. etwa 10¹³cm^-2 für die Si/SiO2 Schnittstelle. Gemäß einiger Konzepte kann diese große Anzahl durch eine Passivierung der Punktdefekte mit einem reaktiven Atom, wie z.B. Wasserstoff (H) für den Si/SiO2 Fall und z.B. Stickstoff (N) für den SiC/SiO2 Fall, reduziert werden. Das reaktive Atom kann durch einen Temperprozessschritt mit hoher Temperatur in eine wasserstoffhaltige oder stickstoffhaltige Atmosphäre nach einer Oxidation eingeführt werden.
Zum Beispiel verwenden einige Konzepte Tempern in Formiergas (H2 und N2 Mischung) für Si-basierte MOSFETs, um die Schnittstellenfallen-Dichte D_IT auf den Bereich von 10⁹cm^-2eV^-1 zu reduzieren. Einige Strategien, wie beispielsweise Oxidation in wasserstoffhaltigen Atmosphären, oder ein Abscheiden von SiN (SiN: Siliziumnitrid) von stark wasserstoffhaltigen Gasen auf der Oberseite der Gate-Oxidschicht, können verwendet werden, um den H-Gehalt nahe der Si/SiO2-Schnittstelle zu erhöhen. Bei SiC-basierte MOSFETs kann ein Tempern in Stickoxid (NO) oder Ammoniak (NH3) die Dichte der Schnittstellenfallen auf D_IT=10¹¹cm^-2eV^-1 oder besser reduzieren und kann andere Tempergase wie beispielsweise N2O, N2 oder O2 übertreffen. Bei einigen Temperstrategien können Oxide von guter Qualität erzeugt werden, was die Herstellung von performanten und zuverlässigen MOSFETs erlauben kann. Im Vergleich zu einigen Konzepten sollte die weitere Reduzierung der Schnittstellenfallendichte im Prinzip möglich sein. Zum Beispiel liegt die Kanalelektronenmobilität in SiC/SiO2-MOSFETs im Bereich von 10 bis 100cm2V^-1s^-1, gemäß anderer Konzepte, wobei die Mobilität in dem Bulk-SiC-Kristall in dem Bereich von 800 cm²V^-1s^-1 liegt. Somit sollten unpassivierte Defekten nahe der SiC/SiO2-Schnittstelle, die die Kanalelektronenmobilität beeinflussen, der Einschaltwiderstand und/oder die Performance des Bauelements ferner reduziert werden. Das Wesen der verbleibenden Defekte kann unbekannt sein, während Angaben vorliegen, dass die Anzahl der vorbestehenden Schnittstellendefekte reduziert wird und einfach nicht alle der Defekte passiviert werden konnten aufgrund von zum Beispiel einem unzureichenden Temperprozess. Somit stellen einige Konzepte ein Oxid mit guter Qualität (z.B. mit einer Defektdichte so niedrig wie möglich, z.B. mit einer geringen Anzahl von Punktdefekten 412, 414, 416, 418) auf der Oberseite des Halbleiters bereit.
Anstatt eine Oxidschicht oder Gate-Isolierschicht mit hoher Qualität bereitzustellen, z.B. mit einer niedrigen Defektdichte, können die vorgestellten Verfahren ein absichtliches Herabsetzen einer Qualität der Gate-Isolierschicht, z.B. Ein Erhöhen der Defekte, um eine hohe Defektdichte zu erreichen, bevor die Gate-Isolierschicht getempert wird, bereitstellen. Beispiele beschreiben ein Verfahren zum Verbessern der Effizienz eines Prozesses, der verwendet wird, um Defekte nahe der Schnittstelle zu passivieren. Es wird z.B. vorgeschlagen, die Qualität des Oxidfilms vor dem Tempern in einer passivierenden Schnittstellendefekt-Atmosphäre absichtlich zu verringen. Im Falle von SiC-MOSFETs kann dies durch eine effizientere Gestaltung von Defekten zum Beispiel mit Stickstoffatomen erreicht werden. Eine reduzierte Qualität des Oxids versteht sich zum Beispiel als eine erhöhte Anzahl von Punkt- und/oder erweiterten Defekten in der SiO2. Es wird vorgeschlagen, dass die Defekte in SiO2 die Reaktionsstellen sind, wo sich das Prozessgas zum Beispiel in die reaktiven Spezies splittet. Zum Beispiel splittet sich Stickoxid in Sauerstoff und reaktiven Stickstoff bei einer Sauerstoffleerstellenstelle. Die letztere Spezies kann dann zu der SiC/SiO2-Schnittstelle migrieren, wo es die schädlichen Bauelement-Schnittstellendefekte passivieren kann.
Ein Aspekt von vorgeschlagenen Konzepten kann sein, eine Verfügbarkeit von reaktiven Spezies für Schnittstellendefekt-Passivierung zu verbessern. Dies kann durch Verbessern der Anzahl von Defekten in der SiO2 erreicht werden, welche als Form von Katalysatorstellen für das Erzeugen von den reaktiven Spezies agieren kann. Die Reduzierung der Schnittstellenfallen-Dichte kann zum Beispiel bessere Bauelemente mit höherer Performance und besserer Stabilität ermöglichen.
5 zeigt eine Darstellung eines Passivierungsprozesses 500, der ein Siliziumkarbidsubstrat 510 mit einer Siliziumdioxid- (SiO2) schicht 520, umfassend Defekte, bereitstellt. Das Siliziumkarbidsubstrat 510 und die Siliziumdioxidschicht 520 können bei einer Schnittstelle 530 verbunden sein. Die Siliziumdioxidschicht 520 kann Schnittstellendefekte 512, 514 und eine erhöhte Anzahl von SiO2-Defekten 522, 524 umfassen. Die Gesamtheit aus dem Siliziumkarbidsubstrat 510 und der Siliziumdioxidschicht 520 kann unter Verwendung eines Stickoxids 540 als Reaktivgas getempert werden. Die Defekte 522, 524 in der Siliziumdioxidschicht 520 können als Reaktionsstellen agieren, welche die Reaktivspezies erzeugen, die die Defekte 512, 514 bei der Schnittstelle 530 passivieren. Zum Beispiel kann sich ein Stickoxid-Molekül innerhalb der Siliziumdioxidschicht 520 splitten. Das Sauerstoffatom kann an dem SiO2-Defekt 522 haften und das gesplittete Stickstoffatom kann zu der Schnittstelle 530 migrieren, um die Schnittstellendefekte 512 zu passieren, zum Beispiel.
Mehr Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 5 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend (z. B. 1- 4 oder 6c und 6c) beschriebenen Ausführungsbeispielen erwähnt sind.
Durch Bereitstellen einer Gate-Isolierschicht mit niedriger Qualität kann die Anzahl der gesamten passivierten Schnittstellendefekte nach dem Tempern erhöht sein, im Vergleich zu anderen Konzepten. Verschiedene Möglichkeiten werden zum Bereitstellen einer Gate-Isolierschicht mit niedriger Qualität vorgeschlagen.
6a bis 6c zeigt Darstellungen von entsprechenden Verfahren zum Bereitstellen einer Oxidschicht mit einer hohen Defektdichte. Vorgeschlagene Beispiele können es auf vielfältige Weise ermöglichen, ein Oxid mit niedriger Qualität vor dem Tempern zu haben. Gemäß 6A kann die Gate-Isolierschicht 600 (z.B. eine SiO2-Schicht), bereitgestellt auf einem Halbleitersubstrat 610 (z.B. ein SiC-Substrat oder ein Si-Substrat) durch die Strahlung 620 verschlechtert werden. Eine Gruppe von Möglichkeiten kann ein Beschädigen der vorangehend intakten SiO2-Schicht durch irgendeine Art von Strahlung umfassen. Die Strahlungspartikel können Elektronen, Photonen, Ionen (z.B. Protonen) oder ähnliches sein. Die Strahlung kann in und durch die SiO2-Schicht gestrahlt werden. Im Hinblick auf Photonen kann z.B. Bestrahlung mit ultravioletter Strahlung mit einer Energie von 10eV im Vakuum einen signifikanten Betrag von positiv geladenen Sauerstoffleerstellen erzeugen. Diese Sauerstoffleerstellen können der Hauptkandidat sein, motiviert aus Berechnungen von Anfang an, um negativ geladenes NO für die Passivierung von SiC/SiO2-Schnittstellen-Defekten zu spalten.
6B zeigt ein Beispiel von sich erhöhenden Defekten in der Gate-Isolierschicht 600 durch Verwendung einer Sauerstoff-Getter-Schicht 630. Zum Beispiel kann eine erhöhte Anzahl von Sauerstoffleerstellen durch die Verwendung einer Sauerstoff-Getter-Schicht auf der Oberseite von SiO2 erzeugt werden. Die Sauerstoff-Getter-Schicht 630 kann Sauerstoffatome 632 von der SiO2 entfernen.
6c zeigt einen Ansatz zum Bereitzustellen einer Gate-Isolierschicht 640 mit niedriger Qualität. Zum Beispiel kann eine Gate-Isolierschicht 640 mit niedriger Qualität auf dem Halbleitermaterial abgeschieden werden, z.B. kann die Qualität der abgeschiedenen Gate-Isolierschicht niedrig genug sein, sodass eine Herabsetzung der Gate-Isolierschicht möglicherweise nicht notwendig ist. Dies kann mit Abscheidungsverfahren, wie beispielsweise chemischer Gasphasenabscheidung, Atomschichtabscheidung und/oder ähnlichen Abscheidungsverfahren ausgeführt werden. Die vorgeschlagenen Verfahren können im Hinblick auf ihre Mischgase (z.B. mit einem absichtlich reduzierten Anteil von Sauerstoff), Drücken und Prozessparametern im Allgemeinen optimiert werden. Zum Beispiel können optimierte sauerstoffarme SiO_x-Schichten (mit x<2) durch geeignete Variationen erzeugt werden. Zum Beispiel ist die Gate-Isolierschicht 640 mit niedriger Qualität eine sauerstoffarme SiO_x-Schicht, erreicht durch eine sauerstoffarme Abscheidung.
Mehr Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 6a, 6b und/oder 6c gezeigte Ausführungsbeispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-5).
Beispiele beziehen sich auf ein Verfahren zum Verbessern der Performance von SiCbasierten MOSFETs, die die SiO2-/SiC-Schnittstelle als aktive Oxid-Halbleiter-Schnittstellen verwenden.
Vorgestellte Konzepte können ein unterschiedliches dielektrisches Material als SiO2 umfassen, welches effizient NO oder eine ähnliche Passivierungsspezies dissoziiert. Im Hinblick auf das Tempergas kann der Ladungszustand der Ionen, die das Gas umfassen, so gestaltet werden, dass spezifische Reaktionen bei Defektstellen in dem Oxid gefördert werden, weil sie unterschiedlich effizient sein können, abhängig von dem Ladungszustand des Defekts und der migrierenden Ionenspezies. Dies kann ebenfalls durch Setzen anderer Ionen auf die Oberseite der SiO2, um ein elektrisches Oxidfeld während des Temperns zu induzieren, realisiert werden. Ferner kann das Oxid herabgesetzt werden, um eine Schnittstellendefekt-Passivierung zu ermöglichen und anschließend kann die Oxidschicht entfernt werden mit Ausnahme der Schnittstellenregion und/oder einer Oxidschicht mit guter Qualität, die auf der Oberseite abgeschieden werden können.
Bei einigen Beispielen werden Bauelemente mit geringerem Drain-zu-Source-Widerstand im Ein-Zustand vorgeschlagen. Dies kann die Anwendungen durch reduzierte parasitäre Wärmeerzeugung während eines Ein-Zustands des Bauelements und/oder Schaltens beeinflussen. Dies kann den Betrag von Kühlleistung, benötigt während des Betriebs, reduzieren und kann ebenfalls die Zuverlässigkeit eines Systems mit einem vorgeschlagenen Bauelement beeinflussen.
Beispiele umfassen das Verwenden einer potenziellen Opferschicht mit absichtlich niedriger Qualität vor einem Passivierungsprozess, um die Passivierungsreaktion von Defekten nahe der Oxid-Halbleiter-Schnittstelle zu verbessern, welche schädlich für eine Halbleiterverwendung sind, zum Beispiel.
Atomistische Simulationen eines NO-Dissoziationsprozesses bei Sauerstoffleerstellen in einer amorphen SiO2 zeigen an, dass NO bei einer Sauerstoff-Leerstellenstelle mit einer kleinen Barriere dissoziiert ist, wenn NO oder der Defekte in einem einzelnen negativen Ladezustand sind, zum Beispiel. Das resultierende Sauerstoffatom kann dann die Sauerstoffleerstelle zu einer intakten SiO2-Stelle passivieren. Das resultierende Stickstoffatom kann in das SiO2-Netzwerk und zu der Schnittstelle migrieren. Nach dem Tempern in stickstoffhaltigen Atmosphären kann es zu einer Anhäufung von Stickstoff bei der SiC/SiO2-Schnittstelle kommen, welche mit der elektrischen Performance des Bauelements korreliert.
Die Steuerung des Stickstoffgehalts bei der Schnittstelle kann relevant zu der Steuerung der Bauelementqualität sein.
Ein MOSFET-Kanalwiderstand kann 30-50% des Gesamt-Kanalwiderstands von SiC-MOSFETs ausmachen. Jede Reduzierung des Einschaltwiderstands kann ebenfalls verwendet werden, um die Chip-Größe zu reduzieren, während die Spezifikationen des Bauelements erhalten werden. Da SiC ein teures Material ist, kann es zum Beispiel bei der Chip-größe und damit bei den Material- und Prozesskosten ein enormes Einsparpotenzial geben. Die vorgeschlagenen Konzepte können für eine Mehrzahl von Anwendungsfeldern verwendet werden. Zum Beispiel können Spannungsklassen unter 1kV nur sinnvoll angegangen werden, wenn der Kanalwiderstand des MOSFET signifikant reduziert werden kann. Die Dicke des SiC-Bulks wird zum Beispiel durch die Sperrspannungs-Anforderungen eines vertikalen MOSFET bestimmt. Bei höheren Spannungsklassen muss der SiC-Bulk möglicherweise dicker sein, um genug Raum für die Verarmung des Halbleiters zu ermöglichen, um die Spannung im Sperrzustand tatsächlich zu sperren. Mit der Erhöhung der Dicke kann sich ebenfalls der Widerstand des SiC-Bulks im An-Zustand erhöhen. Bei niedrigen Spannungsklassen kann die Dicke des SiC-Bulks klein genug sein, dass der Widerstand des SiC-Bulks verschwindend gering wird im Vergleich zu dem Widerstand des MOSFET-Kanals. Umgekehrt können zum Beispiel nur durch Herabsetzen des Kanalwiderstands konkurrenzfähige SiC-MOSFETS für niedrige Spannungsklassen hergestellt werden. Bei SiC-Bauelementen kann ein charakteristischer Einschaltwiderstand (RON) unabhängig von der Spannung unter ungefähr 1kV (bezüglich Sperrspannungsfähigkeit) sein, weil der Kanalwiderstand der limitierende Faktor wird, zum Beispiel.
Die vorgeschlagenen Konzepte können durch die Konzentration der Passivierungsatome-spezies nahe der Schnittstelle angezeigt sein. Im Falle eines SiC-MOSFET kann die MOSFET-Zelle umgekehrt entworfen sein und die aktive SiC-/SiO2-Schnittstelle kann analysiert werden, z.B. kann ein analytisches Verfahren verwendet werden, um die Konzentration von N nahe der Schnittstelle zu erhalten. Diese Verfahren können umfassen, sind aber nicht beschränkt auf Sekundärionen-Massenspektroskopie- (SIMS; secondary ion mass spectroscopic), Elektronenenergieverlustspektroskopie (EELS; electron energy loss spectroscopy), Nukleare Reaktionsanalyse (NRA; nuclear reaction analysis), Röntgenphotonenspektroskopie (XPS; x-ray photon spectroscopy) und ähnliches. Dieser Ansatz kann das Ergebnis der Verwendung eines vorgeschlagenen Verfahrens untersuchen. Die Konzentration der Defekte in der SiO2-Schicht kann gemessen werden. Dies kann durch ein Verfahren erreicht werden, wie z.B. (paramagnetische) Elektronenspinresonanz (ESR; electron spin resoncance; oder EPR; electron paramagnetic resonance).
Konzepte zur Vermeidung niedriger Elektronenmobilität können die Verwendung unterschiedlichen dielektrischen Materials als SiO2 umfassen, das zu einer besseren atomistischen Schnittstellenstruktur mit weniger Defekten führt, unter Verwendung unterschiedlicher Passivierungsspezies abgesehen von Wasserstoff für Si/SiO2 und Stickstoff für SiC/SiO2 und/oder unter Verwendung mechanischer Beanspruchung nahe der Schnittstelle, um die Mobilität der Elektronen an der Schnittstelle zu verändern.
Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren erwähnt und beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
Die Beschreibung und Zeichnungen stellen nur die Grundsätze der Offenbarung dar. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich ausdrücklich nur darstellenden Zwecken dienen, um den Leser bei dem Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle Aussagen hierin über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
Es versteht sich, dass die Offenbarung mehrerer Handlungen, Prozesse, Operationen, Schritte oder Funktionen, die in der Beschreibung oder in den Ansprüchen offenbart sind, nicht als innerhalb der speziellen Reihenfolge vorliegend aufzufassen ist, außer anderes ist explizit oder implizit, beispielsweise aus technischen Gründen, angegeben. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen jeweils eine einzelne Handlung, Funktion, Prozess, Operation oder Schritt mehrere Teilhandlungen, -funktionen, -prozesse, -operationen oder -schritte einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.
Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Obwohl jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für irgendeinen anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims

Ein Verfahren (100) zum Bilden eines Halbleiterbauelements (300), das Verfahren umfassend: Bilden (110) einer Gate-Isolierschicht (310) auf einem Halbleitersubstrat des Halbleiterbauelements; Erhöhen (120) einer Anzahl von Defekten innerhalb der Gate-Isolierschicht (310) nach dem Bilden der Gate-Isolierschicht (310); und Tempern (130) der Gate-Isolierschicht (310) unter Verwendung einer Reaktivgasspezies nach dem Erhöhen (120) der Anzahl von Defekten innerhalb der Gate-Isolierschicht (310).
Das Verfahren (100) gemäß Anspruch 1, wobei eine Konzentration von Passivierungsatomen innerhalb einer Teilschicht der Gate-Isolierschicht (310) zumindest 4·10¹⁴ cm^-2 beträgt, wobei die Teilschicht der Gate-Isolierschicht (310) direkt benachbart zu einer Oberfläche des Halbleitersubstrats (320) positioniert ist und eine Dicke von zumindest Inm aufweist.
Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei eine Defektdichte innerhalb der Gate-Isolierschicht (310) zumindest 1·10²⁰ cm^-3 nach dem Erhöhen (120) der Anzahl von Defekten beträgt.
Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei eine Defektdichte innerhalb der Gate-Isolierschicht (310) nach dem Erhöhen (120) der Anzahl von Defekten zumindest zehn Mal eine Defektdichte innerhalb der Gate-Isolierschicht (310) vor dem Erhöhen (120) der Anzahl von Defekten ist.
Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei das Erhöhen (120) der Anzahl von Defekten eine Bestrahlung der Gate-Isolierschicht (310) mit zumindest einem aus Elektronen, Photonen und Ionen umfasst.
Das Verfahren (100) gemäß einem der vorangehenden Ansprüche, wobei das Erhöhen (120) der Anzahl von Defekten das Bilden einer Sauerstoff-Getter-Schicht auf einer Vorderseite der Gate-Isolierschicht (310) umfasst.
Ein Verfahren (200) zum Bilden eines Halbleiterbauelements (300), das Verfahren umfassend: Bilden (210) einer Gate-Isolierschicht (310) auf einem Halbleitersubstrat (320) des Halbleiterbauelements (300), und Tempern (220) der Gate-Isolierschicht (310) unter Verwendung einer Reaktivgasspezies, wobei eine Konzentration von Passivierungsatomen innerhalb einer Teilschicht der Gate-Isolierschicht (310) zumindest 4·10¹⁴ cm^-2 beträgt, wobei die Teilschicht der Gate-Isolierschicht (310) direkt benachbart zu einer Oberfläche des Halbleitersubstrats (320) positioniert ist und eine Dicke von zumindest 1 nm aufweist.
Das Verfahren (200) gemäß Anspruch 7, wobei die Gate-Isolierschicht (310) durch zumindest eines aus chemischer Gasphasenabscheidung, physikalischer Gasphasenabscheidung und Atomschichtabscheidung gebildet (210) wird.
Das Verfahren (200) gemäß einem der Ansprüche 7 und 8, wobei das Bilden (210) der Gate-Isolierschicht (310) das Bilden einer sauerstoffarmen SiO_x-Schicht umfasst, wobei x kleiner als 2 ist.
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, ferner umfassend Entfernen eines Teils der Gate-Isolierschicht (310) nach dem Tempern (130, 220) der Gate-Isolierschicht (310), sodass ein verbleibender Teil der Gate-Isolierschicht (310), verbleibend auf dem Halbleitersubstrat (320), eine Dicke von zumindest 1 nm und höchstens 200 nm aufweist.
Das Verfahren (100, 200) gemäß Anspruch 10, ferner umfassend: Bilden einer zweiten Gate-Isolierschicht auf dem verbleibenden Teil der Gate-Isolierschicht (310), wobei eine Defektdichte der zweiten Gate-Isolierschicht niedriger als eine Defektdichte des verbleibenden Teils der Gate-Isolierschicht (310) ist.
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei die Reaktivgasspezies eine aus Stickoxid, Distickstoffmonoxid, Wasserstoff, Ammoniak, Wasserstoffperoxid, Salpetersäure, Wasserdampf, Phosphorchlorid und Sauerstoff ist.
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei die Reaktivgasspezies im Hinblick auf ihre Ladung zum Tempern (130, 220) angepasst wird.
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei eine Dauer des Temperns (130, 220) der Gate-Isolierschicht (310) zumindest 10 Minuten und höchstens 600 Minuten beträgt.
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei eine Tempertemperatur des Temperns (130, 220) der Gate-Isolierschicht (310) zumindest 600 °C und höchstens 1200 °C beträgt.
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, ferner umfassend ein Bilden einer Gate-Elektrode (340) über der Gate-Isolierschicht (310) nach dem Tempern (130, 220) der Gate-Isolierschicht (310).
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei die Gate-Isolierschicht (310) eine aus einer Siliziumdioxidschicht oder einer Hafniumdioxidschicht ist.
Das Verfahren (100, 200) gemäß einem der vorangehenden Ansprüche, wobei das Halbleitersubstrat (320) ein Halbleitersubstrat mit breitem Bandabstand ist.
Das Verfahren (100, 200) gemäß Anspruch 18, wobei das Halbleitersubstrat mit breitem Bandabstand ein Siliziumcarbid-Substrat ist.
Ein Halbleiterbauelement (300), umfassend: ein Halbleitersubstrat (320); einen Transistor; eine Gate-Isolierschicht (310) des Transistors; und eine Gate-Elektrode des Transistors, wobei sich die Gate-Isolierschicht (310) zwischen dem Halbleitersubstrat (320) und der Gate-Elektrode (340) befindet, wobei ein Kanalwiderstand einer Kanalregion des Transistors innerhalb des Halbleitersubstrats (320) höchstens 150 mΩ/mm² beträgt.
Das Halbleiterbauelement (300) gemäß Anspruch 20, wobei eine Konzentration von Passivierungsatomen innerhalb einer Teilschicht der Gate-Isolierschicht (310) zumindest 1·10¹⁸ cm^-3 beträgt, wobei die Teilschicht der Gate-Isolierschicht (310) direkt benachbart zu einer Oberfläche des Halbleitersubstrats (320) positioniert ist und eine Dicke von zumindest 1 nm aufweist.
Das Halbleiterbauelement (300) gemäß Anspruch 21, wobei die Gate-Isolierschicht (310) eine Siliziumdioxidschicht ist.
Das Halbleiterbauelement (300) gemäß einem der Ansprüche 20 bis 22, wobei die Passivierungsatome zumindest eines aus Stickstoffatomen und Wasserstoffatomen sind.
Das Halbleiterbauelement (300) gemäß einem der Ansprüche 20 bis 23, wobei eine Durchbruchspannung des Transistors zumindest 100 V ist.