DE102016119825A1 - Leiterplatte - Google Patents
Leiterplatte Download PDFInfo
- Publication number
- DE102016119825A1 DE102016119825A1 DE102016119825.0A DE102016119825A DE102016119825A1 DE 102016119825 A1 DE102016119825 A1 DE 102016119825A1 DE 102016119825 A DE102016119825 A DE 102016119825A DE 102016119825 A1 DE102016119825 A1 DE 102016119825A1
- Authority
- DE
- Germany
- Prior art keywords
- electrically conductive
- layer
- multilayer
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 12
- 239000000945 filler Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- CEOCDNVZRAIOQZ-UHFFFAOYSA-N pentachlorobenzene Chemical compound ClC1=CC(Cl)=C(Cl)C(Cl)=C1Cl CEOCDNVZRAIOQZ-UHFFFAOYSA-N 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 3
- 238000005476 soldering Methods 0.000 claims 1
- 238000005553 drilling Methods 0.000 description 6
- 238000004026 adhesive bonding Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- KKQWHYGECTYFIA-UHFFFAOYSA-N 2,5-dichlorobiphenyl Chemical compound ClC1=CC=C(Cl)C(C=2C=CC=CC=2)=C1 KKQWHYGECTYFIA-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Connection Or Junction Boxes (AREA)
Abstract
Die Erfindung betrifft eine Leiterplatte (1) mit einer Mehrzahl von elektrisch leitenden Lagen (2), die von elektrisch nicht leitenden Lagen (3) voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage (4) und eine Mehrzahl von elektrisch leitenden Zwischenlagen (5) vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung (6) zwischen einer elektrisch leitenden Außenlage (4) und einer elektrisch leitenden Zwischenlage (5) vorgesehen ist, wobei die Leiterplatte (1) aus zumindest einer ersten Mehrschichtteilleiterplatte (9) und aus einer zweiten Mehrschichtteilleiterplatte (10) besteht, wobei die erste Mehrschichtteilleiterplatte (9) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist und die zweite Mehrschichtteilleiterplatte (10) zumindest eine elektrisch leitende Lage (2) und zumindest eine elektrisch nicht leitende Lage (3) aufweist, wobei die Mehrschichtteilleiterplatten (9, 10) miteinander verbunden sind, wobei die elektrisch leitende Durchkontaktierung (6) zwischen einer ersten elektrisch leitenden Außenlage (12) und einer zweiten elektrisch leitenden Außenlage (13) einer der Mehrschichtteilleiterplatten (9) ausgebildet ist. Auch betrifft die Erfindung ein Verfahren zur Herstellung einer Leiterplatte.
Description
- Technisches Gebiet
- Die Erfindung betrifft eine Leiterplatte, wie insbesondere eine Multischichtleiterplatte.
- Stand der Technik
- Leiterplatten mit einer Mehrzahl von leitenden Lagen, die von nicht leitenden Lagen voneinander getrennt sind, sind im Stand der Technik bekannt. Sie werden auch als Multischichtleiterplatten bezeichnet. Sie weisen üblicherweise zumindest eine leitende Außenlage und eine Mehrzahl von leitenden Zwischenlagen auf, wobei zumindest eine leitende Durchkontaktierung zwischen einer leitenden Außenlage und einer leitenden ersten Zwischenlage vorgesehen ist. Solche Ausgestaltungen sind beispielsweise durch die
CN 203181403 U bekannt geworden. Zur Ausbildung solcher Durchkontaktierungen wird dabei eine Bohrung als Tiefenbohrung in die Leiterplatte bis zu der Zwischenlage geführt, in welcher eine elektrisch leitende Hülse ausgebildet wird. Dabei muss tiefenkontrolliert gebohrt werden, damit die Bohrung nicht zu tief oder nicht zu wenig tief reicht. Dies erhöht den Aufwand, weil jede Leiterplatte für sich einzeln äußerst präzise und mikrometergenau mit dem Einsatz von Bohrern mit abgeflachter Spitze als Spezialwerkzeuge gebohrt werden muss. Dies ist zeit- und kostenintensiv. Auch sind Durchkontaktierungen bekannt, die die Leiterplatte vollständig durchgreifen. Dabei wird eine durchgehende Bohrung erzeugt, in welche eine elektrisch leitende Hülse ausgebildet wird. - Bei der Durchkontaktierung die als Tiefenbohrung ausgeführt ist, hängt die Breite bzw. der Durchmesser der eingesetzten Hülse von der Bohrtiefe ab. Der Durchmesser der Hülse steigt mehr als proportional zur Bohrtiefe. Somit muss bei Tiefenbohrungen der Durchmesser der Hülse größer sein. Dies vergrößert die Abmessungen der Leiterplatte und damit das Gehäuse des Steuergeräts und damit den benötigten Bauraum im Fahrzeug. Auch ist es ein Nachteil, dass die Hülsen nach außen nicht sauber verschlossen sind, was für die weitere Montage und die Dauerhaltbarkeit Probleme bereitet. Weiterhin ist es nachteilig, dass eine solche Tiefenbohrung nicht sauber verschlossen werden kann, weil bei der Tiefenbohrung im Gegensatz zur Durchbohrung das Füllmaterial nicht durchgedrückt werden kann. So entsteht beim Einbringen des Füllmaterials zwangsläufig ein Luftpolster. Das luftleere Verschließen der Hülse ist erheblich erschwert und die Hülse kann nach außen nicht sauber verschlossen werden. Ein planes und luftleeres Verschließen der Hülse ist insbesondere für die weitere Montage und die Dauerhaltbarkeit im automotiven Bereich besonders vorteilhaft.
- Darstellung der Erfindung, Aufgabe, Lösung, Vorteile
- Daher ist es die Aufgabe der vorliegenden Erfindung, eine Leiterplatte, insbesondere für Sensoren und für Radaranwendungen, zu schaffen, die insbesondere den automotiven Ansprüchen genügt und in der Fläche kleiner und vorteilhafterweise im Gewicht geringer ist und insbesondere auch vorteilhafter herzustellen ist und die Nachteile des Standes der Technik reduziert. Auch ist es die Aufgabe, ein Verfahren zur Herstellung einer Leiterplatte zu schaffen, mittels welchem eine Leiterplatte mit Durchkontaktierung von einer Außenlage bis zu einer Zwischenlage einfach und kostengünstig herstellbar ist.
- Die Aufgabe der vorliegenden Erfindung bezüglich der Leiterplatte wird mit den Merkmalen gemäß Anspruch 1 gelöst.
- Ein Ausführungsbeispiel der Erfindung betrifft eine Leiterplatte mit einer Mehrzahl von elektrisch leitenden Lagen, die von elektrisch nicht leitenden Lagen voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage und eine Mehrzahl von elektrisch leitenden Zwischenlagen vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung zwischen einer elektrisch leitenden Außenlage und einer elektrisch leitenden Zwischenlage vorgesehen ist, wobei die Leiterplatte aus zumindest einer ersten Mehrschichtteilleiterplatte und aus einer zweiten Mehrschichtteilleiterplatte besteht, wobei die erste Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist und die zweite Mehrschichtteilleiterplatte zumindest eine elektrisch leitende Lage und zumindest eine elektrisch nicht leitende Lage aufweist, wobei die Mehrschichtteilleiterplatten miteinander verbunden sind, wobei die elektrisch leitende Durchkontaktierung zwischen einer ersten elektrisch leitenden Außenlage und einer zweiten elektrisch leitenden Außenlage einer der Mehrschichtteilleiterplatten ausgebildet ist.
- Dadurch bildet die zweite Außenlage die erste Zwischenlage, so dass die diesbezügliche Mehrschichtteilleiterplatte durchgebohrt werden kann, um anschließend die Hülse in die Bohrung einzusetzen oder dort auszubilden. Es ist keine Tiefenbohrung mehr nötig, die nur teilweise in die Mehrschichtteilleiterplatte reicht. Das Herstellungsverfahren kann dadurch erheblich vereinfacht werden, weil die erste Mehrschichtteilleiterplatte vorgefertigt werden kann und mit einer zweiten Mehrschichtteilleiterplatte verbunden wird, um die Leiterplatte zu bilden.
- Besonders bevorzugt ist es, wenn auch die zweite Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und aus einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist. Dadurch kann auch eine weiterhin mehrschichtige Leiterplatte geschaffen werden.
- Ebenso ist es auch vorteilhaft, wenn die Leiterplatte aus den Mehrschichtteilleiterplatten zusammengesetzt ist, insbesondere sind dabei die Mehrschichtteilleiterplatten miteinander verklebt. Dadurch wird eine stabile Leiterplatte erzeugt.
- Die Erfindung macht es zudem vorteilhaft möglich, eine elektrisch leitende Hülse einfach, robust und im Wesentlichen plan mit einem Füllmaterial zu verfüllen. Damit kann das Verfüllen im Wesentlichen vollständig erfolgen, so dass die Hülse auch sicher mit einer elektrisch leitenden Abdeckung versehen werden kann, auf der unter automotiven Gesichtspunkten sicher ein Bauteil montiert, wie beispielsweise gelötet, werden kann.
- Die zumindest zwei verwendeten Mehrschichtteilleiterplatten können als getrennt verpresste Elemente ausgebildet werden, die miteinander verbunden werden. Es wird also eine mehrfach verpresste Leiterplatte geschaffen, die insbesondere für automotive Sensoren und/oder automotive HF-Anwendungen verwendbar und vorteilhaft ist. Auch können solche Leiterplatten für Anwendungen außerhalb des automotiven Bereichs eingesetzt werden.
- Dies ermöglicht eine Miniaturisierung von automotiv tauglichen Multischichtleiterplatten, vorzugsweise hochfrequenter 24 GHZ und 77 GHZ Radaranwendungen. Die erfindungsgemäße Leiterplatte kann auch auf andere Anwendungsgebiete, insbesondere im automotiven Bereich, angewendet werden, vorzugsweise in Produktbereichen oder für Spezialanwendungen mit eingeschränktem Bauraum. Die Ausgestaltung führt zu einer Miniaturisierung der Steuergeräte und/oder Sensoren und reduziert damit den benötigten Bauraum im Fahrzeug. Sie führt damit direkt und auch indirekt zu einer Kosten- und Gewichtsersparnis.
- Vorteilhaft ist es, wenn zumindest zwei Mehrschichtteilleiterplatten, zumindest eine erste Mehrschichtteilleiterplatte und eine zweite Mehrschichtteilleiterplatte, miteinander verklebt oder anderweitig verbunden sind. Dadurch wird die Leiterplatte durch vorbereitete Mehrschichtteilleiterplatten ausgebildet, wobei die eine, wie die erste, Mehrschichtteilleiterplatte die besagte Durchkontaktierung ausbildet, wobei auch die zweite Mehrschichtleiterplatte die besagte Durchkontaktierung oder eine solche Durchkontaktierung oder eine Durchkontaktierung eines anderen Typs ausbilden kann.
- Bevorzugt sind mehrere Durchkontaktierungen in der einen und/oder in der anderen Mehrschichtteilleiterplatte vorgesehen, die zur Leiterplatte miteinander verbunden werden.
- Auch ist es zweckmäßig, wenn die Durchkontaktierung in der ersten Mehrschichtteilleiterplatte angeordnet ist, wobei die zweite Mehrschichtteilleiterplatte im Anschluss an die Durchkontaktierung der ersten Mehrschichtteilleiterplatte keine oder alternativ auch eine Durchkontaktierung oder mehrere Durchkontaktierungen gleichen Typs oder auch unterschiedlicher Typen, je nach Anforderung, aufweisen kann. Durch das Verkleben der beiden Mehrschichtteilleiterplatten wird die Durchkontaktierung zu einer blinden Durchkontaktierung, weil sie im Stapel der Lagen endet und auf einer Seite nicht nach außen geführt wird.
- Ebenso ist es zweckmäßig, wenn die Durchkontaktierung der ersten Mehrschichtteilleiterplatte durch die zweite Mehrschichtteilleiterplatte einseitig verschlossen ist. Damit wird ein verschlossener Abschluss geschaffen.
- Weiterhin ist es bei einem Ausführungsbeispiel vorteilhaft, wenn die Durchkontaktierung auf der Außenseite der ersten Mehrschichtteilleiterplatte vollständig von einem mit Klebstoff angereicherten Füllmaterial, insbesondere ohne Lufteinschlüsse, verschlossen wird und von einer leitenden Lage abgedeckt ist. Dadurch kann auch oberhalb der Durchkontaktierung ein elektronisches Bauelement platziert werden, was zu einer erheblichen Reduzierung der Leiterplattenfläche führt und direkt Leiterplattenkosten und Gewicht spart.
- Bei einem weiteren Ausführungsbeispiel ist es zweckmäßig, wenn die leitende Lage zur Abdeckung eine Kupferschicht, insbesondere eine Kupferschicht mit einer Lötmaske ist, oder eine Kupferschicht mit einer Oberflächenbeschichtung, insbesondere eine Kupferschicht mit Oberflächenbeschichtung und mit einer Lötmaske ist. Dadurch kann die Durchkontaktierung sicher verschlossen und für die Platzierung von elektronischen Bauelementen vorbereitet werden.
- Auch ist es zweckmäßig, wenn die Durchkontaktierung gebildet ist durch eine Durchbohrung der ersten Mehrschichtteilleiterplatte, in welche eine leitende Hülse eingesetzt oder galvanisch metallisiert ausgebildet ist. Dies ist vorteilhaft, weil damit auch mehrere solcher Mehrschichtteilleiterplatten als Stapel gleichzeitig verarbeitet bzw. gebohrt werden können. Dies reduziert den Aufwand und die Kosten.
- Besonders vorteilhaft ist es auch, wenn die leitende Hülse von einem Füllmaterial, wie einem mit Klebstoff angereicherten Füllmaterial, im Wesentlichen vollständig und insbesondere vorteilhaft auch ohne Lufteinschlüsse oder mit nur wenigen Lufteinschlüssen aufgefüllt ist. Dadurch kann ein abgedichteter Abschluss ohne Luftblase oder ohne Vakuum erreicht werden, was die sichere Montage auf der Hülse ermöglicht, die Betriebssicherheit erhöht und dem automotiven Anspruch gerecht wird.
- Ebenso ist es zweckmäßig, wenn die zumindest eine erste Mehrschichtteilleiterplatte und die zweite Mehrschichtteilleiterplatte mittels des Klebstoffs miteinander verklebt sind. So kann für das Verkleben oder Verpressen und das Auffüllen der leitenden Hülse der gleiche Klebstoff verwendet werden. Dabei kann dies ggf. auch im gleichen Verfahrensschritt erfolgen. Alternativ kann das Auffüllen der Hülse im separaten Arbeitsschritt erfolgen, um dann im Anschluss daran die Leiterplatten miteinander zu verkleben.
- Besonders vorteilhaft ist es, wenn die erfindungsgemäße Leiterplatte für die Verwendung in Steuergeräten oder Sensoren, insbesondere für automotive Anwendungen, insbesondere als Radarsensoren oder Steuereinheiten für Radarsensoren, vorgesehen ist.
- Die Aufgabe wird bezüglich des Verfahrens mit den Merkmalen von Anspruch 14 gelöst.
- Ein Ausführungsbeispiel der Erfindung betrifft dabei ein Verfahren zur Herstellung einer Leiterplatte mit einer Mehrzahl von elektrisch leitenden Lagen, die von elektrisch nicht leitenden Lagen voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage und eine Mehrzahl von elektrisch leitenden Zwischenlagen vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung zwischen einer elektrisch leitenden Außenlage und einer elektrisch leitenden Zwischenlage vorgesehen ist, wobei das Verfahren zur Herstellung einer Leiterplatte vorsieht, dass zumindest eine erste Mehrschichtteilleiterplatte und zumindest eine zweite Mehrschichtteilleiterplatte zur Verfügung gestellt wird, wobei die erste Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist und die zweite Mehrschichtteilleiterplatte zumindest eine elektrisch leitende Lage und zumindest eine elektrisch nicht leitende Lage aufweist, wobei die elektrisch leitende Durchkontaktierung zwischen einer ersten elektrisch leitenden Außenlage und einer zweiten elektrisch leitenden Außenlage einer der Mehrschichtteilleiterplatten ausgebildet wird und wobei die Mehrschichtteilleiterplatten miteinander verbunden werden.
- Dabei ist es besonders vorteilhaft, wenn die zumindest eine erste Mehrschichtteilleiterplatte und die zumindest eine zweite Mehrschichtteileiterplatte miteinander verbunden, insbesondere miteinander verklebt werden.
- Vorteilhafte Weiterbildungen der vorliegenden Erfindung sind in den Unteransprüchen und der nachfolgenden Figurenbeschreibung beschrieben. Dabei zeigen:
-
1 eine schematische Darstellung eines Ausschnitts eines Ausführungsbeispiels einer erfindungsgemäßen Leiterplatte, und -
2 eine schematische Darstellung eines Ausschnitts eines Ausführungsbeispiels einer erfindungsgemäßen Leiterplatte. - Bevorzugtes Ausführungsbeispiel der Erfindung
- Die
1 zeigt in einer schematischen Darstellung einen Ausschnitt einer erfindungsgemäßen Leiterplatte1 mit einer Mehrzahl von elektrisch leitenden Lagen2 , die von nicht leitenden Lagen3 voneinander getrennt sind. - Dabei sind zumindest eine elektrische leitende Außenlage
4 und eine Mehrzahl von elektrisch leitenden Zwischenlagen5 vorgesehen. Im gezeigten Ausführungsbeispiel sind acht elektrisch leitende Lagen2 vorgesehen, also zwei elektrisch leitende Außenlagen4 und sechs elektrisch leitende Zwischenlagen5 . - Zu erkennen ist eine elektrisch leitende Durchkontaktierung
6 . Dabei stellt diese gezeigte Durchkontaktierung6 ein Beispiel für zumindest eine elektrisch leitende Durchkontaktierung6 dar, die zwischen einer elektrisch leitenden Außenlage4 und einer elektrisch leitenden ersten Zwischenlage5 ausgebildet ist. Bevorzugt ist eine Mehrzahl solcher Durchkontaktierungen6 vorgesehen. Die Durchkontaktierung6 ist gebildet durch eine Bohrung7 mit einer galvanisch metallisierten elektrisch leitenden Hülse8 . - Die erfindungsgemäße Leiterplatte
1 ist dabei aus einer ersten Mehrschichtteilleiterplatte9 und aus einer zweiten Mehrschichtteilleiterplatte10 zusammengesetzt, die jeweils aus einer Mehrzahl von elektrisch leitenden Lagen2 und einer Mehrzahl von nicht leitenden Lagen3 gebildet sind, wobei die zumindest zwei Mehrschichtteilleiterplatten9 ,10 miteinander verbunden sind. Dazu dient die insbesondere mit Klebstoff angereicherte nicht leitende Lage11 . Die zumindest eine erste Mehrschichtteilleiterplatte9 und eine zweite Mehrschichtteilleiterplatte10 sind vorteilhaft miteinander verklebt oder anderweitig verbunden. - Die Durchkontaktierung
6 ist erfindungsgemäß zwischen einer ersten elektrisch leitenden Außenlage12 und einer zweiten elektrisch leitenden Außenlage13 einer der Mehrschichtteilleiterplatten9 ausgebildet. Dadurch kann diese Mehrschichtteilleiterplatte9 durchgebohrt und die elektrisch leitende Hülse8 ausgebildet werden. Dies geschieht mittels eines galvanischen Abscheidungsprozesses. - In
1 ist die Durchkontaktierung6 beispielweise in der ersten Mehrschichtteilleiterplatte9 angeordnet, wobei die zweite Mehrschichtteilleiterplatte10 im Anschluss an die Durchkontaktierung6 der ersten Mehrschichtteilleiterplatte9 keine elektrisch leitende Durchkontaktierung aufweist. Wie aber in2 dargestellt, kann die zweite Mehrschichtteilleiterplatte10 auch eine elektrisch leitende Durchkontaktierung50 aufweisen oder auch eine Mehrzahl von elektrisch leitenden Durchkontaktierungen auch unterschiedlicher Typen aufweisen, je nach Anforderung. - Die zweite Mehrschichtteilleiterplatte
10 schließt in1 die Durchkontaktierung6 in einem mittleren Bereich der Leiterplatte1 ab. Die Durchkontaktierung6 der ersten Mehrschichtteilleiterplatte9 wird also durch die nicht leitende, mit Klebstoff angereicherte Lage11 und die zweite Mehrschichtteilleiterplatte10 einseitig verschlossen. - Zu erkennen ist auch, dass die mit einem Füllstoff
18 aufgefüllte bzw. verschlossene Durchkontaktierung6 auf der Außenseite14 der ersten Mehrschichtteilleiterplatte9 von einer leitenden Lage15 sicher abgedeckt ist. Eine solche Lage findet sich auch auf der anderen Seite der ersten Mehrschichtteilleiterplatte9 und auf der gegenüberliegenden Seite der zweiten Mehrschichtteilleiterplatte10 . Die elektrisch leitende Lage2 als Außenlage4 weist zur Abdeckung also eine Kupferschicht als Abdeckung bzw. Lage15 auf, insbesondere eine Kupferschicht als Lage15 mit einer Lötmaske16 , oder eine Kupferschicht als Lage15 mit einer Oberflächenbeschichtung17 , insbesondere eine Kupferschicht15 mit Oberflächenbeschichtung17 und mit einer Lötmaske16 . - Die Durchkontaktierung
6 ist gemäß dem Ausführungsbeispiel gebildet durch eine Durchbohrung der ersten Mehrschichtteilleiterplatte9 , in welche eine elektrisch leitende Hülse8 ausgebildet ist. Die Hülse8 ist mit einem insbesondere mit einem Klebstoff angereicherten Füllmaterial18 befüllt. Die mit Klebstoff angereicherte Lage11 wird für das Verkleben der zumindest einen ersten Mehrschichtteilleiterplatte9 und der zweiten Mehrschichtteilleiterplatte10 verwendet. Das mit Klebstoff angereicherte Füllmaterial kann dabei anteilig auch als Füllstoff18 für die Durchkontaktierung6 verwendet werden. - Die Leiterplatte
1 wird bevorzugt für die Verwendung in Steuergeräten oder als Sensoren, insbesondere für automotive Anwendungen, insbesondere als Radarsensoren oder Steuereinheiten für Radarsensoren, vorgesehen. - Die Durchkontaktierung weist eine metallische, elektrisch leitende Abdeckung
19 , wie Kappe, auf, die es erlaubt auch unmittelbar über der Durchkontaktierung elektronische Bauelemente zu platzieren. - Wird die Durchkontaktierung durch ein Durchbohren der ersten Mehrschichtteilleiterplatte bewirkt, so kann der Bohrdurchmesser jeweils gleich und klein sein. Der Bohrdurchmesser bzw. Lochdurchmesser ist vorteilhaft auch unabhängig von der Bohrtiefe.
- Die jeweiligen ersten Mehrschichtteilleiterplatten können äußerst vorteilhaft gestapelt gebohrt werden und müssen nicht mehr einzeln, mit Sonderwerkzeugen, hochpräzise und tiefenkontrolliert gebohrt werden. Dies reduziert die Kosten der Herstellung.
- Die
2 zeigt ein weiteres Ausführungsbeispiel einer Leiterplatte1 , die im Wesentlichen dem Ausführungsbeispiel der1 entspricht, wobei zusätzlich eine Durchkontaktierung50 im Bereich der zweiten Mehrschichtleiterplatte10 vorgesehen ist. Ansonsten wird auf die Beschreibung zur1 verwiesen. - Erfindungsgemäß ist es besonders vorteilhaft, wenn die elektrisch leitende Durchkontaktierung
6 mit einem insbesondere mit Klebstoff angereicherten Füllmaterial18 befüllt bzw. verschlossen ist und insbesondere mit einer elektrisch leitenden Abdeckung19 versehen ist. - Die Herstellung der Leiterplatte erfolgt dabei beispielsweise mittels eines erfindungsgemäßen Verfahrens, bei welchem zumindest eine erste Mehrschichtteilleiterlatte zur Verfügung gestellt wird, die Durchkontaktierung von einer elektrischen Außenlage der ersten Mehrschichtteileiterplatte zu der anderen elektrischen Außenlage der ersten Mehrschichtteilleiterlatte entweder bereits eingebracht ist oder hergestellt wird. Dabei wird in zumindest eine erste Mehrschichtteilleiterplatte eine durchgehende Bohrung eingebracht, die beispielsweise durch Metallisieren oder Galvanisieren randseitig metallisch beschichtet wird. Alternativ kann auch eine massive Hülse eingebracht werden o.Ä.
- Anschließend ist bzw. wird die Durchkontaktierung bevorzugt mit einem Füllstoff aufgefüllt und optional einseitig oder beidseitig verschlossen.
- Anschließend kann zumindest eine zweite Mehrschichtteilleiterplatte zur Verfügung gestellt werden, die mit der zumindest einen ersten Mehrschichtteilleiterplatte verbunden wird, so dass die zumindest beiden miteinander verbundenen Mehrschichtteilleiterplatten einen Stapel von elektrisch leitenden Lagen und elektrisch nicht leitenden Lagen bilden. Das Verbinden erfolgt dabei bevorzugt durch Kleben.
- Die Anordnung ist dabei so ausgebildet, dass die Durchkontaktierung der ersten Mehrschichtteilleiterplatte so angeordnet ist, dass sie in einem eher mittigen Bereich der miteinander verbundenen Mehrschichtteilleiterplatten endet und damit eine Durchkontaktierung von einer Außenlage der ersten Mehrschichtteilleiterplatte bis in einen mittigen Bereich der Leiterplatte ausbildet.
- Das Verfahren zur Herstellung einer Leiterplatte mit einer Mehrzahl von elektrisch leitenden Lagen, die von elektrisch nicht leitenden Lagen voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage und eine Mehrzahl von elektrisch leitenden Zwischenlagen vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung zwischen einer elektrisch leitenden Außenlage und einer elektrisch leitenden Zwischenlage vorgesehen ist, sieht vor, dass zumindest eine erste Mehrschichtteilleiterplatte und zumindest eine zweite Mehrschichtteilleiterplatte zur Verfügung gestellt wird, wobei die erste Mehrschichtteilleiterplatte aus einer Mehrzahl von elektrisch leitenden Lagen und einer Mehrzahl von elektrisch nicht leitenden Lagen gebildet ist und die zweite Mehrschichtteilleiterplatte zumindest eine elektrisch leitende Lage und zumindest eine elektrisch nicht leitende Lage aufweist, wobei die elektrisch leitende Durchkontaktierung zwischen einer ersten elektrisch leitenden Außenlage und einer zweiten elektrisch leitenden Außenlage einer der Mehrschichtteilleiterplatten ausgebildet wird und wobei die Mehrschichtteilleiterplatten miteinander verbunden werden.
- Ebenso ist vorgesehen, dass die zumindest eine erste Mehrschichtteilleiterplatte und die zumindest eine zweite Mehrschichtteileiterplatte miteinander verbunden, insbesondere miteinander verklebt werden.
- In die so erzeugte Leiterplatte aus mehreren Mehrschichtteilleiterplatten kann zumindest eine weitere Durchkontaktierung
20 von einer Außenlage der Leiterplatte zu einer gegenüberliegenden Außenlage der Leiterplatte eingebracht werden, indem die Leiterplatte mit einer Durchbohrung versehen wird, die anschließend metallisiert bzw. galvanisiert wird. Alternativ kann auch eine Hülse eingesetzt werden. Bevorzugt ist diese Durchkontaktierung20 ohne Füllung ausgebildet. - Bezugszeichenliste
-
- 1
- Leiterplatte
- 2
- elektrisch leitende Lage
- 3
- mit Klebstoff angereicherte, elektrisch nicht leitende Lage (prepreg)
- 4
- Außenlage
- 5
- Zwischenlage
- 6
- Durchkontaktierung
- 7
- Bohrung
- 8
- elektrisch leitende Hülse
- 9
- Mehrschichtteilleiterplatte
- 10
- Mehrschichtteilleiterplatte
- 11
- mit Klebstoff angereicherte, elektrisch nicht leitende Lage (prepreg)
- 12
- Außenlage
- 13
- Außenlage
- 14
- Außenseite
- 15
- elektrisch leitende Lage
- 15a
- elektrisch leitende Lage
- 16
- Lötmaske
- 17
- Oberflächenbeschichtung
- 18
- mit Klebstoff angereichertes Füllmaterial, Füllstoff
- 19
- elektrisch leitende Abdeckung
- 20
- Durchkontaktierung
- 50
- Durchkontaktierung
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- CN 203181403 U [0002]
Claims (17)
- Leiterplatte (1) mit einer Mehrzahl von elektrisch leitenden Lagen (2), die von elektrisch nicht leitenden Lagen (3) voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage (4) und eine Mehrzahl von elektrisch leitenden Zwischenlagen (5) vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung (6) zwischen einer elektrisch leitenden Außenlage (4) und einer elektrisch leitenden Zwischenlage (5) vorgesehen ist, dadurch gekennzeichnet, dass die Leiterplatte (1) aus zumindest einer ersten Mehrschichtteilleiterplatte (9) und aus einer zweiten Mehrschichtteilleiterplatte (10) besteht, wobei die erste Mehrschichtteilleiterplatte (9) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist und die zweite Mehrschichtteilleiterplatte (10) zumindest eine elektrisch leitende Lage (2) und zumindest eine elektrisch nicht leitende Lage (3) aufweist, wobei die Mehrschichtteilleiterplatten (9, 10) miteinander verbunden sind, wobei die elektrisch leitende Durchkontaktierung (6) zwischen einer ersten elektrisch leitenden Außenlage (12) und einer zweiten elektrisch leitenden Außenlage (13) einer der Mehrschichtteilleiterplatten (9) ausgebildet ist.
- Leiterplatte (1) nach
Anspruch 1 , dadurch gekennzeichnet, dass die zweite Mehrschichtteilleiterplatte (10) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und aus einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist. - Leiterplatte (1) nach
Anspruch 1 oder2 , dadurch gekennzeichnet, dass die Leiterplatte (1) aus den Mehrschichtteilleiterplatten (9,19) zusammengesetzt ist. - Leiterplatte (1) nach
Anspruch 1 ,2 oder3 , dadurch gekennzeichnet, dass zumindest zwei Mehrschichtteilleiterplatten (9, 10), zumindest eine erste Mehrschichtteilleiterplatte (9) und eine zweite Mehrschichtteilleiterplatte (10), miteinander verklebt oder anderweitig verbunden sind. - Leiterplatte (1) nach
Anspruch 1 ,2 ,3 oder4 , dadurch gekennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) in der ersten Mehrschichtteilleiterplatte (9) angeordnet ist, wobei die zweite Mehrschichtteilleiterplatte (10) im Anschluss an die elektrisch leitende Durchkontaktierung (6) der ersten Mehrschichtteilleiterplatte (9) keine Durchkontaktierung (6) oder ebenfalls zumindest eine elektrisch leitende Durchkontaktierung aufweist. - Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) der ersten Mehrschichtteilleiterplatte (9) durch die zweite Mehrschichtteilleiterplatte (10) einseitig verschlossen ist.
- Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) auf der Außenseite der ersten Mehrschichtteilleiterplatte (9) von einer elektrisch leitenden Lage (15) als Abdeckung abgedeckt ist.
- Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Lage (15) zur Abdeckung eine Kupferschicht, insbesondere eine Kupferschicht mit einer Lötmaske (16) ist oder eine Kupferschicht mit einer Oberflächenbeschichtung (17), insbesondere eine Kupferschicht mit Oberflächenbeschichtung (17) und mit einer Lötmaske (16), ist.
- Leiterplatte (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Durchkontaktierung (6) gebildet ist durch eine Durchbohrung der ersten Mehrschichtteilleiterplatte (9), in welche eine elektrisch leitende Hülse (8) eingesetzt oder galvanisch metallisiert ausgebildet ist.
- Leiterplatte (1) nach
Anspruch 9 , dadurch gekennzeichnet, dass die elektrisch leitende Hülse (8) von einem Füllmaterial (18) aufgefüllt ist. - Leiterplatte (1) nach
Anspruch 10 , dadurch gekennzeichnet, dass auf der mit Füllmaterial (18) verschlossenen elektrisch leitenden Hülse (8) eine elektrisch leitende Abdeckung (19), insbesondere im Wesentlichen plan, aufgebracht ist. - Leiterplatte (1) nach
Anspruch 11 , dadurch gekennzeichnet, dass die elektrisch leitende Abdeckung (19) derart auf dem Füllmaterial (18) aufgebracht ist, dass eine direkte Montage bzw. Lötung von elektronischen Komponenten auf der elektrisch leitenden Abdeckung (19) durchführbar ist. - Leiterplatte (1) nach einem der
Ansprüche 10 bis12 , dadurch gekennzeichnet, dass das Füllmaterial (18) ein mit einem Klebstoff angereichertes Füllmaterial ist. - Leiterplatte (1) nach einem der vorhergehenden
Ansprüche 10 bis13 , dadurch gekennzeichnet, dass die zumindest erste Mehrschichtteilleiterplatte (9) und die zweite Mehrschichtteilleiterplatte (10) mittels einer mit Klebstoff angereicherten nicht leitenden Lage (11), miteinander verklebt sind. - Leiterplatte (1) nach einem der vorhergehenden Ansprüche für die Verwendung in Steuergeräten, als Sensoren, insbesondere für automotive Anwendungen, insbesondere als Radarsensoren oder in Steuereinheiten für Radarsensoren.
- Verfahren zur Herstellung einer Leiterplatte (1) mit einer Mehrzahl von elektrisch leitenden Lagen (2), die von elektrisch nicht leitenden Lagen (3) voneinander getrennt sind, wobei zumindest eine elektrisch leitende Außenlage (4) und eine Mehrzahl von elektrisch leitenden Zwischenlagen (5) vorgesehen sind, wobei zumindest eine elektrisch leitende Durchkontaktierung (6) zwischen einer elektrisch leitenden Außenlage (4) und einer elektrisch leitenden Zwischenlage (5) vorgesehen ist, dadurch gekennzeichnet, dass das Verfahren zur Herstellung einer Leiterplatte (1) vorsieht, dass zumindest eine erste Mehrschichtteilleiterplatte (9) und zumindest eine zweite Mehrschichtteilleiterplatte (10) zur Verfügung gestellt wird, wobei die erste Mehrschichtteilleiterplatte (9) aus einer Mehrzahl von elektrisch leitenden Lagen (2) und einer Mehrzahl von elektrisch nicht leitenden Lagen (3) gebildet ist und die zweite Mehrschichtteilleiterplatte (10) zumindest eine elektrisch leitende Lage (2) und zumindest eine elektrisch nicht leitende Lage (3) aufweist, wobei die elektrisch leitende Durchkontaktierung (6) zwischen einer ersten elektrisch leitenden Außenlage (12) und einer zweiten elektrisch leitenden Außenlage (13) einer der Mehrschichtteilleiterplatten (9) ausgebildet wird und wobei die Mehrschichtteilleiterplatten (9, 10) miteinander verbunden werden.
- Verfahren nach
Anspruch 16 , dadurch gekennzeichnet, dass die zumindest eine erste Mehrschichtteilleiterplatte (9) und die zumindest eine zweite Mehrschichtteileiterplatte (10) miteinander verbunden, insbesondere miteinander verklebt, werden.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016119825.0A DE102016119825A1 (de) | 2016-10-18 | 2016-10-18 | Leiterplatte |
CN201780061116.8A CN109792847B (zh) | 2016-10-18 | 2017-10-13 | 电路板 |
PCT/EP2017/076219 WO2018073128A1 (de) | 2016-10-18 | 2017-10-13 | Leiterplatte |
US16/335,027 US11452214B2 (en) | 2016-10-18 | 2017-10-13 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016119825.0A DE102016119825A1 (de) | 2016-10-18 | 2016-10-18 | Leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102016119825A1 true DE102016119825A1 (de) | 2018-04-19 |
Family
ID=60117676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016119825.0A Pending DE102016119825A1 (de) | 2016-10-18 | 2016-10-18 | Leiterplatte |
Country Status (4)
Country | Link |
---|---|
US (1) | US11452214B2 (de) |
CN (1) | CN109792847B (de) |
DE (1) | DE102016119825A1 (de) |
WO (1) | WO2018073128A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018219986A1 (de) | 2018-11-22 | 2020-05-28 | Robert Bosch Gmbh | Leiterplatte für Radarsensoren mit metallischer Füllstruktur und Verfahren zur Herstellung einer Leiterplatte für Radarsensoren mit metallischer Füllstruktur |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020174146A (ja) * | 2019-04-11 | 2020-10-22 | イビデン株式会社 | 配線基板及び配線基板の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203181403U (zh) | 2013-03-28 | 2013-09-04 | 陈菊香 | 一种带盲孔pcb多层板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8705543D0 (en) * | 1987-03-10 | 1987-04-15 | Int Computers Ltd | Printed circuit board |
US5591353A (en) * | 1994-08-18 | 1997-01-07 | Texas Instruments Incorporated | Reduction of surface copper thickness on surface mount printed wire boards with copper plated through holes by the chemical planarization method |
US5699613A (en) * | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
JP2937933B2 (ja) * | 1997-03-24 | 1999-08-23 | 富山日本電気株式会社 | 多層プリント配線板の製造方法 |
US6452117B2 (en) * | 1999-08-26 | 2002-09-17 | International Business Machines Corporation | Method for filling high aspect ratio via holes in electronic substrates and the resulting holes |
JP4034046B2 (ja) * | 2001-06-07 | 2008-01-16 | 日本碍子株式会社 | 高精度な貫通孔を有する多層板、及び、回路基板 |
JP4071615B2 (ja) * | 2002-12-20 | 2008-04-02 | 株式会社フジクラ | 貫通電極の形成方法及び貫通電極付き基板 |
US20060180346A1 (en) * | 2005-02-17 | 2006-08-17 | Suzanne Knight | High aspect ratio plated through holes in a printed circuit board |
US7627947B2 (en) * | 2005-04-21 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | Method for making a multilayered circuitized substrate |
JP4016039B2 (ja) * | 2005-06-02 | 2007-12-05 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
WO2007091582A1 (ja) * | 2006-02-09 | 2007-08-16 | Hitachi Chemical Company, Ltd. | 多層配線板の製造法 |
US8130507B2 (en) * | 2008-03-24 | 2012-03-06 | Ngk Spark Plug Co., Ltd. | Component built-in wiring board |
KR101018109B1 (ko) | 2009-08-24 | 2011-02-25 | 삼성전기주식회사 | 다층 배선 기판 및 그의 제조방법 |
CN102595809A (zh) * | 2012-03-14 | 2012-07-18 | 柏承科技(昆山)股份有限公司 | 高密度互联印刷电路板的制作方法 |
CN103906372B (zh) * | 2012-12-27 | 2017-03-01 | 碁鼎科技秦皇岛有限公司 | 具有内埋元件的电路板及其制作方法 |
US10524366B2 (en) * | 2015-07-15 | 2019-12-31 | Printed Circuits, Llc | Methods of manufacturing printed circuit boards |
-
2016
- 2016-10-18 DE DE102016119825.0A patent/DE102016119825A1/de active Pending
-
2017
- 2017-10-13 WO PCT/EP2017/076219 patent/WO2018073128A1/de active Application Filing
- 2017-10-13 US US16/335,027 patent/US11452214B2/en active Active
- 2017-10-13 CN CN201780061116.8A patent/CN109792847B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203181403U (zh) | 2013-03-28 | 2013-09-04 | 陈菊香 | 一种带盲孔pcb多层板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018219986A1 (de) | 2018-11-22 | 2020-05-28 | Robert Bosch Gmbh | Leiterplatte für Radarsensoren mit metallischer Füllstruktur und Verfahren zur Herstellung einer Leiterplatte für Radarsensoren mit metallischer Füllstruktur |
WO2020104084A1 (de) | 2018-11-22 | 2020-05-28 | Robert Bosch Gmbh | Leiterplatte für radarsensoren mit metallischer füllstruktur und verfahren zur herstellung einer leiterplatte für radarsensoren mit metallischer füllstruktur |
US11831079B2 (en) | 2018-11-22 | 2023-11-28 | Robert Bosch Gmbh | Circuit board for radar sensors having a metallic fill structure, and method for producing a circuit board for radar sensors having a metallic fill structure |
Also Published As
Publication number | Publication date |
---|---|
CN109792847A (zh) | 2019-05-21 |
CN109792847B (zh) | 2022-09-20 |
US11452214B2 (en) | 2022-09-20 |
WO2018073128A1 (de) | 2018-04-26 |
US20190254175A1 (en) | 2019-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AT515101B1 (de) | Verfahren zum Einbetten einer Komponente in eine Leiterplatte | |
DE69923205T2 (de) | Leiterplattenanordnung und verfahren zu ihrer herstellung | |
AT12319U1 (de) | Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte | |
EP0620702B1 (de) | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung | |
DE202010016256U1 (de) | Leiterplatte | |
WO2005032224A1 (de) | Leiterplatte mit einer haltevorrichtung zum halten bedrahteter elektronischer bauteile; verfahren zur herstellung einer solchen leiterplatte und deren verwendung in einem lötofen | |
DE102016119825A1 (de) | Leiterplatte | |
EP2421339A1 (de) | Verfahren zum Einbetten von elektrischen Komponenten | |
DE102009058764A1 (de) | Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe | |
DE102007035794A1 (de) | Leiterplattenverbund sowie Verfahren zum Herstellen eines Leiterplattenverbundes | |
DE102015001652A1 (de) | Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte | |
DE102016224943A1 (de) | Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates | |
DE102017217985B4 (de) | Verfahren zum Herstellen einer elektronischen Komponente | |
DE102019132852B4 (de) | Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement | |
DE102015113322B3 (de) | Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung | |
DE202009009950U1 (de) | Elektronische Baugruppe | |
WO2021115710A1 (de) | Elektronik-baugruppe | |
DE102020111996A1 (de) | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil | |
DE1926590A1 (de) | Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung | |
WO2019068826A1 (de) | Leiterplatte und verfahren zur verarbeitung einer leiterplatte | |
DE102019102666A1 (de) | Dickmetall-Leiterplattenelement und Verfahren zu dessen Herstellung | |
DE102020216389B4 (de) | Anordnung einer Leiterplatte an eine Schnittstelle | |
DE10330754B4 (de) | Verfahren zur Herstellung einer elektrischen Schaltung | |
DE102013205532A1 (de) | Verfahren zur Bildung magnetisch gekoppelter Spulen in einer Leiterplatte | |
WO2016177631A1 (de) | Leiterplatte und verfahren zur herstellung einer leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R012 | Request for examination validly filed |