-
GEBIET DER ERFINDUNG
-
Die Erfindung bezieht sich auf eine elektronische Vorrichtung, die einen Begrenzer umfasst, und auf ein Verfahren zum Begrenzen einer Ausgangsspannung einer Spannungsquelle.
-
HINTERGRUND
-
Es gibt viele Anwendungen, die Begrenzungsspannungspegel von Wechselspannungsquellen oder oszillierenden Spannungsquellen erfordern.
-
1 zeigt einen vereinfachten Stromlaufplan eines Begrenzers in Übereinstimmung mit dem Stand der Technik. Es gibt eine Spannungsquelle VS, die durch eine Idealspannungsquelle VC und durch eine Impedanz Rl dargestellt ist. Die Spannungsquelle VS kann z. B. ein Oszillator und ganz speziell ein Oszillator in einer RFID-Anwendung sein. Der Ausgang der Spannungsquelle VS und elektronische Bauelemente. Ein erster Transistor P1 ist mit seinem Kanal zwischen den Ausgangsknoten OUT und Masse geschaltet. Ein zweiter Transistor N1 ist mit seinem Kanal zwischen den Ausgangsknoten OUT und einen Versorgungsspannungspegel VDD geschaltet. Die Gates des ersten Transistors und des zweiten Transistors N1 sind durch BIAS-Spannungspegel VBP1 bzw. VBN1 vorgespannt. Allerdings werden irgendwelche von dem Ausgangsknoten OUT über die Transistoren N1 oder P1 gezogenen Ströme schließlich abgeleitet und tragen zu dem Gesamtleistungsverbrauch zu.
-
Aus der
US 6,229,443 B1 , der
US 2005/0134435 A1 und der
DE 600 32 049 T2 geht eine elektronische Vorrichtung hervor, welche einen Begrenzer zur Begrenzung einer an einem Ausgangsknoten einer Spannungsquelle anliegenden Spannung umfasst. Dieser Begrenzer enthält einen ersten Transistor, der so konfiguriert ist, dass er mit einer ersten Seite seines Kanals mit einem ersten Ausgangsknoten einer nicht idealen Spannungsquelle mit einer Innenimpedanz größer als null gekoppelt ist. Die an diesem Ausgangsknoten der Spannungsquelle anliegende Spannung wird durch Entnehmen eines Stroms von dem Ausgangsknoten begrenzt. Dabei ist eine zweite Seite des Kanals des Transistors mit einem Kondensator gekoppelt, um dem Kondensator von dem Ausgangsknoten der Spannungsquelle einen Strom zuzuführen, falls der Spannungspegel an dem Ausgangsknoten einen Grenzwert erreicht oder überschreitet.
-
ZUSAMMENFASSUNG
-
Es ist eine Aufgabe der Erfindung, einen Begrenzer und ein Verfahren zum Verringern des Leistungsverbrauchs eines Begrenzers zu schaffen.
-
In einem Aspekt der Erfindung wird eine elektronische Vorrichtung geschaffen, die einen ersten Begrenzer umfasst. Der erste Begrenzer umfasst einen ersten Transistor, der mit der ersten Seite eines Kanals mit einem ersten Ausgangsknoten einer ersten nicht idealen Spannungsquelle gekoppelt ist, um die Spannung bei dem ersten Ausgangsknoten durch Entnehmen eines Stroms von dem ersten Ausgangsknoten zu begrenzen. Die zweite Seite des Kanals des ersten Transistors kann dann mit einem Kondensator gekoppelt sein, um dem Kondensator von dem ersten Ausgangsknoten einen Strom zuzuführen, falls der Spannungspegel des ersten Ausgangsknotens einen oberen Grenzwert erreicht oder überschreitet. Dementsprechend wird ein Strom, der von dem ersten Ausgangsknoten über den ersten Transistor entnommen wird, zum Laden des Kondensators verwendet. Dies ermöglicht die Wiederverwendung der gespeicherten Ladung, wenn die Spannung bei dem Ausgangsknoten unter einen unteren Grenzwert fällt.
-
Die elektronische Vorrichtung umfasst ferner einen zweiten Transistor, der mit einer ersten Seite eines Kanals mit einem zweiten Ausgangsknoten einer nicht idealen Spannungsquelle gekoppelt ist, um die Spannung bei dem zweiten Ausgangsknoten durch Zuführen eines Stroms zu dem zweiten Ausgangsknoten zu begrenzen. Die zweite Seite des Kanals des zweiten Transistors kann dann mit dem Kondensator gekoppelt sein, um den Strom von dem Kondensator über den zweiten Transistor dem zweiten Ausgangsknoten zuzuführen, falls der Spannungspegel bei den zweiten Ausgangsknoten einen unteren Grenzwert erreicht oder darunter fällt.
-
In einem anderen Aspekt der Erfindung kann der zweite Transistor mit einer ersten Seite eines Kanals mit dem ersten Ausgangsknoten der Spannungswelle gekoppelt sein, um die Spannung bei dem ersten Ausgangsknoten durch Zuführen eines Stroms zu dem ersten Ausgangsknoten zu begrenzen. Die zweite Seite des Kanals des zweiten Transistors kann dann mit dem Kondensator gekoppelt sein, um dem ersten Ausgangsknoten von dem Kondensator über den zweiten Transistor einen Strom zuzuführen, falls der Spannungspegel bei dem ersten Ausgangsknoten einen unteren Grenzwert erreicht oder darunter fällt.
-
Dementsprechend wird die von dem ersten Ausgangsknoten (dem Ausgangsknoten einer ersten nicht idealen Spannungsquelle) empfangene Ladung, die auf dem Kondensator angesammelt und gespeichert wird, entweder zum Begrenzen des Ausgangsspannungspegels entweder derselben nicht idealen Spannungsquelle oder einer anderen nicht idealen Spannungsquelle verwendet. Beide Aspekte der Erfindung ermöglichen, die gespeicherte Ladung wiederzuverwenden.
-
Der erste Transistor kann ein PMOS-Transistor sein und der zweite Transistor kann ein NMOS-Transistor sein. In einer alternativen Ausführungsform kann der erste Transistor ein PNP-Transistor sein und kann der zweite Transistor ein NPN-Transistor sein.
-
Es könnte einen zweiten Begrenzer geben, der zum Begrenzen des Spannungspegels über den Kondensator konfiguriert und gekoppelt sein kann. Dieser zusätzliche Begrenzer kann nützlich sein, wenn die Wechselspannungen oder oszillierenden Spannungen von der ersten oder von der ersten und der zweiten Spannungsquelle nicht symmetrisch ist/sind, was dann zu einer konstant zunehmenden oder abnehmenden Spannung über den Kondensator führen würde.
-
Außerdem schafft die Erfindung ein Verfahren zum Begrenzen einer Spannung bei einem Ausgangsknoten einer Spannungsquelle. Von dem Ausgangsknoten kann ein Strom entnommen werden, um einen Spannungspegel bei dem Ausgangsknoten zu verringern, wenn der Spannungspegel bei dem Ausgangsknoten einen oberen Grenzwert erreicht oder überschreitet. Der Strom kann einem Kondensator zugeführt werden, um die Ladung (die Ladung des entnommenen Stroms) zu speichern. Die gespeicherte Ladung kann zu dem Ausgangsknoten derselben Spannungsquelle oder zu einem Ausgangsknoten einer anderen nicht idealen Spannungsquelle rückgekoppelt werden, falls der Spannungspegel bei dem Ausgangsknoten einen unteren Grenzwert erreicht oder darunter fällt.
-
Figurenliste
-
Weitere Eigenschaften und Aspekte der Erfindung gehen aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung anhand der beigefügten Zeichnungen hervor, in denen:
- - 1 einen vereinfachten Stromlaufplan einer Begrenzerschaltung in Übereinstimmung mit dem Stand der Technik zeigt,
- - 2 einen vereinfachten Stromlaufplan einer elektronischen Vorrichtung, die einen Begrenzer enthält, der für zwei verschiedene Spannungsquellen konfiguriert ist, in Übereinstimmung mit Aspekten der Erfindung zeigt,
- - 3 einen vereinfachten Stromlaufplan einer anderen Ausführungsform einer elektronischen Vorrichtung, die sich auf einen Oszillator bezieht, in Übereinstimmung mit Aspekten der Erfindung zeigt.
- - 4 zeigt eine andere Ausführungsform einer elektronischen Vorrichtung in Übereinstimmung mit Aspekten der Erfindung, und
- - 5 zeigt eine andere Ausführungsform einer elektronischen Vorrichtung in Übereinstimmung mit Aspekten der Erfindung.
-
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
-
2 zeigt einen vereinfachten Schaltplan einer elektronischen Vorrichtung 1 in Übereinstimmung mit Aspekten der Erfindung. Die elektronische Vorrichtung 1 kann eine integrierte elektronische Halbleitervorrichtung sein. Die elektronische Vorrichtung 1 enthält einen Begrenzer 2. Der Begrenzer 2 umfasst einen ersten Transistor P1 (PMOS-Transistor), der mit einer ersten Seite (Source) eines Kanals mit einem Ausgangsknoten OUT1 einer Spannungsquelle VCS1 gekoppelt ist, um die Spannung bei dem Ausgangsknoten OUT1 durch Entnehmen eines Stroms IP1 von dem Ausgangsknoten OUT1 zu begrenzen. Die zweite Seite (Drain) des Kanals des ersten Transistors P1 ist mit einem Kondensator C1 gekoppelt, um dem Kondensator C1 einen Strom zuzuführen, falls der Spannungspegel bei dem Ausgangsknoten einen oberen Grenzwert erreicht. Der obere Grenzwert ist durch eine Vorspannungsquelle VBP1 definiert, die mit dem Gate des ersten Transistors P1 gekoppelt ist. Die Spannungsquelle VCS1 kann irgendeine Art einer nicht idealen Spannungsquelle mit einer bestimmten Innenimpedanz (einer Innenimpedanz größer als null) sein.
-
Ferner umfasst der Begrenzer 2 einen zweiten Transistor (N1), der mit einer ersten Seite (Source) eines Kanals mit einem Ausgangsknoten OUT2 der Spannungsquelle VCS2 gekoppelt ist, um die Spannung bei dem Ausgangsknoten OUT2 durch Zuführen eines Stroms zu dem Ausgangsknoten OUT2 zu begrenzen. Die zweite Seite (Drain) des Kanals des zweiten Transistors N1 ist mit dem Kondensator C1 gekoppelt, um dem Ausgangsknoten OUT2 einen Strom IN1 von dem Kondensator C1 zuzuführen, falls der Spannungspegel bei dem Ausgangsknoten OUT2 einen unteren Grenzwert erreicht oder überschreitet. Der Strom IN1 kann dann von der Ladung bereitgestellt werden, die zuvor durch den Strom IP1 dem Kondensator C1 zugeführt und darauf gespeichert worden ist. Der untere Grenzwert ist durch eine Vorspannungsquelle VBN1 definiert, die mit dem Gate des zweiten Transistors N1 gekoppelt ist. Die Spannungsquelle VCS2 kann irgendeine Art einer nicht idealen Spannungsquelle mit einer bestimmten Innenimpedanz (Innenimpedanz größer als null) sein.
-
Ferner umfasst der Begrenzer 2 einen weiteren Begrenzer LIM zum Begrenzen der Spannung bei dem Knoten VLIM über den Kondensator C1. Dies kann notwendig sein, um ein durch die Ströme IN1 und IP1 verursachtes Ungleichgewicht der Ladungen auf C1 zu kompensieren. Der Begrenzer LIM kann als ein Puffer implementiert werden.
-
Die Ausgangsknoten OUT1 und OUT2 können mit einer weiteren Schaltungsanordnung (nicht gezeigt) gekoppelt sein, die erfordert, dass die Spannungspegel bei den Ausgangsknoten beim Knoten OUT1 unter einen oberen Grenzwert und beim Knoten OUT2 unter einem unteren Grenzwert bleiben.
-
3 zeigt einen vereinfachten Schaltplan einer elektronischen Vorrichtung 1 in Übereinstimmung mit Aspekten der Erfindung. In dieser Konfiguration enthält die elektronische Vorrichtung 1 außerdem einen Begrenzer in Übereinstimmung mit der Erfindung. Allerdings ist der Begrenzer jetzt mit einem Oszillator 3 gekoppelt. Diese Konfiguration kann für eine integrierte Schaltung verwendet werden, die einen Oszillator zum Erzeugen eines internen Taktsignals zum Takten einer digitalen Stufe verwendet. Der Oszillator 3 umfasst eine erste Stromquelle P4, P3, IB1 und eine zweite Stromquelle IB2, N4, N3. Die erste und die zweite Stromquelle sind so gekoppelt, dass sie über die Transistoren P2 oder N2 abwechselnd (in entgegengesetzten Richtungen) gleiche Ströme zuführen. Der Transistor P2 ist ein PMOS-Transistor und der Transistor N2 ist ein NMOS-Transistor. Die Gates der Transistoren P2 und N2 werden durch eine Rückkopplungsschleife gesteuert, die einen Kondensator C2 und einen Komparator COMP 4 umfasst. Der Komparator weist eine Hysterese mit einem oberen und mit einem unteren Schwellenwert auf. Der Begrenzer 2 umfasst die Transistoren N1, P1, die zwei Vorspannungsquellen VBP1 und VBN1, den Kondensator C1 und den Begrenzer, der den Puffer BUF und eine weitere Vorspannungsquelle VLIMS enthält. Der Begrenzer 2 ist grundsätzlich wie anhand von 2 gezeigt und erläutert konfiguriert.
-
Die Ausgangsimpedanz Z des Puffers BUF muss in Übereinstimmung mit den folgenden Betrachtungen ausgelegt und gewählt werden. Damit Z hauptsächlich resistiv ist (Z = R), kann die Impedanz wie folgt dimensioniert werden:
wobei fc die Eckfrequenz des mit der Kapazität C1 gekoppelten Puffers ist und f die Signalfrequenz der Wechselspannungsquelle ist. Die Impedanz Z (=R) des Puffers BUF sichert, dass der Puffer BUF in Bezug auf die Frequenz f des Wechselstromsignals der Spannungsquelle nicht zu schnell ist (fc sollte viel größer als f sein). Andernfalls würde der Puffer BUF der Wechselspannung der Wechselspannungsquelle folgen und entgegenwirken.
-
Allerdings sollte die Eckfrequenz fc (z. B. durch dementsprechendes Auslegen der Ausgangsimpedanz Z (=R) des Puffers) immer noch schnell genug sein (sollte fc nicht zu klein sein), um zu ermöglichen, dass der Puffer BUF ein Ungleichgewicht der auf dem Kondensator C1 während der zwei verschiedenen Halbzyklen der Wechselspannung gespeicherten Ladungen beseitigt. Dieser Aspekt ist anhand von 4 ausführlicher erläutert.
-
Die Vorstromquelle IB1 ist mit dem Drain des Transistors P4 gekoppelt. Die Source des Transistors P4 ist mit VDD gekoppelt. Das Gate und der Drain des Transistors P4 sind miteinander gekoppelt. Das Gate des Transistors P4 ist außerdem mit dem Gate des Transistors P3 gekoppelt. Die Source des Transistors P3 ist mit VDD gekoppelt. Der Drain des Transistors P3 ist mit den Sources der Transistoren P1 und P2 gekoppelt. Die Transistoren P3 und P4 sind in einer Stromspiegelkonfiguration konfiguriert. Der Transistor P4 ist diodengeschaltet. Der Drain des Transistors P2 ist mit dem Drain des Transistors N2 gekoppelt. Die Source des Transistors N2 ist mit dem Drain des Transistors N3 gekoppelt. Die Source des Transistors N3 ist mit Masse gekoppelt. Der Drain und das Gate des Transistors N4 sind miteinander gekoppelt. Das heißt, dass der Transistor N4 diodengeschaltet ist. Die Source des Transistors N4 ist mit Masse gekoppelt. Der Transistor N4 empfängt den Vorstrom IB2 von der zweiten Stromquelle IB2. Die Gates der Transistoren N4 und N3 sind miteinander gekoppelt. Dementsprechend bilden die Transistoren N3 und N4 einen Stromspiegel. Der Stromspiegel P3 und P4 führt dem Knoten NOD1 einen Vorstrom (proportional IB1) zu. Der Stromspiegel N3, N4 führt dem Knoten NOD2 einen Vorstrom (proportional zum Strom IB2) zu. Die Spannung beim Knoten VOUT (d. h. bei den verbundenen Drains von P2 und N2) ist mit einer Seite des Kondensators C2 gekoppelt. Die andere Seite ist mit Masse gekoppelt. Die Spannung beim Knoten VOUT wechselt während des Betriebs. Ein Komparator COMP4 vergleicht die Spannung beim Knoten VOUT mit einem oberen und mit einem unteren Grenzwert. Eine Gate-Ansteuerstufe GATE 5 (nicht gezeigt) wird in Übereinstimmung mit dem Vergleichsergebnis des Komparators COMP4 zum Erzeugen eines geeigneten Rückkopplungssignals VFB gesteuert, das den Gates der Transistoren P2 und N2 zugeführt werden soll. Das heißt, dass während des Betriebs entweder der Transistor P2 oder der Transistor N2 offen ist. Falls die Spannung VOUT die obere Schwellenspannung des Komparators COMP erreicht, wird das Rückkopplungssignal VFB auf einen höheren Spannungspegel geändert, um den Transistor N2 zu öffnen und P2 zu schließen. Dementsprechend fällt die Spannung über den Kondensator C2, bis die untere Schwellenspannung des Komparators COMP erreicht ist. Das Rückkopplungssignal VFB ändert sich auf einen niedrigeren Spannungspegel, um den Transistor P2 zu öffnen und den Transistor N2 zu schließen. Dementsprechend steigt der Spannungspegel über dem Kondensator C2 wieder an. Dies führt zu einer Dreieckssignalform der Ausgangsspannung VOUT des Oszillators.
-
Der Begrenzer 2 ist dafür konfiguriert zu vermeiden, dass die Spannungspegel bei den Knoten NOD1 und NOD2 über einen oberen bzw. unteren Grenzwert zunehmen oder abnehmen. Falls der Spannungspegel beim Knoten NOD1 zu stark zunimmt, kann dies zu einem Spannungspegel zwischen VDD und NOD1 führen, der unter der Sättigungsspannung des Transistors P3 liegt. Dies kann zur Ladungsinjektion in den Knoten NOD1 führen, wenn der Spannungspegel bei NOD1 wieder fällt.
-
Dasselbe kann für den Stromspiegel N3, N4 auftreten, falls der Spannungspegel beim Knoten NOD2 unter die Sättigungsspannung von N3 fällt. Falls der Spannungspegel wieder zunimmt, kann eine Ladungsinjektion auftreten.
-
Um die Spannungspegel bei den Knoten NOD1 oder NOD2 zu begrenzen, wird von diesen Knoten eine bestimmte Menge Strom entnommen oder ihnen zugeführt, um den maximalen oder den minimalen Spannungspegel zu begrenzen. Dagegen wären die Ströme verloren und würde der Gesamtleistungsverbrauch erhöht, falls dieser Strom der Masse oder dem Versorgungsspannungspegel zugeführt würde.
-
Anstatt die Leistung über P1 oder N1 dem Masse- oder Versorgungsspannungspegel zuzuführen, werden die Ströme zum Laden und Entladen des Kondensators C1 verwendet. Falls der Spannungspegel bei NOD1 einen bestimmten oberen Spannungsgrenzwert erreicht, wird zum Knoten VLIM über den Transistor P1 ein Strom zugeführt und dadurch der Kondensator C1 geladen. Dies begrenzt den Spannungspegel bei NOD1 auf einen oberen Grenzwert. Falls der Spannungspegel beim Knoten NOD2 auf einen bestimmten unteren Grenzwert fällt, wird vom Knoten VLIM über den Transistor N1 ein Strom entnommen, d. h. vom Kondensator C1 eine Ladung entnommen, um die fehlende Ladung bei einem Knoten NOD2 zu kompensieren und den Spannungspegel beim Knoten NOD2 auf einen unteren Grenzwert zu begrenzen. Außerdem enthält der Begrenzer 2 einen weiteren Begrenzer mit einer Spannungsquelle VLIMS und einem Puffer BUF. Dies sichert, dass die Gleichspannung beim Knoten VLIM und über den Kondensator C1 konstant bleibt.
-
Die in 2 und 3 gezeigten Ausführungsformen beziehen sich auf Konfigurationen, in denen der Strom von einem Ausgangsknoten einer Spannungsquelle entnommen und einem Ausgangsknoten einer anderen Spannungsquelle (Stromquelle) zugeführt wird. In der in 3 gezeigten Ausführungsform ist ein Ausgangsknoten NOD1 und der andere Ausgangsknoten NOD2.
-
4 zeigt einen vereinfachten Schaltplan einer elektronischen Vorrichtung 1 in Übereinstimmung mit Aspekten der Erfindung. Die elektronische Vorrichtung 1 kann eine integrierte elektronische Halbleitervorrichtung sein. Es gibt nun eine einzelne Spannungsquelle VCS 3, die eine bestimmte Innenimpedanz Rl (nicht gezeigt) enthalten kann. Die einzelne Spannungsquelle VCS 3 ersetzt die zwei in 2 gezeigten Spannungsquellen VCS1 und VCS2. Der Ausgang der Spannungsquelle VCS 3 ist mit einem Ausgangsknoten OUT gekoppelt, der daraufhin zum Speisen weiterer Stufen und elektronischer Bauelemente der elektronischen Vorrichtung 1 verwendet werden kann. Die elektronische Vorrichtung 1 enthält hauptsächlich einen Begrenzer 2. Der Begrenzer 2 enthält einen ersten Transistor P1, der in dieser Ausführungsform ein PMOS-Transistor ist. Der Kanal des PMOS-Transistors P1 ist zwischen den Ausgangsknoten OUT und eine Seite eines Kondensators C1, d. h. zwischen den Knoten OUT und eine Seite eines Kondensators C1, d. h. zwischen den Knoten OUT und den Knoten VLIM, geschaltet. Die andere Seite des Kondensators C1 ist mit Masse gekoppelt. Es gibt einen zweiten Transistor N1, der in dieser Ausführungsform ein NMOS-Transistor ist. Der Kanal des zweiten Transistors N1 ist zwischen den Ausgangsknoten OUT und dieselbe Seite von C1, mit der der Kanal des Transistors P1 gekoppelt ist, d. h. den Knoten VLIM, geschaltet. Das Steuer-Gate des ersten Transistors P1 ist mit einer Vorspannung VBP1 vorgespannt. Das Steuer-Gate des zweiten Transistors HN1 ist mit einer Vorspannung VBN1 vorgespannt.
-
Der erste Transistor P1 und der zweite Transistor N1 sind nun zum Laden und Entladen des Kondensators C1, falls die Spannung bei dem Ausgangsknoten OUT einen oberen Grenzwert VL1 oder einen unteren Grenzwert VL2, die in dem Diagramm in 2 in der rechten oberen Ecke gezeigt sind, übersteigt, gekoppelt und konfiguriert. Falls der Spannungspegel beim Knoten OUT den oberen Grenzwert VL1 erreicht oder überschreitet, öffnet sich der Transistor P1 und es fließt ein Strom zum Knoten VLIM, d.h. zum Kondensator C1. Die Vorspannung VBP1 wird so gewählt, dass die Gate-Source-Spannung von P1 den Schwellenpegel überschreitet, falls der Spannungspegel beim Knoten OUT den oberen Grenzwert VL1 überschreitet. Darüber hinaus öffnet sich der zweite Transistor N1 und es wird dem Knoten OUT von dem Kondensator C1 ein Strom zugeführt, falls der Spannungspegel beim Knoten OUT den unteren Grenzwert VL2 erreicht oder darunter fällt. Dies erhöht die Spannung beim Knoten OUT und sichert, dass die Spannung nicht unter VL2 fallen kann. Der Leistungsverlust ist dann auf die Verluste in den Transistoren N1, P2, der Spannungsquelle 3 und möglicherweise einige weitere parasitäre Effekte begrenzt.
-
Darüber hinaus gibt es eine Begrenzerstufe oder einen Puffer, die/der grundsätzlich einen Puffer BUF und eine weitere Vorspannungsquelle VBUF enthält. Der Ausgang des Puffers BUF ist mit einer Seite des Kondensators C1 (d. h. mit dem Knoten VLIM) gekoppelt. Der Eingang des Puffers BUF ist mit der vorgespannten Spannungsquelle VBUF gekoppelt. Diese Konfiguration sichert, dass der Spannungspegel beim Knoten VLIM (d. h. über den Kondensator C1) einen oberen Grenzwert selbst dann nicht überschreiten kann, wenn die Spannungsquelle VCS3 eine Wechselspannung oder oszillierende Spannung erzeugt, die nicht symmetrisch ist.
-
Die Ausgangsimpedanz Z des Puffers BUF muss in Übereinstimmung mit derselben wie anhand von
3 erläuterten Betrachtung ausgelegt und gewählt werden. Die Impedanz sollte in Übereinstimmung mit Gleichung (1) gewählt werden. Wie in
4 über dem Puffer BUF angegeben ist, ist die während eines ersten Halbzyklus auf dem Kondensator C1 gespeicherte Ladung allerdings
Q1. Die während des zweiten Halbzyklus gespeicherte Ladung ist
Q2. Falls Q1 = Q2 ist, kompensieren sich die Ladungen während jeder Periode oder während jedes vollen Zyklus der Ausgangswechselspannung der Spannungsquelle VCS3. Falls die Ströme IN1 und IP2 dagegen unterschiedliche Ladungsmengen beitragen (
Q1 nicht gleich
Q2 ist), kann die Spannung am Knoten VLIM stetig steigen oder fallen. Diese Wirkung sollte durch den Puffer BUF beseitigt werden. Somit sollte die Ausgangsimpedanz Z (hier ebenfalls für eine hauptsächlich resistive Impedanz, d. h. Z = R, gezeigt) in Übereinstimmung mit den folgenden Bedingung gewählt werden:
und
R (=Z) ist die Ausgangsimpedanz des Puffers BUF, T ist die Periode der Wechselspannung der Wechselspannungsquelle VCS3 (T = 1/f), VL1 ist der obere Grenzwert und VL2 ist der untere Grenzwert der Wechselspannung.
Q1 ist die Ladung des ersten Halbzyklus und
Q2 ist die Ladung des zweiten Halbzyklus. Falls beide Bedingungen und außerdem Gleichung (1) erfüllt sind, ist der Puffer BUF zusammen mit C1 immer noch schnell genug, um irgendein Ungleichgewicht zwischen
Q1 und
Q2 zu kompensieren.
-
Die Eckfrequenz fc sollte (z. B. durch dementsprechende Auslegung der Ausgangsimpedanz Z des Puffers) immer noch schnell genug sein (fc sollte nicht zu klein sein), um zu ermöglichen, dass der Puffer BUF ein Ungleichgewicht der während der zwei verschiedenen Halbzyklen der Wechselspannung auf dem Kondensator C1 gespeicherten Ladungen beseitigt. Dieser Aspekt ist ausführlicher anhand von 4 erläutert.
-
5 zeigt einen vereinfachten Schaltplan einer anderen Ausführungsform einer elektronischen Vorrichtung 1 in Übereinstimmung mit Aspekten der Erfindung. Ähnlich den in 4 gezeigten Ausführungsformen gibt es eine Wechselstromquelle AC SOURCE3, die mit einer idealen Spannungsquelle VAC und mit einer Innenimpedanz RI modelliert ist. Die Wechselspannungsquelle AC SOURCE3 kann irgendeine Stufe sein, die eine Ausgangswechselspannung oder oszillierende Ausgangsspannung beim Knoten OUT verwendet. Anstelle der MOS-Transistoren N1 und P1 der Ausführungsform aus 4 gibt es nun einen NPN- und einen PNP-Transistor, die zum Begrenzen der Ausgangsspannung beim Knoten OUT verwendet werden. Es gibt einen ersten Transistor PNP1, der mit seinem Emitter mit dem Knoten OUT und mit seinem Kollektor mit dem Knoten VLIM gekoppelt ist. Es gibt einen zweiten Transistor NPN1, der mit seinem Emitter mit dem Ausgangsknoten OUT und mit seinem Kollektor mit dem Knoten VLIM gekoppelt ist. Die Basis des zweiten Transistors NPN1 ist mit einem Ausgang eines zweiten Operationsverstärkers OP2 gekoppelt. Die Basis des ersten Transistors PNP1 ist mit dem Ausgang eines ersten Operationsverstärkers OP1 gekoppelt. Der invertierte Eingang des Operationsverstärkers OP1 ist mit einer Vorspannungsquelle VBP1 gekoppelt und der invertierte Eingang des zweiten Operationsverstärkers OP2 ist mit einer Vorspannungsquelle VBN1 gekoppelt. Die nicht invertierenden Eingänge der Operationsverstärker OP1 und OP2 sind mit dem Ausgangsknoten OUT gekoppelt. Es gibt einen Kondensator C1, der mit dem Knoten VLIM gekoppelt ist. Darüber hinaus gibt es einen Begrenzer, der den Puffer BUF (der ein Operationsverstärker sein kann, der als nicht invertierender Spannungsfolger geschaltet ist) und eine Spannungsquelle VLIMS enthält. Der Puffer BUF begrenzt den Spannungspegel beim Knoten VLIM. Die Ausgangsimpedanz Z des Puffers BUF muss wie in Bezug auf 3 oder 4 beschrieben in Übereinstimmung mit den Gleichungen (1) bis (3) ausgelegt werden.
