-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere ein Verfahren zur Herstellung von Transistoren mit hohem Leistungsvermögen bei Kleinleistungsanwendungen, etwa in digitalen Schaltungsbereichen und dergleichen.
-
Beschreibung des Stands der Technik
-
Moderne integrierte Schaltungen enthalten eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei Transistoren, etwa Feldeffekttransistoren, eine wichtige Komponente repräsentieren, die als Schaltelement, als Strom- und/Spannungsverstärker und dergleichen verwendet wird. In komplexen Anwendungen, die ein hohes Leistungsvermögen erfordern, werden die Transistoren in und über im Wesentlichen kristallinen Halbleitergebieten hergestellt, die an speziellen Substratpositionen ausgebildet sind, und als „aktive” Gebiete dienen, d. h. die zumindest zeitweilig als leitende Bereiche dienen, um einen gesteuerten Stromfluss zu erzeugen. Dazu werden die aktiven Gebiete modifiziert, indem Dotierstoffsorten eingebaut werden, um die elektronischen Eigenschaften anzupassen, beispielsweise durch Bereitstellen von pn-Übergängen. Gegenwärtig werden generell mehrere Prozesstechnologien eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der CMOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor oder eine andere Transistorarchitektur betrachtet wird, pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, etwa Drain- und Sourcegebieten, und einen leicht dotierten oder nicht dotierten Gebiet, etwa ein Kanalgebiet, gebildet ist, das benachbart zu den stark dotierten Gebieten angeordnet ist. Im Falle eines Feldeffekttransistors wird die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Erstreckung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Daher beeinflusst die Leitfähigkeit des Kanalgebiets das Leistungsverhalten der MOS-Transistoren ganz wesentlich. Somit die Skalierung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – und auch die Kanallänge ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
-
Die ständige Verringerung der Transistorabmessungen zieht jedoch eine Reihe von damit verknüpften Problemen nach sich, die es zu lösen gilt, um nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Abmessungen der Transistoren erreicht werden. Beispielsweise sind äußerst komplexe Dotierstoffprofile in vertikaler Richtung und lateraler Richtung in den Drain- und Sourcegebieten erforderlich, um für den geringen Schichtwiderstand und den geringen Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit zu sorgen, um somit den sogenannten Kurzkanaleffekten entgegenzutreten, etwa der am Drain hervorgerufenen Barrierenabsenkung und dergleichen. Des weiteren ist auch die vertikale Lage der pn-Übergänge in Bezug auf die Gateisolationsschicht ein kritisches Entwurfskriterium im Hinblick auf die Steuerung der Leckströme, da eine Verringerung der Kanallänge auch eine Reduzierung der Tiefe der Drain- und Sourcegebiete im Hinblick auf die Grenzfläche erfordert, die durch die Gateisolationsschicht und das Kanalgebiet gebildet ist, wodurch komplexe Implantationstechniken erforderlich werden.
-
In komplexen Feldeffekttransistoren erfordern beispielsweise die Dotierstoffprofile der Drain- und Sourcegebiete komplexe Implantationstechniken, in denen stark dotierte aber flache Profile vorzusehen sind, so dass eine Verbindung zu dem Kanalgebiet entsteht, wobei derartige flache dotierte Gebiete auch als Drain- und Sourceerweiterungsgebiete bezeichnet werden. Ferner sind tiefe Drain- und Sourcegebiete mit einer hohen Dotierstoffkonzentration und mit einem größeren lateralen Abstand zu dem Kanalgebiet erforderlich, um damit eine geeignet geformte elektrische Feldverteilung in Transistoren mit einem extrem kurzen Kanal zu schaffen. Ferner müssen typischerweise gegendotierte Gebiete oder Halo-Gebiete an einer gewissen Tiefe an oder unter dem Kanalgebiet vorgesehen werden, um in geeigneter Weise wesentliche Transistoreigenschaften, etwa die Schwellwertspannung und dergleichen, einzustellen. Während der jeweiligen Implantationsprozesse wird die Gateelektrodenstruktur als eine Implantationsmaske verwendet, wodurch die selbstjustierende Positionierung der komplexen Drain- und Sourcegebiete sichergestellt ist. Dazu umfassen die Gateelektrodenstrukturen typischerweise eine entsprechende Abstandshalterstruktur, deren Breite in geeigneter Weise für den betrachteten Implantationsprozess ausgewählt ist, beispielsweise für die Erweiterungs- und Halo-Implantationsgebiete und für die Implantation der tiefen Drain- und Sourcegebiete, wodurch auch aufwendige Strukturierungsstrategien in sehr komplexen Halbleiterbauelementen erforderlich sind. D. h., in aktuellen modernsten Bauelementen, die für Kleinleistungsanwendungen verwendet werden, d. h. für Anwendungen, die bei Versorgungsspannungen von ungefähr 10 Volt und deutlich darunter eingesetzt werden, werden Hochleistungstransistoren mit einer Gatelänge von 50 nm und deutlich weniger, etwa 30 nm und weniger eingesetzt, wobei in dicht gepackten Bauteilbereichen der laterale Zwischenraum zwischen den dicht gepackten Gateelektrodenstrukturen von ähnlicher Größenordnung ist. Folglich können jegliche strukturellen Unregelmäßigkeiten oder Prozessungleichmäßigkeiten, die während des komplexen Vorganges zum Strukturieren der Gateelektrodenstrukturen und der jeweiligen Abstandshalterelemente eingeführt werden, die resultierenden Dotierstoffprofile wesentlich beeinflussen. Ferner werden durch Implantation hervorgerufene Schäden in den aktiven Gebieten der Transistoren typischerweise komplexe Ausheizprozesse erforderlich, die mit einem gewissen Grad an Dotierstoffdiffusion verknüpft sind, was wiederum zu Dotierstofffluktuationen und somit zu einer wesentlichen Transistorvariabilität beitragen kann. Ferner wurden in der Vergangenheit weitere Mechanismen zur Leistungssteigerung komplexer Feldeffekttransistoren eingerichtet, die darauf abstellen, die Ladungsträgerbeweglichkeit in den Kanalgebieten bei einer vorgegebenen Kanallänge zu erhöhen, wodurch potentiell eine Leistungssteigerung erreicht wird, die vergleichbar ist mit der Einführung weiter reduzierter Gesamtbauteilabmessungen, wobei dennoch viele der zuvor beschriebenen Probleme vermieden werden, die mit den extrem kleinen kritischen Abmessungen verknüpft sind. Beispielsweise kann die Gitterstruktur in entsprechenden Halbleitergebieten, etwa dem Kanalgebiet, modifiziert werden, d. h. gedehnt oder gestaucht werden, indem beispielsweise eine Zugverformung oder eine kompressive Verformung darin hervorgerufen wird, was zu einer modifizierten Beweglichkeit von Elektronen bzw. Löchern führt. Beispielsweise erhöht das Erzeugen einer uniaxialen Subverformung in dem Kanalgebiet eines Feldeffekttransistors in Bezug auf die Stromflussrichtung die Beweglichkeit der Elektronen, was sich wiederum in einer entsprechenden Zunahme der Transistorleistung ausdrückt. Andererseits kann eine kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern erhöhen, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. In modernen CMOS-Bauelementen wird daher ein effizienter Mechanismus auf der Grundlage eines stark verspannten dielektrischen Materials eingesetzt, das über den Transistoren ausgebildet ist, wobei das dielektrische Material mit hoher innerer kompressiver Verspannung über p-Kanaltransistoren und dielektrisches Material mit hoher innerer Zugverspannung über n-Kanaltransistoren angeordnet wird. Dieser sehr effiziente Mechanismus wird jedoch zunehmend weniger wirksam, da der kleinere Zwischenraum zwischen lateral benachbarten Gateelektrodenstrukturen zunehmend schwerwiegende Beschränkungen für den Abscheideprozess auferlegt, die für die Herstellung des stark verspannten dielektrischen Materials und dessen Strukturierung angewendet werden.
-
In anderen Strategien wird eine Leistungssteigerung von p-Kanaltransistoren erreicht, indem eine verformungsinduzierende Silizium/Germanium-Legierung in dem aktiven Gebiet selektiv nach dem Strukturieren der Gateelektrodenstrukturen eingebaut wird, so dass die Silizium/Germanium-Legierung eine kompressive Verformung in dem benachbarten Kanalgebiet hervorruft. Obwohl dieser Mechanismus generell eine effiziente Strategie zur Verbesserung des Leistungsverhaltens von p-Kanaltransistoren darstellt, können durch das Gitter hervorgerufene Schäden in der Silizium/Germanium-Legierung und unterschiedliche Diffusionsbedingungen im Hinblick auf das Siliziumbasismaterial zunehmend die schließlich erreichte Leistungssteigerung und auch die Variabilität der Transistoreigenschaften beeinflussen.
-
Obwohl viele moderne Prozessstrategien in den Prozessablauf zur Herstellung komplexer Feldeffekttransistoren für Kleinsignalanwendungen implementiert wurden, sind folglich die Transistoreigenschaften und insbesondere die Eigenschaften der Drain- und Sourcegebiete, die auf der Grundlage von Implantationsprozessen und zugehöriger Ausheiztechniken erreicht werden, insbesondere in Verbindung mit verbesserten leistungssteigernden Mechanismen, nicht mehr mit einer weiteren Verringerung der kritischen Abmessungen der Halbleiterbauelemente verträglich.
-
Die
US 2009/0191679 A1 zeigt ein Verfahren zur Herstellung von tiefen Source- und Draingebieten durch Erzeugen von kristallinem Halbleitermaterial in Aussparungen durch epitaktisches Aufwachsen, in denen erste und zweite Source-Drainerweiterungsgebiete gebildet werden.
-
Die
US 2008/0251851 A1 zeigt die Herstellung von Transistoren mit Source-Drainerweiterungsgebieten mit tiefen kristallinen Source-Draingebieten, die in-situ dotiert werden.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegend Erfindung Halbleiterbauelemente und Fertigungstechniken, in denen eine bessere Bauteilgleichmäßigkeit und Prozessgleichmäßigkeit bei der Herstellung komplexer Drain- und Sourcegebiete erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Die vorliegende Erfindung stellt somit ein Verfahren zur Herstellung Drain- und Sourcegebieten komplementärer Transistoren mit den Merkmalen gemäß Anspruch 1 bereit. In einigen anschaulichen hierin offenbarten Ausführungsformen wird das in-situ-dotierte Halbleitermaterial als ein verformungsinduzierendes Halbleitermaterial zumindest für eine Transistorart bereitgestellt, wodurch ein noch weiter verbessertes Transistorleistungsverhalten auf Grund der günstigeren Verformungsbedingungen in dem entsprechenden Kanalgebiet erreicht wird.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung komplexer planarer Feldeffekttransistoren auf der Grundlage verbesserter Drain- und Sourcegebiete zeigen, die geringere Schwankungen gemäß anschaulicher Ausführungsformen aufweisen.
-
Detaillierte Beschreibung
-
Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen verbesserte Drain- und Sourcedotierstoffprofile auf der Grundlage eines in-situ-dotierten Halbleitermaterials eingerichtet werden, um die Dotierstoffsorte für p-Kanaltransistoren und n-Kanaltransistoren mit einer deutlich geringeren Gesamtdiffusion im Vergleich zu konventionellen Strategien bereitzustellen, in denen tiefe Drain- und Sourcegebiete auf der Grundlage von Implantationstechniken hergestellt werden. Wie zuvor erläutert ist, kann der konventionelle Einbau der tiefen Drain- und Sourcebereiche auf der Grundlage von Implantationsprozessen zu ausgeprägten Gitterschäden führen, die somit zu größeren Ladungsträgerstreueffekten und zu einer Verringerung der internen Verformung von Halbleiterlegierungen führen können, die in dem aktiven Gebiet eingebaut sind, um damit bessere Verformungsbedingungen in dem Kanalgebiet der Transistoren zu schaffen. Gemäß den hierin offenbarten Prinzipien können somit die erforderliche Art von Dotierstoffsorten und deren Konzentration an den diversen Höhenniveaus innerhalb des aktiven Gebiets präzise auf der Grundlage eines epitaktischen Aufwachsprozesses eingestellt werden, wodurch auch ein wesentlicher Teil der eingebauten Dotierstoffsorte an den gewünschten Gitterstellen angeordnet wird. Folglich kann bei Bedarf auch die weitere Bearbeitung fortgesetzt werden, ohne dass Ausheizprozesse zum Rekristallisieren von durch Implantation hervorgerufenen Gitterschäden erforderlich sind, wobei dies konventioneller Weise mit einem gewissen Grad an Dotierstoffdiffusion verknüpft ist, was wiederum zu entsprechenden Schwankungen der tiefen Drain- und Sourcegebiete führt. In einigen anschaulichen Ausführungsformen wird bei Bedarf eine weitere Erhöhung der gesamten Aktivierung der implantierten Dotierstoffsorten erreicht, indem Ausheizprozesse auf der Grundlage von Laserstrahlung, Blitzlicht und dergleichen angewendet werden, in denen typischerweise Dotierstoffdiffusion unterdrückt wird, wobei dennoch Bewegung über kurze Strecken hinweg in Gang gesetzt werden, um damit die Anzahl der Dotierstoffatome zu erhöhen, die tatsächlich an Gitterplätzen angeordnet sind. Folglich kann das laterale und vertikale Profil der Dotierstoffsorte, die während des epitaktischen Aufwachsprozesses eingebaut wird, im Wesentlichen beibehalten werden und kann zu einem gut definierten elektronischen Verhalten des betrachteten Transistors führen. Andererseits kann ein flacher dotierter Bereich, beispielsweise in Form von Drain- und Sourceerweiterungsgebieten, in einer frühen Fertigungsphase auf der Grundlage einer weniger kritischen Abstandshalterstruktur mittels Ionenimplantation mit einem nachfolgenden geeigneten Ausheizprozess bereitgestellt werden, etwa einem lasergestützten Ausheizprozess oder einem blitzlichtgestützten Ausheizprozess, wodurch ein hohes Maß an Dotierstoffaktivierung erreicht wird, ohne dass im Wesentlichen zu einer ausgeprägten Dotierstoffdiffusion beigetragen wird. In diesem Falle sind unerwünschte Gitterschäden deutlich geringer im Vergleich zur Implantation der tiefen Drain- und Sourcegebiete und entsprechende geschädigte Gebiete können im Wesentlichen entfernt werden, wenn die entsprechenden Aussparungen zum Einbau des in-situ-dotierten Halbleitermaterials erzeugt werden. Folglich können auch die Drain- und Sourceerweiterungsgebiete mit einem geringeren thermischen Budget bereitgestellt werden, d. h. mit einer reduzierten Diffusionsaktivität, wobei jegliche implantationsabhängige Schäden im Wesentlichen nicht zu einer Beeinträchtigung der Transistoreigenschaften beitragen. In ähnlicher Weise kann der Einbau bei relativ geringer Dosis eines gegendotierten Gebiets oder eines Halo-Gebiets auf der Grundlage von Implantationstechniken bewerkstelligt werden, beispielsweise können diese in Verbindung mit den Drain- und Sourceerweiterungsimplantationen oder nach dem Erzeugen der Aussparung und dem Aufwachsen des in-situ-dotierten Halbleitermaterials angewendet werden. Somit kann das gegendotierte Gebiet mit besserer Genauigkeit angeordnet werden, ohne dass der weitere Prozessablauf beeinflusst wird, d. h. der Einbau des in-situ-dotierten Halbleitermaterials.
-
In einigen anschaulichen Ausführungsformen wird das in-situ-dotierte Halbleitermaterial in Form eines Halbleitermaterials mit einer anderen natürlichen Gitterkonstante in Bezug auf das Halbleiterbasismaterial des betrachteten Transistors bereitgestellt, wodurch bessere Verformungsbedingungen zumindest für eine Transistorart geschaffen werden. Beispielsweise führt, wie dies zuvor erläutert ist, der Einbau einer Atomsorte mit einem kovalenten Radius, der größer ist als der kovalente Radius des Siliziums, zu einer größeren Gitterkonstante, woraus sich eine kompressive Verformungskomponente in dem Kanalgebiet ergibt, das lateral von der Halbleiterlegierung eingeschlossen ist. Beispielsweise können Germanium, Zinn und dergleichen in das Siliziumbasismaterial eingebaut werden, um damit eine hohe kompressive Verformungskomponente zu schaffen. In ähnlicher Weise kann eine Atomsorte mit einem kleineren kovalenten Radius im Vergleich zu Silizium, etwa in Form von Kohlenstoff, effizient verwendet werden, um ein Halbleitermaterial zu erzeugen, das eine Zugverformung in dem benachbarten Kanalgebiet hervorruft. Auf diese Weise kann abhängig von dem gesamten Kristallaufbau des Siliziumbasismaterials die Beweglichkeit von Löchern und Elektronen effizient erhöht werden. Da das in-situ-Dotieren die Notwendigkeit vermeidet, dass weitere Implantationsprozesse ausgeführt werden, kann die hohe Kristallqualität des verformungsinduzierenden Materials beibehalten werden, so dass generell der Grad an Ladungsträgerstreuung verringert wird, wodurch effizient zu einem insgesamt besseren Transistorleistungsverhalten beigetragen wird.
-
Des weiteren kann das in-situ-Dotieren des Halbleitermaterials, das zur Erzeugung der tiefen Drain- und Sourcebereiche eingebaut wird, auch vorteilhafter Weise mit anspruchsvollen Prozessstrategien kombiniert werden, in denen bessere Gateelektrodenstrukturen bereitgestellt werden. Dazu wird ein dielektrisches Material mit großem ε in die Gatedielektrikumsschicht in der Gateelektrodenstruktur eingebaut, um damit eine bessere kapazitive Ankopplung zu erreichen, ohne dass die Gateleckströme unnötig ansteigen. Es sollte beachtet werden, dass ein dielektrisches Material mit großem ε als ein dielektrisches Material zu verstehen ist, d. h. ein isolierendes Material, mit einer Dielektrizitätskonstante von 10,0 oder höher. Beispielsweise können gewisse Metalloxide, etwa Hafniumoxid, Zirkonoxid, Aluminiumoxid und andere Metallverbindungen als dielektrische Materialien mit großem ε effizient eingesetzt werden. In einigen Fällen wird das dielektrische Material mit großem ε in Verbindung mit einem „konventionellen” dielektrischen Material, etwa im Hinblick auf die Grenzflächeneigenschaften und dergleichen, verwendet, wobei das konventionelle dielektrische Material mit einer Schichtdicke von 1 nm und weniger vorgesehen werden kann, woran sich ein dielektrisches Material mit großem ε mit geeigneter Dicke anschließt. Ferner können in derartigen komplexen Gateelektrodenstrukturen auch die für gewöhnlich verwendeten Halbleiterelektrodenmaterialien, etwa amorphes oder polykristallines Silizium, Silizium/Germanium und dergleichen, zumindest teilweise durch ein metallenthaltendes leitendes Material ersetzt werden, das auch zum Einstellen der geeigneten Austrittsarbeit der betrachteten Gateelektrodenstruktur verwendet wird. Das dielektrische Material mit großem ε und das metallenthaltende Elektrodenmaterial können in einer frühen Fertigungsphase, d. h. beim Strukturieren der Gateelektrodenstrukturen, bereitgestellt werden, so dass die Einstellung der Austrittsarbeit und somit der Schwellwertspannung des Transistors bei der Herstellung der Gateelektrodenstrukturen bewerkstelligt wird. In anderen Fällen werden ein oder mehrere Materialien der anfänglich strukturierten Gateelektrodenstrukturen durch andere Materialien oder Materialsysteme in einer sehr fortgeschrittenen Fertigungsphase ersetzt.
-
Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101 und einer Halbleiterschicht 102. Das Substrat 102 ist ein beliebiges geeignetes Trägermaterial, wie es typischerweise zur Herstellung komplexer Halbleiterbauelemente verwendet wird. Beispielsweise ist das Substrat 101 ein Siliziumsubstrat und dergleichen. In ähnlicher Weise stellt die Halbleiterschicht 102 ein geeignetes kristallines Material dar, zumindest in einem anfänglichen Zustand, in und über welchem Schaltungselemente, etwa Transistoren 150a, 150b, herzustellen sind. Beispielsweise ist die Halbleiterschicht 102 ein Siliziumbasismaterial, ein Silizium/Germanium-Material und dergleichen, wobei dies von den gesamten Erfordernissen für die weitere Bearbeitung des Bauelements 100 abhängt. In einigen anschaulichen Ausführungsformen bilden das Substrat 101 und die Halbleiterschicht 102 eine Vollsubstratkonfiguration, in der die Halbleiterschicht 102 in direktem Kontakt mit einem kristallinen Material des Substrats 101 steht. In anderen Ausführungsformen (nicht gezeigt) ist ein vergrabenes isolierendes Material (nicht gezeigt) zwischen dem Substrat 101 und der Halbleiterschicht 102 vorgesehen, wenn eine SOI-(Silizium-auf-Isolator-)Konfiguration als geeignet für einen oder beide Transistoren 150a, 150b erachtet wird. Die Halbleiterschicht 102 umfasst mehrere aktive Gebiete, die als Halbleitergebiete zu verstehen sind, in und über welchem zumindest ein Transistor zu erzeugen ist. Der Einfachheit halber ist ein erstes aktives Gebiet 102a und ein zweites aktives Gebiet 102b in 1a dargestellt, wobei die Gebiete 102a, 102b lateral benachbart zueinander angeordnet sein können, möglicherweise in Verbindung mit einem Isolationsgebiet (nicht gezeigt), während in anderen Fallen andere Bauteilbereiche von Schaltungselementen zwischen den Gebieten 102a, 102b abhängig von den gesamten Bauteil- und Entwurfserfordernissen ausgebildet sein können. In einigen anschaulichen Ausführungsformen repräsentieren die Transistoren 150a, 150b komplementäre Transistoren, d. h. der Transistor 150a ist von inverser Leitfähigkeitsart im Vergleich zu dem Transistor 150b. Beispielsweise ist der Transistor 150a ein n-Kanaltransistor, während der Transistor 150b ein p-Kanaltransistor ist.
-
Ferner ist in der gezeigten Fertigungsphase eine erste Gateelektrodenstruktur 160a auf dem aktiven Gebiet 102 ausgebildet und umfasst eine Gatedielektrikumsschicht 161, ein Elektrodenmaterial 163 und ein dielektrisches Deckmaterial 165, das in Verbindung mit einem ersten Abstandshalter oder einer Abstandshalterstruktur 164 die Materialien 163 und 161 einschließt. In ähnlicher Weise ist eine zweite Gateelektrodenstruktur 160b auf dem aktiven Gebiet 102b ausgebildet und umfasst im Wesentlichen die gleichen Komponenten wie die Gateelektrodenstruktur 160a. Die Gateelektrodenstrukturen 160a, 160b besitzen eine Gatelänge, d. h. in 1a die horizontale Erstreckung des Elektrodenmaterials 163, von 50 nm und deutlich weniger, beispielsweise 30 nm und weniger, wobei auch ein lateraler Abstand zwischen benachbarten Gateelektrodenstrukturen in der Größenordnung von 100 nm und weniger liegen kann, wobei dies von dem speziellen geometrischen Aufbau des Bauelements 100 abhängt.
-
Wie zuvor erläutert ist, sind in einigen anschaulichen Ausführungsformen die Gateelektrodenstrukturen 160a, 160b in Form komplexer Metallgateelektrodenstrukturen mit großem ε bereitgestellt oder diese Elektrodenstrukturen können in derartige komplexe Gateelektrodenstrukturen in einer weiter fortgeschrittenen Fertigungsphase „umgewandelt” werden. In der gezeigten Ausführungsform umfasst die Gatedielektrikumsschicht 161 ein dielektrisches Material mit großem ε, beispielsweise in Form von Hafniumoxiden und dergleichen, wobei in einigen Fällen ein konventionelles siliziumoxidbasiertes dielektrisches Material in der Schicht 161 ebenfalls vorgesehen ist, wodurch eine gewünschte Dicke und eine kapazitive Kopplung der Gateelektrodenstrukturen in Bezug auf die darunter liegenden aktiven Gebiete erreicht werden. In der gezeigten Ausführungsform ist ferner ein metallenthaltendes Elektrodenmaterial 162 über dem Gatedielektrikumsmaterial 161 und unter dem Elektrodenmaterial 163 vorgesehen, wobei dieses Material in Form eines halbleiterbasierten Materials bereitgestellt sein kann. Das Material 162 kann in Form eines im wesentlichen temperaturstabilen leitenden Materials, etwa Titannitrid, bereitgestellt werden, das auch für eine gewünschte Austrittsarbeit möglicherweise in Verbindung mit einer speziellen Austrittsarbeitsmetallsorte, etwa Lanthan, Aluminium und dergleichen, sorgt. In anderen Fällen können jegliche austrittsarbeitseinstellenden Sorten in die Schicht 161 und/oder in die Schicht 162 eingebaut sein. Es sollte beachtet werden, dass typischerweise unterschiedliche Metallsorten für die Gateelektrodenstrukturen 160a und 160b verwendet wird, da unterschiedliche Austrittsarbeitswerte erforderlich sind, um damit die gewünschten Schwellwertspannungen für die Transistoren 150a, 150b zu erhalten.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem lateralen Abgrenzen von aktiven Gebieten in der Schicht 102, beispielsweise durch Erzeugen entsprechender Isolationsstrukturen (nicht gezeigt) werden die grundlegenden Transistoreigenschaften eingestellt, beispielsweise durch den Einbau einer geeigneten Wannendotierstoffsorte und dergleichen. Dazu werden bei Bedarf Implantationstechniken in Verbindung mit geeigneten Maskierungsschemata angewendet, wobei durch Implantation hervorgerufene Schäden weniger signifikant sind auf Grund der moderat geringen verwendeten Implantationsdosis. Daraufhin werden geeignete Materialien vorgesehen, beispielsweise durch Oxidation, Abscheidung und dergleichen, um die Schichten 161, möglicherweise in Verbindung mit den Schichten 162, zu erzeugen. Zu beachten ist, dass das dielektrische Material 161 auch als ein konventionelles dielektrisches Material, etwa Siliziumoxinitrid mit einer Dicke von 2 nm und weniger in komplexen Anwendungen, bereitgestellt werden kann, ohne dass ein dielektrisches Material mit großem ε eingebaut wird. In diesem Falle wird typischerweise ein Polysiliziumelektrodenmaterial auf dem Gatedielektrikumsmaterial 161 hergestellt, während in anderen Fällen, wie dies beispielsweise in 1a gezeigt ist, das Material 161 in Form eines konventionellen dielektrischen Materials und eines Materials mit großem ε bereitgestellt wird, woran sich eine oder mehrere Materialschichten zum Einstellen einer gewünschten Austrittsarbeit anschließen können. Dazu werden Ausheizprozesse angewendet, um die Diffusion einer gewünschten Austrittsarbeitssorte in das Material 161 zu bewirken, wobei typischerweise entsprechende Vorgehensweisen angewendet werden, um die elektronischen Eigenschaften individuell für die Gateelektrodenstrukturen 160 bzw. 160b einzustellen. In anderen Fällen werden spezielle Metallschichten abgeschieden, um die Austrittsarbeit individuell für die Elektrodenstrukturen 160a, 160b einzustellen. In diesem Falle können derartige spezielle Austrittsarbeitsmetallschichten in die Schichten 162 eingebaut werden. Daraufhin wird das Halbleiterbasismaterial 163 abgeschieden, woran sich das Abscheiden einer weiteren Materialschicht oder Materialschichten anschließen kann, etwa als ein Material oder ein Materialsystem für die Deckschicht 165, das dann in Verbindung mit weiteren Opfermaterialien verwendet werden kann, um eine geeignete Lithographiemaske bereitzustellen und um den resultierenden Schichtstapel zu strukturieren. Dazu werden komplexe Lithographieprozesse, etwa Doppelbelichtungs-Doppelätz-Strategien angewendet. In einigen anschaulichen Ausführungsformen umfasst das Deckmaterial 165 eine Siliziumdioxidschicht, die in späteren Fertigungsphasen auf der Grundlage gut etablierter selektiver nasschemischer Ätzchemien, etwa Flusssäure, entfernt wird. In anderen Fällen umfasst die Deckschicht 165 ein Siliziumnitridmaterial möglicherweise in Verbindung mit einer oder mehreren weiteren Schichten, wobei dies von der gesamten Prozessstrategie abhängt. In ähnlicher Weise wird der Abstandshalter oder die Abstandshalterstruktur 164 hergestellt, indem ein geeignetes Abstandshaltermaterial, etwa Siliziumnitrid, Siliziumdioxid oder dergleichen, aufgebracht wird, um die Materialien 161, 162 einzuschließen. In anderen Fällen ist, wenn gut etablierte Siliziumoxinitrid/Polysiliziumkonfigurationen verwendet werden, der Einschluss der Gateelektrodenstrukturen 160a, 160b weniger kritisch. Nach dem Abscheiden des einen oder der mehreren Abstandshaltermaterialien werden folglich geeignete Ätztechniken angewendet, um den Abstandshalter oder die Abstandshalterstruktur 164 mit einer geeigneten Breite so herzustellen, dass dies den Erfordernissen für die weitere Bearbeitung, beispielsweise im Hinblick auf das Festlegen eines lateralen Abstandes und dergleichen, genügt.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Drain- und Sourceerweiterungsgebiete 151e in den aktiven Gebieten 102a bzw. 102b ausgebildet. Die Erweiterungsgebiete 151e sind als moderat stark dotierte Gebiete zu verstehen, die an oder in der Nähe der Oberfläche der aktive Gebiete 102a, 102b angeordnet sind. Zu beachten ist, dass die Erweiterungsgebiete 151e des Transistors 150a in Form von einem n-dotierten Gebiet oder einem p-dotierten Gebiet bereitgestellt werden, wobei dies davon abhängt, ob der Transistor 150a ein n-Kanaltransistor oder ein p-Kanaltransistor ist. Andererseits sind die Erweiterungsgebiete 151e des Transistors 150b flach dotierte Gebiete mit inverser Leitfähigkeitsart in Bezug auf die Erweiterungsgebiete 151e des Transistors 150a, wenn diese Transistoren komplementäre Transistoren sind. In der gezeigten Ausführungsform sind entsprechende gegendotierte Gebiete 152 in den aktiven Gebieten 102a, 102b ausgebildet, wobei der Begriff „gegendotiert” in Bezug auf die Leitfähigkeitsart der zugehörigen Drain- und Sourceerweiterungsgebiete 151e zu verstehen ist. Die gegendotierte Gebiete oder Halo-Gebiete können somit bereitgestellt werden, um in geeigneter Weise gewisse Transistoreigenschaften, etwa die Schwellwertspannung und dergleichen, einzustellen. Die Erweiterungsgebiete 151e und die Halogebiete 152 können auf der Grundlage von Implantationsprozessen hergestellt werden, in denen einer der Transistoren 150a, 150b mit einer Implantationsmaske, etwa einer Lackmaske (nicht gezeigt) abgedeckt wird, während der andere Transistor der Einwirkung eines Ionenbeschusses ausgesetzt ist, der auf Grundlage spezieller Implantationsparameter, etwa Energie und Dosis ausgeführt wird, wobei die nicht abgedeckt entsprechende Gateelektrodenstruktur mit der Abstandshalterstruktur 164 als eine Implantationsmaske dient. Somit legt die Abstandshalterstruktur 164 im Wesentlichen den lateralen Abstand der Erweiterungsgebiete 151e fest, wodurch grundsätzlich die Länge eines Kanalgebiets 156 bestimmt wird. In ähnlicher Weise können die Größe und die Lage der Halo-Gebiete 152 auf der Basis von Implantationsparametern, etwa Dosis, Energie und Neigungswinkel festgelegt werden, wenn der laterale Abstand zwischen den Halo-Gebieten 152 zu verringern ist. Es sollte beachtet werden, dass generell die Halo-Gebiete 152 auf der Grundlage einer deutlich kleineren Implantationsdosis im Vergleich zu moderat stark dotierten Erweiterungsgebieten 151e bereitgestellt werden. Daraufhin wird die entsprechende Implantationsmaske entfernt und es wird eine weitere Maske hergestellt, woran sich eine geeignete Implantationssequenz zum Einbau der Dotierstoffsorte für die Erweiterungsgebiete 151e und die Halo-Gebiete 152 des anderen Transistors anschließen. Als nächstes wird ein Ausheizprozess 104 angewendet, um die zuvor eingebauten Dotierstoffsorten zu aktivieren, dass in einigen anschaulichen Ausführungsformen auf der Grundlage komplexer Ätztechniken erfolgt, die im Wesentlichen eine unerwünschte Dotierstoffdiffusion unterdrücken. Beispielsweise können lasergestützte Ausheiztechniken, blitzlichtgestützte Ausheiztechniken angewendet werden, in denen allgemein höhere Temperaturen in den aktiven Gebieten 102a, 102b für eine sehr kurze Zeitdauer hervorgerufen werden, so dass bei Bedarf eine Dotierstoffdiffusion im Wesentlichen unterdrückt wird. Andererseits können ausgeprägte Gitterschäden in tieferen Bereichen der aktiven Gebiete 102a, 102b auf Grund der geringen Eindringtiefe der Erweiterungsdotierstoffsorte und der moderat geringen Dosis, die für die Herstellung der Halo-Gebiete 152 angewendet wird, vermieden werden.
-
1c zeigte schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiterer Abstandshalter oder eine weitere Abstandshalterstruktur 166 in den Gateelektrodenstrukturen 160a, 160b vorgesehen ist. In der gezeigten Ausführungsform umfasst die Abstandshalterstruktur 166 eine Ätzstoppbeschichtung 166l in Verbindung mit einem Abstandshalterelement 166s, wobei er zuvor hergestellte Abstandshalter 164 weiterhin vorhanden ist. Ferner sind Aussparungen 103a in dem aktiven Gebiet 102a lateral benachbart zu der Gateelektrodenstruktur 160a ausgebildet, die die Abstandshalterstruktur 166 aufweist. In ähnlicher Weise sind Aussparungen 103b in dem aktiven Gebiet 102b lateral benachbart zu der Gateelektrodenstruktur 160b vorgesehen, die ebenfalls die Abstandshalterstruktur 166 aufweist.
-
Die Abstandshalterstruktur 166 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, beispielsweise durch Abscheiden des Beschichtungsmaterials 166l, woran sich das Abscheiden einer Abstandshalterschicht anschließt, die dann so geätzt wird, dass das Abstandshalterelement 166s erhalten wird. Beispielsweise wird das Beschichtungsmaterial 166l in Form eines Siliziumoxidmaterials, eines Siliziumnitridmaterials, vorgesehen, während der Abstandshalter 166s aus Siliziumnitrid, Siliziumdioxid und dergleichen aufgebaut sein kann. In einigen anschaulichen Ausführungsformen wird ein Abstandshalterätzprozess 106 angewendet, der auch zur Herstellung der Aussparungen 103a, 103b, wie sie in 1c gezeigt sind, angewendet werden. Dazu werden geeignete plasmaunterstützte Ätzrezepte angesetzt, wie sie gut etabliert sind zum Ätzen von Siliziummaterial in Bezug auf Siliziumnitrid und Siliziumdioxid. Während des Ätzprozess 106 werden die Prozessparameter geeignet so gesteuert, dass die Größe und die Form der Aussparungen 103a, 103b festgelegt werden. Beispielsweise wird eine im Wesentlichen „rechteckige” Konfiguration mit einer speziellen Tiefe der Aussparungen 103a, 103b erreicht, wobei dies durch Steuern der Ätzzeit und dergleichen eingestellt werden kann. Daraufhin kann ein weiterer Ätzschritt ausgeführt werden, beispielsweise auf der Grundlage einer isotropen Ätzchemie, um einen gewünschten Grad an Unterätzung zu schaffen, wenn die Form der Aussparungen 103a, 103b als ungeeignet erachtet wird, um eine gewünschte Form und Größe dieser Drain- und Sourcegebiete zu erhalten, die in den Aussparungen 103a, 103b zu erzeugen sind.
-
1d zeigt schematisch das Halbleiterbauelement 100 während eines weiteren Ätzschrittes 107, in welchem ein kristallographisch anisotropes Ätzrezept angewendet wird. Dazu sind mehrere nasschemische Ätzrezepte verfügbar, beispielsweise unter Anwendung von TMAH (Tetramethylammoniumhydroxid), das eine unterschiedliche Ätzrate für unterschiedliche Gitterebenen besitzt. Somit können abhängig von dem grundlegenden kristallographischen Aufbau der aktiven Gebiete 102a, 102b gewisse Kristallebenen, etwa (111-Ebenen) als „Ätzstoppebenen” dienen, wodurch eine gut steuerbare Einstellung der Größe und der Form der Aussparungen 103a, 103b erreicht wird. Z. B. können präzise geneigte Seitenwandbereiche 102s zumindest an der Seite zum Kanalgebiet 156 hin während des Ätzprozesses 107 geschaffen werden. Es sollte beachtet werden, dass die während des Ätzschrittes 107 erhaltene Form auch von der Größe und der Form der Aussparungen 103a, 103b abhängen kann, die nach dem Ätzprozess 106 aus 1c erhalten wird. Beispielsweise kann durch Auswählen der anfänglichen Tiefe der Aussparungen 103a, 103b eine im Wesentliche dreieckige Form oder eine im Wesentlichen sigmaförmige Konfiguration erreicht werden, wie dies in 1b gezeigt ist. Durch geeignetes Steuern der Ätzprozesse 106, 107 können somit eine gewünschte Form und Größe der Aussparungen 103a, 103b eingestellt werden.
-
1e zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein in-situ-dotiertes Halbleitermaterial 153a in dem aktiven Gebiet 102a ausgebildet, wobei die Größe und die Form des Materials 153a wesentlich durch die zuvor hergestellten Aussparungen 103a (siehe 1d) festgelegt sind. In einigen anschaulichen Ausführungsformen ist das Material 153a ein verformungsinduzierendes Halbleitermaterial, das in einem verformten Zustand hergestellt wird, das eine gewünschte Art an Verformung in dem Kanalgebiet 156 hervorgerufen wird. Beispielsweise wird das Material 153a als eine Silizium/Kohlenstoffmischung bereitgestellt, wenn eine Zugverformungskomponente zur Steigerung des Leistungsverhaltens des Transistors 150a erforderlich ist. Ferner sind eine gewisse Konzentration und ein Profil einer Dotierstoffsorte, die durch 154 angegeben ist, in dem Material 153 so eingerichtet, dass das Material 153 tiefe Drain- und Sourcegebiete des Transistors 150a darstellt. Es sollte beachtet werden, dass die Konzentration der Dotierstoffsorte 154a beispielsweise in lateraler und vertikaler Richtung von den Bauteilerfordernissen variieren kann.
-
Das in-situ-dotierte Halbleitermaterial 153a und somit die tiefen Drain- und Sourcegebiete des Transistors 150a können auf der Grundlage der folgenden Prozessstrategien hergestellt werden. Beginnend mit der in 1d gezeigten Konfiguration wird ein Maskenmaterial aufgebracht, beispielsweise in Form eines Oxidmaterials und dergleichen, woran sich ein Lithographieprozess anschließt, um die Schicht so zu strukturieren, dass ein Teil 108b bewahrt wird, der somit den Transistor 150b abdeckt, während der Transistor 150a freiliegt. Während des Strukturierens des Maskenmaterials zum Erzeugen der Maske 108d kann auch ein Teil der Deckschicht 165 entfernt werden, wenn beispielsweise ähnliche Materialien für die Deckschicht 165 und die Maske 108b verwendet werden. In anderen Fällen besitzen diese Materialien sehr unterschiedliche Ätzeigenschaften und somit kann das Strukturieren der Maske 108b bewerkstelligt werden, ohne dass ein wesentlicher Materialabtrag in der Deckschicht 165 der Gateelektrodenstruktur 160a erfolgt. Als nächstes können geeignete Reinigungsprozesse ausgeführt werden, um den Transistor 150a für das Abscheiden des Materials 153a vorzubereiten. Daraufhin werden selektive epitaktische Aufwachsrezepte angewendet, um das Material 153a aufzuwachsen, wobei die gewünschte Dotierstoffsorte in die Abscheideatmosphäre eingebracht wird, um damit einen gewünschten Grad an Dotierung zu erreichen. Die Dotierstoffkonzentration und deren Variation können effizient besteuert werden, indem beispielsweise die Durchflussrate eines entsprechenden Vorstufenmaterials der Dotierstoffsorte eingestellt wird. Beispielsweise können Phosphor, Arsen und dergleichen für ein n-Material eingebaut werden. Andererseits wird eine merkliche Abscheidung des Materials 153a auf dielektrischen Oberflächenbereichen unterdrückt. In einigen anschaulichen Ausführungsformen werden die Abscheideparameter so eingestellt, dass eine höhere Abscheidung an der Unterseite der Aussparungen 103a erreicht wird, während eine Abscheidung des Materials auf Kristallebenen, die an den geneigten Oberflächenbereichen (siehe 1d) ausgebildet sind, weniger ausgeprägt ist, wodurch ein verbessertes Füllverhalten von unten nach oben erreicht wird. Auf diese Weise kann ein sehr effizientes abgestuftes Dotierstoffprofil in dem Material 153a erreicht werden. Nach dem selektiven epitaktischen Aufwachsprozess wird die Maske 108b abgetragen, beispielsweise unter Anwendung von Flusssäure und dergleichen, wobei dies von der Materialzusammensetzung der Schicht 108b abhängt. In diesem Falle kann auch der verbleibende Teil der Schicht 165 in der Gateelektrodenstruktur 160a entfernt werden, wenn dies aus Siliziumdioxid aufgebaut ist. Daraufhin wird ein weiteres Maskenmaterial aufgebracht und dieses wird strukturiert, so dass der Transistor 150a abgedeckt ist.
-
1f zeigt schematisch das Halbleiterbauelement 100 mit einer Maskenschicht 108a, die über den Transistor 150a ausgebildet ist, während der Transistor 150b freiliegt. Wie gezeigt sind ferner ein in-situ-dotiertes Halbleitermaterial 153b und somit tiefe Drain- und Sourcegebiete vorgesehen, wobei eine entsprechende Dotierstoffsorte, die durch 154b angegeben ist, ein gewünschtes Konzentrationsprofil aufweist. Beispielsweise ist eine im Wesentlichen gleichmäßige Dotierstoffkonzentration oder auch eine abgestufte Dotierstoffkonzentration, wie sie in 1f gezeigt ist, erzeugt, was auch bewerkstelligt werden kann, indem Prozessparameter während des selektiven epitaktischen Aufwachsprozesses gesteuert werden, wie dies auch mit Bezug zu dem Material 153a in 1e beschrieben ist. Beispielsweise wird eine p-Dotierstoffsorte, etwa Bor, Borfluorid und dergleichen während des Abscheidens des Materials 153b eingebaut. Ferner wird in einigen anschaulichen Ausführungsformen das Material 153b in Form eines verformungsinduzierenden Materials bereitgestellt, etwa als eine Silizium/Germanium-Mischung und dergleichen, wenn eine hohe kompressive Verformung in dem Transistor 150b als geeignet erachtet wird.
-
1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die Maskenschicht 108a aus 1f entfernt ist. Folglich umfasst der Transistor 150a die tiefen Drain- und Sourcegebiete 153a mit einem gewünschten in-situ-dotierten Konzentrationsprofil, das in Verbindung steht mit den Erweiterungsgebieten 151e und das in Verbindung mit den zuvor hergestellten Halo-Gebieten 152 zu geeignet gestalteten Drain- und Sourcegebieten 151a für den Transistor 150a führt. In der gezeigten Ausführungsform wird ferner eine gewünschte Verformung 155a in dem aktiven Gebiet 102a mittels des eingebauten Materials 153a hervorgerufen. In ähnlicher Weise umfasst der Transistor 150b die tiefen Drain- und Sourcegebiete 153b in Form des in-situ-dotierten Halbleitermaterials, das somit eine gewünschte Dotierstoffkonzentration und ein Konzentrationsprofil besitzt, wobei, wie gezeigt ist, zusätzlich eine gewünschte Verformungskomponente 155d hervorgerufen werden kann. Auf Grund des epitaktischen Aufwachsprozesses der Materialien 153a, 153b können somit ausgeprägte Gitterschäden vermieden werden, wie sie beispielsweise in konventionellen implantationsbasierten Strategien zur Herstellung tiefer Drain- und Sourcegebiete hervorgerufen werden, so dass insbesondere Ausheizprozesse, die zum Rekristallisieren von durch Implantation hervorgerufene Schäden gestaltet sind, weggelassen werden können. Ferner erleidet die Kristallstruktur in den Gebieten 153a, 153b keine durch Implantation hervorgerufenen Schäden und bietet somit verbesserte Verformungsbedingungen, wobei auch durch Streuung hervorgerufene Leistungseinbußen verringert werden. Die Form der Materialien 153a, 153b kann ferner auch die Lage von pn-Übergängen im Wesentlichen ohne große Fluktuationen festlegen, die konventioneller Weise mit Implantationsprozessen und den erforderlichen Ausheizprozessen verknüpft sind, die zu einer Dotierstoffdiffusion führen.
-
Erfindungsgemäß wird ein besserer Grad an Dotierstoffaktivierung erreicht, indem zusätzlich ein kurzer Ausheizprozess, etwa ein lasergestützter Ausheizprozess oder ein blitzlichtgestützter Ausheizprozess angewendet wird, in welchem, wie dies zuvor erläutert ist, eine ausgeprägte Dotierstoffdiffusion unterdrückt ist.
-
1h zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Metallsilizid oder eine andere Metall/Halbleiterverbindung 156 in den Drain- und Sourcegebieten 151a, 151b ausgebildet, was auf der Grundlage der Abstandshalterstruktur 166 unter Anwendung gut etablierter Silizidierungsstrategien und dergleichen bewerkstelligt werden kann. Es sollte beachtet werden, dass bei Bedarf die tiefen Drain- und Sourcegebiete 153a, 153b mit einer geeigneten Materialzusammensetzung an deren Oberfläche bereitgestellt werden können, um damit spezielle Bedingungen bei der Herstellung des Metall/Halbleiterverbindungsmaterials 156 zu schaffen. Beispielsweise wird eine hohe Siliziumkonzentration vorgesehen, wenn ein Metallsilizid zu erzeugen ist. Ferner kann die Dotierstoffkonzentration in geeigneter Weise so eingestellt werden, dass ein geringer Kontaktwiderstand zwischen dem Material 156 und dem verbleibenden Halbleitermaterial erreicht wird. Beispielsweise wird eine moderat abrupte Stufe in der Konzentration vorgesehen, wenn dies als geeignet erachtet wird. Ferner kann in der gezeigten Ausführungsform auch eine Metall/Halbleiterverbindung 167 in den Gateelektrodenstrukturen 160a, 160b vorgesehen sein, wodurch deren gesamten elektronischen Eigenschaften weiter verbessert werden. Dazu können gut etablierte Prozessstrategien eingesetzt werden.
-
Es sollte beachtet werden, dass in anderen Prozessstrategien die Metall/Halbleiterverbindung 156, etwa in Form eines Metallsilizids in einer späteren Fertigungsphase bereitgestellt werden kann, d. h. nach dem Vorsehen eines dielektrischen Zwischenschichtmaterials und dessen Strukturierung, um damit Kontaktöffnungen zu erzeugen, in denen die Metall/Halbleiterverbindung 156 dann in freiliegenden Bereichen der Drain- und Sourcegebiete 151a, 151b erzeugt wird. In noch anderen anschaulichen Ausführungsformen wird ein Teil der Gateelektrodenstrukturen 160a, 160b durch andere Materialien ersetzt, etwa durch gut leitende Elektrodenmetalle, Austrittsarbeitsmetallsorten, durch ein dielektrisches Material mit großem ε und dergleichen, wenn beispielsweise ein Teil des dielektrischen Zwischenschichtmaterials bereitgestellt wird und wenn nachfolgend eine Oberfläche der Gateelektrodenstrukturen 160a, 160b im Wesentlichen freigelegt wird, wobei dann selektive Abtragungsprozesse angewendet werden, woran sich das Abscheiden eines oder mehrerer betrachteter Materialien anschließt.
-
Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen komplementäre Transistoren auf der Grundlage einer deutlich geringeren lateralen und vertikalen Diffusion von Dotierstoffsorten bereitgestellt werden, wobei dennoch insbesondere die Dotierstoffprofile tiefer Drain- und Sourcegebiete mit besserer Präzision bereitgestellt werden, indem ein in-situ-dotiertes Halbleitermaterial in Aussparungen eingebaut wird, die in gut steuerbarer Weise hergestellt werden. Auf diese Weise kann die Dotierstoffsorte in die kristalline Struktur eingebaut werden, ohne dass unerwünschte Gitterschäden auftreten und ohne dass nachfolgende Ausheizprozesse zum Rekristallisieren von geschädigten Bereichen erforderlich sind. Das in-situ-dotierte Halbleitermaterial kann ferner in Form eines verformungsinduzierenden Materials vorgesehen werden, wodurch zusätzlich das Leistungsvermögen eines oder beider Transistorarten von komplementären Transistoren verbessert wird.
