[go: up one dir, main page]

DE102007057682A1 - Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement - Google Patents

Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102007057682A1
DE102007057682A1 DE102007057682A DE102007057682A DE102007057682A1 DE 102007057682 A1 DE102007057682 A1 DE 102007057682A1 DE 102007057682 A DE102007057682 A DE 102007057682A DE 102007057682 A DE102007057682 A DE 102007057682A DE 102007057682 A1 DE102007057682 A1 DE 102007057682A1
Authority
DE
Germany
Prior art keywords
contact
metal
dielectric layer
forming
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007057682A
Other languages
English (en)
Inventor
Frank Feustel
Kai Frohberg
Thomas Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
Advanced Micro Devices Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102007057682A priority Critical patent/DE102007057682A1/de
Priority to US12/131,332 priority patent/US8368221B2/en
Publication of DE102007057682A1 publication Critical patent/DE102007057682A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H10D30/0213Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation providing different silicide thicknesses on gate electrodes and on source regions or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/791Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durch Bilden der ersten Metallisierungsschicht eines Halbleiterbauelements als eine Dual-Damaszener-Struktur können die Kontaktelemente auf der Grundlage eines deutlich kleineren Aspektverhältnisses hergestellt werden, wodurch die Prozessrobustheit und ebenfalls das elektrische Leistungsverhalten der Kontaktstruktur verbessert werden.

Description

  • Gebiet der Offenbarung
  • Die vorliegende Offenbarung betrifft das Gebiet der Halbleiterherstellung und betrifft insbesondere die Herstellung einer Verbindungsstruktur, die ein Schaltungselement direkt mit der ersten Metallisierungsebene verbindet.
  • Beschreibung des Stands der Technik
  • Halbleiterbauelemente, etwa moderne integrierte Schaltungen, enthalten typischerweise eine große Anzahl an Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, die für gewöhnlich in einer im Wesentlichen ebenen Konfiguration auf einem geeigneten Substrat ausgebildet sind, das darauf ausgebildet eine kristalline Halbleiterschicht aufweist.
  • Auf Grund der großen Anzahl an Schaltungselementen und den erforderlichen komplexen Aufbau moderner integrierter Schaltungen werden die elektrischen Verbindungen der einzelnen Schaltungselemente im Allgemeinen nicht in der gleichen Ebene verwirklicht, in der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche „Verdrahtungsschichten" erforderlich, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen metallenthaltende Leitungen, die die elektrische Verbindung innerhalb der Ebene herstellen, und enthalten auch mehrere Zwischenebenenverbindungen, die auch als „Kontaktdurchführungen" bezeichnet werden, die mit einem geeigneten Metall gefüllt sind und die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten herstellen.
  • Auf Grund der ständigen Verringerung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente bei einer vorgegebenen Chipfläche, d. h. die Packungsdichte, ebenfalls an, wodurch ein noch größerer Anstieg in der Anzahl der elektrischen Verbindungen erforderlich ist, um die gewünschte Schaltungsfunktion sicherzustellen, da die Anzahl der gegenseitigen Verbindungen zwischen den Schaltungselementen typischerweise in einer überproportionalen Weise im Vergleich zur Anzahl der Schaltungselemente anwächst. Somit wächst die Anzahl der gestapelten Metallisierungsschichten für gewöhnlich ebenfalls, wenn die Anzahl der Schaltungselemente pro Chipfläche größer wird, wobei dennoch die Größe der einzelnen Metallleitungen und Kontaktdurchführungen reduziert werden. Auf Grund der moderat hohen Stromdichten, die während des Betriebs moderner integrierter Schaltungen angetroffen werden und auf Grund der geringeren Strukturgröße von Metallleitungen und Kontaktdurchführungen ersetzen Halbleiterhersteller zunehmend gut bekannte Metallisierungsmaterialien, etwa Aluminium, durch ein Metall, das höhere Stromdichten ermöglicht und damit eine Verringerung der Abmessungen der Verbindungsleitungen zulässt. Folglich sind Kupfer und Legierungen davon Materialien, die zunehmend bei der Herstellung von Metallisierungsschichten auf Grund der guten Eigenschaften im Hinblick auf die Widerstandsfähigkeit gegen Elektromigration und den deutlich geringeren elektrischen Widerstand im Vergleich zu beispielsweise Aluminium eingesetzt werden. Trotz dieser Vorteile weist Kupfer eine Reihe von Nachteilen im Hinblick auf die Bearbeitung und Handhabung des Kupfers in einer Halbleiterfertigungsstätte auf. Beispielsweise kann Kupfer effizient in einer Vielzahl von gut etablierten dielektrischen Materialien diffundieren, etwa in Siliziumdioxid, wobei selbst geringe Mengen an Kupfer, die sich an empfindlichen Bauteilgebieten ansammeln können, etwa Kontaktgebieten von Transistorelementen von einem Ausfall des jeweiligen Bauteils führen kann. Aus diesem Grunde werden große Anstrengungen unternommen, um eine Kupferkontamination während der Herstellung der Transistorelemente zu reduzieren oder zu vermeiden, wodurch Kupfer ein wenig attraktiver Kandidat für die Herstellung von Kontaktpfropfen ist, die direkt mit entsprechenden Kontaktgebieten der Schaltungselemente verbunden sind. Die Kontaktpfropfen sorgen für den elektrischen Kontakt der einzelnen Schaltungselemente zu der ersten Metallisierungsschicht, die über einem dielektrischen Zwischenschichtmaterial ausgebildet ist, das die Schaltungselemente umgibt und passiviert.
  • Folglich werden in modernen Halbleiterbauelementen die entsprechenden Kontaktpfropfen typischerweise aus einem Metall auf Wolframbasis in einem dielektrischen Zwischenschichtstapel hergestellt, der typischerweise aus Siliziumdioxid aufgebaut ist, über das einer entsprechenden unteren Ätzstoppschicht gebildet ist, das für gewöhnlich aus Siliziumnitrid aufgebaut ist. Auf Grund der zunehmenden Reduzierung der Strukturgrößen müssen jedoch die entsprechenden Kontaktpfropfen in Kontaktöffnungen mit einem Aspektverhältnis gebildet werden, da bis zu ungefähr 8:1 oder höher liegen kann, wobei ein Durchmesser der jeweiligen Kontaktöffnungen 0,1 μm oder weniger betragen kann für Transistorbauele mente der 65 nm-Technologie. Das Aspektverhältnis derartiger Öffnungen ist im Allgemeinen als das Verhältnis der Tiefe der Öffnung zur Breite der Öffnung definiert. Folglich kann der Widerstand der jeweiligen Kontaktpfropfen die Gesamtarbeitsgeschwindigkeit moderner integrierter Schaltungen deutlich beschränken, selbst wenn ein gut leitendes Material, etwa Kupfer oder Kupferlegierungen in den Metallisierungsschichten verwendet wird. Ferner sind anspruchsvolle Ätztechniken und Abscheidetechniken erforderlich, um die Kontaktpfropfen zu bilden, wie nachfolgend mit Bezug zu den 1a und 1b detaillierter beschrieben ist.
  • 1a zeigt schematisch eine Draufsicht eines Teils eines Halbleiterbauelements 100. Das Halbleiterbauelement 100 umfasst ein Substrat (in 1a nicht gezeigt), über welchem eine Halbleiterschicht (nicht gezeigt) ausgebildet ist, in und über der Schaltungselemente, etwa Transistoren und dergleichen gebildet sind. Der Einfachheit halber ist ein Schaltungselement in Form eines Transistors 150 dargestellt. Der Transistor 150 umfasst eine Gateelektrodenstruktur, deren Seitenwände von einem Abstandshalterelement 152 bedeckt sind. Lateral benachbart zu der Gateelektrodenstruktur 151 ist ein aktives Gebiet in Form von Drain- und Sourcegebieten 153 vorgesehen, die zusätzlich zu einem Kanalgebiet (nicht gezeigt), die unter der Gateelektrodenstruktur 151 angeordnet und ein aktives Gebiet in der entsprechenden Halbleiterschicht repräsentieren. Das aktive Gebiet ist durch eine Isolationsstruktur 102 definiert, über der ein Teil der Gateelektrodenstruktur 151 positioniert ist, wodurch ein Kontaktgebiet 154 bestimmt ist, das mit einem Kontaktpfropfen oder Kontaktelement 110 in Kontakt ist. In ähnlicher Weise sind ein oder mehrere Kontaktelemente 111 in den Drain- oder Sourcegebieten 153 vorgesehen, wobei der Einfachheit halber lediglich ein derartiges Kontaktelement 111 dargestellt ist. Es sollte beachtet werden, dass die Kontaktelemente 110, 111 typischerweise in einem dielektrischen Zwischenschichtmaterial gebildet sind, das der Einfachheit halber in 1a nicht gezeigt ist.
  • 1b zeigt schematisch eine Querschnittsansicht entlang der Linie Ib, wie sie in 1a gezeigt ist, wobei das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium dargestellt ist. Wie gezeigt, umfasst das Halbleiterbauelement 100 ein Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, etwa ein Siliziumsubstrat, ein SOI-(Silizium-auf-Isolator)Substrat und dergleichen. Eine Halbleiterschicht 103 auf Siliziumbasis ist über dem Substrat 101 ausgebildet, und die Isolationsstruktur 102, beispielsweise in Form einer Grabenisolation, bildet ein aktives Gebiet 104, in welchem die Drain- und Sourcegebiete 153 angeordnet sind, d. h. entsprechende Dotierstoffkonzentrati onen, um damit jeweilige pn-Übergänge mit dem verbleibenden Teil des aktiven Gebiets 104 zu bilden. Des weiteren sind Metallsilizidgebiete 155 in den Drain- und Sourcegebieten 153 zum Bilden eines Kontaktgebiets davon und auf der Gateelektrodenstruktur 151 einschließlich des Kontaktbereichs 154 gebildet, wodurch ebenfalls ein entsprechendes Kontaktgebiet für die Gateelektrodenstruktur 151 definiert wird. Das Halbleiterbauelement umfasst ein dielektrisches Zwischenschichtmaterial 115, das typischerweise aus zwei oder mehr dielektrischen Schichten, etwa den Schichten 115a, die eine Kontaktätzstoppschicht aus Siliziumnitrid repräsentiert, und einem zweiten dielektrischen Material 115b beispielsweise in Form eines Siliziumdioxidmaterials, aufgebaut ist. Typischerweise liegt eine Dicke 115t des dielektrischen Zwischenschichtmaterials 115 im Bereich von 100 nm, um damit einen ausreichenden Abstand zwischen der Gateelektrodenstruktur 151 und einer ersten Metallisierungsschicht 120 zu erhalten, um damit die parasitäre Kapazität auf einem gewünschten niedrigen Niveau zu halten. Folglich besitzt das Kontaktelement 111, das eine Verbindung zu dem Drain- oder Sourcegebiet 153 herstellt, ein moderat hohes Aspektverhältnis, da dessen laterale Größe im Wesentlichen durch die laterale Abmessung der Drain- und Sourcegebiete 153 beschränkt ist, während die Tiefe des Kontaktelements 111 durch die Dicke 115t des dielektrischen Zwischenschichtmaterials 115 bestimmt ist. Andererseits muss sich das Kontaktelement 110 lediglich bis hinab zur obersten Fläche der Gateelektrodenstruktur 151 erstrecken, d. h. zu dem Kontaktbereich 154, während auch die laterale Abmessung des Kontaktelements 110 unterschiedlich im Vergleich zum Element 111 sein kann, abhängig von der Größe und der Form des Kontaktbereichs 154. Die Kontaktelemente 110, 111 weisen typischerweise ein Barrierenmaterial in Form einer Titanbeschichtung 112, woran sich eine Titannitridbeschichtung 113 anschließt, während das eigentliche Füllmaterial 114 in Form eines Wolframmaterials vorgesehen ist.
  • Die Metallisierungsschicht 120 umfasst typischerweise eine Ätzstoppschicht 123, beispielsweise in Form von Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, und dergleichen, worauf ein geeignetes dielektrisches Material, etwa ein dielektrisches Material mit kleinem ε mit einer relativen Permittivität von 3,0 oder weniger gebildet ist. Des weiteren sind entsprechende Metallleitungen 121, 122 in dem dielektrischen Material 124 ausgebildet und sind mit den Kontaktelementen 110 bzw. 111 verbunden. Die Metallleitungen 121, 122 weisen ein kupferenthaltendes Metall in Verbindung mit einem geeigneten Barrierenmaterial 125, etwa Material mit Tantal, Tantalnitrid, und dergleichen, auf. Schließlich ist eine Deckschicht 126 typischerweise so vorgesehen, dass das Kupfermaterial in den Metallleitungen 121, 122 eingeschlossen wird, was auf Grundlage dielektrischer Materialien, etwa Siliziumnitrid, Siliziumkarbid, und dergleichen erreicht werden kann.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1b gezeigt ist, umfasst die folgenden Prozesse. Nach dem Bilden des Schaltungselements 150 auf der Grundlage gut etablierter Techniken gemäß den Entwurfsregeln des entsprechenden Technologiestandards, wozu das Bilden einer geeigneten Gateisolationsschicht (nicht gezeigt) und das Strukturieren dergleichen zusammen mit der Gateelektrodenstruktur 151 durch anspruchsvolle Lithographie- und Ätzverfahren gehören, werden die Drain- und Sourcegebiete 153 durch Ionenimplantation unter Anwendung der Abstandshalterstruktur 152 als geeignete Implantationsmaske gebildet. Nach Ausheizsequenzen werden die Metallsilizidgebiete 155 hergestellt und das dielektrische Zwischenschichtmaterial wird abgeschieden, indem beispielsweise die Kontaktätzstoppschicht 115a gebildet wird, woran sich das Abscheiden des Siliziumdioxidmaterials auf Grundalge plasmaunterstützter CVD-(chemische Dampfabscheide-)Techniken anschließt. Nach dem Einebnen der resultierenden Oberflächentopographie des Siliziumdioxidmaterials wird eine Photolithographiesequenz auf der Grundlage gut etablierter Rezepte ausgeführt, woran sich anisotrope Ätzverfahren zur Herstellung von Kontaktöffnungen anschließen, die sich durch das dielektrische Zwischenschichtmaterial 115 erstrecken, um damit eine Verbindung zu der Gateelektrodenstruktur 151 und den Drain- und Sourcegebieten 153 herzustellen. Während des entsprechenden Ätzprozesses können anspruchsvolle Strukturierungsschemata erforderlich sein auf Grund des hohen Aspektverhältnisses der jeweiligen Kontaktöffnung, insbesondere für das Kontaktelement 111. Während der komplexen Ätzsequenz wird die Schicht 115a als eine Ätzstoppschicht zum Ätzen des Siliziumdioxidmaterials 115b verwendet, woraufhin ein weiterer Ätzprozess ausgeführt wird, um schließlich die Kontaktgebiete in den Drain- und Sorucegebieten 153 und der Gateelektrodenstruktur 151, d. h. die Metallsilizidgebiete 155 freizulegen. Als nächstes wird die Titannitridbeschichtung 112 auf Grundlage von beispielsweise physikalische Dampfabscheidung, etwa Sputter-Abscheidung, gebildet. Der Begriff „Sputtern" beschreibt einen Mechanismus, in welchem Atome aus einer Oberfläche eines Zielmaterials herausgeschlagen werden, das von ausreichend energetischen Teilchen betroffen wird. Das Sputtern ist eine häufig eingesetzte Technik zum Abscheiden von Titan, Titannitrid und dergleichen. Auf Grund der guten Eigenschaften im Vergleich zu beispielsweise CVD-Verfahren in Bezug auf das Steuern der Schichtdicke, das Bilden von Verbindungen, etwa Titannitrid, und dergleichen, können zusätzlich freigelegte Oberflächen gereinigt werden, indem ein Sputtern ohne Bereitstellen einer abzuscheidenden Sorte ausgeführt wird. Somit kann nach dem Bilden der Titannitridbeschichtung 112 die Titanschicht 113 ebenfalls durch Sputter-Abscheidung gebildet werden, wobei jedoch das hohe Aspektverhältnis insbesondere in der Kontaktöffnung, die dem Kontaktelement 111 entspricht, zu einer größeren Schichtdicke an Seitenwandbereichen führen kann, um eine zuverlässige Abdeckung aller freiliegenden Oberflächenbereiche der Kontaktöffnung zu gewährleisten. Danach wird Wolframmaterial 114 durch CVD abgeschieden, wobei Wolframhexafluorid (WF6) in einem thermisch aktivierten ersten Schritt auf der Grundlage von Silan reduziert wird und dann in einem zweiten Schritt auf der Grundlage von Wasserstoff in Wolfram umgewandelt wird. Während des Reduzierens des Wolframs auf der Grundlage von Wasserstoff wird ein direkter Kontakt mit Siliziumdioxid der Schicht 115b im Wesentlichen durch die Titanbeschichtung 113 vermieden, um damit einen unerwünschten Siliziumverbrauch aus dem Siliziumdioxid zu vermeiden. Andererseits kann die Siliziumnitridschicht 112 die Haftung der Titanbeschichtung 113 verbessern, wodurch die mechanische Gesamtstabilität der Kontaktelemente 110, 111 verbessert wird. Somit führt das größere Aspektverhältnis des Kontaktelements 111 zu einer sehr komplizierten Ätzsequenz und einem nachfolgenden Abscheiden der Beschichtungen 112, 113, die zu einer reduzierten effektiven Querschnittsfläche des Kontaktelements 111 führen kann, wodurch deren Gesamtwiderstand erhöht wird. Andererseits können Ungleichmäßigkeiten während des komplexen Strukturierungsprozesses zu einem Kontaktausfall führen, was einen der wesentlichen Faktoren darstellt, die zu den Gesamtausbeuteverlusten.
  • Danach wird die Metallisierungsschicht 120 zum Abscheiden der Ätzstoppschicht 123 gebildet, woran sich das Abscheiden des dielektrischen Materials 124 anschließt. Als nächstes werden entsprechende Gräben in dem dielektrischen Material 124 gemäß gut etablierter Einzel-Damaszener-Verfahren hergestellt. Daraufhin werden die Metallleitungen 121, 122 durch Abscheiden einer Barrierenschicht 125 und Einfüllen eines kupferbasierten Materials beispielsweise auf der Grundlage von Elektroplattieren hergestellt, wobei das Abscheiden einer Kupfersaatschicht vorausgehen kann. Schließlich wird überschüssiges Material, beispielsweise durch CMP entfernt und die Deckschicht 126 kann abgeschieden werden.
  • Somit enthält die Kontaktstruktur des Halbleiterbauelements 100 Kontakte mit hohem Aspektverhältnis, etwa das Kontaktelement 111, was zu einer komplexen Strukturierung und einem komplexen Abscheideverlauf führt, wodurch die Wahrscheinlichkeit zur Reduzierung der Produktionsausbeute erhöht wird, während auch zu einem größeren Widerstand und damit einem beeinträchtigten Leistungsverhalten beigetragen wird.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren und Halbleiterbauelemente, in denen ein oder mehrere der oben genannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.
  • Überblick über die Offenbarung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand Verfahren und Halbleiterbauelemente, die durch diese Verfahren hergestellt sind, wobei eine verbesserte Kontaktstruktur vorgesehen wird, in der ein geringeres Aspektverhältnis der jeweiligen Kontaktöffnungen die Rahmenbedingungen erleichtert, die der entsprechenden Fertigungssequenz auferlegt sind. Dies wird erreicht, indem die erste Metallisierungsschicht als eine Doppel-Damaszener-Struktur vorgesehen wird, in der entsprechende kupferbasierte Kontaktdurchführungen mit Kontaktelementen verbunden sind, die in einem dielektrischen Material in einer deutlich geringeren Dicke im Vergleich zu konventionellen dielektrischen Zwischenschichtmaterialien ausgebildet sind. Somit können die Kontaktelemente mit erhöhter Prozessrobustheit auf Grund des reduzierten Aspektverhältnisses hergestellt werden, während die kupferbasierten Kontaktdurchführungen für ein verbessertes elektrisches und thermisches Verhalten sorgen. Ferner wird das dielektrische Material der ersten Metallisierungsschicht in Form eines dielektrischen Materials mit kleinem ε mit einer Permittivität von 3,0 oder weniger bei Bedarf vorgesehen, wodurch die Verringerung des Abstands zwischen den Gateelektrodenstrukturen und Metallleitungen der ersten Metallisierungsschicht möglich ist oder die parasitäre Kapazität für einen ähnlichen Abstand im Vergleich zu konventionellen Bauelementen reduziert wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten dielektrischen Schicht zumindest lateral benachbart zu einem Schaltungselement, das teilweise über einem Halbleitergebiet ausgebildet ist, das ein Kontaktgebiet aufweist. Das Verfahren umfasst ferner das Bilden eines Kontaktelements in der ersten dielektrischen Schicht derart, das mit dem Kontaktgebiet verbunden. Des weiteren umfasst das Verfahren das Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht ein dielektrisches Material mit kleinem ε aufweist. Die zweite die lektrische Schicht wird so strukturiert, dass diese eine Kontaktdurchführungsöffnung enthält, die mit dem Kontaktelement verbunden, derart, dass ein Graben in Kontakt mit der Kontaktdurchführungsöffnung enthalten ist. Schließlich werden die Kontaktdurchführungsöffnung und der Graben in einer gemeinsamen Abscheideprozesssequenz gefüllt.
  • Es wird ein weiteres anschauliches Verfahren zur Herstellung einer Kontaktstruktur eines Halbleiterbauelements offenbart. Das Verfahren umfasst das Bilden einer dielektrischen Schicht mit kleinem ε der ersten Metallisierungsschicht über einem Schaltungselement, das in einem dielektrischen Material eingebettet ist, das ein Kontaktelement aufweist, das eine Verbindung zu einem Kontaktgebiet des Schaltungselements herstellt. Das Verfahren umfasst ferner das Strukturieren der dielektrischen Schicht mit kleinem ε derart, dass diese eine Kontaktdurchführungsöffnung erhält, die mit dem Kontaktelement eine Verbindung herstellt, und auch einen Graben erhält, der mit der Kontaktdurchführungsöffnung in Verbindung steht. Schließlich werden die Kontaktdurchführungsöffnung und der Graben mit einem metallenthaltenden Material in einem gemeinsamen Füllprozess gefüllt.
  • Ein anschauliches Halbleiterbauelement, das hierin offenbart ist, umfasst eine Leitung, die sich teilweise über einem aktiven Gebiet des Halbleiterbauelements erstreckt. Ein erstes Kontaktgebiet, das auf dem aktiven Gebiet ausgebildet ist, ist vorgesehen und ein zweites Kontaktgebiet ist auf einer oberen Fläche der Leitung ausgebildet. Ein dielektrisches Material umschließt zumindest lateral die Leitung, und ein erstes Kontaktelement ist in dem dielektrischen Material ausgebildet und bildet eine Verbindung mit dem ersten Kontaktgebiet, wobei das erste Kontaktelement ein Aspektverhältnis von 5 oder kleiner besitzt und ein erstes Metall aufweist. Schließlich umfasst das Halbleiterbauelement eine erste Metallisierungsschicht mit einem dielektrischen Material mit kleinem ε und einer Metallleitung und einer Kontaktdurchführung, wobei die Kontaktdurchführung mit dem ersten Kontaktelement verbunden ist und ein zweites Metall, das unterschiedlich zu dem ersten Metall ist, aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Draufsicht eines konventionellen Halbleiterbauelements mit Kontaktpfropfen zeigt, die mit einer Gateelektrodenstruktur und Drain- und Sourcegebieten gemäß konventioneller Techniken verbunden sind;
  • 1b schematisch eine Querschnittsansicht entlang der Linie Ib des Bauelements aus 1a in einem weiter fortgeschrittenen Herstellungsstadium zeigt, wobei Kontaktpfropfen mit hohem Aspektverhältnis gemäß konventioneller Lösungen vorgesehen sind;
  • 2a bis 2h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Kontaktelementen mit einem geringeren Aspektverhältnis in Verbindung mit einer ersten Metallisierungsschicht beschreiben, die Kontaktdurchführungen und Metallleitungen mit einem gut leitendem Metall und einem dielektrischen Material mit kleinem ε gemäß anschaulicher Ausführungsformen aufweist;
  • 3a bis 3g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung von Kontaktelementen mit kleinem Aspektverhältnis mit einem noch kleineren Aspektverhältnisses gemäß anschaulicher Ausführungsformen zeigen; und
  • 3h bis 3j schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung von Kontaktelementen mit kleinem Aspektverhältnis in Verbindung mit verbesserten Verspannungsübertragungsmechanismen gemäß noch weiteren anschaulichen Ausführungsformen zeigen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte des hierin offenbarten Gegenstands dar, dessen Schutzbereich durch die angefügten Patenansprüche definiert ist.
  • Im Allgemeinen betreffen die hierin offenbaren Prinzipien Techniken zur Herstellung verbesserter Kontaktstrukturen in modernen Halbleiterbauelementen, wobei ein Aspektverhältnis von Kontaktelementen auf der Grundlage gut etablierter Metallmaterialien, etwa Wolfram, eingestellt und reduziert werden kann, wobei gleichzeitig die erste Metallisierungsschicht so gebildet wird, dass diese Metallleitungen und Kontaktdurchführungen aufweist, die mit den Kontaktelementen mit reduzierten Aspektverhältnis verbunden sind. Somit kann für einen gegeben Höhenabstand zwischen Schaltungselementen, etwa Gateelektroden und der ersten Metallisierungsebene, d. h. den darin gebildeten Metallleitungen, ein verbessertes elektrisches Leistungsverhalten durch einen geringeren Reihenwiderstand des leitenden Pfades zum Anschluss an die Kontaktbereiche der Schaltungselemente erreicht werden, da die Kontaktdurchführungen auf der Grundlage eines gut leitendes Metall, etwa Kupfer, vorgesehen werden können. Ferner können die Kontaktdurchführungen der ersten Metallisierungsschicht in ein dielektrisches Material mit kleinem ε eingebettet werden, wodurch die parasitäre Kapazität zwischen den Gateelektrodenstrukturen und den Metallleitungen der ersten Metallisierungsschicht weiter verringert wird. Zusätzlich kann die Gesamtprozessrobustheit gesteigert werden, da die Strukturierung des Kontaktelements auf Grundlage einer deutlich geringeren Dicke des dielektrischen Materials bewerkstelligt werden kann. Die Metallleitungen und Kontaktdurchführungen können in einer gemeinsamen Prozesssequenz hergestellt werden, d. h. einer Dual-Damaszener-Strategie, wodurch die Gesamtprozesseffizienz verbessert wird. In anderen Fallen wird die kombinierte Höhe der Kontaktstruktur und des Kontaktdurchführungsbereichs der ersten Metallisierungsschicht im Vergleich zu konventionellen Bauelementen des gleichen Technologiestandards auf Grund der reduzierten Gesamtpermittivität, die sich durch das dielektrische Material mit kleinem ε der ersten Metallisierungsschicht ergibt, verringert, wodurch noch starker zu einer größeren Prozessrobustheit und zu einer Verringerung des Reihenwiderstands des leitenden Pfades von den Schaltungselementen zu den Metallleitungen der ersten Metallisierungsschicht beigetragen wird.
  • In einigen anschaulichen hierin offenbarten Aspekten können Kontaktelemente, die mit Gateelektroden in Verbindung stehen, weggelassen werden und können effizient durch entsprechende Kontaktdurchführungen der ersten Metallisierungsschicht ersetzt werden, wodurch das Aspektverhältnis von Kontaktelementen, die eine Verbindung zu aktiven Gebieten herstellen, beispielsweise zu Drain- und Sourcegebieten von Transistorelementen, noch weiter verringert werden. In noch anderen Aspekten wird Material der Gateelektrodenstrutur durch ein metallenthaltendes Material mit besserer Leitfähigkeit ersetzt, bevor entsprechende Kontaktelemente hergestellt werden, wodurch das Aspektverhältnis der Kontaktelemente noch weiter verringert wird. in anderen Fällen wird ein verspannungsinduzierendes dielektrisches Material mit hoher Zuverlässigkeit vorgesehen, unabhängig von der anfänglich definierten Oberflächentopographie, während gleichzeitig für ein geringes Aspektverhältnis von Kontaktelementen gesorgt wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden weitere anschauliche Ausführungsformen nunmehr detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das einen ähnlichen Aufbau wie das Halbleiterbauelement 100 besitzt, das in 1a gezeigt ist. D. h., die Querschnittsansicht zeigt Bauteilbereiche, die in Bezug auf eine Richtung senkrecht zur Zeichenebene der 2a beabstandet sind. Somit umfasst das Bauelement 200 ein Substrat 201, auf dem eine Halbleiterschicht 203 ausgebildet ist, beispielsweise in Form eines siliziumbasierten Materials oder in Form eines anderen geeigneten Halbleitermaterials, das zur Herstellung von Schaltungselementen darin und darauf geeignet ist, etwa von Transistoren, Kondensatoren und dergleichen. Wie zuvor mit Bezug zu dem Bauelement 100 erläutert ist, können das Substrat 201 und die Halbleiterschicht 203 eine Vollsubstratkonfiguration bilden, in der die Halbleiterschicht 203 einen oberen Bereich des Substrats 201 repräsentiert, während in anderen Fallen eine SOI-Konfiguration gebildet wird, indem eine vergrabene isolierende Schicht (nicht gezeigt) vorgesehen wird, wobei auch eine Vollsubstratkonfiguration und eine SOI-Konfiguration in unterschiedlichen Bauteilbereichen in dem Bauelement 200 gemäß weiterer anschaulicher Ausführungsformen realisiert werden kann. In der Halbleiterschicht 203 grenzt eine Isolationsstruktur 202 ein aktives Gebiet 204 ab, in welchem ein geeignetes Dotierstoffprofil beispielsweise in Form eines Drain- oder Sourcegebiets 253, gebildet ist. In der gezeigten Fertigungsphase ist ferner ein Metallsilizidgebiet 255 vorgesehen, wenn ein wesentlicher Anteil an Silizium in dem aktiven Gebiet 204 enthalten ist. Beispielsweise repräsentiert das aktive Gebiet 204 einen Teil eines Kanalgebiets und eines Drain- oder Sourcegebiets eines Transistorelements. Des weiteren umfasst das Bauelement 200 ein Schaltungselement 251, das eine Gatelektrodenstruktur eines Transistors repräsentieren kann, der auch als Transistor 250 bezeichnet wird, während in anderen Fällen die Leitung 251 eine Verbindungsleitung repräsentiert, die zur Ver bindung entsprechender Schaltungselemente, etwa Transistoren, und dergleichen innerhalb der gleichen Bauteilebene repräsentieren kann. Wie gezeigt, besitzt die Leitung 251, die aus Polysilizium oder einem anderen geeigneten leitenden Material aufgebaut ist, an Seitenwänden darauf eine Abstandshalterstruktur 252. Wenn die Leitung aus einem siliziumenthaltenden Material aufgebaut ist, kann auch ein Metallsilizidgebiet 255 darauf ausgebildet sein. Es sollte beachtet werden, dass die Leitung 251 nicht notwendigerweise ein leitendes Material in dieser Fertigungsphase repräsentiert, sondern durch ein leitendes Material teilweise vollständig in einer späteren Fertigungsphase ersetzt werden kann, wie dies nachfolgend detaillierter beschrieben ist.
  • Das Halbleiterbauelement 200 umfasst ferner ein dielektrisches Material 215, das aus gut etablierten konventionellen Dielektrika aufgebaut sein kann, d. h. aus dielektrischen Materialien mit einer relativen Permittivität von ungefähr 3,5 bis 7,0, abhängig von der Materialzusammensetzung. Beispielsweise weist das dielektrische Material 215 eine erste Teilschicht in Form eines Siliziumnitridmaterials, einer stickstoffenthaltenden Siliziumkarbidschicht und dergleichen auf. In einigen anschaulichen Ausführungsformen wird die erste Teilschicht 215a als eine verspannungsinduzierende Schicht vorgesehen, die eine kompressive Verspannung oder eine Zugverspannung enthält, abhängig davon, ob die Ladungsträgerbeweglichkeit in dem aktiven Gebiet 204 durch eine Zugverspannung oder eine Druckverspannung gesteigert werden kann. Bekanntlich kann eine gewisse Art an Verformung in einem kristallinen Halbleitermaterial die Ladungsträgerbeweglichkeit darin deutlich ändern. Beispielsweise modifiziert in siliziumbasierten Halbleiterbauelementen ein gewisser Betrag an Verformung die Ladungsträgerbeweglichkeit und damit das Durchlassstromverhalten der jeweiligen Bauelemente. Es sollte beachtet werden, dass die Unterschicht 215a unterschiedliche Bereiche mit unterschiedlichen internen Verspannungen abhängig von der Konfiguration jeweiliger Schaltungselemente, beispielsweise Transistoren, aufweisen kann, wobei einige Transistoren eine hohe kompressive Verspannung erfordern, während andere Transistoren eine hohe Zugverspannung benötigen. Z. B. können Siliziumnitrid, stickstoffenthaltender Siliziumkarbid und dergleichen mit hoher innerer kompressiver Verspannung mit einem internen Verspannungspegel von 2 GPa oder höher bereitgestellt werden. Andererseits kann Siliziumnitrid mit hoher Zugverspannung im Bereich von 1 GPa und deutlicher höher abgeschieden werden. Es sollte beachtet werden, dass abhängig von der Gesamtoberflächengeometrie des Bauelements 200 die Dicke der Unterschicht 215 entsprechend dem Spaltfüllvermögen des betrachteten Abscheideprozesses ausgewählt ist, um damit ein Abscheideverhalten zu erreichen, wie es für das vollständige Füllen von Zwischenräumen zwischen benachbarten Schaltungselementen, etwa den Leitungen 251 erforderlich ist, die bei sehr geringen Abstand von einigen 100 nm und weniger in dicht gepackten Bauteilbereichen angeordnet sind.
  • Des weiteren kann das dielektrische Material 215 eine oder mehrere zusätzliche Unterschichten 215b aufweisen, beispielsweise in Form von Siliziumdioxid, für das Abscheideverfahren mit gutem Spaltenfüllverhalten gemäß gut etablierter Rezepte verfügbar sind. In diesem Falle können gut etablierte Techniken eingesetzt werden, um die Unterschichten 215a, 215b herzustellen, wobei jedoch im Gegensatz zu konventionellen Strategien das Material 215 nicht mit einer entsprechenden Dicke im Vergleich zu einem konventionellen dielektrischen Zwischenschichtmaterial vorgesehen wird, sondern dieses wird so abgeschieden, dass eine nachfolgend Einebnung der Oberflächentopographie beispielsweise auf der Grundlage der Schicht 215a möglich ist, oder eine ebene Oberfläche mit einer gewünschten Höhe geschaffen wird, die kleiner ist als die Höhe der Leitung 251, wie dies nachfolgend detaillierter beschrieben ist.
  • Das Halbleiterbauelement 200 wird auf der Grundlage der gleichen Prozesstechniken hergestellt, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind, mit der Ausnahme einer geringeren Gesamtdicke für die dielektrischen Materialien 215, wobei auch geeignete Verspannungsbeschichtungstechniken eingesetzt werden können, wenn eine erhöhte Verspannung in dem aktiven Gebiet 204 erwünscht ist.
  • 2b zeigt schematisch das Halbleiterbauelement 200 mit einer im Wesentlichen eingeebneten Oberflächentopographie 215s, die erreicht wird, indem ein geeigneter Einebnungsprozess, etwa ein CMP-Prozess, ein geeigneter Ätzprozess oder eine Kombination davon ausgeführt wird. Beispielsweise kann ein selektives CMP-Rezept eingesetzt werden, wodurch das Material der Unterschicht 215b mit erhöhter Abtragsrate im Vergleich zum Material der Unterschicht 215 abgetragen wird, die daher als eine effiziente CMP-Stoppschicht dient. Z. B. sind entsprechende selektive CMP-Rezepte wie Siliziumdioxid und Siliziumnitrid gut etabliert.
  • 2c zeigt schematisch das Halbleiterbauelement 200 mit einer Ätzmaske 205, die auf der eingeebneten Oberfläche 215s auf Grundlage gut etablierter Lithographieverfahren ge bildet ist. Es sollte beachtet werden, dass die Ätzmaske 205 auf Grundlage einiger einschränkender Bedingungen gebildet werden kann, da der nachfolgende Strukturierungsprozess lediglich durch eine deutlich geringere Schichtdicke zu ätzen hat, die vergleichbar ist zur Höhe der Leitung 251 und der Dicke der Unterschicht 215a, während in anderen anschaulichen Ausführungsformen eine reduzierte Höhe vor dem eigentlichen Strukturieren entsprechender Öffnungen für Kontaktelemente erzeugt wird, wie dies nachfolgend beschrieben ist. Auf der Grundlage der Ätzmaske 205 wird ein anisotroper Ätzprozess 206 ausgeführt, wobei z. B. gut etablierte Ätzrezepte eingesetzt werden, wie sie auch für das Öffnen von siliziumnitridbasierten Kontaktätzstoppschichten eingesetzt werden, wie dies zuvor mit Bezug zu dem Bauelement 100 beschrieben ist, wobei ein erster Ätzschritt angewendet wird, um durch den eingeebneten Bereich der zweiten Unterschicht 215b zu ätzen. In anderen Fällen wird eine im Wesentlichen nicht-selektive Ätzchemie eingesetzt, um gemeinsam durch die Schichten 215b, 215a zu ätzen, wobei die Metallsilizidgebiete oder Kontaktgebiete 255 als ein effizienter Ätzstopp dienen.
  • 2d zeigt schematisch das Halbleiterbauelement 200 nach dem Ätzprozess 206 und nach dem Entfernen der Ätzmaske 205. Somit ist eine erste Kontaktöffnung 211a in dem eingeebneten dielektrischen Material 215 gebildet, so dass diese zu dem aktiven Gebiet 204 mittels des Metallsilizidgebiets 255 eine Verbindung herstellt, das als ein Kontaktgebiet für das aktive Gebiet 204 verstanden werden kann. Eine Tiefe 211d der Öffnung 211a ist im Wesentlichen durch die Dicke des eingeebneten dielektrischen Materials 215 definiert, d. h. für die gezeigte Ausführungsform durch die Höhe der Leitung 251 und ungefähr durch die Dicke der ersten Unterschicht 215a. Andererseits ist eine Breite 211w, d. h. eine laterale Abmessung der Öffnung 211a durch Entwurfsregeln des betrachteten Technologiestandards definiert und vergleichbar mit der Breite des Kontakts 111 in dem Bauelement 100, wenn der gleiche Technologiestandard eingesetzt wird. Somit ist ein Aspektverhältnis der Öffnung 211a durch das Verhältnis der Tiefe 211d und der Breite 211w definiert und ist deutlich kleiner im Vergleich zu dem Aspektverhältnis, das durch das konventionelle Kontaktelement 111 definiert ist, und kann somit fünf oder weniger oder sogar drei oder weniger betragen, abhängig von den Bauteilerfordernissen. In ähnlicher Weise ist eine Kontaktöffnung 210 über einer Leitung 251 ausgebildet und besitzt eine laterale Abmessung, wie sie durch die Entwurfsregel erforderlich ist, wobei eine Tiefe im Wesentlichen durch eine Dicke der Unterschicht 215a bestimmt ist.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt ist ein Kontaktelement 211 in der Öffnung 211a ausgebildet und ein entsprechendes Kontaktelement 210 ist in der Öffnung 210a gebildet. Die Kontaktelemente können eine Titannitridbeschichtung 212 gefolgt von einer Titanschicht 212 gefolgt von einer Titanschicht 213 und einem wolframbasierten Füllmaterial 214 aufweisen. Wie zuvor erläutert ist, ist eine moderat komplexe Abscheidesequenz für das Bilden der Schichten 212, 213 und das abschließende Füllen der Struktur mit dem Wolframmaterial 214 erforderlich. Auf Grund des deutlich geringeren Aspektverhältnisses der Öffnungen 211a, 210a können die Barrierenmaterialien 212 und 213 mit geringerer Dicke und/oder mit erhöhter Zuverlässigkeit vorgesehen werden, wodurch auch die Gesamtprozessrobustheit veressert wird.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, d. h. nach dem Entfernen von überschüssigem Material der Schichten 212, 213 und dem Füllmaterial 214, beispielsweise auf der Grundalge von CMP, und mit einer dielektrischen Schicht 224, die auf einer optionalen Ätzstoppschicht 223 gebildet ist. Die dielektrische Schicht 224 weist ein dielektrisches Material mit kleinem ε auf, d. h. Material mit einer relativen Permittivität von 3,0 oder weniger und repräsentiert das dielektrische Material der ersten Metallisierungsebene, die über der Kontaktstruktur zu bilden ist, die aus dem dielektrischen Material 215 und den Kontaktelementen 210, 211 aufgebaut ist. In einigen anschaulichen Ausführungsformen ist die Dicke der dielektrischen Schicht 224 so einstellbar, dass eine gewünschte Tiefe entsprechender Metallleitungen erhalten wird und eine geringere parasitäre Kapazität zwischen der Leitung 251 und Metallleitungen, die in dem Material 224 zu bilden sind, erreicht wird. Auf Grund des Einbaus eines dielektrischen Materials mit kleinem ε können Metallleitungen effektiv näher an der Leitung 251 positioniert werden, ohne dass zu einer erhöhten Kapazität beigetragen wird oder wobei für sogar eine geringere Kapazität im Vergleich zu einem konventionellen Bauelement entsprechend der gleichen Technologie gesorgt wird, während in anderen Fällen ein im Wesentlichen identischer Abstand vorgesehen wird, indem in geeigneter Weise die Dicke der Schicht 224 eingestellt wird, wodurch die Kapazität reduziert wird, wobei auch der Gesamtreihenwiderstand zwischen den Schaltungselementen und jeweiligen Metallleitungen, die noch in dem dielektrischen Material 224 herzustellen sind, verringert wird. Das dielektrische Material 224 und die Ätzstoppschicht 223, falls dies erforderlich ist, können auf der Grundlage gut etablierter Rezepte hergestellt werden.
  • 2g zeigt schematisch das Halbleitebauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. In dem gezeigten Stadium ist die dielektrische Schicht 224 so strukturiert, dass sie einen ersten Graben 221a, der über einer ersten Kontaktdurchführungsöffnung 221b ausgebildet ist, enthält, die wiederum eine Verbindung zu dem Kontaktelement 210 herstellt. In ähnlicher Weise ist ein zweiter Graben 222a um eine zweite Kontaktdurchführungsöffnung 222b herum so ausgebildet, die mit dem Kontaktelement 211 in Verbindung steht. Die Gräben und Kontaktdurchführungsöffnungen können in dem dielektrischen Material 223 auf der Grundlage gut etablierter Dual-Damaszener-Strategien hergestellt werden, d. h. zunächst werden die Kontaktdurchführungsöffnungen 221b, 222b auf Basis von Lithographie und anisotropen Ätzverfahren hergestellt und danach werden die Gräben 221a, 222a strukturiert. In anderen Fallen werden die Gräben 221a, 222a zuerst gebildet und danach werden die Kontaktdurchführungsöffnungen 221b, 222b auf Grundlage geeigneter Lithographie- und Ätztechniken gebildet. In der gezeigten Ausführungsform ist die Ätzstoppschicht weggelassen, während in anderen Fallen entsprechende Ätzprozesse zum Strukturieren der Kontaktdurchführungsöffnungen 221b, 222 auf Grundlage der Ätzstoppschicht 223 gesteuert werden.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie dargestellt, sind eine Metallleitung 221 und eine Kontaktdurchführung 221v in dem Graben bzw. der Kontaktdurchführungsöffnung 221a, 221b gebildet. In ähnlicher Weise ist eine Metallleitung 222 in Verbindung mit einer Kontaktdurchführung 222v in den Öffnungen 222a, 222b gebildet. Die Metallleitungen und die Kontaktdurchführungen können ein leitendes Barrierenmaterial 205 aufweisen, beispielsweise in Form von Tantal, Tantalnitrid, einer Kombination davon oder eine Form anderer geeigneter Materialien. Ferner ist eine Deckschicht oder Ätzstoppschicht 226, die z. B. aus Siliziumnitrid, Siliziumkarbid, stickstoffenthaltendem Siliziumkarabid oder einer Kombination davon und dergleichen aufgebaut ist, dass die Metallgebiete eingeschlossen sind und/oder diese als eine Ätzstoppschicht für die Herstellung nachfolgender Metallisierungsschichten dient.
  • Das in 2h gezeigte Bauelement 200 kann durch das Abscheiden der leitenden Barrierenschicht 200 gebildet werden, die sich kontinuierlich entlang der Metallleitungen erstreckt und sich auch in die Kontaktdurchführung erstreckt, da das Abscheiden des Barrierenmaterials 205 in einer gemeinsamen Abscheidesequenz, beispielsweise unter Anwendung von Sputter-Verfahren, ALD (Atomlagenabscheidung), CVD, elektrochemische Abscheidung oder einer Kombination davon bewerkstelligt werden kann. Danach wird das eigentliche Füllmaterial, etwa ein kupferbasiertes Material, eingefüllt, wobei während der gemeinsamen Abscheidesequenz z. B. als ein stromloser Plattierungsprozess und/oder ein Elektroplattierungsprozess die Kontaktdurchführungen von unten nach oben gefüllt werden, wobei auch die Gräben 221, 222 aufgefüllt werden. Anschließend wird überschüssiges Material entfernt, durch beispielsweise elektrochemisches Ätzen, CMP, und dergleichen, und die Deckschicht 226 wird auf der Grundlage gut etablierter Abscheideverfahren aufgebracht.
  • Folglich wir das in 2h gezeigte Halbleiterbauelement 200 auf Grundlage zuverlässiger und robuster Prozessverfahren auf Grund des geringeren Aspektverhältnisses der Kontaktelemente 210, 211 hergestellt, wobei dennoch ein geringerer Reihenwiderstand auf Grund des Vorsehens der Kontaktdurchführungen 221v, 222v mit einem Metall mit besserer Leitfähigkeit gesorgt wird. Ferner wird für einen gewünschten Abstand 221d der Metallleitungen 221, 222 in Bezug auf die Leitung 251, die Gateelektrodenstrukturen entsprechender Transistorelemente repräsentieren kann, eine geringere parasitäre Kapazität erreicht, da die Kontaktdurchführungen 221V, 222v, die einen Teil konventioneller Kontaktelemente ersetzen, in einem dielektrischen Material mit kleinem ε eingebettet sind. Somit kann eine erhöhte Prozessrobustheit zu einer verbesserten Produktionsausbeute führen, während der geringere Widerstand und die reduzierte Kapazität zu einer Verbesserung in der Arbeitsgeschwindigkeit führen. Ferner wird in einigen Aspekten für eine vorgegebene parasitäre Kapazität der Abstand 221d im Vergleich zu konventionellen Bauelementen ggf. auf Grund des Vorsehens des dielektrischen Materials mit kleinem ε verringert. Dies kann erreicht werden, indem die Höhe des Kontaktelements 210, 211 und/oder die Höhe der Kontaktdurchführungen 221v, 222v reduziert wird.
  • Mit Bezug zu den 3a bis 3j werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das Aspektverhältnis der jeweiligen Kontaktelemente weiter reduziert werden kann und/oder die Leitfähigkeit der Leitungen, etwa von Gateelektroden, erhöht und/oder ein verbesserter verspannungsinduzierender Mechanismus vorgesehen werden kann.
  • 3a zeigt schematisch ein Halbleiterbauelement 300, das im Wesentlichen den gleichen Aufbau wie das Bauelement 200 aufweist, was in 2b gezeigt ist. Somit werden die ent sprechenden Komponenten mit den gleichen Bezugszeichen belegt, mit Ausnahme der ersten Ziffer „3", die die erste Ziffer „2" ersetzt. Eine detailliertere Beschreibung dieser Komponenten und den Prozessen zur Herstellung dieser Komponenten wird hierbei weggelassen.
  • Das dielektrische Material 315, das die Unterschichten 315a, 315b aufweisen kann, wurden einem entsprechenden Einebnungsprozess unterzogen, der beim Freilegen der Unterschicht 315a angehalten wurde. In anderen Fallen wurde ein Einebnungsprozess 330 ausgeführt, ohne im Wesentlichen eine Selektivität aufzuweisen und dieser kann fortgesetzt werden, um Material der Schichten 315a, 315b abzutragen. Somit wird zumindest nach dem Freilegen der Schicht 315a über der Leitung 351 der Prozess 330 mit im Wesentlichen ohne Selektivität zwischen den Schichten 315a, 315b fortgesetzt.
  • 3b zeigt schematisch das Halbleiterbauelement 300 nach dem Beenden des Prozesses 330, wodurch eine entsprechende im Wesentlichen ebene Oberflächentopographie 315s erhalten wird, die eine Oberfläche der Leitung 351 freilegt, um damit im Wesentlichen das Metallsilizidgebiet 355 in einigen Ausführungsformen (nicht gezeigt) darin zu bewahren, während in anderen anschaulichen Ausführungsformen ein Teil der Leitung 351, der möglicherweise das gesamte Metallsilizidgebiet 355 enthält, entfernt wird. Wie zuvor erläutert ist, ist die Dicke der Unterschicht 315 nicht notwendigerweise ausreichend, um einen Höhenpegel zu erzeugen, der gleich oder größer als der Höhenpegel der Leitung 351 auf Grund der verbesserten Spaltfülleigenschaften des entsprechenden Abscheideprozesses in dicht gepackten Bauteilgebieten ist. Somit kann in der gezeigten Ausführungsform der Abtragungsprozess 330 fortgesetzt werden, um die Oberfläche 315 ohne Teile der Unterschicht 315 bereitzustellen, wodurch die Prozessgleichmäßigkeit während der nachfolgenden Bearbeitung verbessert wird.
  • 3c zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein hochschmelzendes Metall 331 beispielsweise in Form von Nickel, Platin, und dergleichen mit einer geeigneten Dicke vorgesehen ist, um einen erforderlichen Bereich der Leitung 351 in ein sehr gut leitendes Metallsilizid umzuwandeln. Zu diesem Zweck wird eine geeignete Wärmebehandlung 332 ausgeführt, beispielsweise auf der Grundlage geeigneter Temperaturen, die nicht unerwünschterweise andere Bauteilbereiche beeinflussen, etwa die Metallsilizidgebiete 355 in dem aktiven Gebiet 304. Bei spielsweise kann Nickelsilizid effizient bei Temperaturen von 400 Grad C und weniger gebildet werden, was mit dem Metallsilizid 355 verträglich sein kann. Somit kann eine Dicke des Metallsilizids in der Leitung 351 auf der Grundlage einer besseren Leitfähigkeit für die Leitung ausgewählt werden, ohne auf die Eindringtiefe des Mestallsilizids in flachen Drain- und Sourcegebieten, etwa dem Gebiet 353 beschränkt zu sein. Damit ist die Herstellung des Metallsilizids in der Leitung 351 oder in anderen Gateelektrodenstrukturen von dem Vorgang zur Bildung der Metallsilizidgebiete 355 in den Drain- oder Sourcegebieten 353 entkoppelt.
  • 3d zeigt schematisch das Halbleiterbauelement 300 nach dem Umwandeln von Metall in Metallsilizid und dem Entfernen von überschüssigem Material. Somit ist ein Metallsilizidgebiet 333 mit einer gewünschten Dicke bereitgestellt.
  • 3e zeigt schematisch das Halbleiterbauelement 300 in einer Phase entsprechend der 3b, wobei, wenn die Herstellung von Metallsilizid auf der Grundlage der Wärmebehandlung 332 als ungeeignet erachtet wird, Material der Leitung 351 selektiv während eines selektiven Ätzprozesses 334 entfernt wird. Zu diesem Zweck wird ein beliebiger geeigneter nasschemischer oder plasmaunterstützter Ätzprozess eingesetzt, in welchem das Material der Leitung 351 selektiv in Bezug auf die Abstandshalter 352 und die Unterschicht 315a entfernt wird, wobei diese Komponenten aus Siliziumnitrid und dergleichen aufgebaut sein können. In anderen anschaulichen Ausführungsformen wird die Leitung 351 vollständig entfernt, möglicherweise in Verbindung mit einer isolierten Schicht, die darunter ausgebildet ist (nicht gezeigt), etwa einer Gateisolationsschicht, und es wird gut leitendes metallenthaltendes Material bei Bedarf eingefüllt. Beispielsweise können Metallsilizide, wolframbasierte Materialien und dergleichen zum Ersetzen von Material, das während des Ätzprozesses 334 entfernt wurde, wie dies durch die gestrichelte Linie angegeben ist, verwendet werden.
  • 3f zeigt schematisch zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem eine Ätzmaske 305 für einen Ätzprozess 306 vorgesehen ist, wobei der Ätzprozess 306 mit weniger kritischen Rahmenbedingungen ausgeführt werden kann, da die Schicht 315a eine geringere Dicke aufweist. Folglich kann eine entsprechende Öffnung, die mit einem Kontaktgebiet des aktiven Gebiets 204 in Verbindung steht, dem Metallsilizidgebiet 355 mit einer höheren Zuverlässigkeit auf Grund deutlich kleinerer Aspektverhältnisse gebildet werden, wie dies ebenfalls zuvor erläutert ist.
  • 3g zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem die Metallisierungsschicht 320 mit den Metallleitungen 321a, 322a und den Kontaktdurchführungen 321V, 322V in der Kontaktstruktur gebildet ist, die durch das Kontaktelement 311 mit im Wesentlichen den gleichen Aufbau wie das Kontaktelement 211 mit Ausnahme eines noch geringeren Aspektverhältnisses, definiert ist. Ferner kann die Kontaktdurchführung 321a direkt mit dem metallenthaltenden Gebiet 333 in Verbindung stehen, wobei das dielektrische Material 324 mit kleinem ε der Metallisierungsschicht 320 für die reduzierte parasitäre Kapazität sorgt.
  • 3h zeigt schematisch das Halbleiterbauelement 300 gemäß weiterer anschaulicher Ausführungsformen, in denen die Schicht 315a mit hoher innerer Verspannung vorgesehen ist, beispielsweise mit einer Zugverspannung über einem n-Kanaltransistor und mit einer hohen kompressiven Verspannung über einem p-Kanaltransistor. Es sollte beachtet werden, dass das zugverspannte Material und das kompressiv verspannte Material geeignet über jeweiligen Transistorelementen auf Grundlage entsprechender Abscheide- und Strukturierungsschemata positioniert werden können. Wie zuvor erläutert ist, ist eine ausgeprägte Oberflächentopographie, die durch dichtliegende Leitungen, etwa die Leitungen 351, erzeugt wird, unter Umständen nicht kompatibel mit dem Füllverhalten von plasmaunterstützten Abscheiderezepten zum Bereitstellen stark verspannter Siliziumnitridmaterialien. Daher wird die Dicke der Schicht 315 entsprechend den Bedingungen ausgewählt, die durch die Abscheidetechnik vorgegeben sind, wodurch das Vorsehen einer geringeren Menge des verspannten Materials erforderlich ist, als die im Hinblick auf den Zuwachs an Transistorleistungsvermögen wünschenswert wäre. In diesem Falle wird eine ähnliche Prozesstechnik, wie sie zuvor beschrieben ist, eingesetzt, d. h., ein entsprechender Teil der Leitung 351 kann während des Prozesses 330 entfernt werden, wobei ein geeignetes Opfermaterial 315 bei Bedarf mit einem besseren Spaltfüllverhalten abgeschieden wird, um damit die Gesamtrobustheit des entsprechenden Abtragungsprozesses 330 zu verbessern. Somit kann die im Wesentlichen ebene Oberflächentopographie 315s erhalten werden, selbst bei einer geringeren Dicke der Schicht 315a, wodurch ein stark verspanntes Material benachbart zu der Leitung 351 angeordnet wird. Nach der Einebnung wird ein geeignetes gut leitendes Material in dem verbleibenden Bereich der Leitung 351 gebildet, beispielsweise durch selektives Ätzen und Abscheiden eines metallenthaltenden Materials, wie dies zuvor erläutert ist, oder durch Ausführen eines entsprechenden Silizidierungsprozesses.
  • 3i zeigt schematisch das Bauelement 300 nach dem Ende der oben beschriebenen Prozesssequenz. Somit umfasst die Leitung 351 das gut leitende Material 333 und besitzt eine deutlich geringere Höhe 351r, so dass das stark verspannte Material der Schicht 351a lateral benachbart zu der Leitung 351 angeordnet ist.
  • 3j zeigt schematisch das Halbleiterbauelement in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein weiteres stark verspanntes dielektrisches Material, etwa in Form von Siliziumnitrid und dergleichen, abgeschieden ist, wobei in diesem Falle durch Geometrie vorgegebene Bedingungen auf Grund der im Wesentlichen ebenen Oberflächentopographie, die durch die in 3i gezeigte Struktur geschaffen wird, vermieden werden. Folglich kann eine gewünschte Menge an stark verspannten Material abgeschieden werden, beispielsweise individuell für n-Kanaltransistoren und p-Kanaltransistoren, ohne dass die Spaltfülleigenschaften des jeweiligen Abscheideprozesses eine Einschränkung bedeuten.
  • Danach wird die weitere Bearbeitung fortgesetzt, wie dies beispielsweise in den 2c und 2d gezeigt ist, um entsprechende Kontaktelemente mit reduziertem Aspektverhältnis zu bilden, woran sich das Herstellen der Metallisierungsschicht anschließt, die nun eine ähnliche Konfiguration aufweist, wie dies in 2a gezeigt ist.
  • Es gilt also: Die vorliegende Offenbarung stellt Techniken zur Herstellung einer Kontaktstruktur mit kleinem Aspektverhältnis bereit, indem Kontaktelemente auf der Grundlage eines dielektrischen Materials mit einer reduzierten Dicke gebildet werden, wodurch die Gesamtprozesszuverlässigkeit für das Strukturieren und das Füllen der jeweiligen Kontaktöffnungen verbessert wird. Danach wird die erste Metallisierungsschicht auf der Grundlage einer Dual-Damaszener-Technik hergestellt, wodurch Kontaktdurchführungsöffnungen und Gräben strukturiert werden, die nachfolgend in einer gemeinsamen Abscheidesequenz gefüllt werden, um damit eine bessere Gesamtprozesseffizienz zu erreichen. Des weiteren wird die Gesamtprozessrobustheit verbessert, wobei gleichzeitig das elektrische Leistungsverhalten der Kontaktstruktur auf Grund des geringeren Reihenwiderstands und er geringeren parasitären Kapazität verbessert wird.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Prinzipien zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (23)

  1. Verfahren mit: Bilden einer ersten dielektrischen Schicht zumindest lateral benachbart zu einem Schaltungselement, wobei das Schaltungselement teilweise über einem Halbleitergebiet mit einem Kontaktgebiet gebildet ist; Bilden eines Kontaktelements in der ersten dielektrischen Schicht derart, dass es eine Verbindung zu dem Kontaktgebiet herstellt; Bilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht ein dielektrisches Material mit kleinem ε aufweist; Strukturieren der zweiten dielektrischen Schicht derart, dass eine Kontaktdurchführungsöffnung, die zu den Kontaktelementen eine Verbindung herstellt, und ein Graben, der mit der Kontaktdurchführungsöffnung in Verbindung steht, geschaffen werden; und Füllen der Kontaktdurchführungsöffnung und des Grabens in einer gemeinsamen Abscheideprozesssequenz.
  2. Verfahren nach Anspruch 1, wobei Bilden der ersten dielektrischen Schicht umfasst: Abscheiden eines ersten diektrischen Materials, Abcheiden eines zweiten dielektrischen Materials auf dem ersten dielektrischen Material und Ausführen eines Einebnungsprozesses unter Anwendung des ersten dielektrischen Materials zum Steuern des Einebnungsprozesses.
  3. Verfahren nach Anspruch 2, wobei Bilden des Kontaktelements umfasst: Strukturieren der ersten dielektrischen Schicht derart, dass eine Kontaktöffnung erzeugt wird, um das Kontaktgebiet freizulegen, und Füllen der Kontaktöffnung mit einem metallenthaltenden Material.
  4. Verfahren nach Anspruch 3, wobei das metallenthaltende Material Wolfram aufweist.
  5. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines zweiten Kontaktelements in der ersten dielektrischen Schicht, wobei das zweite Kontaktelement eine Verbindung zu einem zweiten Kontaktgebiet herstellt, das auf einer oberen Fläche des Schaltungselements gebildet ist.
  6. Verfahren nach Anspruch 5, wobei Strukturieren der zweiten dielektrischen Schicht ferner umfasst: Bilden einer zweiten Kontaktdurchführungsöffnung, die mit dem zweiten Kontaktelement in Verbindung steht, und Bilden eines zweiten Grabens, der mit der zweiten Kontaktdurchführungsöffnung in Verbindung steht.
  7. Verfahren nach Anspruch 1, wobei die Kontaktdurchführungsöffnung und der Graben mit einem kupferenthaltenden Material gefüllt werden.
  8. Verfahren nach Anspruch 1, wobei Strukturieren der zweiten dielektrischen Schicht ferner umfasst: Bilden einer zweiten Kontaktdurchführungsöffnung, die mit einem zweiten Kontaktgebiet, das auf einer oberen Fläche des Schaltungselements ausgebildet ist, in Verbindung steht, und Bilden eines zweiten Grabens, der mit der zweiten Kontaktdurchführungsöffnung in Verbindung steht.
  9. Verfahren nach Anspruch 8, das ferner umfasst: Freilegen der oberen Fläche vor dem Abscheiden der zweiten dielektrischen Schicht.
  10. Verfahren nach Anspruch 9, das ferner umfasst: Bilden des zweiten Kontaktgebiets durch Bilden eines Metallsilizids auf der freigelegten Oberfläche.
  11. Verfahren nach Anspruch 9, das ferner umfasst: Ersetzen eines Teils des Schaltungselements durch ein metallenthaltendes Material.
  12. Verfahren nach Anspruch 9, das ferner umfasst: Entfernen eines Bereichs des Schaltungselements, um eine Oberfläche einzuebnen.
  13. Verfahren nach Anspruch 12, das ferner umfasst: Abscheiden eines verspannungsinduzierenden dielektrischen Materials auf der eingeebneten Oberfläche vor dem Bilden der zweiten dielektrischen Schicht.
  14. Verfahren nach Anspruch 1, wobei das Schaltungselement eine Gateelektrodenstruktur eines Transistorelements repräsentiert.
  15. Verfahren zur Herstellung einer Kontaktstruktur eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer dielektrischen Schicht mit kleinem ε einer ersten Metallisierungsschicht über einem Schaltungselement, das in einem dielektrischen Material eingebettet ist, wobei das dielektrische Material ein Kontaktelement, das mit einem Kontaktgebiet des Schaltungselements in Verbindung steht, aufweist; Strukturieren der dielektrischen Schicht mit kleinem ε derart, dass diese eine Kontaktdurchführungsöffnung, die mit dem Kontaktelement in Verbindung steht, und einen Graben, der mit der Kontaktdurchführungsöffnung in Verbindung steht, erhält; und Füllen der Kontaktdurchführungsöffnung und des Grabens mit einem metallenthaltendem Material in einem gemeinsamen Füllprozess.
  16. Verfahren nach Anspruch 15, wobei Füllen der Kontaktdurchführungsöffnung und des Grabens umfasst: Abscheiden eines leitenden Barrierenmaterials in der Kontaktdurchführungsöffnung und dem Graben und Abscheiden eines kupferenthaltenden Materials über dem leitenden Barrierrenmaterial.
  17. Verfahren nach Anspruch 15, wobei das Schaltungselement ein Transistorelement repräsentiert und wobei das Kontaktgebiet ein Teil eines Draingebiets oder eines Sourcegebiets ist, und wobei das Verfahren ferner umfasst: Bilden des dielektrischen Materials durch Abscheiden eines dielektrischen Schichtstapels und Ausführen eines Einebnungsprozesses, um eine Oberfläche des dielektrischen Schichtstapels einzuebnen.
  18. Verfahren nach Anspruch 17, das ferner umfasst: Abscheiden eines verspannungsinduzierenden dielektrischen Materials über der eingeebneten Oberfläche.
  19. Verfahren nach Anspruch 17, wobei Einebnen der Oberfläche umfasst: Entfernen eines Teils der Gateelektrodenstruktur.
  20. Halbleiterbauelement mit: einer Leitung, die sich teilweise über einem aktiven Gebiet erstreckt; einem ersten Kontaktgebiet, das auf dem aktiven Gebiet ausgebildet ist; einem zweiten Kontaktgebiet, das auf der Oberfläche der Leitungen ausgebildet ist; einem dielektrischen Material, das zumindest lateral die Leitung umschließt; einem ersten Kontaktelement, das in dem dielektrischen Material ausgebildet ist und mit dem ersten Kontaktgebiet verbunden ist, wobei das erste Kontaktelement ein Aspektverhältnis von 5 oder weniger besitzt und ein erstes Metall aufweist; und einer ersten Metallisierungsschicht mit einem dielektrischen Material mit kleinem ε und einer Metallleitung und einer Kontaktdurchführung, wobei die Kontaktdurchführung mit dem ersten Kontaktelement verbunden ist, und ein zweites Metall, das unterschiedlich zu dem ersten Metall ist, aufweist.
  21. Halbleiterleiterbauelement nach Anspruch 20, wobei das erste Metall Wolfram und das zweite Metall Kupfer ist.
  22. Halbleiterbauelement nach Anspruch 20, das ferner eine zweite Kontaktdurchführung in der ersten Metallisierungsschicht aufweist, wobei die zweite Kontaktdurchführung mit dem zweiten Kontaktgebiet verbunden ist.
  23. Halbleiterbauelement nach Anspruch 21, wobei sich das zweite Metall kontinuierlich von der ersten Metallleitung in die Kontaktdurchführung erstreckt.
DE102007057682A 2007-11-30 2007-11-30 Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement Ceased DE102007057682A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007057682A DE102007057682A1 (de) 2007-11-30 2007-11-30 Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
US12/131,332 US8368221B2 (en) 2007-11-30 2008-06-02 Hybrid contact structure with low aspect ratio contacts in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007057682A DE102007057682A1 (de) 2007-11-30 2007-11-30 Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102007057682A1 true DE102007057682A1 (de) 2009-06-04

Family

ID=40585833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007057682A Ceased DE102007057682A1 (de) 2007-11-30 2007-11-30 Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement

Country Status (2)

Country Link
US (1) US8368221B2 (de)
DE (1) DE102007057682A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011085203A1 (de) 2010-12-14 2012-06-14 Globalfoundries Inc. Halbleiterbauelemente mit Durchgangskontakten und zugehörige Herstellungsverfahren
DE102010063780A1 (de) * 2010-12-21 2012-06-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102010063775A1 (de) * 2010-12-21 2012-06-21 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE102010047806B4 (de) 2009-11-09 2024-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte Schaltkreise und Verfahren zum Ausbilden der integrierten Schaltkreise

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
DE102008006960B4 (de) * 2008-01-31 2009-11-26 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
TWI375241B (en) * 2008-10-29 2012-10-21 Nanya Technology Corp Storage node of stack capacitor and fabrication method thereof
FR2949902B1 (fr) * 2009-09-10 2011-10-07 Commissariat Energie Atomique Procede de realisation d'un dispositif a effet de champ ayant des connexions electriques autoalignees par rapport a l'electrode de grille.
DE102010003556B4 (de) 2010-03-31 2012-06-21 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung von Kontaktelementen eines Halbleiterbauelements durch stromloses Plattieren und Entfernung von überschüssigem Material mit geringeren Scherkräften
US8710660B2 (en) * 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
JP2014107304A (ja) * 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9318447B2 (en) * 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
CN116454022B (zh) * 2023-06-16 2023-08-25 合肥新晶集成电路有限公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117372A1 (en) * 2005-11-18 2007-05-24 Yu-Hao Hsu Fabricating method of an interconnect structure
US20070120262A1 (en) * 2005-11-30 2007-05-31 Ki Min Lee Semiconductor device and method for manufacturing the same
DE102005052000B3 (de) * 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776755B2 (ja) * 2000-06-08 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6555450B2 (en) * 2000-10-04 2003-04-29 Samsung Electronics Co., Ltd. Contact forming method for semiconductor device
JP2002198520A (ja) * 2000-12-25 2002-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6465294B1 (en) * 2001-03-16 2002-10-15 Taiwan Semiconductor Manufacturing Company Self-aligned process for a stacked gate RF MOSFET device
US7012028B2 (en) * 2004-07-26 2006-03-14 Texas Instruments Incorporated Transistor fabrication methods using reduced width sidewall spacers
US20060151843A1 (en) * 2005-01-12 2006-07-13 International Business Machines Corporation Hot carrier degradation reduction using ion implantation of silicon nitride layer
US20070099360A1 (en) * 2005-11-03 2007-05-03 International Business Machines Corporation Integrated circuits having strained channel field effect transistors and methods of making
US7585720B2 (en) * 2006-07-05 2009-09-08 Toshiba America Electronic Components, Inc. Dual stress liner device and method
KR100772902B1 (ko) * 2006-09-28 2007-11-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005052000B3 (de) * 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
US20070117372A1 (en) * 2005-11-18 2007-05-24 Yu-Hao Hsu Fabricating method of an interconnect structure
US20070120262A1 (en) * 2005-11-30 2007-05-31 Ki Min Lee Semiconductor device and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010047806B4 (de) 2009-11-09 2024-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte Schaltkreise und Verfahren zum Ausbilden der integrierten Schaltkreise
DE102011085203A1 (de) 2010-12-14 2012-06-14 Globalfoundries Inc. Halbleiterbauelemente mit Durchgangskontakten und zugehörige Herstellungsverfahren
US8951907B2 (en) 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
DE102011085203B4 (de) 2010-12-14 2018-08-23 Globalfoundries Inc. Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102010063780A1 (de) * 2010-12-21 2012-06-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102010063775A1 (de) * 2010-12-21 2012-06-21 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
US8399352B2 (en) 2010-12-21 2013-03-19 Globalfoundries Inc. Semiconductor device comprising self-aligned contact bars and metal lines with increased via landing regions
US8716126B2 (en) 2010-12-21 2014-05-06 Globalfoundries Inc. Semiconductor device comprising self-aligned contact bars and metal lines with increased via landing regions
DE102010063775B4 (de) * 2010-12-21 2019-11-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen

Also Published As

Publication number Publication date
US8368221B2 (en) 2013-02-05
US20090140431A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102008006960B4 (de) Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102010002451B4 (de) Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
DE102020120002B4 (de) Wärmeableitung in halbleitervorrichtungen
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE69327600T2 (de) Herstellungsverfahren von Submikronkontakten
DE102008006962A1 (de) Halbleiterbauelement mit einem Kondensator im Metallisierungssystem und ein Verfahren zur Herstellung des Kondensators
DE102007052051A1 (de) Verspannungsübertragung durch sequenzielles Vorsehen eines stark verspannten Ätzstoppmaterials und eines Zwischenschichtdielektrikums in einem Kontaktschichtstapel eines Halbleiterbauelements
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20140919