DE102007012049B4

DE102007012049B4 - Elektrisches Bauelement

Info

Publication number: DE102007012049B4
Application number: DE102007012049.6A
Authority: DE
Inventors: Thomas Feichtinger; Dr. Hoffmann Christian; Dr. Kartashev Igor; Roman Kravchenko
Original assignee: Epcos AG
Current assignee: TDK Electronics AG
Priority date: 2007-03-13
Filing date: 2007-03-13
Publication date: 2017-10-12
Anticipated expiration: 2027-03-14
Also published as: WO2008110533A2; DE102007012049A1; WO2008110533A3

Abstract

Elektrisches Bauelement mit
– einem Träger (1) mit einer Oberseite,
– einer elektrisch leitfähigen Abschirmkappe (2), die mit einer umlaufenden leitenden Fläche (32) auf der Oberseite des Trägers (1) verbunden ist, wobei die leitende Fläche (32) als Masseanschluss vorgesehen ist,
– einem Chip (5), der in einem zwischen dem Träger (1) und der Abschirmkappe (2) gebildeten Hohlraum (21) angeordnet ist, und
– elektrischen Kontakten des Chips (5), die an elektrische Leiter (31, 71) des Trägers (1) angeschlossen sind,
dadurch gekennzeichnet, dass
– in dem Träger (1) mindestens zwei erste leitende Flächen (3) und mindestens zwei zweite leitende Flächen (7) koplanar zu der Oberseite des Trägers (1) und im Abstand zueinander zwischen dielektrischen Schichten (6) angeordnet sind,
– in der senkrecht zu der Oberseite des Trägers (1) verlaufenden Richtung die ersten und zweiten leitenden Flächen (3, 7) im Wechsel aufeinander folgen,
– mindestens eine in dieser Richtung in dem Träger (1) angeordnete Durchkontaktierung (38, 39) vorhanden ist, die mit den ersten Flächen (3) verbunden und als Masseanschluss vorgesehen ist, und
– mindestens eine in dieser Richtung in dem Träger (1) angeordnete weitere Durchkontaktierung (78, 79) vorhanden ist, die mit den zweiten Flächen (7) verbunden und als Signalleitung vorgesehen ist.

Description

Elektrische Bauelemente mit einem Vielschicht-Kondensator sind z. B. aus der Druckschrift US 6496355 B1 bekannt. EMV-Filter sind aus der Druckschrift EPN (Electronic Product News) 08/2006, Band 35, S. 25 bekannt.
In der DE 102 24 221 A1 ist eine elektrische Vorrichtung mit einem elektrisch leitenden Abschirmungselement beschrieben, das zur Abdeckung eines auf einem Trägersubstrat angeordneten elektronischen Bauteiles verwendet wird.
Anordnungen von Bauelementen auf einem Träger unter einer Abdeckung, bei denen der Träger elektrisch abschirmende Leiterflächen aufweist, sind zum Beispiel in US 2004/0154815 A1 , EP 1 729 340 A1 , EP 0 637 871 A1 und US 5 639 989 A beschrieben.
Aufgabe der vorliegenden Erfindung ist es, ein neues elektrisches Bauelement anzugeben, das eine besonders gute elektromagnetische Abschirmung aufweist und auf einfache Weise hergestellt und insbesondere als Filter ausgebildet werden kann.
Diese Aufgabe wird mit dem elektrischen Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Es wird ein elektrisches Bauelement mit einem Träger und einem auf dem Träger befestigten und leitend mit dem Träger verbundenen Chip angegeben. Das Bauelement weist eine elektrisch leitfähige Abschirmkappe auf, deren Unterseite in einem umlaufenden Bereich mit einem Massekontakt des Trägers verbunden ist. Die Abschirmkappe ist vorzugsweise mittels eines Lotrahmens mit dem umlaufenden Massekontakt des Trägers verbunden.
Der Chip ist in einem zwischen dem Träger und der Abschirmkappe gebildeten Hohlraum angeordnet. Der Eingang und der Ausgang des Chips ist an jeweils mindestens eine im Träger angeordnete Signalleitung angeschlossen. Die jeweilige Signalleitung bildet mit im Träger angeordneten, mit Masse verbundenen leitenden Flächen jeweils ein Durchführungsfilter, das in einer Projektionsebene in mindestens einer Richtung über die Grundfläche der Abschirmkappe hinausgeht.
Auf dem Träger kann mindestens ein weiterer Chip angeordnet sein. In einer Variante ist mindestens eine weitere Abschirmkappe vorgesehen. Unter der jeweiligen Abschirmkappe ist mindestens ein Chip angeordnet, dessen signalführende Kontakte vorzugsweise mit einem Durchführungsfilter mit vorstehend genannten Eigenschaften verbunden sind. Unter der jeweiligen Abschirmkappe können mindestens zwei Chips angeordnet sein, deren signalführende Kontakte vorzugsweise mit einem Durchführungsfilter mit vorstehend genannten Eigenschaften verbunden sind.
Das Bauelement weist also mindestens eine Funktionseinheit auf, welche die jeweilige Abschirmkappe, den zwischen der Kappe und dem Träger angeordneten Chip und die teilweise unterhalb der Kappe angeordneten Durchführungsfilter umfasst. Das Bauelement kann mehrere Funktionseinheiten aufweisen, deren Chips und Signalleitungen wie angegeben elektrisch voneinander abgeschirmt sind. Somit kann das unerwünschte Über sprechen zwischen verschiedenen Teilen des Bauelements verringert werden.
Insbesondere sind gegen elektromagnetische Störungen die Chips zu schützen, die einen empfindlichen Eingangsteil eines Verstärkers und/oder einen Digitalwandler, darunter ADC und DAC, aufweisen, da die Störungen die Arbeitsparameter dieser Komponenten stark beeinflussen können.
Alternativ besteht die Möglichkeit, mindestens einen Chip, der in einer Schaltung für Spannungsversorgung angeordnet ist und damit beträchtliche Störsignale verursachen kann, wie angegeben abzuschirmen und ihn somit vom Rest des Bauelements elektromagnetisch zu entkoppeln.
Durch die angegebenen Abschirmmaßnahmen kann also sowohl das Eindringen von elektromagnetischen Störungen in die jeweilige Funktionseinheit des Bauelements als auch die Abstrahlung von elektromagnetischen Störungen aus der jeweiligen Funktionseinheit des Bauelements verhindert werden.
Die Integration der Durchführungsfilter im Träger stellt eine in hohem Maße platzsparende Lösung dar.
Im Hohlraum unter der Abschirmkappe kann mindestens ein weiterer Chip angeordnet sein. Das im Folgenden für einen Chip Gesagte gilt in entsprechender Weise auch für den mindestens einen weiteren Chip.
Der jeweilige Chip kann mehr als nur zwei elektrische Tore aufweisen. Der Träger kann mehr als nur zwei Signalleitungen, die leitend mit dem Chip verbunden sind, aufweisen.
Die jeweilige Signalleitung weist vertikale elektrische Verbindungen auf, die in dielektrischen Schichten des Trägers angeordnet sind.
Der Chip weist vorzugsweise mindestens eine Halbleiterkomponente auf. Dazu zählen z. B. eine Diode, ein Transistor und ein Halbleiterschalter. Der Chip kann eine beliebige elektrische Schaltung mit diesem Elementen aufweisen.
Das jeweilige Durchführungsfilter zeichnet sich in einer Variante durch eine Kapazität von mindestens 10 pF aus.
Die Abschirmkappe und der Träger bilden zusammen ein EMV-geschütztes Gehäuse für den Chip, das den Chip im Wesentlichen allseitig von Störsignalen der Umgebung abschirmt. EMV steht für elektromagnetische Verträglichkeit. Das angegebene Bauelement ist vorzugsweise für einen Frequenzbereich zwischen 100 kHz und 100 MHz ausgelegt.
Auf dem Träger können andere Chips angeordnet sein, die von dem unter der Abschirmkappe angeordneten Chip eine Störquelle darstellen und daher von diesem elektromagnetisch zu entkoppeln sind. Die Abschirmkappe und die mit dem abzuschirmenden Chip verbundenen Durchführungsfilter sorgen für eine allseitige elektromagnetische Abschirmung dieses Chips. Die in den Durchführungsfiltern angeordneten signalführenden leitenden Flächen und/oder die in den Durchführungsfiltern angeordneten und mit Masse verbundenen leitenden Flächen sind in einer Projektionsebene vorzugsweise außerhalb der Fläche angeordnet, die von den anderen Chips belegt ist. Die mit Masse verbundenen leitenden Flächen können auch unterhalb dieser Chips angeordnet sein.
Das jeweilige Durchführungsfilter weist in einer Variante mindestens eine im Träger angeordnete leitende Fläche auf, die zwischen zwei mit Masse verbundenen leitenden Flächen angeordnet und leitend mit der diesem Durchführungsfilter zugeordneten Signalleitung verbunden ist.
Das jeweilige Durchführungsfilter weist vorzugsweise mindestens zwei im Träger angeordnete leitende Flächen auf, die alle zwischen jeweils zwei mit Masse verbundenen leitenden Flächen angeordnet und leitend mit der diesem Durchführungsfilter zugeordneten Signalleitung verbunden sind.
Die Grundfläche der mit Masse verbundenen leitenden Flächen des Trägers geht in einer Variante in einer Projektionsebene allseitig über eine Fläche hinaus, die von den mit der Signalleitung verbundenen leitenden Flächen belegt ist.
Auf der Oberseite und der Unterseite des Trägers ist in einer vorteilhaften Variante jeweils mindestens eine der mit Masse verbundenen leitenden Flächen angeordnet, die in einer Projektionsebene über eine Fläche, die von der Abschirmkappe belegt ist, hinausgeht.
Die auf der Oberseite und der Unterseite des Trägers angeordneten leitenden Flächen sind vorzugsweise passiviert. Auf diesen leitenden Flächen kann beispielsweise eine Isolierschicht angeordnet sein, die vorzugsweise dünner als die jeweilige dielektrische Schicht des Trägers bzw. kleiner als der Abstand zwischen zwei aufeinander folgenden Elektrodenebenen ist. Alternativ ist es möglich, endständige Elektroden des Durchführungsfilters, d. h. die obere und die untere leitende Fläche, die vorzugsweise beide mit Masse verbunden sind, zwischen zwei dielektrischen Schichten des Trägers anzuordnen.
Die mit Masse verbundenen leitenden Flächen sind über mindestens eine Durchkontaktierung, vorzugsweise über mindestens zwei Durchkontaktierungen leitend miteinander verbunden.
Auch die mit der Signalleitung verbundenen leitenden Flächen können über mindestens eine Durchkontaktierung oder mindestens zwei Durchkontaktierungen miteinander verbunden sein.
Die jeweilige Durchkontaktierung stellt eine vertikale elektrische Verbindung dar, die im Inneren des Trägers angeordnet und allseitig durch das dielektrische Material des Trägers umgeben ist.
Vorzugsweise bilden mehrere mit Masse verbundenen, nebeneinander angeordnete Durchkontaktierungen eine Art elektromagnetisch abschirmende Schutzwand. Eine mehrfache elektrische Verbindung zwischen den leitenden Flächen der jeweiligen Sorte hat den Vorteil einer besonders niedrigen Induktivität, was insbesondere bei Hochfrequenzanwendungen wichtig sein kann.
In einer Variante existiert mindestens ein Randbereich der jeweiligen mit Masse verbundenen leitenden Fläche, der in einer Projektionsebene über eine Fläche, die von den mit der Signalleitung verbundenen leitenden Flächen belegt ist, hinausgeht. In diesen Randbereichen sind die mit Masse verbundenen leitenden Flächen über vorzugsweise mehrere Durchkontaktierungen miteinander verbunden. Diese Durchkontaktierungen sind vorzugsweise nebeneinander angeordnet und bilden eine vertikale elektromagnetisch abschirmende Schutzwand.
Das Bauelement weist zur elektrischen Kontaktierung des Bauelements vorgesehene elektrische Kontakte – darunter signalführende Kontakte und Massekontakte – auf, die auf der Oberfläche des Trägers angeordnet sind. Der jeweilige signalführende Kontakt ist mit der jeweiligen Signalleitung leitend verbunden. Der jeweilige Massekontakt ist mit den leitenden Flächen verbunden, die als Masseelektroden der Durchführungsfilter vorgesehen sind.
Zumindest einer der signalführenden Kontakte ist in einer Variante auf der Oberseite des Trägers angeordnet. In einer vorteilhaften Variante sind alle signalführenden Kontakte auf der Oberseite des Trägers angeordnet. Die auf der Oberseite des Trägers angeordneten signalführenden Kontakte weisen Kontakte auf, die innerhalb der von der Abschirmkappe bedeckten Fläche angeordnet und mit elektrischen Kontakten des Chips leitend verbunden sind. Die auf der Oberseite des Trägers angeordneten signalführenden elektrischen Kontakte können auch Kontakte aufweisen, die außerhalb der von der Abschirmkappe bedeckten Fläche angeordnet sind. Diese Kontakte sind in Aussparungen einer auf der Oberseite angeordneten, mit Masse verbundenen leitenden Fläche angeordnet.
Zumindest einer der signalführenden Kontakte ist in einer Variante auf der Unterseite des Trägers angeordnet. In einer vorteilhaften Variante sind alle signalführenden Kontakte auf der Unterseite des Trägers angeordnet. Die auf der Unterseite des Trägers angeordneten signalführenden Kontakte weisen Kontakte auf, die in Aussparungen einer auf der Unterseite angeordneten, mit Masse verbundenen leitenden Fläche angeordnet sind.
Zumindest einer der auf der Unterseite des Trägers angeordneten signalführenden Kontakte kann in einer Projektionsebene außerhalb der von der Abschirmkappe belegten Fläche angeordnet sein. Dies kann für alle signalführenden Kontakte der Fall sein.
Zumindest einer der auf der Unterseite des Trägers angeordneten signalführenden Kontakte kann in einer Projektionsebene innerhalb der von der Abschirmkappe belegten Fläche angeordnet sein. Dies kann für alle signalführenden Kontakte der Fall sein.
In einer Variante sind im Träger unterhalb des Chips vertikale elektrische Verbindungen angeordnet, die als Wärmesenken für den Chip vorgesehen sind. Die als Wärmesenken vorgesehenen vertikalen elektrischen Verbindungen sind vorzugsweise an die auf der Unterseite des Trägers angeordnete, vorzugsweise mit Masse verbundene leitende Fläche angeschlossen.
In einer vorteilhaften Variante ist auf der Oberseite des Trägers eine mit Masse verbundene leitende Fläche angeordnet, die unterhalb des Chips liegt und mit einem Massekontakt des Chips verbunden ist. Diese Fläche ist insbesondere als ein thermisches Koppelelement zur Wärmeabfuhr vom Chip geeignet, falls sie an Durchkontaktierungen angeschlossen ist, die unterhalb des Chips angeordnet und als Wärmesenken für den Chip vorgesehen sind.
Die Abschirmkappe kann aus Metall, insbesondere einem Metallblech oder einer Metallfolie gefertigt sein. Die Abschirmkappe kann alternativ mindestens eine elektrisch isolierende Schicht und mindestens eine elektrisch leitende Schicht, darunter eine zum Träger gewandte elektrisch leitende Schicht, aufweisen.
Das Metall in der Abschirmkappe und in den Elektrodenebenen des Trägers kann durch ein beliebiges leitfähiges Material ersetzt werden.
Die Abschirmkappe weist vorzugsweise einen umlaufenden Kragen auf, der mit einem umlaufenden Massekontakt des Trägers leitend verbunden ist. Dieser Kragen erstreckt sich vorzugsweise im Wesentlichen parallel zur Oberseite des Trägers.
In einer Variante ist ein Massekontakt des Chips mit den mit Masse verbundenen leitenden Flächen des Trägers leitend verbunden. Ein Massekontakt des Chips kann aber auch von den mit Masse verbundenen leitenden Flächen des Trägers galvanisch getrennt sein.
In einer Variante ist im Träger eine Induktivität angeordnet, die in Serie mit der eingangsseitigen Signalleitung geschaltet ist. Im Träger ist vorzugsweise eine weitere Induktivität angeordnet, die in Serie mit der ausgangsseitigen Signalleitung geschaltet ist.
Die jeweilige Induktivität und das mit ihr verbundene Durchführungsfilter bilden zusammen ein LC-Filter. Das jeweilige LC-Filter weist vorzugsweise mindestens ein ESD-Schutzelement auf.
Die jeweilige Induktivität weist vorzugsweise in den Elektrodenebenen des Trägers angeordnete Leiterbahnabschnitte auf. Die Leiterbahnabschnitte können mäanderförmig oder in Form einer Spirale gefaltet sein. Die in verschiedenen Ebenen angeordneten Leiterbahnabschnitte sind mittels Durchkontaktierungen leitend miteinander verbunden.
In einer Variante ist im Träger oder auf der Oberfläche des Trägers ein Widerstand angeordnet, der mittels Leiterbahnabschnitte realisiert ist. Der Widerstand ist in Serie mit der eingangsseitigen Signalleitung geschaltet. Im Träger ist vorzugsweise ein weiterer Widerstand angeordnet, der in Serie mit der ausgangsseitigen Signalleitung geschaltet ist.
Der jeweilige Widerstand und das mit ihm verbundene Durchführungsfilter bilden zusammen ein RC-Filter. Das jeweilige RC-Filter weist vorzugsweise mindestens ein ESD-Schutzelement auf.
Der Träger umfasst eine Leiterplatte oder ein Keramiksubstrat. Der Träger weist dielektrische Schichten auf, die jeweils zwischen zwei Elektrodenebenen angeordnet sind. In den Elektrodenebenen sind leitende Flächen angeordnet, die mit Masse oder der jeweiligen Signalleitung verbunden sind.
Im Träger kann mindestens ein ESD-Schutzelement, insbesondere ein Varistor, integriert sein. ESD steht für Electrostatic Discharge. In einer Variante enthält mindestens eine Schicht des Trägers im Bereich des Durchführungsfilters Varistorkeramik. In diesem Fall weist das Durchführungsfilter zur gleichen Zeit die Eigenschaften eines Kondensators und eines Varistors auf.
Das Durchführungsfilter ist mit einer lokalen Masse verbunden, die in einer Variante mit der globalen Masse des Bauelements identisch und in einer weiteren Variante von dieser unterschiedlich ist. Die globale Masse des Bauelements ist vorzugsweise mit derjenigen des Trägers identisch.
Der Chip kann mit dem Träger mittels Bonddrähte verbunden sein. Der Chip kann auf dem Träger mittels Bumps befestigt sein. Bumps sind Lötverbindungen, deren lineare Querschnittsgröße z. B. 300 Mikrometer nicht übersteigt.
Im Folgenden wird das angegebene Bauelement und seine vorteilhaften Ausgestaltungen anhand von schematischen und nicht maßstabgetreuen Figuren erläutert. Es zeigen:
1A im Querschnitt ein elektrisches Bauelement mit einem allseitig elektromagnetisch geschützten Chip und einem im Träger integrierten Durchführungsfilter;
1B die Ansicht auf das Bauelement gemäß der 1A von oben;
1C die Ansicht einer ersten Elektrodenebene des Bauelements gemäß der 1A;
1D die Ansicht einer zweiten Elektrodenebene des Bauelements gemäß der 1A;
2A, 2B, 2C, 2D im Ersatzschaltbild jeweils ein elektrisches Bauelement mit einem Chip, einem Träger und einem im Träger integrierten Durchführungsfilter;
3 und 4 jeweils eine Variante, bei der die Kontakte des Bauelements auf der Unterseite des Trägers angeordnet sind;
5A im Querschnitt ein Bauelement, das integrierte Durchführungsfilter mit Varistor-Eigenschaften und integrierte Widerstände aufweist;
5B im Ersatzschaltbild das Bauelement gemäß der 5A;
6A im Querschnitt ein Bauelement, das integrierte Durchführungsfilter mit Varistor-Eigenschaften und integrierte Induktivitäten aufweist;
6B im Ersatzschaltbild das Bauelement gemäß der 6A;
7 im Querschnitt ein Bauelement, das integrierte Durchführungsfilter, integrierte Induktivitäten und Wärmesenken für den Chip aufweist;
8 integrierte Induktivitäten, die mittels gefalteter Leiterbahnabschnitte realisiert sind.
Die erste Ausführungsform des elektrischen Bauelements ist in den 1A bis 1D erläutert. Das Bauelement umfasst einen Träger 1, einen auf dem Träger montierten Chip 5 und eine Abschirmkappe 2 auf.
Die Abschirmkappe 2 schließt gegen die Oberseite des Trägers 1 dicht ab. Zwischen der Abschirmkappe 2 und dem Träger 1 ist ein nach außen hin abgedichteter Hohlraum 21 gebildet, in dem der Chip 5 angeordnet ist. Der Chip 5 ist vorzugsweise von der Kappe allseitig beabstandet.
Auf der Oberseite des Trägers sind elektrische Kontakte 71 zur Kontaktierung des Chips 5 angeordnet. Die elektrischen Kontakte 71 sind im Hohlraum 21 angeordnet. Auf der Oberseite oder Unterseite des Trägers sind weitere elektrische Kontakte 72 angeordnet, die als Außenkontakte des Bauelements vorgesehen sind. Die auf der Oberseite angeordneten Kontakte 72 können z. B. mittels Anschlussdrähte 8 kontaktiert werden.
Die Kontakte 72 können alternativ wie in 3, 4 auf der Unterseite des Trägers 1 angeordnet sein. Die Kontakte 72 können in diesem Fall z. B. mittels Bumps kontaktiert oder als SMD-Kontakte benutzt werden. SMD steht für Surface Mounted Design.
Die Abschirmkappe 2 weist einen umlaufenden Kragen 24 auf, der mittels eines Lotrahmens 4 fest mit der leitenden Fläche 32 verbunden ist. Die auf der Oberseite des Trägers angeordnete leitende Fläche 32 ist vorzugsweise umlaufend ausgebildet und weist eine Öffnung auf, in der die elektrischen Kontakte 71 und die leitende Fläche 31 angeordnet ist.
Der Träger 1 weist Elektrodenebenen auf, zwischen denen dielektrische Schichten 6 angeordnet sind.
Der Träger 1 weist erste Elektrodenebenen auf, in denen erste leitende Flächen 3 angeordnet sind. Die ersten leitenden Flächen 3 sind mittels Durchkontaktierungen 38, 39 miteinander und mit Masse verbunden. Die ersten leitenden Flächen 3 weisen im Inneren des Trägers liegende erste leitende Flächen sowie auf der Oberfläche des Trägers angeordnete erste leitende Flächen 31, 32, 33, 34 auf. Die leitende Fläche 31 ist unterhalb des Chips 5 angeordnet. Die leitende Fläche 32 ist mit der Abschirmkappe 2 fest verbunden. Die leitende Fläche 34 ist auf der Unterseite des Trägers 1 angeordnet. Die leitenden Flächen 33, 34 sind mittels Durchkontaktierungen 38 miteinander verbunden. Vorzugsweise sind mehrere nebeneinander angeordnete Durchkontaktierungen 38 vorgesehen, die eine „Schutzwand” bilden, siehe 1C, 1D. Die Durchkontaktierungen 38 sind vorzugsweise in einem Randbereich eines dem Chip 5 und seinen Signalleitungen zugewiesenen Trägerbereichs angeordnet.
Die leitenden Flächen 32, 33 können auch eine gemeinsame leitende Fläche mit Aussparungen 37, in denen die Kontakte 72 angeordnet sind, bilden.
Die Abschirmkappe 2, die außen liegenden leitenden Flächen 31, 32, 33, 34 und die Durchkontaktierungen 38 bilden einen elektromagnetisch geschützten Raum für den Chip 5 und seine Signalleitungen 78, 79.
Der Träger 1 weist zweite Elektrodenebenen auf, in denen zweite leitende Flächen 7 angeordnet sind. Die zweiten leitenden Flächen 3 sind mittels Durchkontaktierungen 78, 79, die einen Teil der jeweiligen Signalleitung realisieren, miteinander und mit den signalführenden Kontakten 71, 72 verbunden.
Die ersten und zweiten leitenden Flächen 3, 7 sind in abwechselnder Reihenfolge übereinander angeordnet und bilden ein Durchführungsfilter 11. Das Durchführungsfilter umfasst eine Kapazität, die ggf. die Eigenschaften eines Varistors aufweisen kann. Dies ist in den 5A bis 6B erläutert. Die ersten leitenden Flächen 3 sind von den zweiten leitenden Flächen 7 galvanisch getrennt. Die ersten leitenden Flächen 3 gehen bei Betrachtung in einer Projektionsebene über die von den zweiten Elektroden 7 belegte Fläche hinaus, siehe 1C. In der jeweiligen ersten leitenden Fläche 3 sind Öffnungen zur Durchführung der Durchkontaktierungen 78, 79 vorgesehen.
Die zweiten leitenden Flächen 7 gehen bei Betrachtung in einer Projektionsebene in einer Richtung über die von der Abschirmkappe 3 belegte Fläche hinaus, siehe 1D. Die Durchkontaktierungen 39 sind in einem von den leitenden Flächen 7 freien, zwischen den leitenden Flächen 7 liegenden Isolationsbereich angeordnet. Die Durchkontaktierungen 38 bilden links und rechts zwei vertikale Reihen, zwischen denen die leitenden Flächen 7 angeordnet sind.
Der Chip 5 kann mehr als nur zwei elektrische Tore, d. h. den Eingang und den Ausgang, aufweisen. Das jeweilige Tor kann erdunsymmetrisch (single-ended, unbalanced) sein, wobei es eine einzige Signalleitung aufweist. Das jeweilige Tor kann differenziell (balanced) sein, wobei es zwei Signalleitungen aufweist.
In der 2A ist ein Bauelement mit einem Chip 5 gezeigt, der eingangsseitig und ausgangsseitig jeweils eine Signalleitung aufweist. In der 2B ist ein Bauelement mit einem Chip 5 gezeigt, der eingangsseitig eine Signalleitung und ausgangsseitig zwei Signalleitungen aufweist. In der 2C ist ein Bauelement mit einem Chip 5 gezeigt, der eingangsseitig zwei Signalleitungen und ausgangsseitig eine Signalleitung aufweist. In der 2D ist ein Bauelement mit einem Chip 5 gezeigt, der ein- und ausgangsseitig jeweils zwei Signalleitungen aufweist. Jede Signalleitung geht durch ein Durchführungsfilter 11 durch.
In den 3 und 4 ist jeweils eine Variante gezeigt, bei der die Kontakte 72 auf der Unterseite des Trägers 1 angeordnet sind. In der 3 sind diese Kontakte innerhalb der Grundfläche des Deckels 2 und in der 4 außerhalb dieser Grundfläche angeordnet. Das in 3, 4 gezeigte Bauelement ist zur SMD-Montage geeignet.
In den 5A, 5B ist eine weitere Ausführungsform gezeigt. In diesem Fall ist in der eingangsseitigen und der ausgangsseitigen Signalleitung ein Widerstand 81 angeordnet. Der Widerstand 81 ist im Träger 1 integriert. In der in 5A gezeigten Variante ist der Widerstand 81 auf der Oberseite des Trägers 1 bzw. in der obersten Elektrodenebene des Trägers z. B. mittels eines Leiterbahnabschnittes ausgebildet. Die Leiterbahnstruktur, die den Widerstand 81 realisiert, ist durch eine Isolierschicht 61 bedeckt.
Eine elektrisch isolierende Schicht wie die Isolierschicht 61 bedeckt vorzugsweise die gesamte Oberseite des Trägers 1. Ausgenommen ist der Bereich, der durch die Kappe 2 überdeckt ist, sowie als Kontaktflächen vorgesehene Bereiche der Kontakte 72. Die Isolierschicht 61 weist Aussparungen 62 zur Freilegung der als Kontaktflächen vorgesehenen Bereiche der Kontakte 72 auf. Die Isolierschicht 61 kann auch in anderen Ausführungsbeispielen verwendet werden.
Der jeweilige Widerstand 81 ist in 5B zwischen zwei Durchführungsfiltern 111, 112 angeordnet. Auch in anderen Ausführungsbeispielen können mindestens zwei Durchführungsfilter pro Signalleitung verwendet werden.
In den 6A, 6B ist eine weitere Ausführungsform gezeigt. In diesem Fall ist in der eingangsseitigen und der ausgangsseitigen Signalleitung eine Induktivität 89 angeordnet. Die Induktivität 89 ist im Träger 1 integriert. In der in 6A gezeigten Variante ist die Induktivität 89 mittels Leiterbahnabschnitte realisiert, die in verschiedenen Elektrodenebenen des Trägers angeordnet und mittels Durchkontaktierungen leitend miteinander verbunden sind. Die Leiterbahnabschnitte sind vorzugsweise wie in 8 angedeutet gefaltet ausgebildet.
In 7 ist ein Bauelement gezeigt, das ein- und ausgangsseitig jeweils ein integriertes Durchführungsfilter und eine integrierte Induktivität aufweist. Im Träger sind Wärmesenken für den Chip angeordnet, die durch mehrere nebeneinander angeordnete Durchkontaktierungen 39 gebildet sind. Die Durchkontaktierungen 39 sorgen für eine thermische Kopplung zwischen den Kontakten des Chips und der untersten ersten leitenden Fläche 34.
Die als Wärmesenken vorgesehenen Durchkontaktierungen 39 können auch an innen liegende erste leitende Flächen 3 angeschlossen sein. In diesem Fall kann die vom Chip abzuführende Wärme im Träger 1 besonders gut verteilt werden, der aufgrund seiner Dimensionen und der Materialzusammensetzung meist als ein Kühlkörper für den Chip 5 geeignet ist.
Bezugszeichenliste

1: Träger
10: Anschlussdrähte
11: Durchführungsfilter
2: Abschirmkappe
21: Hohlraum
24: Kragen der Abschirmkappe
3: erste leitende Flächen
31, 32, 33, 34: außen liegende zweite leitende Flächen
37: Aussparung in der obersten zweiten leitenden Fläche
38, 39: Durchkontaktierungen
4: Lotrahmen
5: Chip
6: dielektrische Schicht
61: Passivierungsschicht
62: Aussparung der Passivierungsschicht 61
7: zweite leitende Flächen
71: innerhalb des Hohlraums 21 angeordneter signalführender Kontakt
72: außerhalb des Hohlraums 21 angeordneter signalführender Kontakt
78, 79: Signalleitung
8: Anschlussdrähte
81: Widerstand
89: Induktivität
111, 112: Durchführungsfilter mit Eigenschaften eines Varistors und einer Kapazität

Claims

Elektrisches Bauelement mit – einem Träger (1) mit einer Oberseite, – einer elektrisch leitfähigen Abschirmkappe (2), die mit einer umlaufenden leitenden Fläche (32) auf der Oberseite des Trägers (1) verbunden ist, wobei die leitende Fläche (32) als Masseanschluss vorgesehen ist, – einem Chip (5), der in einem zwischen dem Träger (1) und der Abschirmkappe (2) gebildeten Hohlraum (21) angeordnet ist, und – elektrischen Kontakten des Chips (5), die an elektrische Leiter (31, 71) des Trägers (1) angeschlossen sind, dadurch gekennzeichnet, dass – in dem Träger (1) mindestens zwei erste leitende Flächen (3) und mindestens zwei zweite leitende Flächen (7) koplanar zu der Oberseite des Trägers (1) und im Abstand zueinander zwischen dielektrischen Schichten (6) angeordnet sind, – in der senkrecht zu der Oberseite des Trägers (1) verlaufenden Richtung die ersten und zweiten leitenden Flächen (3, 7) im Wechsel aufeinander folgen, – mindestens eine in dieser Richtung in dem Träger (1) angeordnete Durchkontaktierung (38, 39) vorhanden ist, die mit den ersten Flächen (3) verbunden und als Masseanschluss vorgesehen ist, und – mindestens eine in dieser Richtung in dem Träger (1) angeordnete weitere Durchkontaktierung (78, 79) vorhanden ist, die mit den zweiten Flächen (7) verbunden und als Signalleitung vorgesehen ist.
Bauelement nach Anspruch 1, bei dem die zweiten Flächen (7) an zwei Durchkontaktierungen (78, 79) anstoßen.
Bauelement nach Anspruch 2, bei dem von den zwei Durchkontaktierungen (78, 79) die eine Durchkontaktierung (78) einen außerhalb des Hohlraums (21) angeordneten signalführenden Kontakt (72) aufweist und die andere Durchkontaktierung (79) einen innerhalb des Hohlraums (21) angeordneten signalführenden Kontakt (71) aufweist.
Bauelement nach einem der Ansprüche 1 bis 3, bei dem die Anordnung der ersten und zweiten leitenden Flächen (3, 7) sowie der dielektrischen Schichten (6) ein Filter in einem Durchführungsisolator bilden.
Bauelement nach Anspruch 4, bei dem das Filter gleichzeitig Eigenschaften eines Kondensators und eines Varistors aufweist.
Bauelement nach einem der Ansprüche 1 bis 5, bei dem auf der Oberseite des Trägers (1) und auf einer der Oberseite gegenüberliegenden Unterseite des Trägers (1) leitende Flächen (31, 32, 33, 34, 71, 72) angeordnet und passiviert sind.
Bauelement nach einem der Ansprüche 1 bis 6, bei dem der Chip (5) auf einer als Masseanschluss vorgesehenen leitenden Fläche (31) auf der Oberseite des Trägers (1) angeordnet ist und ein Massekontakt des Chips (5) mit der leitenden Fläche (31) verbunden ist.
Bauelement nach Anspruch 7, bei der die leitende Fläche (31), auf der der Chip (5) angeordnet ist, mit der mit den ersten Flächen (3) verbundenen Durchkontaktierung (39) verbunden ist.
Bauelement nach einem der Ansprüche 1 bis 8, bei dem in mindestens einer der zweiten Flächen (7) eine als Leiterbahnabschnitt realisierte Induktivität (89) vorhanden ist.
Bauelement nach einem der Ansprüche 1 bis 9, bei dem im Träger (1) unterhalb des Chips (5) vertikale elektrische Verbindungen (39) angeordnet sind, die als Wärmesenken für den Chip (5) vorgesehen sind.