DE10151940A1

DE10151940A1 - Chip card has chip and contact units enclosed in a sealing mass with an antenna structure for read-write access, whereby the chip is in the form of a thin small leadless package

Info

Publication number: DE10151940A1
Application number: DE10151940A
Authority: DE
Inventors: Juergen Fischer; Frank Pueschner; Peter Stampka; Stefan Paulus; Michael Huber
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-10-22
Filing date: 2001-10-22
Publication date: 2003-02-13

Abstract

Ein Halbleiterchip (2) ist in einem TSLP angeordnet, das Kontaktblöcke (1), Bonddrähte (3) zwischen Kontaktblöcken und Anschlusskontakten des Chips und eine alles umschließende Vergussmasse (4) umfasst, und in diesem TSLP direkt in eine Aussparung einer Schicht (9) eines Kartenkörpers, vorzugsweise mit einer Antennenstruktur (6) verbunden, eingesetzt oder als Chipkarten-Inlay auf einer Trägerschicht (8) oder Basisfolie aufgebracht und damit in einen mehrschichtigen Kartenkörper einlaminiert.A semiconductor chip (2) is arranged in a TSLP, which comprises contact blocks (1), bonding wires (3) between contact blocks and connection contacts of the chip and an encapsulating compound (4) that surrounds everything, and in this TSLP directly into a recess in a layer (9) of a card body, preferably connected to an antenna structure (6), used or applied as a chip card inlay to a carrier layer (8) or base film and thus laminated into a multi-layer card body.

Description

Die vorliegende Erfindung betrifft eine Chipkarte sowie ein Inlay mit einem Halbleiterchip, das für die Verwendung in einer Chipkarte vorgesehen ist. The present invention relates to a chip card and a Inlay with a semiconductor chip that is suitable for use in a chip card is provided.

Trägerelemente für einen Halbleiterchip zum Einbau in Chipkarten sind in vielfältiger Weise bekannt geworden. In der US 5,134,773 ist ein Trägerelement beschrieben, das aus leitfähigem Material bestehende Kontaktflächen in Form eines so genannten Leadframes aufweist, bei dem der Halbleiterchip auf eine mittig angeordnete Chipinsel geklebt ist und mittels Bonddrähten mit peripher angeordneten Kontaktflächen elektrisch verbunden ist. Carrier elements for a semiconductor chip for installation in Chip cards have become known in a variety of ways. In the US 5,134,773 a carrier element is described which consists of conductive material existing contact surfaces in the form of a so has mentioned leadframes, in which the semiconductor chip a centrally located chip island is glued and by means of Bond wires with peripherally arranged contact areas is electrically connected.

In der DE 197 45 648 A1 ist ein Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten beschrieben, bei dem das Trägerelement für einen Halbleiterchip mit zumindest zwei Anschlüssen vorgesehen ist und eine den Halbleiterchip schützende Umhüllungsmasse aufweist. Die Anschlüsse sind an einer der Hauptoberflächen der Umhüllungsmasse entlang nur zweier entgegengesetzter Kanten angeordnet. Sie sind aus leitfähigem Material und haben an den einander zugewandten Enden eine verringerte Dicke, wobei der Querschnitt nur einseitig eine Stufe aufweist. Der Halbleiterchip ist im Bereich dieses Abschnittes verringerter Dicke auf den Anschlüssen angeordnet und mit diesen mechanisch verbunden. DE 197 45 648 A1 describes a carrier element for a Semiconductor chip for installation in chip cards described, in which the Carrier element for a semiconductor chip with at least two Connections are provided and the semiconductor chip has protective coating mass. The connections are on one the main surfaces of the encapsulant along only two opposite edges arranged. They are made of conductive Material and have one at the facing ends reduced thickness, the cross section only on one side Level. The semiconductor chip is in the area of this Section of reduced thickness arranged on the terminals and mechanically connected to them.

Aus der EP 0 773 584 A2 sind verschiedene Bauelemente bekannt, die sowohl auf die Verwendung eines Metall-Leadframes als auch auf ein Keramik-Substrat verzichten. Die dort beschriebenen Halbleiterbauelemente weisen ein Gehäuse aus einer Plastikvergussmasse auf, das den Halbleiterchip umgibt. Die externen Kontakte sind dabei auf einer Hauptfläche des Halbleiterbauelementes angeordnet. In der Fig. 35 dieser Schrift ist ein Bauelement gezeigt, bei dem die externen Kontakte in Form einfacher Metallisierungen ausgebildet sind, wobei diese bündig mit der Hauptfläche des Halbleiterbauelementes abschließen. Die Kontaktpads der integrierten Schaltung sind dabei in Flip-Chip-Technik mit diesen Metallisierungen elektrisch verbunden. Das dort gezeigte Halbleiterbauelement erfordert eine sehr aufwendige Prozessfolge bei der Herstellung. Various components are known from EP 0 773 584 A2, which dispense with the use of a metal leadframe as well as a ceramic substrate. The semiconductor components described there have a housing made of a plastic casting compound, which surrounds the semiconductor chip. The external contacts are arranged on a main surface of the semiconductor component. FIG. 35 of this document shows a component in which the external contacts are designed in the form of simple metallizations, these being flush with the main surface of the semiconductor component. The contact pads of the integrated circuit are electrically connected to these metallizations using flip-chip technology. The semiconductor component shown there requires a very complex process sequence in the manufacture.

So genannte TSLP-Gehäuse (Thin Small Leadless Packages) werden vorzugsweise hergestellt, indem in einem ersten Schritt zumindest ein Halbleiterchip mit einer integrierten Schaltung mit einer mit Komponenten der Schaltung versehenen aktiven Hauptseite bereitgestellt wird, auf der sich eine Mehrzahl an Kontaktpads der integrierten Schaltung befindet. In einem zweiten Schritt wird die integrierte Schaltung auf ein Grundsubstrat aufgebracht, wobei die aktive Hauptseite des Halbleiterchips dem Grundsubstrat zugewandt ist. Die Kontaktpads der integrierten Schaltung werden dabei mit elektrisch leitenden Höckern oder Kontaktblöcken verbunden, die direkt auf das Grundsubstrat aufgebracht werden. In einem dritten Schritt wird der auf dem Grundsubstrat aufgebrachte Halbleiterchip mit einer Vergussmasse umhüllt. Anschließend werden zumindest Teile des Grundsubstrates von dem umhüllten Halbleiterchip entfernt. Anstatt die Kontaktpads der integrierten Schaltung nach Art einer Flip-Chip-Montage direkt auf die Kontaktblöcke aufzubringen, können die Kontaktpads und die Kontaktblöcke auch vor dem Umhüllen mit der Vergussmasse mit Bonddrähten miteinander verbunden werden. Die Bonddrähte werden in diesem Fall mit der Vergussmasse ebenfalls umhüllt. So-called TSLP packages (Thin Small Leadless Packages) are preferably made by in a first step at least one semiconductor chip with an integrated circuit with an active provided with components of the circuit Main page is provided, on which there is a majority Contact pads of the integrated circuit is located. In one second step is the integrated circuit on one Base substrate applied, the active main side of the Semiconductor chips facing the base substrate. The contact pads the integrated circuit will be electrical conductive bumps or contact blocks connected directly to it the base substrate are applied. In a third step becomes the semiconductor chip applied to the base substrate covered with a potting compound. Then at least Parts of the base substrate from the encapsulated semiconductor chip away. Instead of the contact pads of the integrated circuit in the manner of a flip-chip assembly directly on the contact blocks the contact pads and the contact blocks also before encasing with the potting compound with bond wires be connected to each other. The bond wires are in this Case also encased in the sealing compound.

Durch das Umhüllen des auf das Grundsubstrat aufgebrachten Halbleiterchips mit der integrierten Schaltung und das anschließende Entfernen des Grundsubstrates kann die Größe des resultierenden Bauelementes mit TSLP-Gehäuse in weiten Grenzen an die Verwendung angepasst werden. Es ist somit insbesondere möglich, ein in seinen Abmessungen möglichst kleines Bauelement herzustellen. By wrapping the applied on the base substrate Semiconductor chips with the integrated circuit and that subsequent removal of the base substrate can reduce the size of the resulting component with TSLP housing in wide Limits can be adapted to the use. So it is in particular possible, the smallest possible in its dimensions Manufacture component.

Durch die Verwendung des Standardmoduls, wie es bei Chipkarten zur Anwendung kommt, ist eine kontaktlose Chipkarte immer teurer als eine kontaktbehaftete. Zudem kommt es durch die in der DE 44 16 697 beschriebene Gehäusetechnologie zu einer Beeinträchtigung der optischen Qualität, da das Flächenverhältnis von IC zu Package bei ca. Faktor 5 bis 10 liegt und damit das so genannte Modul als störender Fremdkörper ohne Funktion an der Kartenoberfläche wirkt. By using the standard module, as with When a chip card is used, a contactless chip card is always used more expensive than a contact. It also comes through in DE 44 16 697 described housing technology to a Impairment of the optical quality because that Area ratio of IC to package is approx. Factor 5 to 10 and therefore the so-called module as a disturbing foreign body without function acts on the card surface.

Durch die Verwendung eines Standardmoduls für Inlays, wie sie bei kontaktlosen Chipkarten zur Anwendung kommen, müssen die zwei Kernfolien, welche für die Herstellung einer z. B. siebenlagigen kontaktlosen Karte benötigt werden, zusätzlich mit Aussparungen versehen werden, um die beim Heißverpressen der sieben thermoplastischen Kartenfolien durch die typische Modulkonstruktion verursachten Unebenheiten auszugleichen. By using a standard module for inlays like them in the case of contactless chip cards, the two core films, which are used for the production of e.g. B. seven-layer contactless card are required, additionally with Recesses are provided to the hot pressing of the seven thermoplastic card foils through the typical Compensate for unevenness caused by the module construction.

Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Chipkarte und ein verbessertes Inlay für Chipkarten anzugeben. The object of the present invention is to improve Chip card and an improved inlay for chip cards specify.

Diese Aufgabe wird mit der Chipkarte mit den Merkmalen des Anspruches 1 bzw. mit dem Inlay mit den Merkmalen des Anspruches 7 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen. This task is carried out with the chip card with the characteristics of Claim 1 or with the inlay with the features of Claim 7 solved. Refinements result from the dependent claims.

Durch die Verwendung eines so genannten TSLP (Thin Small Leadless Package) können aufgrund eines überragenden Flächenverhältnisses von IC zu Package von ca. 1 : 1,5 unter Berücksichtigung eines Abstandes (interposing) von ca. 1 mm, um die Antennenwindungen zwischen den leitenden Package-Antennenanschlüssen hindurchführen zu können, sowohl die Package- Kosten im Vergleich zu einem Standardmodul drastisch (Faktor 5 bis 10) gesenkt werden als auch zusätzliche Kosten für eine zusätzliche Deckschicht vermieden werden. Durch die beim TSLP verwendete Chipträgertechnologie ist es möglich, Package- Dicken zu erreichen, die nur um 100 µm größer sind als die Dicke des IC-Chips. Bei einer herkömmlichen Chipdicke von 150 µm ist also eine Gesamtgehäusedicke von 250 µm möglich, welche die Herstellung einer qualitativ hochwertigen 500 µm dicken kontaktlosen Chipkarte ermöglicht. By using a so-called TSLP (Thin Small Leadless Package) can be due to an outstanding Area ratio of IC to package of approx. 1: 1.5 below Taking into account a distance (interposing) of approx. 1 mm around the Antenna windings between the conductive To be able to route package antenna connections, both the package Costs drastically compared to a standard module (factor 5 to 10) can be reduced as well as additional costs for one additional top layer can be avoided. Through the TSLP used chip carrier technology it is possible to package To achieve thicknesses that are only 100 microns larger than that IC chip thickness. With a conventional chip thickness of 150 µm, a total case thickness of 250 µm is possible, which is the production of a high quality 500 µm thick contactless chip card.

Bei der Verwendung eines TSLP kann aufgrund der kubischen Gehäusegeometrie und der Anordnung der Antennenanschlusspads unter dem Package auf mindestens eine Aussparung in den Kernfolien verzichtet werden. Des weiteren bietet das TSLP durch sein geringes Flächenverhältnis von IC zu Package und durch die sehr geringe Gehäusedicke die weitere Möglichkeit, auch bei Verzicht auf die zweite Aussparung eine hochqualitative kontaktlose Chipkarte bei gleichzeitig sehr hoher Robustheit herstellen zu können. When using a TSLP it may be due to the cubic Housing geometry and the arrangement of the antenna connection pads under the package on at least one recess in the Core foils are dispensed with. The TSLP also offers: its small area ratio of IC to package and through the very thin case thickness the other way, too a high quality if the second recess is dispensed with contactless chip card with very high robustness to be able to manufacture.

Es folgt eine genauere Beschreibung von Beispielen der Chipkarte und des Inlays anhand der Fig. 1-22. A more detailed description of examples of the chip card and the inlay follows with reference to FIGS. 1-22.

Die Fig. 1 und 2 zeigen Ausführungsbeispiele der Chipkarte im Querschnitt. Figs. 1 and 2 show embodiments of the smart card in cross section.

Die Fig. 3 bis 12 zeigen Querschnitte von Zwischenprodukten eines bevorzugten Herstellungsverfahrens. FIGS. 3 to 12 show cross-sections of intermediate products of a preferred manufacturing process.

Die Fig. 13 bis 20 zeigen die den Fig. 5 bis 12 entsprechenden Querschnitte für ein alternatives Herstellungsverfahren. Figs. 13 to 20 showing the Fig. 5 to 12 corresponding cross sections for an alternative manufacturing process.

Die Fig. 21 zeigt eine bevorzugte Ausgestaltung eines Kontaktlosmoduls im Layout. Fig. 21 shows a preferred embodiment of a contactless module in the layout.

Die Fig. 22 zeigt einen Chipkartenaufbau im Schema unter Verwendung einer Inlay-Konstruktion. Fig. 22 shows a chip card structure in scheme using an inlay structure.

In der Fig. 1 ist im Querschnitt eine Chipkarte dargestellt, die aus mehreren Schichten laminiert ist. Es ist eine Anordnung aus zwei Kontaktblöcken 1 vorhanden, von denen der eine einen Halbleiterchip 2 trägt. Ein Anschlusskontakt des Halbleiterchips ist über einen Bonddraht 3 mit dem zweiten Kontaktblock 1 elektrisch leitend verbunden. Diese Anordnung ist in eine Vergussmasse 4 eingebettet und bildet ein TLSP gemäß der obigen Beschreibung. Dieses TLSP mit dem Halbleiterchip befindet sich in einer Aussparung einer bezüglich der in der Fig. 1 dargestellten Orientierung oberen Schicht 9 eines Kartenkörpers 5 nach ISO 7816. In Fig. 1, a chip card is shown in cross section, which is laminated from several layers. There is an arrangement of two contact blocks 1 , one of which carries a semiconductor chip 2 . A connection contact of the semiconductor chip is electrically conductively connected to the second contact block 1 via a bonding wire 3 . This arrangement is embedded in a casting compound 4 and forms a TLSP as described above. This TLSP with the semiconductor chip is located in a recess in an upper layer 9 of a card body 5 according to ISO 7816 with respect to the orientation shown in FIG. 1.

Bei dem Beispiel der Fig. 1 ist eine Antennenstruktur 6 aus entsprechend strukturierten Leiterbahnen auf oder in einer Trägerschicht 8 angebracht und mit den Kontaktblöcken über hier nicht eingezeichnete Kontakte elektrisch leitend verbunden. Damit ist eine kontaktlose Chipkarte ausgebildet, bei der die Daten- und Energieübertragung mittels dieser Antennenstruktur 6 erfolgt. Das TSLP mit dem Halbleiterchip, das heißt die Anordnung des Halbleiterchips 2 mit den Kontaktblöcken 1 in der Vergussmasse 4, ist z. B. mittels einer anisotropen Leitpaste 7 auf der Antennenstruktur 6 befestigt. Die Antennenstruktur 6 ist hier nur zwischen dem TSLP und der Trägerschicht 8 eingezeichnet; sie kann aber statt dessen eine größere Oberfläche der Trägerschicht 8 auch außerhalb des Bereiches des TSLP einnehmen. Das TSLP mit dem Halbleiterchip kann auch auf einer Basisfolie aufgebracht sein und in dieser Anordnung als Chipkarten-Inlay in die Chipkarte eingesetzt sein. Die Basisfolie des Inlays nimmt dann den Platz der Trägerschicht 8 ein. Eine bezüglich der in der Fig. 1 dargestellten Orientierung untere Schicht 10 des Kartenkörpers vervollständigt den wesentlichen Teil der Chipkarte. In the example of FIG. 1, an antenna structure 6 made of appropriately structured conductor tracks is attached to or in a carrier layer 8 and is electrically conductively connected to the contact blocks via contacts not shown here. A contactless chip card is thus formed, in which the data and energy transmission takes place by means of this antenna structure 6 . The TSLP with the semiconductor chip, that is, the arrangement of the semiconductor chip 2 with the contact blocks 1 in the sealing compound 4 , is, for. B. attached to the antenna structure 6 by means of an anisotropic conductive paste 7 . The antenna structure 6 is shown here only between the TSLP and the carrier layer 8 ; instead, it can also take up a larger surface area of the carrier layer 8 outside the area of the TSLP. The TSLP with the semiconductor chip can also be applied to a base film and inserted in this arrangement as a chip card inlay in the chip card. The base film of the inlay then takes the place of the carrier layer 8 . A lower layer 10 of the card body with respect to the orientation shown in FIG. 1 completes the essential part of the chip card.

In der Fig. 2 ist eine weitere Ausgestaltung dargestellt, bei der die Anordnung des TSLP aus Kontaktblöcken, Halbleiterchip 2, Bonddraht 3 und Vergussmasse 4 auf einer für ein Inlay vorgesehenen und in diesem Beispiel eine Kernschicht des Kartenkörpers bildenden Schicht 8 befestigt ist, was auch in diesem Beispiel vorzugsweise mittels einer anisotropen Leitpaste 7 bewerkstelligt ist. Das TSLP ist in einer hier ebenfalls eine Kernschicht bildenden weiteren Schicht 9 des Kartenkörpers angeordnet. Auf oder in der das TSLP tragenden Schicht 8 ist die Antennenstruktur 6 unterhalb des TSLP oder in einem größeren Bereich ausgebildet. Es sind hier noch eine abdeckende Kernschicht 19 sowie für einen Aufdruck vorgesehene Druckschichten 11 und Schutzschichten 12 dargestellt. FIG. 2 shows a further embodiment in which the arrangement of the TSLP comprising contact blocks, semiconductor chip 2 , bonding wire 3 and potting compound 4 is fastened to a layer 8 provided for an inlay and in this example forming a core layer of the card body, which is also the case in this example is preferably accomplished using an anisotropic conductive paste 7 . The TSLP is arranged in a further layer 9 of the card body, which also forms a core layer here. On or in the layer 8 carrying the TSLP, the antenna structure 6 is formed below the TSLP or in a larger area. A covering core layer 19 as well as printing layers 11 and protective layers 12 intended for printing are also shown here.

Es folgt eine genauere Beschreibung dieser Anordnungen anhand eines bevorzugten Herstellungsverfahrens. In der Fig. 3 sind im Querschnitt übereinander eine Fotofolie 21, eine Kupferschicht 22 und eine strukturierte Fotolackschicht 23 dargestellt. Durch ein geeignetes maskiertes Belichten und anschließendes Entwickeln werden die im Volumen vergrößerten Höcker 24 der Fotolackschicht hergestellt. Darauf wird aus einem Elektrolysebad eine dünne Metallschicht 25 abgeschieden, die vorzugsweise aus Gold ist. Das geschieht vorzugsweise für eine Vielzahl herzustellender Chipgehäuse auf einer entsprechend großflächigen Kupferschicht. A more detailed description of these arrangements follows using a preferred manufacturing process. In FIG. 3, a copper layer 22 and a patterned photoresist layer 23 are in cross-section one above the other, a photo film 21, is shown. The bumps 24 of the photoresist layer, which are enlarged in volume, are produced by a suitable masked exposure and subsequent development. A thin metal layer 25 , which is preferably made of gold, is deposited on an electrolysis bath. This is preferably done for a large number of chip housings to be produced on a correspondingly large copper layer.

In der Fig. 4 ist die nach dem Entfernen der Fotofolie 21 und des nicht entwickelten Fotolacks verbleibende Struktur dargestellt. Auf der Kupferschicht 22 sind die mit der Metallschicht 25 beschichteten Höcker 24 aus dem belichteten und entwickelten Fotolack als Kontaktblöcke 1 stehen geblieben. In FIG. 4, the remaining after removal of the photo film 21 and the non-developed photoresist structure is shown. The bumps 24 coated with the metal layer 25 from the exposed and developed photoresist have remained on the copper layer 22 as contact blocks 1 .

Eine erste Variante des Verfahrens wird anhand der Fig. 5 bis 12 beschrieben. Zunächst wird auf einem Kontaktblock 1 ein Halbleiterchip 2 angebracht, wie das im Querschnitt in Fig. 5 erkennbar ist. Gemäß Fig. 6 wird sodann mindestens ein Anschlusskontakt des Halbleiterchips 2 mittels eines Bonddrahtes 3 mit einem weiteren Kontaktblock 1 elektrisch leitend verbunden. Die Anzahl an Kontaktblöcken, die mit Anschlusskontakten des Halbleiterchips verbunden werden, ist im Prinzip beliebig und richtet sich nach der Anzahl der anzuschließenden Anschlusskontakte. A first variant of the method is described with reference to FIGS. 5 to 12. First, a semiconductor chip 2 is attached to a contact block 1 , as can be seen in the cross section in FIG. 5. Referring to FIG. 6, a connection contact of the semiconductor chip 2 by means of a bonding wire 3 is then at least electrically connected to a further contact unit 1. The number of contact blocks that are connected to connection contacts of the semiconductor chip is in principle arbitrary and depends on the number of connection contacts to be connected.

Diese Anordnung wird gemäß Fig. 7 in eine Vergussmasse 4 eingebettet. Zu diesem Zweck wird die Anordnung aus den Kontaktblöcken 1, dem Halbleiterchip 2 und dem Bonddraht 3 vorzugsweise mit einem geeigneten thermoplastischen Material umspritzt. In der Fig. 8 ist dargestellt, dass für die weiteren Verfahrensschritte eine Lasermarke 20 vorgesehen wird. This arrangement is embedded as shown in FIG. 7 in a sealing compound 4. For this purpose, the arrangement of the contact blocks 1 , the semiconductor chip 2 and the bonding wire 3 is preferably extrusion-coated with a suitable thermoplastic material. In Fig. 8 it is shown that a laser mark 20 is provided for the further method steps.

In der Fig. 9 ist im Querschnitt die Anordnung gemäß Fig. 8 nach dem Entfernen der Kupferschicht 22 dargestellt. Auf die jetzt freigelegten Unterseiten der Kontaktblöcke 1 wird eine dünne Metallisierung, vorzugsweise aus Gold, als Kontaktschichten 26 abgeschieden, so dass sich die in der Fig. 10 dargestellte Struktur ergibt. FIG. 9 shows in cross section the arrangement according to FIG. 8 after the copper layer 22 has been removed. A thin metallization, preferably made of gold, is deposited as contact layers 26 on the now exposed undersides of the contact blocks 1 , so that the structure shown in FIG. 10 results.

Gemäß Fig. 11 wird auf die Oberseite der Vergussmasse 4 eine Haftschicht 27 aufgebracht. Die Anordnung kann dann durch geeignet hergestellte Trenngräben 29 gemäß Fig. 12 in die einzelnen Modulkomponenten zerlegt werden. Referring to FIG. 11 of the casting compound 4 is applied an adhesive layer 27 on the top. The arrangement can then be broken down into the individual module components by suitably produced separating trenches 29 according to FIG. 12.

Die damit erhaltenen einzelnen Komponenten, die jeweils ein TSLP mit einem Halbleiterchip bilden, können dann zur Herstellung eines Chipkarten-Inlays auf eine geeignete Trägerschicht aufgebracht werden. Diese Trägerschicht kann mit einer Antennenstruktur versehen sein, mit der die Kontaktschichten 26 bei dem Befestigen des TSLP auf der Trägerschicht elektrisch leitend verbunden werden. The individual components thus obtained, each of which forms a TSLP with a semiconductor chip, can then be applied to a suitable carrier layer in order to produce a chip card inlay. This carrier layer can be provided with an antenna structure with which the contact layers 26 are connected in an electrically conductive manner when the TSLP is attached to the carrier layer.

Ein alternatives Herstellungsverfahren gemäß den Fig. 13 bis 20 sieht vor, den Halbleiterchip 2 auf einer dafür vorgesehenen und auf der Kupferschicht 22 aufgebrachten Befestigungsschicht 28 anzubringen; die Befestigungsschicht kann zum Beispiel einfach eine Klebstoffschicht auf der Kupferschicht 22 sein. Damit erhält man die Anordnung gemäß Fig. 13, in der als Beispiel zwei Kontaktblöcke eingezeichnet sind; im Prinzip ist die Anzahl der Kontaktblöcke auch in diesem Ausführungsbeispiel beliebig. In der Fig. 14 ist diese Anordnung nach dem Anbringen von Bonddrähten 3 dargestellt, die jeweils einen Anschlusskontakt des Halbleiterchips mit einem Kontaktblock 1 verbinden. An alternative production method according to FIGS. 13 to 20 provides for the semiconductor chip 2 to be attached to a fastening layer 28 provided for this purpose and applied to the copper layer 22 ; the attachment layer may, for example, simply be an adhesive layer on the copper layer 22 . The arrangement according to FIG. 13 is thus obtained, in which two contact blocks are shown as an example; in principle, the number of contact blocks is also arbitrary in this exemplary embodiment. This arrangement is shown in FIG. 14 after the attachment of bonding wires 3 , each of which connects a connection contact of the semiconductor chip to a contact block 1 .

In der Fig. 15 ist im Querschnitt dargestellt, wie diese Anordnung mit einer Vergussmasse 4 umspritzt wird. Es wird gemäß Fig. 16 wieder eine für die weiteren Verfahrensschritte vorgesehenen Lasermarke 20 angebracht. In the Fig. 15 is shown in cross-section, as this arrangement is encapsulated with a sealing compound 4. According to FIG. 16, a laser mark 20 provided for the further method steps is again attached.

In der Fig. 17 ist diese Anordnung nach dem Entfernen der Kupferschicht 22 dargestellt. Es werden jetzt wieder Kontaktschichten 26, hier ebenfalls vorzugsweise aus Gold, auf die jetzt freiliegenden Unterseiten der Kontaktblöcke 1 aufgebracht. Damit erhält man die Struktur, die in der Fig. 18 im Querschnitt dargestellt ist. This arrangement is shown in FIG. 17 after removal of the copper layer 22 . Contact layers 26 , here also preferably made of gold, are again applied to the now exposed undersides of the contact blocks 1 . This gives the structure which is shown in cross section in FIG. 18.

Gemäß Fig. 19 wird auf die Oberseite der Vergussmasse 4 eine Haftschicht 27 aufgebracht. Die Anordnung kann dann durch geeignet hergestellte Trenngräben 29 gemäß Fig. 20 in die einzelnen Modulkomponenten zerlegt werden. Referring to FIG. 19 of the casting compound 4 is applied an adhesive layer 27 on the top. The arrangement can then be broken down into the individual module components by suitably produced separating trenches 29 according to FIG. 20.

Die Bonddrähte zwischen den Anschlusskontakten des Halbleiterchips und den Kontaktblöcken können durch andere elektrische Verbindungen ersetzt sein. Insbesondere kann der Halbleiterchip mit seinen Anschlusskontakten direkt nach Art einer an sich bekannten Flip-Chip-Montage auf den zugehörigen Kontaktblöcken angebracht sein. The bond wires between the contacts of the Semiconductor chips and the contact blocks can be replaced by others electrical connections must be replaced. In particular, the Semiconductor chip with its connection contacts directly according to Art a known flip-chip assembly on the associated Contact blocks may be attached.

In der Fig. 21 ist ein mögliches Layout eines Kontaktlosmoduls dargestellt. Dieses Modul kann direkt in einen Kartenkörper einer Chipkarte eingesetzt werden. Statt dessen kann das Modul verwendet werden, um ein für eine Chipkarte vorgesehenes Inlay herzustellen. In the Fig. 21 is shown a possible layout of a contactless module. This module can be inserted directly into a card body of a chip card. Instead, the module can be used to produce an inlay intended for a chip card.

In der Fig. 22 ist eine Anordnung von Schichten dargestellt, aus denen die Chipkarte laminiert wird. Auf der linken Seite ist ein Inlay dargestellt, bei dem auf einer Basisfolie 33 (typisch 200 µm dick, Material zum Beispiel PVC, Oberfläche ohne Klebstoff) eine Spulenstruktur 32 als Antennenstruktur (typisch 35 µm, ED-Cu) aufgebracht ist. Das TSLP mit Halbleiterchip, zum Beispiel ein entsprechend der Fig. 21 hergestelltes Kontaktlosmodul 31, ist so auf der Basisfolie 33 aufgebracht, dass die oben beschriebenen Kontaktblöcke oder die darauf aufgebrachten Kontaktschichten mit der Spulenstruktur 32 kontaktiert sind. FIG. 22 shows an arrangement of layers from which the chip card is laminated. An inlay is shown on the left-hand side, in which a coil structure 32 as antenna structure (typically 35 μm, ED-Cu) is applied to a base film 33 (typically 200 μm thick, material for example PVC, surface without adhesive). The TSLP with semiconductor chip, for example a contactless module 31 produced in accordance with FIG. 21, is applied to the base film 33 such that the contact blocks described above or the contact layers applied thereon are contacted with the coil structure 32 .

Dieses Inlay wird in der auf der rechten Seite der Fig. 22 dargestellten Abfolge von Kartenschichten einlaminiert. Diese Abfolge kann typisch fünf bis sieben Kartenschichten umfassen. Abgesehen von zusätzlichen Overlay-Deckfolien 34, 39 sind hier eine bedruckte Overlay-Folie 35 einer Dicke von etwa 100 µm bis 150 µm, eine zusätzliche Basisfolie 36 mit Löchern für die Aufnahme überschüssiger Vergussmasse, die Schicht der Basisfolie 33 des Inlays, eine zusätzliche Basisfolie 37 mit Löchern für die Leadframe-Kompensation und eine bedruckte Overlay-Folie 38 einer Dicke von typisch 100 µm bis 150 µm vorgesehen. Bezugszeichenliste 1 Kontaktblock
2 Halbleiterchip
3 Bonddraht
4 Vergussmasse
5 Kartenkörper
6 Antennenstruktur
7 Leitpaste
8 Trägerschicht
9 obere Schicht
10 untere Schicht
11 Druckschicht
12 Schutzschicht
19 Kernschicht
20 Lasermarke
21 Fotofolie
22 Kupferschicht
23 Fotolackschicht
24 Höcker
25 Metallschicht
26 Kontaktschicht
27 Haftschicht
28 Befestigungsschicht
29 Trenngraben
30 Teil eines Kontaktlosmoduls
31 Kontaktlosmodul
32 Spulenstruktur
33 Basisfolie
34 Overlay-Deckfolie
35 bedruckte Overlay-Folie
36 Basisfolie
37 zusätzliche Basisfolie
38 bedruckte Overlay-Folie
39 Overlay-Deckfolie
40 Teil eines Kontaktlosmoduls
This inlay is laminated in the sequence of card layers shown on the right side of FIG. 22. This sequence can typically comprise five to seven card layers. Apart from additional overlay cover films 34 , 39 , here are a printed overlay film 35 with a thickness of approximately 100 μm to 150 μm, an additional base film 36 with holes for receiving excess casting compound, the layer of the base film 33 of the inlay, an additional base film 37 provided with holes for lead frame compensation and a printed overlay film 38 with a thickness of typically 100 μm to 150 μm. LIST OF REFERENCES 1 contact block
2 semiconductor chips
3 bond wire
4 potting compound
5 card bodies
6 antenna structure
7 conductive paste
8 carrier layer
9 top layer
10 bottom layer
11 printing layer
12 protective layer
19 core layer
20 laser brand
21 photo film
22 copper layer
23 photoresist layer
24 humps
25 metal layer
26 contact layer
27 adhesive layer
28 attachment layer
29 dividing trench
30 part of a contactless module
31 contactless module
32 coil structure
33 base film
34 Overlay cover film
35 printed overlay foils
36 base film
37 additional base film
38 printed overlay film
39 Overlay cover film
40 part of a contactless module

Claims

1. Chip card with an arrangement of a semiconductor chip in which
at least one contact block ( 1 ) is present,
the semiconductor chip ( 2 ) is mounted on a contact block ( 1 ) or on a fastening layer ( 28 ),
there is an electrical connection between a connection contact of the semiconductor chip ( 2 ) and a contact block,
existing contact blocks and the semiconductor chip are embedded in a casting compound ( 4 ) and
the arrangement enclosed by the potting compound fills a recess in a layer of the chip card.

2. Chip card according to claim 1, in which the chip card is laminated from several layers and the arrangement enclosed by the sealing compound in one vertical direction with respect to the plane of the chip card Dimension that has only one layer of the chip card includes.

3. Chip card according to claim 1 or 2, wherein the arrangement enclosed by the sealing compound is arranged in a recess of a card body according to ISO 7816 .

4. Chip card according to Claim 1 or 2, in which the arrangement enclosed by the potting compound is arranged in a recess in a core layer of a card body in accordance with ISO 7816 and said core layer is covered on both sides by further core layers.

5. Chip card according to one of claims 1 to 4, in which the arrangement enclosed by the sealing compound on a Core layer of a chip card is attached and in a Cutout of a further core layer is arranged.

6. Chip card according to one of claims 1 to 5, in which at least one contact block is electrically conductively connected to an interconnect structure provided as an antenna structure ( 6 ; 32 ).

7. Inlay for a chip card with a base layer ( 33 ), at least one contact block, a semiconductor chip with at least one connection contact, in each case an electrical connection between a connection contact of the semiconductor chip and a contact block and a sealing compound, into the existing contact blocks and the semiconductor chip, including each electrical one Connection are embedded.

8. Inlay according to claim 7, wherein an antenna structure ( 6 ; 32 ) is attached to the base layer ( 33 ) and this antenna structure is electrically conductively connected to at least one contact block.