DE10130933A1

DE10130933A1 - Memory device has current supply circuit with current supply stage per predefined number of memory banks that can be selectively switched on and off

Info

Publication number: DE10130933A1
Application number: DE2001130933
Authority: DE
Inventors: Robert Hermann; Alexander Benedix; Reinhard Dueregger; Wolfgang Ruf
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-16

Abstract

The device has several memory cells arranged in rows and columns accessible via word and bit lines and a power supply. The cells are divided into memory banks. The current supply is switched off after a predefined period without access to the memory device and is activated when the memory device is accessed. The current supply circuit contains a current supply stage per predefined number of memory banks that can be selectively switched on and off. The device has several memory cells arranged in rows and columns and accessible via word and bit lines and a power supply. The memory cells are divided into a predefined number of memory banks (4), each with a column decoder (6), a row decoder (7) and a sense amplifier (8) for amplifying signals on the multiple word and bit lines. The current supply is switched off after a predefined period without access to the memory device and is activated when the memory device is accessed. The current supply circuit contains a current supply stage (11) per predefined number of memory banks that can be selectively switched on and off. AN Independent claim is also included for a method of controlling a memory device.

Description

Die Erfindung betrifft eine Speichervorrichtung und Verfahren zum Steuern der Speichervorrichtung und insbesondere ein Verfahren zum Minimieren der Leistungsaufnahme eine Speichervorrichtung im Betrieb. The invention relates to a storage device and method for controlling the memory device and in particular a Procedure to minimize power consumption Storage device in operation.

Bei heutigen hochintegrierten Speicherbauelementen wird die Speichermatrix auf mehrere Bänke aufgeteilt, wobei jede Bank einen vorgegebenen Teil der Speichermatrix enthält. Beispiele für mehrfach aufgeteilte DRAM-Speicher sind DRAM-Bauelemente, die unterteilt sind in 4 Bänke mit jeweils 8 Mbit × 4 Speicherplatz bzw. mit jeweils 4 Mbit × 8 oder mit 2 Mbit × 16 Speicherplatz. Jede dieser Bänke umfasst einen eigenen Zeilendecoder und einen eigenen Spaltendecoder, über die das System auf die jeweilige Bank zugreift. With today's highly integrated memory components, the Memory matrix divided into several banks, each bank contains a predetermined part of the memory matrix. Examples for multi-split DRAM memories DRAM devices that are divided into 4 banks, each with 8 Mbit × 4 Storage space or with 4 Mbit × 8 each or with 2 Mbit × 16 storage space. Each of these banks has its own Row decoder and its own column decoder, through which the System accesses the respective bank.

Um den Stromverbrauch derartiger Speicherschaltkreise zu begrenzen, werden die Speicherschaltkreise normalerweise in einem normal Betriebsmodus (normal mode) und einem leistungsreduzierten Betriebsmodus (power down mode) betrieben. To increase the power consumption of such memory circuits limit, the memory circuits are usually in a normal operating mode (normal mode) and one reduced operating mode (power down mode) operated.

Ein solcher Halbleiterspeicher ist z. B. aus US 6 172 928 bekannt, bei dem im Verlauf der Refresh-Operation eine erste Stromversorgung die Elemente des Speichers im normalen Betriebsmodus versorgt, nicht jedoch in dem leistungsreduzierten Betriebsmodus. Eine zweite Stromversorgung versorgt im Verlauf der Refresh-Operation die Elemente des Speichers im leistungsreduzierten Betriebsmodus, nicht jedoch in dem normalen Betriebsmodus. Such a semiconductor memory is, for. B. from US 6 172 928 known, in the course of the refresh operation, a first Power supply the elements of the memory in normal Operating mode supplied, but not in the reduced operating mode. A second power supply supplies the Course of the refresh operation the elements of the memory in reduced operating mode, but not in the normal operating mode.

Bei Geräten mit vorwiegend seriellem Datenzugriff wie z. B. Grafik-Displays, MPEG3-Player, Mobiltelefonen kommt es häufig vor, dass nur ein Teil des Speichers, d. h. nur einige der Bänke des DRAM-Bauelements durchgehend benötigt werden. Da aber die Versorgung nur des ganzen Speichers abgeschaltet bzw. umgeschaltet werden kann, ist bei diesen Geräten der Stromverbrauch des Systems immer noch höher als eigentlich nötig. For devices with predominantly serial data access such as B. Graphic displays, MPEG3 players, cell phones are coming Often, only part of the memory, i. H. just some of the Banks of the DRAM device are required throughout. There but the supply of the entire memory is switched off or can be switched, is the case with these devices System power consumption still higher than it actually is necessary.

Aufgabe der vorliegenden Erfindung ist es, eine Speichervorrichtung zu schaffen, bei der sich die Leistungsaufnahme im Betrieb dem tatsächlichen Bedarf anpassen lässt, und ein Verfahren zum Steuern dieser Speichervorrichtung anzugeben. The object of the present invention is a To create storage device in which the power consumption in Operation can be adapted to actual needs, and a Specify methods for controlling this storage device.

Diese Aufgabe wird gelöst durch eine Speichervorrichtung mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 3. Bevorzugten Ausführungsformen der Erfindung sind Gegenstand der jeweiligen Unteransprüche. This object is achieved by using a storage device the features of claim 1 and a method with the Features of claim 3. Preferred embodiments of the Invention are the subject of the respective subclaims.

Bei den heutigen DRAM-Bauelementen werden alle DRAM-Bänke gleichzeitig aktiv gehalten, auch wenn das System nur auf einer Bank zugreift, wenn das DRAM-Bauelement heruntergefahren wird, so gilt dieser "Power Down Modus" für den gesamten DRAM. Mit anderen Worten, das System kann das DRAM-Bauelement nur ganz oder gar nicht abschalten und reaktivieren. With today's DRAM components, all DRAM banks kept active at the same time, even if the system is only on accesses a bank when the DRAM device shuts down this "Power Down Mode" applies to the whole DRAM. In other words, the system can Only switch off or reactivate the DRAM component completely or not at all.

Erfindungsgemäß wird dagegen ein "Power Down Modus" für jede einzelne DRAM-Bank im DRAM-Bauelement implementiert. Wenn eine Bank abgeschaltet wird (in den "Power Down Modus" versetzt wird), können z. B. Spannungsgeneratoren (VPP-Pumpe etc.) abgeschaltet werden. Das System erhält dadurch die Möglichkeit, jede Bank separat zu aktivieren, so dass der Kompromiss zwischen Leistung (hier: Zugriffsgeschwindigkeit auf den Speicher) und Leistungsverbrauch im Betrieb optimiert wird. In contrast, according to the invention, a "power down mode" for everyone single DRAM bank implemented in the DRAM device. If a bank is switched off (in "Power Down Mode" is moved), z. B. Voltage generators (VPP pump etc.) can be switched off. The system receives the Possibility to activate each bank separately, so that the Compromise between performance (here: access speed to the memory) and power consumption in operation optimized becomes.

Die erfindungsgemäße Speichervorrichtung mit mehreren Speicherzellen, die in Spalten und Zeilen angeordnet sind und auf die über Wort- und Bit-Leitungen zugegriffen werden kann, und einer Stromversorgung, wobei die Speicherzellen auf eine vorgegebene Anzahl von Speicherbänken mit jeweils einem Spaltendecoder, einem Zeilendecoder und einem Sense-Verstärker für das Verstärken von Signalen auf den mehreren Wort- und Bit-Leitungen aufgeteilt sind, bei der die Stromversorgung nach einer vorgegebenen Dauer ohne Zugriff auf die Speichervorrichtung abgeschaltet wird und bei Zugriff auf die Speichervorrichtung aktiviert wird, ist dadurch gekennzeichnet, dass die Stromversorgung für jede der vorgegebenen Anzahl von Speicherbänken jeweils einen Stromversorgungsschaltkreis umfasst, der selektiv ein- und ausschaltbar ist. The storage device according to the invention with several Memory cells that are arranged in columns and rows and on which can be accessed via word and bit lines, and a power supply, the memory cells on a predetermined number of memory banks with one each Column decoder, a row decoder and a sense amplifier for amplifying signals on the multiple word and Bit lines are split at the power supply after a specified period without access to the Storage device is turned off and when accessing the Storage device is activated, is characterized in that the power supply for each of the given number of Memory banks each have a power supply circuit includes, which can be selectively switched on and off.

Insbesondere umfasst die Stromversorgung einen Basisstromversorgungsschaltkreis und jeweils ein Schaltelement für jede der mehrere Speicherbänke, durch das nach einer vorgegebenen Dauer ohne Zugriff die jeweilige Speicherbank von der Stromversorgung getrennt wird und bei Zugriff mit dem Basisstromversorgungsschaltkreis verbunden wird. In particular, the power supply includes one Base power supply circuit and one switching element for each the multiple memory banks, through which according to a predetermined Duration without access the respective memory bank from the Power supply is disconnected and when accessed with the Base power supply circuit is connected.

Das erfindungsgemäße Verfahren zum Steuern einer Speichervorrichtung mit mehreren Speicherzellen, die in Spalten und Zeilen angeordnet sind und auf die über Wort- und Bit-Leitungen zugegriffen werden kann, und einer Stromversorgung, wobei die Speicherzellen auf eine vorgegebene Anzahl von Speicherbänken mit jeweils einem Spaltendecoder, einem Zeilendecoder und einem Sense-Verstärker für das Verstärken von Signalen auf den mehreren Wort- und Bit-Leitungen aufgeteilt sind, wobei die Stromversorgung für jede der vorgegebenen Anzahl von Speicherbänken jeweils einen Stromversorgungsschaltkreis umfasst, der selektiv ein- und ausschaltbar ist, bei dem nach einer vorgegebenen Dauer ohne Zugriff auf eine Speicherbank der Stromversorgungsschaltkreis, der dieser Speicherbank zugeordnet ist, selektiv ausgeschaltet wird und bei Zugriff auf diese Speicherbank selektiv aktiviert wird. The inventive method for controlling a Memory device with multiple memory cells in columns and Lines are arranged and on the word and bit lines can be accessed, and a power supply, the Memory cells on a predetermined number of memory banks each with a column decoder, a row decoder and a sense amplifier for amplifying signals on the several word and bit lines are divided, the Power supply for each of the given number of Memory banks each comprise a power supply circuit, which can be selectively switched on and off, after which predetermined duration without access to a memory bank Power supply circuit of this memory bank is assigned, is selectively switched off and when accessing this memory bank is selectively activated.

Der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank abgeschaltet wird, wird insbesondere durch eine Vorrichtung außerhalb der Speichervorrichtung überwacht. Bei einer alternativen bevorzugten Ausführungsform des Verfahrens wird dagegen der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank abgeschaltet wird, durch Vergleich der seit dem letzten Zugriff auf die Speicherbank vergangenen Zeit mit einem in einem (internen) Register der Speichervorrichtung abgelegten Wert bestimmt. The expiry of the specified duration, after which a memory bank is switched off, in particular by a device monitored outside the storage device. An alternative preferred embodiment of the method on the other hand, the expiry of the specified duration after which one Memory bank is turned off by comparing the since last access to the memory bank past time one in an (internal) register of the storage device stored value determined.

Ein Vorteil der Erfindung besteht darin, dass die in heutigen DRAM-Bauelementen verwendete (globale) Leistungsreduktion (Power Down Modus) für den Gesamtspeicher durch eine (individuelle) Leistungsreduktion für jede einzelne Bank des DRAM- Bauelements erweitert wird. An advantage of the invention is that in today's DRAM devices used (global) power reduction (Power Down Mode) for the total memory by one (Individual) performance reduction for each individual bank of the DRAM Component is expanded.

Im folgenden wird die Erfindung mit weiteren Merkmalen und Vorteilen anhand eines Ausführungsbeispiels erläutert, wobei Bezug genommen wird auf die beigefügten Zeichnungen. In the following the invention with further features and Advantages explained using an exemplary embodiment, wherein Reference is made to the accompanying drawings.

Fig. 1 zeigt eine erste Ausführungsform der erfindungsgemäßen Speichervorrichtung. Fig. 1 shows a first embodiment of the memory device according to the invention.

Fig. 2 zeigt eine zweite Ausführungsform der erfindungsgemäßen Speichervorrichtung. Fig. 2 shows a second embodiment of the memory device according to the invention.

In Fig. 1 ist eine Speichervorrichtung mit den für die Erläuterung der Erfindung wesentlichen Elementen gezeigt. Die Speichervorrichtung umfasst mehrere (nicht gezeigte) Speicherzellen. Die Speicherzellen sind in Spalten und Zeilen angeordnet, wobei ein Zugriff über Wort- und Bit-Leitungen erfolgt. Die Adressierung der Zellen, die ausgelesen oder beschrieben werden sollen, erfolgt über einen Adress-Generator 1, der einen Spaltenadress-Zähler 2 und einen Zeilenadress- Zähler 3 ansteuert. Die Adress- und Datenleitungen sind in den Figuren durch Pfeile angedeutet. In Fig. 1, a memory device is shown with essential for explaining the invention elements. The memory device comprises a plurality of memory cells (not shown). The memory cells are arranged in columns and rows, with access via word and bit lines. The cells that are to be read or written are addressed via an address generator 1 , which controls a column address counter 2 and a row address counter 3 . The address and data lines are indicated by arrows in the figures.

Um bei hochintegrierten DRAM-Speicherbauelementen auch kleine Kapazitäten auslesen zu können, muss der Leseverstärker (sense amplifier) näher an der eigentlichen Speicherzelle angeordnet sein. Daher sind die Speicher in mehrere in den Figuren gestrichelt dargestellte Speicherbänke 4 aufgeteilt. Die Speicherbänke 4 umfassen jeweils einen Speicherzellenbereich 5 mit Speicherzellen. Zum Beschreiben und Auslesen der Speicherzellen in dem Speicherzellenbereich 5 umfassen die Speicherbänke 4 jeweils einen Spaltendecoder 6, einen Zeilendecoder 7 und einen Leseverstärker 8 für das Verstärken der Signale auf den mehreren Wort- und Bit-Leitungen. Die Daten, die in den Speicher geschrieben bzw. aus dem Speicher geholt werden, werden in einem Eingangspuffer 9 bzw. einem Ausgangspuffer 10 zwischengespeichert. In order to be able to read even small capacitances in the case of highly integrated DRAM memory components, the sense amplifier must be arranged closer to the actual memory cell. The memories are therefore divided into a plurality of memory banks 4 shown in dashed lines in the figures. The memory banks 4 each comprise a memory cell area 5 with memory cells. For writing and reading out the memory cells in the memory cell area 5 , the memory banks 4 each comprise a column decoder 6 , a row decoder 7 and a sense amplifier 8 for amplifying the signals on the plurality of word and bit lines. The data which are written into the memory or fetched from the memory are buffered in an input buffer 9 or an output buffer 10 .

Um die Leistungsaufnahme eines DRAM-Speicherbauelements im Betrieb dem tatsächlichen Bedarf anpassen zu können, umfasst die Ausführungsform der Erfindung nach Fig. 1 eine Stromversorgung, bei der jede der Speicherbänke 4 jeweils einen eigenen Stromversorgungsschaltkreis 11 umfasst. Der Stromversorgungsschaltkreis 11 jeder Speicherbank 4 kann selektiv ein- und ausgeschaltet werden. Das selektive Ein- und Ausschalten der einzelnen, den Speicherbänken 4 zugeordneten Stromversorgungsschaltkreise 12 wird vorzugsweise durch Überwachung der Zugriffsadressen bestimmt. Dies kann z. B. derart erfolgen, dass der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank 4 abgeschaltet wird, durch Vergleich der seit dem letzten Zugriff auf die Speicherbank 4 vergangenen Zeit mit einem in einem (nicht dargestellten) internen Register der Speichervorrichtung abgelegten Wert bestimmt wird. In order to be able to adapt the power consumption of a DRAM memory component during operation to the actual need, the embodiment of the invention according to FIG. 1 comprises a power supply, in which each of the memory banks 4 each has its own power supply circuit 11 . The power supply circuit 11 of each memory bank 4 can be selectively switched on and off. The selective switching on and off of the individual power supply circuits 12 assigned to the memory banks 4 is preferably determined by monitoring the access addresses. This can e.g. B. in such a way that the expiry of the predetermined duration, after which a memory bank 4 is switched off, is determined by comparing the time elapsed since the last access to the memory bank 4 with a value stored in an internal register (not shown) of the memory device.

Um Platz in der Speichervorrichtung zu sparen, kann statt des Registers in der Speichervorrichtung die Überwachung des Zugriffs auf die einzelnen Speicherbänke 4 von außen erfolgen. Dazu wird beispielsweise der Befehlssatz erweitert, mit dem die einzelnen Elemente der Speichervorrichtung gesteuert werden. In diesem Fall wird der Ablauf der vorgegebenen Dauer, nach der eine Speicherbank 4 abgeschaltet wird, durch eine (nicht dargestellte) Steuervorrichtung außerhalb der Speichervorrichtung bestimmt, die mit dem Adress-Generator 1verbunden ist. Durch die externe Steuervorrichtung wird über den Adress-Generator 1 dann der entsprechende Stromversorgungsschaltkreis 11 abgeschaltet bzw. eingeschaltet. In order to save space in the memory device, the access to the individual memory banks 4 can be monitored from the outside instead of the register in the memory device. For this purpose, the instruction set is expanded, for example, with which the individual elements of the storage device are controlled. In this case, the expiry of the predetermined duration after which a memory bank 4 is switched off is determined by a control device (not shown) outside the memory device, which is connected to the address generator 1 . The corresponding power supply circuit 11 is then switched off or on by the external control device via the address generator 1 .

Um den benötigten Platz auf dem Chip noch weiter zu reduzieren, wird bei einer alternativen bevorzugten Ausführungsform der Erfindung nur eine Stromversorgung vorgesehen, die mit den Speicherbänken 4 über Schalter verbunden ist. In heutigen DRAM-Bauelementen können Schalter zusätzlich in die Versorgungsnetze eingebaut werden, wobei die Schalter z. B. zur Abkopplung von VPP und VBLH in einzelnen Chipregionen dienen. Bei SDRAM-Bauelementen können diese einzelnen Chipregionen z. B. Quadranten des Chips sein. Diese Deaktivierung von Versorgungsnetzen spart Leistung. Die Stromversorgung der Ausführungsform der Erfindung nach Fig. 2 umfasst einen Basisstromversorgungsschaltkreis 12 und mehrere Schaltelemente 13 der genannten Art. Bei dieser Ausführungsform bleibt der Basisstromversorgungsschaltkreis 12 im wesentlichen permanent aktiv. Die mehreren Schaltelemente 13 speisen die einzelnen Speicherbänke 4 mit der von ihm zur Verfügung gestellten Leistung. Nachdem für die vorgegebene Dauer kein Zugriff auf die Speicherbank 4 erfolgt ist, wird sie durch das entsprechende Schaltelement 13 von dem Basisstromversorgungsschaltkreis 12 getrennt. Erst bei Zugriff wird die Speicherbank 4 wieder durch das Schaltelement 13 mit dem Basisstromversorgungsschaltkreis 12 verbunden. In order to reduce the required space on the chip even further, only one power supply is provided in an alternative preferred embodiment of the invention, which is connected to the memory banks 4 via switches. In today's DRAM components, switches can also be installed in the supply networks. B. serve to decouple VPP and VBLH in individual chip regions. With SDRAM components, these individual chip regions can e.g. B. Quadrants of the chip. This deactivation of supply networks saves performance. The power supply of embodiment of the invention shown in Fig. 2 comprises a base current supply circuit 12 and a plurality of switching elements 13 of the type mentioned above. In this embodiment, the base current supply circuit 12 remains substantially permanently active. The multiple switching elements 13 feed the individual memory banks 4 with the power made available by them. After the memory bank 4 has not been accessed for the predetermined duration, it is separated from the base power supply circuit 12 by the corresponding switching element 13 . Only when the memory bank 4 is accessed is the switching element 13 reconnecting it to the base power supply circuit 12 .

Auch bei dieser Ausführungsform kann die Ansteuerung der einzelnen Schaltelemente 13 statt intern durch ein Register in der Speichervorrichtung für die Überwachung des Zugriffs auf die einzelnen Speicherbänke 4 von außen erfolgen. In diesem Fall wird das entsprechende Schaltelement 13 mit einem erweiterten Befehlssatz durch eine (nicht dargestellte) Steuervorrichtung außerhalb der Speichervorrichtung über den Adress- Generator 1 abgeschaltet bzw. eingeschaltet. Bezugszeichen 1 Adress-Generator
2 Spaltenadress-Zähler
3 Zeilenadress-Zähler
4 Speicherbank
5 Speicherzellenbereich
6 Spaltenadress-Decoder in Speicherbank
7 Zeilenadress-Decoder in Speicherbank
8 Sense-Verstärker in Speicherbank
9 Eingangspuffer von Speicher
10 Ausgangspuffer von Speicher
11 Stromversorgungsschaltkreis für Speicherbank
12 Stromversorgungsschaltkreis für Speicher
13 Schalter
In this embodiment, too, the individual switching elements 13 can be controlled externally instead of internally by a register in the memory device for monitoring access to the individual memory banks 4 . In this case, the corresponding switching element 13 is switched off or on with an expanded command set by a control device (not shown) outside the memory device via the address generator 1 . Reference number 1 address generator
2 column address counters
3 row address counters
4 memory bank
5 memory cell area
6 column address decoders in memory bank
7 row address decoders in memory bank
8 sense amplifiers in memory bank
9 input buffer from memory
10 output buffers from memory
11 Power supply circuit for memory bank
12 memory power supply circuit
13 switches

Claims

1. Memory device with a plurality of memory cells, which are arranged in columns and rows and which can be accessed via word and bit lines, and a power supply, the memory cells having a predetermined number of memory banks ( 4 ), each with a column decoder ( 6 ), a line decoder ( 7 ) and a sense amplifier ( 8 ) for amplifying signals on the multiple word and bit lines, in which the power supply is switched off after a predetermined period without access to the storage device and upon access is activated on the memory device, characterized in that the power supply for each of the predetermined number of memory banks ( 4 ) each comprises a power supply circuit ( 11 ; 12 , 13 ) which can be selectively switched on and off.

2. Device according to claim 1, characterized in that the power supply comprises a base power supply circuit ( 12 ) and in each case a switching element ( 13 ) for each of the plurality of memory banks ( 4 ), by which the respective memory bank ( 4 ) of after a predetermined duration without access the power supply is disconnected and connected to the base power supply circuit ( 12 ) upon access.

3. A method for controlling a memory device with a plurality of memory cells, which are arranged in columns and rows and which can be accessed via word and bit lines, and a power supply, the memory cells each having a predetermined number of memory banks ( 4 ) a column decoder ( 6 ), a row decoder ( 7 ) and a sense amplifier ( 8 ) for amplifying signals on the plurality of word and bit lines are divided, the power supply for each of the predetermined number of memory banks ( 4 ) respectively comprises a power supply circuit ( 11 ; 12 , 13 ) which can be selectively switched on and off, in which after a predetermined period of time without access to a memory bank ( 4 ) the power supply circuit ( 11 ; 12 , 13 ) which is assigned to this memory bank ( 4 ) is switched off selectively and is activated selectively when accessing this memory bank ( 4 ).

4. The method according to claim 3, characterized in that the expiry of the predetermined duration, after which a memory bank ( 4 ) is switched off, by comparing the time elapsed since the last access to the memory bank ( 4 ) with one stored in a register of the memory device Value is determined.

5. The method according to claim 3, characterized in that the expiry of the predetermined duration, after which a memory bank ( 4 ) is switched off, is determined by a device outside the memory device.