[go: up one dir, main page]

DE10128269B4 - Eine Chipflächen-Justierstruktur - Google Patents

Eine Chipflächen-Justierstruktur Download PDF

Info

Publication number
DE10128269B4
DE10128269B4 DE10128269A DE10128269A DE10128269B4 DE 10128269 B4 DE10128269 B4 DE 10128269B4 DE 10128269 A DE10128269 A DE 10128269A DE 10128269 A DE10128269 A DE 10128269A DE 10128269 B4 DE10128269 B4 DE 10128269B4
Authority
DE
Germany
Prior art keywords
semiconductor element
area
element structure
corner
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10128269A
Other languages
English (en)
Other versions
DE10128269A1 (de
Inventor
Thomas Werner
Gunter Grasshoff
Bernd Schulz
Carsten Hartig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10128269A priority Critical patent/DE10128269B4/de
Priority to US10/124,216 priority patent/US6724096B2/en
Publication of DE10128269A1 publication Critical patent/DE10128269A1/de
Application granted granted Critical
Publication of DE10128269B4 publication Critical patent/DE10128269B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Halbleiterelementstruktur mit:
einem Chipgebiet, das durch ein Belichtungsfeld einer zur Herstellung eines Halbleiterelementes verwendeten Lithografievorrichtung definiert ist, wobei das Chipgebiet eine Materialschicht und eine in der Materialschicht gebildete Eckenstruktur aufweist, die an einer Ecke des Chipgebiets in beabstandeter Beziehung zu einem Rand des Chipgebiets angeordnet ist; und
einem Abgrenzungsgebiet, das die Eckenstruktur einschließt, wobei das Abgrenzungsgebiet mehrere in der Materialschicht gebildete längliche Muster umfasst, wobei das Abgrenzungsgebiet asymmetrisch mit Bezug auf Punktsymmetrie und Achsensymmetrie ist und einen Abstand zu entsprechenden Rändern des zugeordneten Chipgebiets und ein inneres Gebiet der Eckenstruktur definiert, und wobei das Abgrenzungsgebiet mehrere Winkel mit näherungsweise 90° aufweist, die durch einige der länglichen Muster definiert sind.

Description

  • Hintergrund der Erfindung 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Halbleiterherstellung und betrifft insbesondere eine Justierstruktur; die in der fotolithografischen Herstellung von Halbleiterstrukturen und/oder bei der Justierung und Messung mittels Messtechnik/Defektinspektionsgeräten verwendet wird.
  • 2. Beschreibung des Stands der Technik
  • Der Herstellungsvorgang für integrierte Schaltungen beinhaltet die Erzeugung zahlreicher Halbleiterelemente auf einem einzelnen Substrat, das im Allgemeinen als Wafer bezeichnet wird, mittels eines Lithografievorganges. In der Mikrolithografie werden Strukturelemente der Halbleiterelemente, etwa von Feldeffekttransistoren, auf eine Fotolackschicht gedruckt, die anschließend zur Erzeugung eines Fotolackmusters entwickelt wird. Dieses Muster wird dann als ein Maske für einen weiteren Prozess, beispielsweise einen Ätzprozess, verwendet, um das benötigte Strukturelement in der Materialschicht, die unterhalb des strukturierten Fotolacks liegt, zu erzeugen. Gegenwärtig werden in modernen integrierten Schaltungen Halbleiterelemente mit einer minimalen Strukturgröße von ungefähr 018 Mikrometer erzeugt. Somit müssen die Lithografievorrichtungen und die Anlagen, die zum Übertragen eines Bildes von einer Maske auf den Wafer verwendet werden, zum Strukturieren entsprechender Strukturelemente die Fähigkeit aufweisen, zuverlässig und reproduzierbar Strukturgrößen mit Toleranzen zu erzeugen, die durch sehr strikte Entwurfsregeln vorgeschrieben sind.
  • Zusätzlich zur Qualität des Lithografieabbildungsvorganges und der Prozesse, die beim Strukturieren der Schaltkreiselemente beteiligt sind, ist die Genauigkeit, mit der ein Bild auf der Oberfläche des Wafers positioniert werden kann, von vergleichbarer Bedeutung, da mehrere fotolithografische Schritte auszuführen sind, d.h. eine Sequenz von Maskierungsschichten erforderlich ist um die vollständig integrierte Schaffung zu erhalten. Die auf aufeinanderfolgenden Schichten strukturierten Strukturelemente müssen eine Lage beziehung zueinander enthalten, um die Funktionalität des kompletten Elements sicherzustellen. Folglich muss jede Ebene präzise zu einer oder mehreren der vorhergehenden Ebenen ausgerichtet sein: Aufgrund unvermeidlicher Ungenauigkeiten in den Vor– gängen zum Übertragen und Strukturieren von Strukturmerkmalen muss eine minimale Justiertoleranz zwischen den Rändern eines Strukturelements einer gegebenen Ebene mit Bezug zu einer vorhergehenden Ebene zulässig sein. Diese minimale Toleranz ist eine der zuvor erwähnten Entwurfsregeln, die bei der Gestaltung der Schaltungsmuster für eine spezifizierte integrierte Schaltung verwendet werden. Daher werden zahlreiche messtechnische Prozesse ausgeführt, um in effizienter Weise die diversen Herstellungsstadien des Halbleiterelements hinsichtlich der einzelnen Prozessschritte; die zum Übertragen und Strukturieren der Schaltungsstrukturen notwendig sind, zu überwachen.
  • Die Messtechniksysteme, die zur Überwachung der diversen Stadien bei der Herstellung des Halbleiterelements angewendet werden, müssen zuverlässig genaue Messergebnisse produzieren, wodurch ein hoher Durchsatz aufgrund ökonomischer Zwänge zu erreichen ist. In den meisten Messtechniksystemen muss der Wafer genau mit Bezug zu der Messvorrichtung ausgerichtet werden, um die erforderliche Information zu erhalten. Beispielsweise kann ein Defektinspektionsgerät verwendet werden, um die Anzahl, die Größe und die genaue Position beliebiger Defekte zu identifizieren, die bei dem zu untersuchenden Herstellungsvorgang erzeugt wurden. Ferner sind viele der Messtechniksysteme automatisiert oder halbautomatisiert, um einen hohen Durchsatz und eine hohe Genauigkeit zu erreichen. Beispielsweise kann ein automatisiertes Überlagerungsmesssystem 50 bis 60 Wafer pro Stunde bearbeiten, wobei eine hohe Messgenauigkeit geliefert wird, wohingegen lediglich 10 – 15 Wafer pro Stunde manuell gemessen werden können. Aufgrund des automatisierten Messvorganges müssen die zu inspizierenden Wafer entsprechend in der Messvorrichtung mittels einer entsprechenden Justiermarke auf dem Wafer justiert werden. Für gewöhnlich werden Lithografiesysteme mit schrittweiser wiederholter und schrittweiser abtastender Belichtung in der Herstellung moderner integrierter Schaltungen verwendet, so dass eine große Anzahl von Belichtungsfeldern, wovon jedes das Gebiet eines fertigen Chips repräsentiert, erzeugt werden, wobei entsprechende Justiermarken in jedem Belichtungsfeld notwendig sind, um jedes einzelne Belichtungsfeld vollständig zu kennzeichnen, insbesondere in einem Gebiet, in dem vier Belichtungsfelder miteinander in Berührung kommen.
  • DE 100 25 209 A1 offenbart eine Halbleitereinrichtung, die in den Ecken der Belichtungsbereiche Überlagerungsprüfmarken aufweist. In einer Ausführungsform werden die Überlagerungsprüfmarken in einer Öffnung des Zwischenschichtisolierfilms durch mehrere parallel angeordnete Gatestrukturen gebildet.
  • US 5 917 205 A offenbart photolithographisch gebildete Ausrichtungsmarken, die mit Schaltkreiselementmustern gebildet sind. Eine Vielzahl dieser Muster wird zu schrägverlaufenden Ausrichtungsmarken angeordnet.
  • Folglich besteht ein Bedarf für eine effiziente Justierstruktur, die vorteilhaft in automatisierten Messtechnikvorrichtungen, etwa in Defektinspektionsgeräten, verwendet werden kann, die deutlich die Belichtungsfeldecke kennzeichnet und nicht mit anderen Strukturen in dem Belichtungsfeld verwechselt werden kann.
  • Überblick über die Erfindung
  • Erfindungsgemäß umfasst eine Halbleiterelementstruktur ein Chipgebiet, das durch ein Belichtungsfeld einer zur Herstellung des Halbleiterelements verwendeten Lithografievorrichtung definiert ist, wobei das Chipgebiet eine Materialschicht mit einer darin ausgebildeten Eckenstruktur, die an einer Ecke des Chipgebiets in beabstandeter Beziehung zu einem Rand des Chipgebiets angeordnet ist, aufweist. Die Halbleiterelementstruktur umfasst ferner ein Abgrenzungsgebiet, das die Eckenstruktur umschließt und das mehrere in der Materialschicht gebildete längliche Muster umfasst, wobei das Abgrenzungsgebiet mit Bezug auf Punktsymmetrie und Achsensymmetrie asymmetrisch ist, einen Abstand zu entsprechenden Rändern des zugeordneten Chipgebiets aufweist und ebenfalls ein inneres Gebiet der Eckenstruktur definiert. Ferner weist das Abgrenzungsgebiet mehrere Winkel mit ungefähr 90° auf, die durch zumindest einige der länglichen Muster definiert sind.
  • Aufgrund der einzigartigen Form der durch das Abgrenzungsgebiet definierten Eckenstruktur ohne Punkt- und Achsensymmetrie ist die Eckenstruktur eindeutig und leicht in einer beliebigen Art von Apparatur, die optische Justierung verwendet, etwa Messgeräte für Messtechnik- und Defektinspektionsgeräte, detektierbar. Ferner kann das innere Gebiet der Eckenstruktur mit einem geeigneten Muster gefüllt werden, das mit den Entwurfsregeln für die Herstellung des Halbleiterelements verträglich ist, wodurch die Identifizierung spezifischer Prozessschichten und das Überwachen der Prozessqualität möglich ist.
  • Weitere Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung und den angefügten Patentansprüchen hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen betrachtet werden. Es zeigen:
  • 1 eine schematische Draufsicht auf einen Teil einer Halbleiterelementstruktur, wobei benachbarte Eckenbereiche von vier benachbarten Belichtungsfeldern gezeigt sind;
  • 2a und 2b vergrößerte Ansichten unterschiedlicher Abgrenzungsgebiete der in 1 dargestellten Ausführungsformen; und
  • 3 zeigt eine einzelne Eckenstruktur mit einem inneren Gebiet, das mit einem Muster aus dichten Linien gefüllt ist.
  • Detaillierte Beschreibung der Erfindung
  • Mit Bezug zu den 1 bis 3 wird nun eine beispielhafte Ausführungsform der vorliegenden Erfindung beschrieben. In 1 umfasst eine Halbleiterelementstruktur 100 eine Materialschicht 101, etwa eine leicht dotierte Siliziumschicht, die als eine Grundschicht zum Herstellen von MOS-Feldeffekttransistoren dient. Die Halbleiterelementstruktur 100 umfasst weiterhin mehrere Belichtungsfelder 102, 103, 104 und 105, von denen lediglich entsprechende Eckenbereiche in 1 dargestellt sind. Die Belichtungsfelder 102 bis 105 können ein oder mehrere Chipbereiche enthalten, die eine komplette Schaltung für die letztlich fertiggestellte integrierte Schaltung enthalten.
  • Die Größe eines einzelnen Belichtungsfelds hängt von der Art der zu bildenden integrierten Schaltung und von dem Leistungsvermögen der zum Übertragen der Schaltungselemente von einer Maske auf dem Produktwafer verwendeten Lithografievorrichtung ab. Für ein typisches System mit schrittweiser wiederholter Belichtung beträgt die Größe des Belichtungsfelds ungefähr 22 × 22 mm. Für ein fortgeschrittenes System mit schrittweiser und abtastender Belichtung kann das Belichtungsfeld eine Fläche von ungefähr 25 × 32 mm mit einer Auflösung von 0,25 μm abdecken.
  • Die Eckenbereiche der Belichtungsfelder 102 bis 105, wie sie in 1 dargestellt sind, enthalten Eckenstrukturen 106, 107, 108 und 109, die entsprechende Abgrenzungsgebiete 110, 111, 112 und 113 umfassen. Die Abgrenzungsgebiete 110, 111, 112 und 113 definieren im Wesentlichen den Umriss jeder der Eckenstrukturen 106 bis 109. Ferner definieren die Abgrenzungsgebiete 110 bis 113 einen Abstand zu entsprechenden Rändern der zugeordneten Belichtungsfelder 102 bis 105. Der Einfachheit halber ist in 1 ein inneres Gebiet jedes der Eckenstrukturen 106 bis 109, die als die Gebiete definiert sind, die durch ihre entsprechenden Abgrenzungsgebiete 110 bis 113 umschlossen sind, ohne ein Muster gezeigt und die Abgrenzungsgebiete 110 bis 113 sind als geschlossene Linien dargestellt. Das heißt, die Eckenstrukturen 106, 107, 108, 109 in 1 sind als ein nichtstrukturierter Bereich der Materialschicht 101 jeweils innerhalb der Abgrenzungsgebiete 110, 111, 112, 113 definiert. Die Abgrenzungsgebiete 110, 111, 112, 113 können wiederum als Strukturlinien ausgebildet sein, die in die Materialschicht 101 eingeätzt sind. In vielen Fällen weist das innere Gebiet der Eckenstrukturen 106 bis 109 ein wohldefiniertes Muster auf, das in und/oder auf der Materialschicht 101 gemäß den Prozesssequenzen gebildet ist, die zur Erzeugung tatsächlicher Elementstrukturen verwendet werden. Diese wohldefinierten Strukturelemente können zusätzlich Informationen enthalten und/oder für messtechnische Prozesse verwendet werden, wie anschließend erläutert wird.
  • Die Abgrenzungsgebiete 110 bis 113 und damit die entsprechenden Eckenstrukturen 106 bis 109 zeigen keine Punktsymmetrie oder Achsensymmetrie, wenn sie als einzelne Elemente betrachtet werden, zeigen jedoch eine Achsensymmetrie hinsichtlich der horizontalen und vertikalen Richtung, die durch die Ränder der Belichtungsfelder 102 bis 105 gekennzeichnet ist. Somit kennzeichnet jede der Eckenstrukturen 106 bis 109 eindeutig die Art des Eckenbereichs der entsprechenden Belichtungsfelder 102 bis 105. Das heißt, die Eckenstruktur 106 bezeichnet klar und eindeutig den unteren rechten Eckenbereich des Belichtungsfelds 102 und die Eckenstruktur 107 kennzeichnet den unteren linken Eckenbereich des Belichtungsfelds 103. In ähnlicher Weise kennzeichnet die Eckenstruktur 109 die obere rechte Ecke des Belichtungsfelds 105 und die Eckenstruktur 108 kennzeichnet die obere linke Ecke des Belichtungsfelds 104. In der vorlie genden Ausführungsform liegt ein typischer Abstand zwischen dem Belichtungsfeldrand 134 und einer entsprechenden Eckenstruktur im Bereich von ungefähr 3 bis 10 μm und in einer Ausführungsform im Bereich von ungefähr 6 bis 8 μm.
  • Die 2a und 2b zeigen eine vergrößerte Ansicht eines Teils des Abgrenzungsgebiets 112, das in 1 dargestellt ist. In 2a ist die Form der Eckenstruktur 108 durch das Abgrenzungsgebiet 112 definiert, das in dem vorliegenden Beispiel einen Graben 160 aufweist, der in der Materialschicht 101 gebildet ist. In diesem anschaulichen Beispiel beträgt der Abstand 150 von dem äußeren Rand 133 des Abgrenzungsgebiets 112 zu dem Belichtungsfeldrand 134 ungefähr 1 μm, die laterale Ausdehnung 151 des Grabens 160 beträgt ungefähr 3 μm, wobei sich ein unstrukturiertes Gebiet mit einer seitlichen Ausdehnung 152 von ungefähr 1 μm anschließt. Die seitliche Ausdehnung 152 definiert eine Grenze zwischen dem Abgrenzungsgebiet 112 und einem möglichen Muster, das in der Eckenstruktur 108 gebildet werden kann, wie im Folgenden erläutert wird. Anzumerken ist jedoch, dass die vorliegende Erfindung nicht auf die oben spezifizierten Abmessungen beschränkt ist. Beispielsweise könnte der Gesamtabstand von dem Belichtungsfeldrand 134 zu dem inneren Gebiet der Eckenstruktur 108, d.h. die Summe der Abstände 150, 151 und 152, im Bereich von 3 bis 10 μm liegen, wobei die seitliche Ausdehnung 151 des das Abgrenzungsgebiet 112 repräsentierenden Grabens von ungefähr 2 bis ungefähr 8 μm variieren kann. In einer Ausführungsform werden die Abmessungen so gewählt, dass das resultierende Muster einen starken Kontrast ergibt und deutlich erkennbar ist, wenn dieses einer Justierungsprozedur eines entsprechenden Messtechnikgerätes, etwa einem Defektinspektionsgerät, unterzogen wird. Die das Abgrenzungsgebiet 112 bildenden länglichen Muster repräsentieren ein typisches Strukturelement, wie es in dem restlichen Chipgebiet erzeugt wird, so dass eine Prozessänderung bei der Bildung der Schaltungsstrukturelemente ebenfalls in dem Strukturelement der Abgrenzungsgebiete 112 detektierbar ist.
  • 2b zeigt ein weiteres Beispiel der Eckenstruktur 108 und des Abgrenzungsgebiets 112. In diesem Beispiel umfasst das Abgrenzungsgebiet 112 Strukturlinien 162. In einer Ausführungsform werden diese Linien gemäß einem Prozess zum Herstellen von lokalen Verbindungsleitungen erzeugt. In Übereinstimmung mit dem entsprechenden Herstellungsprozess können zusätzlich Kontaktmuster (nicht gezeigt) über den Strukturlinien 162 gebildet werden. In dieser anschaulichen Ausführungsform sind die Abmessun gen der Eckenstruktur 108 einschließlich des Abgrenzungsgebiets 112 wie folgt: der Abstand 155 zwischen dem Abgrenzungsgebiet 112 und dem Belichtungsfeldrand 134 beträgt ungefähr 2,2 μm, die seitliche bzw. laterale Ausdehnung 156 des Abgrenzungsgebiets 112, d.h. die seitliche Ausdehnung 156 eines Abstandes und zweier Strukturlinien 162, beträgt ungefähr 1,8 μm, und die seitliche Ausdehnung 157 des Gebiets zwischen dem Abgrenzungsgebiet 112 und dem inneren Gebiet der Eckenstruktur 108, d.h. das Gebiet, das ein zusätzliches Muster aufweisen kann, beträgt ungefähr 1 μm. Zu erwähnen ist, dass eine einzelne Strukturlinie 162 oder mehr als zwei Strukturlinien 162 in dem Abgrenzungsgebiet 112 gebildet werden können. Vorteilhafterweise erstrecken sich die Strukturlinien 162 benachbart zu der Eckenstruktur 108 und im Wesentlichen entlang der gesamten Länge.
  • 3 zeigt die Eckenstruktur 108 und das Abgrenzungsgebiet 112, das die Eckenstruktur 108 vollständig umschließt. Wie aus 3 zu erkennen ist, definiert das Abgrenzungsgebiet 112 mehrere Winkel α von ungefähr 90° und Winkel β, γ mit ungefähr 45° und 135°. In dem dargestellten Beispiel können die länglichen Muster 121 bis 127, die das Abgrenzungsgebiet 112 definieren, die folgenden Längsabmessungen aufweisen: das längliche Muster 121 ungefähr 60 μm, das längliche Muster 122 ungefähr 60 μm, das längliche Muster 123 ungefähr 30 μm, das längliche Muster 124 ungefähr 15 μm, das längliche Muster 125 ungefähr 20 μm, das längliche Muster 126 ungefähr 30 μm und das längliche Muster 127 ungefähr 35,7 μm. Diese Abmessungen sind lediglich Beispiele und können entsprechend zu spezifischen Gestaltungserfordemissen variiert werden, solange die kombinierten länglichen Muster 121 bis 127 ein inneres Gebiet der Eckenstruktur 108 ohne Punktsymmetrie und Achsensymmetrie definieren. Beispielsweise können in 3 die vertikalen länglichen Muster 122 und 112 entsprechend zur Gestaltungsanforderungen gestreckt oder gekürzt werden. Das Gleiche gilt für die horizontalen länglichen Muster 121 und 123. Die Begriffe "horizontal" und "vertikal" beziehen sich nur auf die Orientierungen, die in den 1 bis 3 dargestellt sind, und sind nicht in einem absoluten Sinne aufzufassen. Die Eckenstruktur 108 kann daher um beispielsweise 90°, 180° oder 270° gedreht werden, und liefert dennoch die Vorteile.
  • Wie zuvor erläutert ist, ist in einer Ausführungsform die Eckenstruktur 108 mit einem Muster gefüllt, das unter Verwendung von Mess- und Defektinspektionsgeräten sichtbar ist, und zugleich ein Muster ist, das keine Entwurfsregeln verletzt. Ein anschauliches Muster zum verfüllen der Eckenstruktur 108 ist ein Muster aus dichten Linien und Ab ständen, wobei die Orientierung und/oder das Muster der Linien die entsprechende Prozessebene des Wafers kennzeichnet. Beispielsweise kann die Eckenstruktur 108 mit einer in 3 dargestellten Struktur 131 gefüllt werden, die beispielsweise die Schichten STI (Flachgrabenisolation), M1, M3, M5 (Metallisierungsschicht 1, etc.), kennzeichnet, oder alternativ kann die Eckenstruktur 108 mit einem Muster 132 gefüllt werden, das beispielsweise die Polysiliziumschicht oder die Schichten M2, M4, M6 kennzeichnet. Im Falle von Metallisierungsschichten sollten Kontaktöffnungen unterhalb der Linienmuster 131 und 132 gebildet werden, um die in den Schaltungsmustern verwendeten Strukturen nachzubilden. Somit sind die das innere Gebiet der Eckenstruktur 108 füllenden Muster 131 und 132 bei Verwendung von Mess/Defektinspektionsgeräten detektierbar und die erforderliche Information über die Prozessqualität hinsichtlich der durch die Eckenstruktur repräsentierten Prozessebene kann erhalten werden. Ferner können die Linienmuster 131 und 132 so präpariert werden, um deutlich eine entsprechende Waferschicht oder Ebene zu identifizieren. Beispielsweise können gewisse Linien weggelassen werden, um die betrachtete Schicht eindeutig zu kennzeichnen. Somit können die Muster 131 und 132 eine Art eines Identifizierungs-"Strichcodes" repräsentieren, der eindeutig einige oder alle Waferschichten oder Ebenen über die diversen Herstellungsstadien hinweg kennzeichnet. Vorzugsweise stimmen die Orientierungen der Linienmuster 131 und 132 mit einer der linearen Bewegungsrichtungen einer Belichtungsquelle überein, die während der fotolithografischen Strukturierung der Materialschicht 101 verwendet wird. In diesem Falle ist sichergestellt, dass beliebige Positionsfehler oder Unzulänglichkeiten in dem Fotolithografievorgang ebenfalls in dem Linienmuster 131 und 132, die die Eckenstruktur 108 füllen, auftreten.
  • Zusammenfassend: Die vorliegende Erfindung stellt eine Halbleiterelementstruktur bereit mit einer durch ein Abgrenzungsgebiet definierten Eckenstruktur, die für die Anwendung mit zahlreichen messtechnischen Vorrichtungen, die ein automatisches Justiersystem beinhalten, anpassbar ist. Ferner zeigt die Eckenstruktur einen starken Kontrast, selbst wenn der Wafer einem Vorgang mit chemisch-mechanischem Polieren (CMP) unterzogen wird, der zu einer deutlichen Reduzierung der
  • Eckenstruktur führt. Das innere Gebiet der Eckenstruktur ist mit einem Muster gefüllt, das keine Entwurfsregeln verletzt und das geeignet verwendet werden kann, um die Qualitätsstandardwerte der Herstellungsvorgänge zu überwachen. Gleichzeitig kann das das innere Gebiet der Eckenstruktur füllende Muster eine Information beinhalten, die einige oder alle Prozessschichten des Wafers kennzeichnet. Ferner ist die Form der durch die länglichen Muster des Abgrenzungsgebiets definierten Eckenstruktur eindeutig identifizierbar und kann nicht mit Schaltkreismustern verwechselt werden, wobei die Art des Eckenbereichs eines Belichtungsfelds aufgrund der fehlenden Punkt- und Achsensymmetrie durch die Form der Eckenstruktur bestimmt ist. Vorzugsweise zeigen zwei benachbarte Eckenstrukturen in zwei benachbarten Belichtungsfeldern, die durch entsprechende Ränder der Belichtungsfelder getrennt sind, eine Achsensymmetrie hinsichtlich der Mittellinie der entsprechenden Ränder. Somit können an einem Ort, an dem vier Belichtungsfelder aufeinandertreffen, die einzelnen Ecken der Belichtungsfelder identifiziert werden.

Claims (18)

  1. Halbleiterelementstruktur mit: einem Chipgebiet, das durch ein Belichtungsfeld einer zur Herstellung eines Halbleiterelementes verwendeten Lithografievorrichtung definiert ist, wobei das Chipgebiet eine Materialschicht und eine in der Materialschicht gebildete Eckenstruktur aufweist, die an einer Ecke des Chipgebiets in beabstandeter Beziehung zu einem Rand des Chipgebiets angeordnet ist; und einem Abgrenzungsgebiet, das die Eckenstruktur einschließt, wobei das Abgrenzungsgebiet mehrere in der Materialschicht gebildete längliche Muster umfasst, wobei das Abgrenzungsgebiet asymmetrisch mit Bezug auf Punktsymmetrie und Achsensymmetrie ist und einen Abstand zu entsprechenden Rändern des zugeordneten Chipgebiets und ein inneres Gebiet der Eckenstruktur definiert, und wobei das Abgrenzungsgebiet mehrere Winkel mit näherungsweise 90° aufweist, die durch einige der länglichen Muster definiert sind.
  2. Die Halbleiterelementstruktur nach Anspruch 1, wobei zumindest zwei der länglichen Muster einen anderen Winkel als 90° bilden.
  3. Die Halbleiterelementstruktur nach Anspruch 1, wobei jedes der mehreren länglichen Muster mehrere einzelne Strukturelemente aufweist.
  4. Die Halbleiterelementstruktur nach Anspruch 1, wobei eine Länge eines ersten länglichen Musters und eine Länge eines zweiten länglichen Musters die Länge der restlichen länglichen Muster jeweils überschreiten, wobei die ersten und zweiten länglichen Muster einen Winkel von näherungsweise 90° bilden.
  5. Die Halbleiterelementstruktur nach Anspruch 4, wobei die ersten und zweiten länglichen Muster benachbart und im Wesentlichen parallel zu entsprechenden Rändern des Chipgebiets angeordnet sind, wobei ein Abstand der ersten und zweiten länglichen Muster von den entsprechenden Rändern des Chipgebiets im Bereich von ungefähr 2 μm bis ungefähr 10 μm liegt.
  6. Die Halbleiterelementstruktur nach Anspruch 1, wobei eine seitliche Ausdehnung der länglichen Muster im Bereich von ungefähr 1 μm bis ungefähr 5 μm liegt.
  7. Die Halbleiterelementstruktur nach Anspruch 1, wobei das innere Gebiet der Eckenstruktur mit einem vordefinierten Identifizierungsmuster gefüllt ist.
  8. Die Halbleiterelementstruktur nach Anspruch 7, wobei das vordefinierte Identifizierungsmuster für die Materialschicht, in der die Eckenstruktur gebildet ist, kennzeichnend ist.
  9. Die Halbleiterelementstruktur nach Anspruch 7, wobei das vordefinierte Identifizierungsmuster für eine Messvorrichtung verwendbar ist, um einen Wafer für einen automatisierten Inspektionsvorgang zu justieren.
  10. Die Halbleiterelementstruktur nach Anspruch 7, wobei das vordefinierte Identifizierungsmuster mehrere parallele Linien aufweist.
  11. Die Halbleiterelementstruktur nach Anspruch 10, wobei die Orientierungen der parallelen Linien der vordefinierten Identifizierungsmuster im inneren Gebiet der Eckenstrukturen, die in zwei aufeinanderfolgenden Materialschichten gebildet sind, sich voneinander unterscheiden.
  12. Die Halbleiterelementstruktur nach Anspruch 1, wobei die länglichen Muster ferner einen Innen-Winkel von ungefähr 45° und einen Innen-Winkel von ungefähr 135° definieren.
  13. Die Halbleiterelementstruktur nach Anspruch 4, wobei die Länge der zumindest ersten und zweiten länglichen Muster im Bereich von etwa 40 μm bis ungefähr 80 μm liegt.
  14. Die Halbleiterelementstruktur nach Anspruch 1, wobei eine minimale Abmessung des inneren Gebiets der Eckenstruktur im Bereich von ungefähr 5 μm bis ungefähr 25 μm liegt.
  15. Die Halbleiterelementstruktur nach Anspruch 7, wobei das vordefinierte Identifizierungsmuster mehrere in der Materialschicht gebildete Öffnungen aufweist.
  16. Die Halbleiterelementstruktur nach Anspruch 15, wobei die Materialschicht eine Schicht ist, auf der eine Metallisierungsschicht zu bilden ist.
  17. Die Halbleiterelementstruktur nach Anspruch 3, wobei das Abgrenzungsgebiet zumindest eines der folgenden bei der Halbleiterfertigung verwendeten Strukturelemente aufweist: einen flachen Graben, eine lokale Verbindungsleitung oder ein Kontaktmuster.
  18. Die Halbleiterelementstruktur nach Anspruch 1, die ferner umfasst: ein zweites Chipgebiet mit einer zweiten Eckenstruktur mit einem zweiten Abgrenzungsgebiet; wobei die Eckenstruktur und die zweite Eckenstruktur achsensymmetrisch mit Bezug zu einer Mittellinie sind, die das Chipgebiet und das zweite Chipgebiet trennt.
DE10128269A 2001-06-12 2001-06-12 Eine Chipflächen-Justierstruktur Expired - Fee Related DE10128269B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10128269A DE10128269B4 (de) 2001-06-12 2001-06-12 Eine Chipflächen-Justierstruktur
US10/124,216 US6724096B2 (en) 2001-06-12 2002-04-16 Die corner alignment structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10128269A DE10128269B4 (de) 2001-06-12 2001-06-12 Eine Chipflächen-Justierstruktur

Publications (2)

Publication Number Publication Date
DE10128269A1 DE10128269A1 (de) 2003-01-02
DE10128269B4 true DE10128269B4 (de) 2004-05-27

Family

ID=7687901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10128269A Expired - Fee Related DE10128269B4 (de) 2001-06-12 2001-06-12 Eine Chipflächen-Justierstruktur

Country Status (2)

Country Link
US (1) US6724096B2 (de)
DE (1) DE10128269B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110082A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp リードフレーム、半導体装置および半導体チップの載置位置確認方法
DE102004062994A1 (de) * 2004-12-22 2006-04-20 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip mit Flipchip-Kontakten und Verfahren zu seiner Herstellung
US8754538B2 (en) 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
US8432548B2 (en) * 2008-11-04 2013-04-30 Molecular Imprints, Inc. Alignment for edge field nano-imprinting
US8830466B2 (en) 2011-11-10 2014-09-09 Cisco Technology, Inc. Arrangement for placement and alignment of opto-electronic components
US9380709B2 (en) 2013-03-15 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of cutting conductive patterns
CN109983567B (zh) * 2019-02-13 2020-05-22 长江存储科技有限责任公司 用于在半导体制造中定位图案的标记

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283399A (ja) * 1993-03-30 1994-10-07 Matsushita Electric Works Ltd 半導体装置及び製造方法
DE68922759T2 (de) * 1988-02-11 1995-12-14 Eev Ltd., Chelmsford, Essex Verfahren zur Herstellung einer Festkörper-Bildaufnahmeeinrichtung.
JPH08273997A (ja) * 1995-03-29 1996-10-18 Oki Electric Ind Co Ltd アライメントマーク
JPH09312251A (ja) * 1996-05-22 1997-12-02 Nikon Corp 投影露光装置
US5917205A (en) * 1995-06-01 1999-06-29 Kabushiki Kaisha Toshiba Photolithographic alignment marks based on circuit pattern feature
DE10015698C1 (de) * 1999-12-06 2001-03-22 Mitsubishi Electric Corp Halbleitereinrichtung, Photomaske und Verfahren der Überdeckungsgenauigkeit
DE10025209A1 (de) * 1999-07-21 2001-04-05 Mitsubishi Electric Corp Halbleitereinrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408131A (en) 1992-04-20 1995-04-18 Motorola, Inc. Circuit identifier for use with focused ion beam equipment
US5753391A (en) 1995-09-27 1998-05-19 Micrel, Incorporated Method of forming a resistor having a serpentine pattern through multiple use of an alignment keyed mask
US5998295A (en) 1996-04-10 1999-12-07 Altera Corporation Method of forming a rough region on a substrate
US6005294A (en) 1996-05-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of arranging alignment marks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68922759T2 (de) * 1988-02-11 1995-12-14 Eev Ltd., Chelmsford, Essex Verfahren zur Herstellung einer Festkörper-Bildaufnahmeeinrichtung.
JPH06283399A (ja) * 1993-03-30 1994-10-07 Matsushita Electric Works Ltd 半導体装置及び製造方法
JPH08273997A (ja) * 1995-03-29 1996-10-18 Oki Electric Ind Co Ltd アライメントマーク
US5917205A (en) * 1995-06-01 1999-06-29 Kabushiki Kaisha Toshiba Photolithographic alignment marks based on circuit pattern feature
JPH09312251A (ja) * 1996-05-22 1997-12-02 Nikon Corp 投影露光装置
DE10025209A1 (de) * 1999-07-21 2001-04-05 Mitsubishi Electric Corp Halbleitereinrichtung
DE10015698C1 (de) * 1999-12-06 2001-03-22 Mitsubishi Electric Corp Halbleitereinrichtung, Photomaske und Verfahren der Überdeckungsgenauigkeit

Also Published As

Publication number Publication date
US6724096B2 (en) 2004-04-20
DE10128269A1 (de) 2003-01-02
US20020185753A1 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
DE102007046850B4 (de) Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
DE102005046973B4 (de) Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
DE60127029T2 (de) Ausrichtungsverfahren, Verfahren zur Inspektion von Überlagerungsfehlern und Photomaske
DE69130346T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE69020484T2 (de) Vorrichtung und Verfahren zur Beschreibung von fotolithografischen Systemen.
DE19736959C2 (de) Zwischenmaske, dadurch übertragenes Muster und Korrekturverfahren
DE3224462C2 (de)
DE112004000395T5 (de) Halbleiterwafer mit nichtrechteckig geformten Chips
DE2346719A1 (de) Bestrahlungsmaske fuer eine strukturerzeugung in fotolacken mit roentgenstrahlbelichtung
DE10128269B4 (de) Eine Chipflächen-Justierstruktur
DE102013202484B4 (de) SOI-Wafer und Verfahren zu seiner Herstellung
DE102017126395A1 (de) Mehrmasken-Mehrfachbelichtungs-Lithografie und Masken
DE69413465T2 (de) Belichtungsapparat und Verfahren zur Herstellung einer Vorrichtung unter Verwendung desselben
DE3586501T2 (de) Herstellung und evaluation einer ausrichtung mittels ausrichtzeichen.
DE69527682T2 (de) Belichtungsapparat und Belichtungsverfahren
DE102013108876B4 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE102004007105B4 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE102013113626B4 (de) Randdominantes ausrichtungsverfahren für ein belichtungs-scanner-system
DE102013111004A1 (de) Ausrichtungsmarken und Halbleiter-Werkstück
DE102019201202B4 (de) Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen
DE10345471B4 (de) Justiermarke zur Grobjustage und Feinjustage eines Halbleiterwafers in einem Belichtungsgerät
DE69020704T2 (de) Verfahren zur Herstellung einer Anordnung und Maskgruppe dazu.
DE69226234T2 (de) Verfahren zur Herstellung metrologischen Strukturen besonders geeignet für die Bestimmung der Präzision in Vorrichtungen, die den Abstand auf bearbeiteten Substraten messen
DE10046911A1 (de) Photomaske, Photomaskenpaar, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10015698C1 (de) Halbleitereinrichtung, Photomaske und Verfahren der Überdeckungsgenauigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130101