DE10127357C1 - Manufacturing system for production of circuit structure on conductive plate uses two lasers with lenses illuminating two separate areas on plate - Google Patents
Manufacturing system for production of circuit structure on conductive plate uses two lasers with lenses illuminating two separate areas on plateInfo
- Publication number
- DE10127357C1 DE10127357C1 DE10127357A DE10127357A DE10127357C1 DE 10127357 C1 DE10127357 C1 DE 10127357C1 DE 10127357 A DE10127357 A DE 10127357A DE 10127357 A DE10127357 A DE 10127357A DE 10127357 C1 DE10127357 C1 DE 10127357C1
- Authority
- DE
- Germany
- Prior art keywords
- laser
- wavelength
- conductor structures
- field size
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 6
- 238000012634 optical imaging Methods 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000003754 machining Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
- H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Laser Beam Processing (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
Die Erfindung betrifft ein Verfahren sowie eine Einrichtung zur Strukturierung von Leiterplatten mit groben Leiterstruk turen und mit mindestens einem Bereich mit feinen Leiter strukturen, wobei auf ein elektrisch isolierendes Substrat eine Metallschicht aufgebracht und aus dieser Metallschicht durch partielles Ätzen die gewünschte Leiterstruktur freige legt wird.The invention relates to a method and a device for structuring printed circuit boards with rough conductor structure ture and with at least one area with fine conductors structures, being on an electrically insulating substrate applied a metal layer and from this metal layer release the desired conductor structure by partial etching is laid.
Aus der EP 0 062 300 A2 ist bereits ein Verfahren zur Her stellung von Leiterplatten bekannt, bei welchem ein ganzflä chig auf eine Metallschicht aufgebrachtes metallisches Ätzre sist mittels Laserstrahlung selektiv in den nicht den Leiter strukturen entsprechenden Bereichen wieder entfernt wird und danach die Leiterstrukturen durch Abätzen der derart freige legten Metallschicht gebildet werden.EP 0 062 300 A2 has already disclosed a process for producing position of circuit boards known, in which a whole area metallic etch applied to a metal layer is selective by means of laser radiation in the not the conductor corresponding areas are removed again and then the conductor structures by etching the so clear placed metal layer are formed.
Aus der DE 41 31 065 A1 ist weiterhin ein Verfahren zur Her stellung von Leiterplatten bekannt, bei welchem auf ein Sub strat nacheinander eine Metallschicht und eine metallische oder organische Ätzresistschicht aufgebracht werden, worauf diese Ätzresistschicht mittels Laserstrahlung in den unmit telbar an das spätere Leiterbahnmuster angrenzenden Bereichen entfernt und die dadurch freigelegte Metallschicht derart weggeätzt wird, daß das Leiterbahnmuster und durch Ätzgräben elektrisch davon isolierte Inselbereiche der Metallschicht auf dem Substrat verbleiben. Die Strukturierung mittels La serstrahlung kann rasch vorgenommen werden, da die zu entfer nenden Bereiche der Ätzresistschicht nur eine geringe Breite aufweisen müssen und die größeren Flächen zwischen zwei Lei terbahnen stehen bleiben. DE 41 31 065 A1 also describes a method for producing position of circuit boards known, in which on a sub strat successively a metal layer and a metallic one or organic etching resist layer are applied, whereupon this etch resist layer using laser radiation in the immit areas adjoining the later trace pattern removed and the metal layer exposed in this way is etched away that the conductor pattern and by etching trenches Island areas of the metal layer electrically insulated therefrom remain on the substrate. The structuring using La Ser radiation can be done quickly because the to remove areas of the etching resist layer only a small width must have and the larger areas between two Lei stop tracks.
In der WO 00/04750 A1 ist ferner ein Verfahren zur Herstel lung von groben Leiterstrukturen und feinen Leiterstrukturen beschrieben, bei dem im Bereich der groben Leiterstrukturen ein Ätzresist mittels Fotolithografie strukturiert wird, wäh rend im Bereich der feinen Leiterstrukturen ein Ätzresist mit Hilfe eines Laserstrahls strukturiert wird. Die derart auf verschiedene Weise strukturierten Ätzresistschichten werden dann in bekannter Weise geätzt. Zwar ist dort die Möglichkeit angesprochen, für die verschiedenen Strukturierungsverfahren mit dem gleichen Ätzresist zu arbeiten und sowohl die groben als auch die feinen Leiterstrukturen in einem Arbeitsgang zu ätzen, doch ergibt sich dabei kein optimaler Arbeitsablauf, da das gewöhnlich für die Laserstrukturierung verwendete me tallische Ätzresist (zum Beispiel Zinn) für das Fotolithogra fieverfahren weniger gut geeignet ist.In WO 00/04750 A1 there is also a method of manufacture development of coarse conductor structures and fine conductor structures described in the case of the rough conductor structures an etching resist is structured by means of photolithography, while etching resist in the area of fine conductor structures Is structured using a laser beam. The so on etched resist layers structured in different ways then etched in a known manner. There is the possibility there addressed, for the different structuring processes to work with the same etching resist and both the rough ones as well as the fine conductor structures in one step etching, but there is no optimal workflow, since the me usually used for laser structuring metallic etch resist (for example tin) for the photolithography fieverfahren less suitable.
Aus der DE 197 19 700 A1 ist es auch bereits bekannt, zur Herstellung von Sacklöchern in einer Leiterplatte zwei Laser mit unterschiedlichen Wellenlängen zu verwenden. Dabei wird zunächst in einer Kupferschicht mit einem Laser einer ersten Wellenlänge ein Loch erzeugt, und danach wird mittels eines zweiten Lasers mit einer zweiten Wellenlänge das Loch inner halb einer Dielektrikumsschicht vertieft. Beim Erreichen ei ner zweiten Kupferschicht stoppt die Bohrung, weil die Laser strahlung der zweiten Wellenlänge von Kupfer reflektiert wird.From DE 197 19 700 A1 it is also known to Production of blind holes in a circuit board two lasers to use with different wavelengths. Doing so first in a copper layer with a laser of a first Wavelength creates a hole, and then using a second laser with a second wavelength the hole inside half deepened in a dielectric layer. When reaching egg A second copper layer stops drilling because the laser radiation of the second wavelength is reflected by copper becomes.
Ziel der vorliegenden Erfindung ist es, ein Verfahren und ei
ne Einrichtung anzugeben, womit Leiterplatten mit groben und
feinen Leiterstrukturen in möglichst einfacher und wirt
schaftlicher Weise strukturiert werden können. Erfindungsge
mäß wird dieses Ziel mit folgenden Verfahrensschritten er
reicht:
The aim of the present invention is to provide a method and a device with which circuit boards with coarse and fine conductor structures can be structured in the simplest and most economical manner. According to the invention, this goal is achieved with the following process steps:
- a) auf ein elektrisch isolierendes Substrat wird eine Metall schicht aufgebracht,a) a metal is placed on an electrically insulating substrate layer applied,
- b) auf die Metallschicht wird eine Ätzresistschicht aufgetra gen,b) an etching resist layer is applied to the metal layer gene,
- c) durch partielles Abtragen der Ätzresistschicht (61) mit einem ersten Laserstrahl (14) einer vorgegebenen ersten Wellenlänge und einer durch eine erste Abbildungseinheit (13) vorgegebenen ersten Bearbeitungs-Feldgröße (3) werden die Konturen (62) der vorgesehenen groben Leiterstrukturen (31) freigelegt,c) by partially removing the etching resist layer ( 61 ) with a first laser beam ( 14 ) of a predetermined first wavelength and a first processing field size ( 3 ) predetermined by a first imaging unit ( 13 ), the contours ( 62 ) of the coarse conductor structures ( 31 ) exposed,
durch partielles Abtragen der Ätzresistschicht (by partially removing the etching resist layer (
6161
) mit einem zweiten Laserstrahl () with a second laser beam (
2424
) einer vorgegebenen zweiten Wellen länge und einer durch eine zweite Abbildungseinheit () of a given second wave length and one by a second imaging unit (
2323
) vor gegebenen zweiten Bearbeitungs-Feldgröße () before given second machining field size (
44
) werden die Konturen () become the contours (
6363
) der feinen Leiterstrukturen freige legt, wobei die zweite Wellenlänge kleiner ist als die er ste Wellenlänge und/oder die zweite Feldgröße () of the fine conductor structures the second wavelength is smaller than that most wavelength and / or the second field size (
44
) kleiner ist als die erste Feldgröße () smaller is as the first field size (
33
),)
- a) durch Ätzen der freigelegten Metallbereiche (62, 67) werden die groben und die feinen Leiterstrukturen (31, 41) gleich zeitig erzeugt unda) by etching the exposed metal areas ( 62 , 67 ), the coarse and fine conductor structures ( 31 , 41 ) are generated simultaneously and
- b) durch Abtragen der restlichen Ätzresistschicht werden die Oberflächen der Leiterstrukturen freigelegt.b) by removing the remaining etching resist layer Surfaces of the conductor structures exposed.
Bei der Erfindung geht es also darum, sowohl grobe als auch feine Leiterstrukturen mit gleichen Verfahrensschritten, näm lich durch Strukturierung einer Ätzresistschicht und an schließendes Ätzen zu erzeugen, jedoch durch die Wahl unter schiedlicher Laser den unterschiedlichen Leiterstrukturen und entsprechend unterschiedlichen Isolierabständen Rechnung zu tragen und dabei für die jeweilige Struktur die optimale Be arbeitungsgeschwindigkeit zu erzielen. Dabei macht sich die Erfindung die Erkenntnis zunutze, daß ein Laserstrahl mit ge ringer Wellenlänge und kurzer Brennweite in einem kleinen Be arbeitungsfeld feine Strukturen genau erzeugen kann, aber für die Bearbeitung breiterer Strukturen und größerer Felder für eine wirtschaftliche Arbeitsweise zu langsam ist, während ein Laserstrahl mit langer Wellenlänge und einer Einstellung auf große Brennweite breitere Strukturen in einem großen Bearbei tungsfeld mit erheblich größerer Geschwindigkeit bearbeiten kann. In einer vorteilhaften Ausgestaltung des erfindungsge mäßen Verfahrens ist vorgesehen, daß für die Bearbeitung der groben Leiterstrukturen der erste Laser eine Wellenlänge zwi schen 1064 nm und 355 nm, vorzugsweise 1064 nm, und der zwei te Laser eine Wellenlänge zwischen 532 und 266 nm, vorzugs weise 532 oder 355 nm, aufweist, wobei die Wellenlänge des ersten Lasers in jedem Fall größer als die des zweiten Lasers ist. Weiterhin ist in der bevorzugten Ausgestaltung des er findungsgemäßen Verfahrens vorgesehen, daß der Strahl des er sten Lasers über eine größere Brennweite fokussiert wird als der Strahl des zweiten Lasers, wodurch der erste Laser eine größere Bearbeitungsfläche überstreicht als der zweite.The invention is therefore about, both rough and fine conductor structures with the same process steps, näm Lich by structuring an etch resist layer and on generate final etching, but by choosing from different lasers the different conductor structures and according to different insulation distances wear and the optimal loading for the respective structure to achieve working speed. It makes itself Invention take advantage of the knowledge that a laser beam with ge short wavelength and short focal length in a small range field of work can produce fine structures exactly, but for processing of broader structures and larger fields for an economic way of working is too slow while one Long wavelength laser beam with one setting on large focal length wider structures in one large machining Edit the field at a much higher speed can. In an advantageous embodiment of the fiction Appropriate procedure is provided for the processing of rough conductor structures the first laser has a wavelength between 1064 nm and 355 nm, preferably 1064 nm, and the two te laser has a wavelength between 532 and 266 nm, preferably example, 532 or 355 nm, the wavelength of the first laser in any case larger than that of the second laser is. Furthermore, in the preferred embodiment of the inventive method provided that the beam of he most laser is focused over a larger focal length than the beam of the second laser, making the first laser a larger machining area sweeps over than the second.
Eine erfindungsgemäße Einrichtung zur Strukturierung von Lei
terplatten mit groben Leiterstrukturen und mit mindestens ei
nem Bereich mit feinen Leiterstrukturen weist folgende Merk
male auf:
A device according to the invention for structuring circuit boards with coarse conductor structures and with at least one area with fine conductor structures has the following features:
- a) eine Aufnahme zur Positionierung einer Leiterplatte,a) a receptacle for positioning a circuit board,
- b) einen ersten Laser mit einer Ablenkoptik und einer Abbil dungseinheit mit einer ersten Brennweite, die über der Leiterplattenoberfläche derart positionierbar ist, daß sie eine erste Bearbeitungsfeldgröße zu bestrahlen vermag,b) a first laser with deflection optics and an image unit with a first focal length that is above the PCB surface can be positioned so that it can irradiate a first machining field size,
- c) einen zweiten Laser mit einer Ablenkoptik und einer Abbil dungseinheit mit einer zweiten Brennweite, die eine zweite Bearbeitungsfeldgröße zu bestrahlen vermag, wobei der zweite Laser eine größere Wellenlänge als der erste Laser aufweist und/oder die zweite Brennweite sowie die zweite Feldgröße kleiner sind als die erste Brennweite und die erste Feldgröße, undc) a second laser with deflection optics and an image unit with a second focal length, which is a second Machining field size can irradiate, the second laser has a longer wavelength than the first laser has and / or the second focal length and the second Field size are smaller than the first focal length and the first field size, and
- d) eine Steuerungseinrichtung, um mit dem ersten Laser je weils große Felder der Leiterplatte mit groben Leiter strukturen und mit dem zweiten Laser kleinere Felder der Leiterplatte mit feineren Leiterstrukturen zu bestrahlen.d) a control device to ever with the first laser because large areas of the circuit board with coarse conductors structure and smaller fields with the second laser Irradiate circuit board with finer conductor structures.
Die Erfindung wird nachfolgend an Ausführungsbeispielen an hand der Zeichnung näher erläutert.The invention is based on exemplary embodiments hand of the drawing explained in more detail.
Es zeigtIt shows
Fig. 1 die schematische Anordnung von zwei Lasern für das erfindungsgemäße Verfahren, Fig. 1 shows a schematic arrangement of two lasers for the inventive method,
Fig. 2 eine Draufsicht auf eine schematisch dargestellte Leiterplatte mit groben und feinen Leiterstrukturen, Fig. 2 is a plan view of a schematically illustrated printed circuit board with coarse and fine conductor structures,
Fig. 3 bis 6 einen Ausschnitt aus einer Leiterplatte - in Schnittdarstellung - in den einzelnen Verfahrensstadien bei der erfindungsgemäßen Herstellung der groben und feinen Lei terstrukturen, Figures 3 to 6 a section of a circuit board - in section - terstrukturen in the individual process stages in the inventive preparation of the coarse and fine Lei.
Fig. 7 eine Draufsicht auf die Leiterbahnstruktur gemäß Fig. 6, Fig. 7 is a plan view of the wiring pattern shown in FIG. 6,
Fig. 8 ein Diagramm zur Darstellung der mit verschiedenen Lasern in Abhängigkeit von verschiedenen Schichtdicken und verschiedenen Feldgrößen erreichbaren Isolationsgräben zwi schen den Leiterstrukturen sowie der erreichbaren Bearbei tungsgeschwindigkeiten. Fig. 8 is a diagram showing the achievable with different lasers in response to various layer thicknesses and various field sizes insulation trenches Zvi rule the conductor structures and the achievable machining processing speeds.
In Fig. 1 ist schematisch eine Anordnung gezeigt, wie sie für die Durchführung des erfindungsgemäßen Verfahrens geeig net ist. Über einer Leiterplatte 1, die in einer Bearbei tungsfläche auf einem in seiner Ebene in x- und y-Richtung verfahrenbaren Tisch 10 liegt, sind zwei Laser, nämlich ein erster Laser 11 und ein zweiter Laser 21 angeordnet. Der er ste Laser 11 erzeugt über eine Ablenkoptik 12 und eine Lin senanordnung 13 einen ersten Laserstrahl 14, der auf die Flä che der Leiterplatte 1 fokussiert ist und aufgrund einer re lativ großen ersten Brennweite ein erstes, relativ großes Be arbeitungsfeld 3 überstreichen kann. Der zweite Laser 21 er zeugt über seine Ablenkoptik 22 und die Linsenanordnung 23 ei nen zweiten Laserstrahl 24, der aufgrund der geringeren Brennweite 25 ein kleineres Bearbeitungsfeld 4 zu überstrei chen vermag. Beide Laser 11 und 21 weisen eine unterschiedli che Wellenlänge auf. Beispielsweise ist der Laser 11 ein Neo dymium-YAG-Laser mit einer Wellenlänge von 1024 nm, während der Laser 21 ein Neodymium-Vanadat-Laser mit einer Wellenlän ge von 532 oder 355 nm sein kann. Sowohl die beiden Laser 11 und 21 als auch der Tisch werden von einer zentralen Steue rungseinheit 9 gesteuert.In Fig. 1, an arrangement is shown schematically as it is net for the implementation of the inventive method. Above a printed circuit board 1 , which lies in a processing area on a table 10 which is movable in its plane in the x and y directions, two lasers, namely a first laser 11 and a second laser 21, are arranged. The first laser 11 generates a deflection optics 12 and a Lin senanordnung 13 a first laser beam 14 , which is focused on the surface of the circuit board 1 and due to a relatively large first focal length can sweep a first, relatively large machining field 3 Be. The second laser 21, it produces about its deflecting optics 22 and the lens arrangement 23, a second laser beam 24 which , due to the smaller focal length 25, is able to cover a smaller processing field 4 . Both lasers 11 and 21 have a different wavelength. For example, the laser 11 is a neodymium-YAG laser with a wavelength of 1024 nm, while the laser 21 can be a neodymium-vanadate laser with a wavelength of 532 or 355 nm. Both the two lasers 11 and 21 and the table are controlled by a central control unit 9 .
Fig. 2 zeigt schematisch ein großes Bearbeitungsfeld 3 mit groben Leiterbahnstrukturen 31 sowie ein innerhalb des Bear beitungsfeldes 3 angeordnetes kleines Bearbeitungsfeld 4 mit feinen Leiterstrukturen 41. Erfindungsgemäß werden sowohl die groben Strukturen 31 als auch die feinen Strukturen 41 mit Hilfe der beiden Laser 11 und 21 nach dem erfindungsgemäßen Verfahren gewonnen. Fig. 2 shows schematically a large edit box 3 having coarse conductor structures 31 and a beitungsfeldes within the Bear 3 arranged small edit box 4 with fine conductor patterns 41. According to the invention, both the coarse structures 31 and the fine structures 41 are obtained using the two lasers 11 and 21 using the method according to the invention.
Die einzelnen Verfahrensschritte sind anhand der Fig. 3 bis 6 zu verfolgen. In diesen Figuren ist ein Schnitt durch einen Abschnitt einer Leiterplatte 1 gezeigt, welche bei spielsweise zwei übereinanderliegende leitende Schichten 5 und 6 aufweist, die durch eine Dielektrikumsschicht 7 vonein ander getrennt sind. Wie in Fig. 3 zu sehen ist, ist die in nere Schicht 5 bereits strukturiert, und die äußere leitende Schicht 6 ist über Bohrungen bzw. Ausnehmungen 8 in der Die lektrikumsschicht 7 partiell mit der inneren leitenden Schicht 5 verbunden.The individual process steps can be followed using FIGS. 3 to 6. In these figures, a section through a section of a printed circuit board 1 is shown, which in example has two superimposed conductive layers 5 and 6 , which are separated from one another by a dielectric layer 7 . As can be seen in FIG. 3, the inner layer 5 is already structured, and the outer conductive layer 6 is partially connected to the inner conductive layer 5 via bores or recesses 8 in the dielectric layer 7 .
Zur Strukturierung der leitenden Schicht 6 wird nunmehr so wohl im Bereich des Bearbeitungsfeldes 3 als auch im Bereich des Bearbeitungsfeldes 4 eine Ätzresistschicht 61 aufge bracht, die beispielsweise aus Zinn besteht. Im Bereich der gewünschten groben Leiterbahnstruktur 3 wird nun mit Laser strahlen 14 von dem ersten Laser 11 die Ätzresistschicht 61 dort abgetragen, wo keine leitenden Flächen bzw. Leiterbahnen entstehen sollen, d. h. wo Isolationsabstände gewünscht wer den. Somit werden die Bereiche 62 freigelegt, wie dies in Fig. 4 zu sehen ist. Danach werden mit den Laserstrahlen 24 des zweiten Lasers 2 ausgewählte Isolations-Bereiche des zweiten Bearbeitungsfeldes 4 partiell derart bestrahlt, daß die für die feinen Leiterstrukturen nicht erwünschten Berei che der Metallschicht 6 freigelegt werden. Mit den derart er zeugten Ausnehmungen 63 entsteht eine Struktur gemäß Fig. 5.To structure the conductive layer 6 , an etching resist layer 61 is now brought up in the area of the processing field 3 as well as in the area of the processing field 4, which layer consists, for example, of tin. In the area of the desired coarse conductor track structure 3 , the etching resist layer 61 is now removed by laser 14 from the first laser 11 where no conductive surfaces or conductor tracks are to be created, ie where insulation distances are desired. The areas 62 are thus exposed, as can be seen in FIG. 4. Thereafter, selected isolation areas of the second processing field 4 are partially irradiated with the laser beams 24 of the second laser 2 in such a way that the areas of the metal layer 6 which are not desired for the fine conductor structures are exposed. With the recesses 63 thus created, a structure according to FIG. 5 is created.
Danach wird die gesamte Leiterplatte geätzt, wodurch die un terhalb der Bereiche 62 und 63 freigelegten Bereiche der Me tallschicht 6 weggeätzt werden, so daß eine Struktur gemäß Fig. 6 mit groben Leiterstrukturen 31 und feinen Leiter strukturen 41 entsteht.The entire printed circuit board is then etched, as a result of which the areas of the metal layer 6 exposed below the regions 62 and 63 are etched away, so that a structure according to FIG. 6 with coarse conductor structures 31 and fine conductor structures 41 is produced.
In einer Draufsicht gemäß Fig. 7 ist gezeigt, wie die Grö ßenverhältnisse der groben Leiterstrukturen und der feinen Leiterstrukturen sich unterscheiden. Die groben Leiterstruk turen besitzen Leiterbahnbreiten in der Größenordnung von 100 µm, während die feinen Leiterbahnstrukturen Leiterbahn breiten und entsprechende Abstände in der Größenordnung von 50 µm aufweisen. Die Grenze zwischen beiden Bereichen liegt etwa bei 75 µm.In a plan view of FIG. 7 is shown how the large ßenverhältnisse the coarse conductor structures and the fine conductor structures differ. The coarse conductor structures have conductor widths in the order of 100 µm, while the fine conductor structures have conductor widths and corresponding distances in the order of 50 µm. The boundary between the two areas is approximately 75 µm.
Eine Auswahl der jeweiligen Laser für die Grobstrukturierung und für die Feinstrukturierung läßt sich anhand des Diagramms von Fig. 8 treffen. Dort ist gezeigt, welche Mindestabstände zwischen den Leiterbahnen durch die Bearbeitung mit dem je weiligen Laser und das anschließende Ätzen entstehen, wobei diese Grabenbreite aufgrund der zwangsläufigen Unterätzung auch noch von der Stärke der Kupferschicht abhängt. Für jeden Lasertyp ist zusätzlich angegeben, wie sich die Einstellung der Brennweite, von der die Feldgröße des Bearbeitungsfeldes abhängt, auf die Grabenbreite auswirkt. So erhält man bei spielsweise mit einem Infrarot-Laser mit einer Wellenlänge von 1064 nm bei einer Kupferschicht von 7 µm durch das an schließende Ätzen eine Grabenbreite von etwa 28 µm, während man mit dem gleichen Laser bei einer Kupferschicht von 20 µm eine Grabenbreite von 50 µm erhält, dies alles unter der Vor aussetzung, daß die Brennweite des Lasers auf eine Feldgröße von 25 × 25 mm2 eingestellt ist. Stellt man den gleichen La ser auf ein Feld von 150 × 150 mm2 ein, so werden die geätz ten Gräben zwischen den Leiterbahnen bereits mindestens 100 bis 120 µm breit, je nach Stärke der Kupferschicht. Bei die ser letzteren Einstellung erhält man allerdings eine wesent lich höhere Bearbeitungsgeschwindigkeit, wie sich dies aus der durchgezogenen Linie mit der Geschwindigkeitsskala auf der rechten Seite des Diagramms ergibt. Mit den Lasern kürze rer Wellenlängen, 532 nm bzw. 355 nm, erhält man entsprechend kleinere Grabenbreiten für gewünschte Feinstrukturen, jedoch auch mit einer geringeren Bearbeitungsgeschwindigkeit, wie anhand der gestrichelten und der strichpunktierten Linie er kennbar ist.A selection of the respective lasers for the rough structuring and for the fine structuring can be made using the diagram in FIG. 8. There it is shown which minimum distances between the conductor tracks result from the processing with the respective laser and the subsequent etching, this trench width also being dependent on the thickness of the copper layer due to the inevitable undercutting. For each laser type, it is also specified how the setting of the focal length, on which the field size of the processing field depends, affects the trench width. For example, with an infrared laser with a wavelength of 1064 nm and a copper layer of 7 µm, the etching at the end results in a trench width of about 28 µm, while the same laser with a copper layer of 20 µm gives a trench width of 50 µm receives, all under the condition that the focal length of the laser is set to a field size of 25 × 25 mm 2 . If one sets the same laser on a field of 150 × 150 mm 2 , the etched trenches between the conductor tracks are already at least 100 to 120 µm wide, depending on the thickness of the copper layer. With the latter setting, however, you get a significantly higher processing speed, as can be seen from the solid line with the speed scale on the right side of the diagram. With the lasers of shorter wavelengths, 532 nm or 355 nm, correspondingly smaller trench widths are obtained for desired fine structures, but also with a lower processing speed, as can be seen from the dashed and dash-dotted lines.
Claims (6)
- a) auf ein elektrisch isolierendes Substrat (7) wird eine Me tallschicht (6) aufgebracht,
- b) auf die Metallschicht (6) wird eine Ätzresistschicht (61) aufgetragen,
- c) durch partielles Abtragen der Ätzresistschicht (61) mit einem ersten Laserstrahl (14) einer vorgegebenen ersten Wellenlänge und einer durch eine erste Abbildungseinheit (13) vorgegebenen ersten Bearbeitungs-Feldgröße (3) werden die Konturen (62) der vorgesehenen groben Leiterstrukturen (31) freigelegt,
- d) durch partielles Abtragen der Ätzresistschicht (61) mit einem zweiten Laserstrahl (24) einer vorgegebenen zweiten Wellenlänge und einer durch eine zweite Abbildungseinheit (23) vorgegebenen zweiten Bearbeitungs-Feldgröße (4) wer den die Konturen(63) der feinen Leiterstrukturen freige legt, wobei die zweite Wellenlänge kleiner ist als die er ste Wellenlänge und/oder die zweite Feldgröße (4) kleiner ist als die erste Feldgröße (3),
- e) durch Ätzen der freigelegten Metallbereiche (62, 67) werden die groben und die feinen Leiterstrukturen (31, 41) gleich zeitig erzeugt und
- f) durch Abtragen der restlichen Ätzresistschicht (61) werden die Oberflächen der Leiterstrukturen (31, 41) freigelegt.
- a) a metal layer ( 6 ) is applied to an electrically insulating substrate ( 7 ),
- b) an etching resist layer ( 61 ) is applied to the metal layer ( 6 ),
- c) by partially removing the etching resist layer ( 61 ) with a first laser beam ( 14 ) of a predetermined first wavelength and a first processing field size ( 3 ) predetermined by a first imaging unit ( 13 ), the contours ( 62 ) of the coarse conductor structures ( 31 ) exposed,
- d) by partially removing the etching resist layer ( 61 ) with a second laser beam ( 24 ) of a predetermined second wavelength and a second processing field size ( 4 ) given by a second imaging unit ( 23 ) who exposes the contours ( 63 ) of the fine conductor structures , the second wavelength being smaller than the first wavelength and / or the second field size ( 4 ) being smaller than the first field size ( 3 ),
- e) by etching the exposed metal areas ( 62 , 67 ), the coarse and fine conductor structures ( 31 , 41 ) are produced simultaneously and
- f) by removing the remaining etching resist layer ( 61 ), the surfaces of the conductor structures ( 31 , 41 ) are exposed.
- a) eine Aufnahme (10) zur Positionierung einer Leiterplatte (1),
- b) einen ersten Laser (11) mit einer Ablenkoptik (12) und ei ner Abbildungseinheit (13) mit einer ersten Brennweite (15), die über der Leiterplattenoberfläche derart positio nierbar ist, daß sie eine erste Bearbeitungsfeldgröße (3) zu bestrahlen vermag,
- c) einen zweiten Laser (21) mit einer Ablenkoptik (22) und einer Abbildungseinheit (23) mit einer derartigen zweiten Brennweite (25), daß der Laser eine zweite Bearbeitungs feldgröße (4) zu bestrahlen vermag, wobei der zweite Laser (11) eine kleinere Wellenlänge als der erste Laser (12) aufweist und/oder wobei die zweite Brennweite (25) und die zweite Feldgröße (4) kleiner sind als die erste Brennweite (15) und die erste Feldgröße (3), und
- d) eine Steuerungseinrichtung (9), um mit dem ersten Laser (11) jeweils große Felder (3) der Leiterplatte (1) mit groben Leiterstrukturen (31) und mit dem zweiten Laser (12) kleinere Felder (4) der Leiterplatte mit feineren Leiterstrukturen (41) zu bestrahlen.
- a) a receptacle ( 10 ) for positioning a circuit board ( 1 ),
- b) a first laser ( 11 ) with a deflecting optics ( 12 ) and an imaging unit ( 13 ) with a first focal length ( 15 ), which can be positioned above the circuit board surface in such a way that it can irradiate a first processing field size ( 3 ),
- c) a second laser ( 21 ) with deflection optics ( 22 ) and an imaging unit ( 23 ) with such a second focal length ( 25 ) that the laser can irradiate a second processing field size ( 4 ), the second laser ( 11 ) has a smaller wavelength than the first laser ( 12 ) and / or wherein the second focal length ( 25 ) and the second field size ( 4 ) are smaller than the first focal length ( 15 ) and the first field size ( 3 ), and
- d) a control device ( 9 ) for using the first laser ( 11 ) in each case large fields ( 3 ) of the circuit board ( 1 ) with coarse conductor structures ( 31 ) and with the second laser ( 12 ) smaller fields ( 4 ) of the circuit board with finer ones Irradiate conductor structures ( 41 ).
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10127357A DE10127357C1 (en) | 2001-06-06 | 2001-06-06 | Manufacturing system for production of circuit structure on conductive plate uses two lasers with lenses illuminating two separate areas on plate |
US10/079,896 US6783688B2 (en) | 2001-06-06 | 2002-02-22 | Method and apparatus for structuring printed circuit boards |
TW091105155A TW520625B (en) | 2001-06-06 | 2002-03-19 | Method and device for patterning printed circuit boards |
PCT/DE2002/001750 WO2002100137A1 (en) | 2001-06-06 | 2002-05-15 | Method and device for structuring printed circuit boards |
CNA028113888A CN1513285A (en) | 2001-06-06 | 2002-05-15 | Method and device for constructing printed circuit boards |
KR10-2003-7015842A KR20040014547A (en) | 2001-06-06 | 2002-05-15 | Method and device for structuring printed circuit boards |
JP2003501975A JP2004527923A (en) | 2001-06-06 | 2002-05-15 | Method and apparatus for structuring a circuit board |
EP02740352A EP1393603A1 (en) | 2001-06-06 | 2002-05-15 | Method and device for structuring printed circuit boards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10127357A DE10127357C1 (en) | 2001-06-06 | 2001-06-06 | Manufacturing system for production of circuit structure on conductive plate uses two lasers with lenses illuminating two separate areas on plate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10127357C1 true DE10127357C1 (en) | 2002-09-26 |
Family
ID=7687318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10127357A Expired - Fee Related DE10127357C1 (en) | 2001-06-06 | 2001-06-06 | Manufacturing system for production of circuit structure on conductive plate uses two lasers with lenses illuminating two separate areas on plate |
Country Status (8)
Country | Link |
---|---|
US (1) | US6783688B2 (en) |
EP (1) | EP1393603A1 (en) |
JP (1) | JP2004527923A (en) |
KR (1) | KR20040014547A (en) |
CN (1) | CN1513285A (en) |
DE (1) | DE10127357C1 (en) |
TW (1) | TW520625B (en) |
WO (1) | WO2002100137A1 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW453139B (en) * | 1998-07-13 | 2001-09-01 | Siemens Ag | Method to produce circuit-plates with coarse conductive patterns and at least one region with fine conductive patterns |
JP4253280B2 (en) * | 2003-12-05 | 2009-04-08 | 三井金属鉱業株式会社 | Method for manufacturing printed wiring board |
TWI384925B (en) * | 2009-03-17 | 2013-02-01 | Advanced Semiconductor Eng | Structure of embedded-trace substrate and method of manufacturing the same |
DE102010019406B4 (en) * | 2010-05-04 | 2012-06-21 | Lpkf Laser & Electronics Ag | Method for partially releasing a defined area of a conductive layer |
CN106550545A (en) * | 2016-12-08 | 2017-03-29 | 湖北第二师范学院 | A kind of full-automatic PCB Sheetmaking systems and method based on Internet of Things |
CN107846783B (en) * | 2017-11-13 | 2020-05-12 | 上海安费诺永亿通讯电子有限公司 | Method for manufacturing metal lines distributed on different orientation surfaces of insulator |
KR102147177B1 (en) * | 2018-07-02 | 2020-08-25 | 유한회사 대구특수금속 | Method for manufacturing nameplate color representated onto transparent substrate using laser etching and transparent panel thereof |
CN113857681A (en) * | 2021-09-27 | 2021-12-31 | 深圳明阳芯蕊半导体有限公司 | Processing system and processing method of high-density carrier plate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0062300A2 (en) * | 1981-04-06 | 1982-10-13 | FRITZ WITTIG Herstellung gedruckter Schaltungen | Process for making a circuit board |
DE4131065A1 (en) * | 1991-08-27 | 1993-03-04 | Siemens Ag | Mfg. PCB having etch-resistant layer on metal layer on insulation material substrate - selectively removing etch-resistant layer by e.m. radiation and forming conductive path pattern on structured metal layer so exposed |
DE19719700A1 (en) * | 1997-05-09 | 1998-11-12 | Siemens Ag | Blind hole production in circuit board |
WO2000004750A1 (en) * | 1998-07-13 | 2000-01-27 | Siemens S.A. | Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60119790A (en) * | 1983-12-01 | 1985-06-27 | 三菱電機株式会社 | Method of forming ultrafine pattern of hybrid ic substrate |
JPH04168702A (en) * | 1990-10-31 | 1992-06-16 | Kyocera Corp | Adjusting method for resistance value of thick film resistor |
US5364493A (en) * | 1993-05-06 | 1994-11-15 | Litel Instruments | Apparatus and process for the production of fine line metal traces |
US5397433A (en) * | 1993-08-20 | 1995-03-14 | Vlsi Technology, Inc. | Method and apparatus for patterning a metal layer |
JP3153682B2 (en) | 1993-08-26 | 2001-04-09 | 松下電工株式会社 | Circuit board manufacturing method |
GB2286787A (en) | 1994-02-26 | 1995-08-30 | Oxford Lasers Ltd | Selective machining by dual wavelength laser |
US5989989A (en) * | 1996-05-31 | 1999-11-23 | Texas Instruments Incorporated | Die and cube reroute process |
US5895581A (en) * | 1997-04-03 | 1999-04-20 | J.G. Systems Inc. | Laser imaging of printed circuit patterns without using phototools |
WO2001038036A1 (en) | 1999-11-29 | 2001-05-31 | Siemens Production And Logistics Systems Ag | Method and device for treating substrates by means of laser beams |
DE10106399C1 (en) * | 2001-02-12 | 2002-09-05 | Siemens Ag | Process for the production of circuit carriers with coarse conductor structures and at least one area with fine conductor structures |
-
2001
- 2001-06-06 DE DE10127357A patent/DE10127357C1/en not_active Expired - Fee Related
-
2002
- 2002-02-22 US US10/079,896 patent/US6783688B2/en not_active Expired - Fee Related
- 2002-03-19 TW TW091105155A patent/TW520625B/en active
- 2002-05-15 JP JP2003501975A patent/JP2004527923A/en not_active Withdrawn
- 2002-05-15 WO PCT/DE2002/001750 patent/WO2002100137A1/en active Application Filing
- 2002-05-15 EP EP02740352A patent/EP1393603A1/en not_active Withdrawn
- 2002-05-15 KR KR10-2003-7015842A patent/KR20040014547A/en not_active Application Discontinuation
- 2002-05-15 CN CNA028113888A patent/CN1513285A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0062300A2 (en) * | 1981-04-06 | 1982-10-13 | FRITZ WITTIG Herstellung gedruckter Schaltungen | Process for making a circuit board |
DE4131065A1 (en) * | 1991-08-27 | 1993-03-04 | Siemens Ag | Mfg. PCB having etch-resistant layer on metal layer on insulation material substrate - selectively removing etch-resistant layer by e.m. radiation and forming conductive path pattern on structured metal layer so exposed |
DE19719700A1 (en) * | 1997-05-09 | 1998-11-12 | Siemens Ag | Blind hole production in circuit board |
WO2000004750A1 (en) * | 1998-07-13 | 2000-01-27 | Siemens S.A. | Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures |
Also Published As
Publication number | Publication date |
---|---|
EP1393603A1 (en) | 2004-03-03 |
KR20040014547A (en) | 2004-02-14 |
US6783688B2 (en) | 2004-08-31 |
CN1513285A (en) | 2004-07-14 |
TW520625B (en) | 2003-02-11 |
WO2002100137A1 (en) | 2002-12-12 |
US20030000916A1 (en) | 2003-01-02 |
JP2004527923A (en) | 2004-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69125333T2 (en) | Making metal patterns on a substrate | |
DE69728234T2 (en) | METHOD FOR PRODUCING INCREASED METALLIC CONTACTS ON ELECTRICAL CIRCUITS | |
DE4417245A1 (en) | High resolution structured metallisation prodn. | |
DE10312642A1 (en) | Semiconductor device and method of manufacturing bumps on semiconductor chips | |
DE69012444T2 (en) | Excimer-induced flexible interconnection structure. | |
DE102004040068B4 (en) | Method for laser drilling a multilayered workpiece | |
DE4020498C2 (en) | Method for producing multiwire printed circuit boards with insulated metal conductors and / or optical conductors | |
DE69424393T2 (en) | Process for forming contact holes in an insulating membrane and process for cutting the membrane | |
DE10307309B4 (en) | Apparatus and method for processing electrical circuit substrates by means of laser | |
DE19719700A1 (en) | Blind hole production in circuit board | |
EP1169893B1 (en) | Method for introducing plated-through holes in an electrically insulating base material that is provided with metal layers on both sides | |
DE10127357C1 (en) | Manufacturing system for production of circuit structure on conductive plate uses two lasers with lenses illuminating two separate areas on plate | |
EP1097616B1 (en) | Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures | |
DE4010899C2 (en) | ||
DE19929179A1 (en) | Flexible circuit board with access from both sides | |
DE4103834A1 (en) | Circuit board mfr. by channelling into metallic coating - using laser beam brightness variation in conjunction with orthogonal movements of table under process computer control | |
DE69008459T2 (en) | Process for producing a substrate for thick-film circuits. | |
DE60216182T2 (en) | Method for producing a printed circuit board | |
DE4117938A1 (en) | Perforation method for PCB - partially depth drilling followed by laser finishing to required depth | |
EP0931439B1 (en) | Method for building at least two wiring levels on electrically insulated supports | |
EP1289354A1 (en) | Multilayer printed circuit board and process for manufacturing holes therein | |
DE69931551T2 (en) | A method of making an electroplated blind hole multilayer printed circuit board | |
DE4437963C2 (en) | Multilayer printed circuit board and process for its manufacture | |
EP1360881B1 (en) | Method for producing wirings with rough conducting structures and at least one area with fine conducting structures | |
DE69622922T2 (en) | Printed circuit board for electronic components with high-density connections and their manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SIEMENS AG, 80333 MUENCHEN, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: HITACHI VIA MECHANICS,LTD., EBINA, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: BEETZ & PARTNER PATENTANWAELTE, 80538 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |