[go: up one dir, main page]

DE10119502B4 - Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau - Google Patents

Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau Download PDF

Info

Publication number
DE10119502B4
DE10119502B4 DE10119502A DE10119502A DE10119502B4 DE 10119502 B4 DE10119502 B4 DE 10119502B4 DE 10119502 A DE10119502 A DE 10119502A DE 10119502 A DE10119502 A DE 10119502A DE 10119502 B4 DE10119502 B4 DE 10119502B4
Authority
DE
Germany
Prior art keywords
semiconductor devices
electrode
main current
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10119502A
Other languages
English (en)
Other versions
DE10119502A1 (de
Inventor
Eiji Kariya Kono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Publication of DE10119502A1 publication Critical patent/DE10119502A1/de
Application granted granted Critical
Publication of DE10119502B4 publication Critical patent/DE10119502B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitergerät mit
einer Vielzahl von Halbleitervorrichtungen (24), die auf einer oder mehr Anordnungen auf einem Substrat (22, 23) angebracht ist;
einer Hauptstromelektrode (26), die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten (31) verbunden ist;
einer isolierenden Platte (27), die auf der Hauptstromelektrode angebracht ist und die eine den Halbleitervorrichtungen zugewandte Seite aufweist, die derart gestaltet ist, dass diese Seite den Verbindungsbereich der Drähte auf der Hauptstromelektrode bedeckt; und
einer Ansteuerungselektrode (28), die auf der isolierenden Platte angebracht ist, und deren Anbringungsbereich den Verbindungsbereich auf der Hauptstromelektrode überlappt und die gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist.

Description

  • Die Erfindung betrifft ein Halbleitergerät, das hauptsächlich als Schaltvorrichtung in beispielsweise einer Motoransteuerungsvorrichtung in einem Inverter, einem Wechselstromservomotor, einer Klimaanlage o. ä. oder als Energiezuführungsvorrichtung in einem Fahrzeug, einem Schweißgerät o. ä. verwendet wird, und genauer die Verbesserung eines Elektrodenleiterbahnaufbaus in einem als Leistungshalbleitermodul anwendbaren Halbleitergerät.
  • Normalerweise kann ein Halbleitermodul beispielsweise eine Vielzahl von parallel verschalteten Halbleitervorrichtungen (Halbleiterchips) für eine größere Stromkapazität, eine einfache Schaltung aus einigen Arten von Halbleitervorrichtungen, oder Halbleitervorrichtungen mit einer eingebauten Ansteuerungsschaltung o. ä. sein.
  • 1 zeigt eine Draufsicht für ein Beispiel eines bekannten Leistungshalbleitermoduls.
  • Bei dem in 1 gezeigten Halbleitermodul ist ein isoliertes Substrat 2 auf einer Grundplatte 1 zur Fixierung angebracht. Auf dem isolierten Substrat 2 sind eine Vielzahl von (vier, als in 1 gezeigtem Beispiel) Halbleitervorrichtungen (Halbleiterchips) 4 durch eine leitende Platte 3 in Reihe angebracht. Bei diesem Beispiel ist die Halbleitervorrichtung 4 ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit einer Source-Elektrode und einer Gate-Elektrode auf der Oberseite sowie einer Drain-Elektrode auf der Unterseite.
  • Die leitende Platte 3 ist mit der Drain-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch eine unmittelbare Anbringung der Halbleitervorrichtung 4 darauf elektrisch verbunden, wodurch sie als Drain-Elektrode des gesamten Moduls wirkt. Auf dem isolierten Substrat 2 sind eine Source-Elektrode 5 und eine Gate-Elektrode 6 des gesamten Moduls jeweils entlang der Anordnung von Halbleitervorrichtungen 4 und auf jeder Seite der leitenden Platte 3 (Drain-Elektrode) angebracht, auf der die Halbleitervorrichtungen 4 angebracht sind.
  • Die Source-Elektrode 5 ist mit der Source-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch einen Draht (Bonddraht) 7 elektrisch verbunden, und die Gate-Elektrode 6 ist mit der Gate-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch einen Draht (Bonddraht) 8 elektrisch verbunden. Ein Gate-Widerstand wie etwa ein Siliziumchipwiderstand o. ä. kann auf der Gate-Elektrode 6 bereitgestellt werden, und der Draht 8 kann damit verbunden werden.
  • Ferner ist ein Drain-Anschluss 9 aus dem Modul als äußerer Anschluss von einem Abschnitt der leitenden Platte (Drain-Elektrode) 3 herausgeführt, ein Source-Anschluss 10 ist aus dem Modul als äußerer Anschluss von einem Abschnitt der Source-Elektrode 5 herausgeführt, und ein Gate-Anschluss 11 ist aus dem Modul als äußerer Anschluss von einem Abschnitt der Gate-Elektrode 6 herausgeführt.
  • Obwohl es in der beigefügten Zeichnung nicht gezeigt ist, wird das gesamte Modul normalerweise in ein Kunstharzgehäuse gesteckt und der Raum in dem Gehäuse wird mit Gel oder Epoxidharz o. ä. ausgefüllt. Der vorstehend angeführte äußere Anschluss wird gemäß 1 in einer zweidimensionalen Anordnung verlegt, aber auf der Oberseite oder der Seite des Gehäuses geeignet gebogen und freigelegt.
  • Das Halbleitermodul mit dem vorstehend beschriebenen Aufbau weist eine Vielzahl von zwischen dem Drain-Anschluss 9 und dem Source-Anschluss 10 parallel geschalteten Halbleitervorrichtungen 4 auf. Daher kann prinzipiell der zwischen dem Drain-Anschluss 9 und dem Source-Anschluss 10 fließende Hauptstrom durch das Anlegen einer Steuerspannung zwischen dem Gate-Anschluss 11 und dem Source-Anschluss 10 gesteuert werden, wodurch alle Halbleitervorrichtungen 4 gleichzeitig an- oder ausgeschaltet werden.
  • Bei dem in 1 gezeigten bekannten Halbleitermodul werden speziell bzgl. der Leiterbahnstruktur von der Drain-Elektrode (Leiterplatte) 3 zu dem Drain-Anschluss 9 Beschränkungen durch die Gate-Elektrode 6 auferlegt. Der Drain-Anschluss 9 wird nämlich durch den Pfad von dem Endabschnitt der leitenden Platte 3 nach außen geführt, ohne die Gate-Elektrode 6 zu passieren.
  • Daher sind die Längen der Strompfade sehr lang, wenn der Hauptstrom von dem Drain-Anschluss 9 zu dem Source-Anschluss 10 durch jede Halbleitervorrichtung 4 fließt, und die Längen sind in Abhängigkeit von der Lage jeder Halbleitervorrichtung 4 ungleich. Insbesondere der Strompfad durch die in 1 auf der rechten Seite gezeigte Halbleitervorrichtung 4 ist beträchtlich länger als der Strompfad durch die Halbleitervorrichtung 4 auf der linken Seite.
  • Da die in dem Strompfad erzeugte Induktivität im Wesentlichen zu der Länge des Pfades proportional ist, steigt die Induktivität entsprechend, wenn der Strompfad gemäß vorstehender Beschreibung lang ist. Daher steigt die beim Ausschalten der Halbleitervorrichtung 4 erzeugte Stoßspannung an, wodurch die Halbleitervorrichtung 4 möglicherweise zerstört wird.
  • Wenn die Längen der Strompfade ungleich sind, wird zudem der Leiterbahnwiderstand in Abhängigkeit von der Lage jeder Halbleitervorrichtung 4 ebenfalls ungleich. Daher wird der Stromwert unausgeglichen, wodurch ein Überschussstrom durch lediglich einen Teil der Halbleitervorrichtungen 4 geleitet wird, und auch dabei die Halbleitervorrichtungen 4 möglicherweise zerstört werden. Aus diesem Grunde verhinderte das Problem mit dem vorstehend angeführten Überschussstrom in einem Teil der Halbleitervorrichtungen 4 eine größere Erhöhung des Maximalstroms durch das Modul.
  • Da ferner der Drain-Anschluss 9 unmittelbar mit der auf dem isolierenden Substrat 2 als dem Halbleitermodul zu anbringenden leitenden Platte 3 gemäß 1 verbunden ist, kann aufgrund der Ausdehnung und Zusammenziehung der Halbleitervorrichtung 4 bei Wärme mit Leichtigkeit ein Bruch in der Verbindung (der mit einem durch eine strichpunktierte Linie angedeutete Kreis A umgebene Abschnitt) zwischen dem Drain-Anschluss 9 und der leitenden Platte 3 auftreten.
  • Zur Lösung der vorstehend angeführten Probleme schlug die Anmelderin der vorliegenden Erfindung ein Halbleitermodul mit dem in 2 gezeigten Aufbau vor.
  • Bei dem in 2 gezeigten Halbleitermodul ist die leitende Platte auf dem isolierten Substrat 2 angebracht, wobei sie eine Drain-Elektrode 12 auf einer Seite und die Source-Elektrode 5 auf der anderen Seite aufweist. Auf der Drain-Elektrode 12 ist die Gate-Elektrode 6 über eine isolierende Platte (isolierende Schicht) 13 angebracht.
  • Ferner ist die Drain-Elektrode 12 mit der leitenden Platte 3 über eine Vielzahl von Drähten 14 verbunden, die in vorbestimmten Abständen voneinander entlang der Anordnung der Halbleitervorrichtungen 4 gleich angeordnet sind. Somit ist die Drain-Elektrode 12 mit jeder der Halbleitervorrichtungen 4 gemeinsam über die Drähte 14 und die isolierende Platte 13 verbunden.
  • Zusätzlich sind zwei Drain-Anschlüsse 9 von der Drain-Elektrode 12 herausgeführt, und zwei Source-Anschlüsse 10 sind von der Source-Elektrode 5 herausgeführt. Diese Drain-Anschlüsse 9 und Source-Anschlüsse 10 sind auf jeder Seite der leitenden Platte 3 bereitgestellt.
  • Bei der vorstehend beschriebenen Konfiguration sind die Drain-Elektrode 12 und die leitende Platte 3 über die Drähte 14 verbunden, die in vorbestimmten Abständen entlang der Anordnung der Halbleitervorrichtungen 4 angeordnet sind. Daher sind die Drain-Elektrode 12 und die isolierende Platte 13 dem Aufbau äquivalent, bei dem sie unmittelbar an ihren Seiten verbunden sind (die Ebene entlang der vorstehend angeführten Anordnungsrichtung). Daher fließt der Hauptstrom im Wesentlichen direkt von der Drain-Elektrode 12 zu jeder der Halbleitervorrichtungen 4 über die leitende Platte 3 und sodann zu der Source-Elektrode 5. Da der Drain-Anschluss 9 und der Source-Anschluss 10 einander gegenüberliegen, fließt der Hauptstrom im Wesentlichen direkt von dem Drain-Anschluss 9 zu dem Source-Anschluss 10 über den kürzesten Weg.
  • Da der Strompfad des Hauptstroms im Wesentlichen gerade von dem Drain-Anschluss 9 zu dem Source-Anschluss 10 fließt, kann somit die Länge des Strompfads die kürzestmögliche sein. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch die Zuverlässigkeit des gesamten Moduls verbessert wird.
  • Da die Länge des Strompfads in dem Modul ungeachtet der Lage jeder Halbleitervorrichtung 4 nivelliert werden kann, kann der Leiterbahnwiderstand über jeden Strompfad nivelliert werden. Es ergibt sich, dass der Strom nicht übermäßig durch lediglich einen Teil der Halbleitervorrichtungen fließt, wodurch der Wert des Hauptstroms nivelliert und der Maximalstrom durch das gesamte Modul erhöht wird.
  • Da die Drain-Elektrode 12 nicht unmittelbar mit der leitenden Platte 3, sondern indirekt durch den Draht 14 verbunden ist, können zudem die bekannten Brüche wirksam verhindert werden, obwohl die Halbleitervorrichtungen 4 sich wiederholt durch Wärme ausdehnen und zusammenziehen.
  • Somit kann mit dem in 2 gezeigten Halbleitermodul die vorstehend angeführten Probleme mit dem in 1 gezeigten bekannten Halbleitermodul wirksam gelöst werden.
  • Bei der Konfiguration, bei der die Ansteuerungsgateelektrode 6 auf der Drain-Elektrode 12 angebracht ist, benötigt jedoch die Drain-Elektrode 12 Raum für die Gate-Elektrode 6 und den Draht 14 zur Verbindung, wie es in 3 deutlich gezeigt ist, wobei eine vergrößerte Schnittansicht entlang der Linie B-B aus 2 gezeigt ist. Aus diesem Grunde ist die Breite W1 der Drain-Elektrode 12 notwendigerweise groß, wodurch die Verwirklichung eines kleineren Gerätes verhindert wird.
  • Im Übrigen wird dargelegt, dass die Druckschrift DE 195 29 785 A1 ein Leistungshalbleitermodul offenbart, bei welchem die Leistungsanschlüsse parallel zu einer Grundplatte verlaufen. Dadurch kann eine Steuereinheit direkt auf einem Gehäuse angeordnet werden, und es resultiert aufgrund der kurzen Verbindungsleitungen ein niederinduktiver Aufbau.
  • Weiterhin offenbart die US Patentschrift 5 569 957 A eine Topographie für eine MOSFET-Schaltung mit Niederinduktivitätsleitern.
  • Darüber hinaus offenbart die US Patentschrift 5 309 014 A ein Transistorgehäuse.
  • Schließlich wird gewürdigt, dass die Druckschrift JP-A-02094532 ein Halbleitergehäuse zur Minimierung der Signalverzögerungszeit durch derartiges Verschalten einer Signalleitung offenbart, dass sie durch den Einfluss der Permittivität des Substrats nicht beeinflusst wird.
  • Demzufolge. liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein kleineres Halbleitergerät bereitzustellen, welches die vorstehenden Probleme aus dem Stand der Technik (erhöhte Stoßspannung, unausgewogener Strom, Brüche, und ähnliches) erfolgreich löst.
  • Erfindungsgemäß wird die vorstehende Aufgabe durch die in den beigefügten Patentansprüchen definierten Maßnahmen gelöst.
  • Das Substrat kann eine leitende Platte oder eine auf dem isolierenden Substrat aufgebrachte leitende Schicht sein.
  • Es ist jedoch offensichtlich, dass andere Konfigurationen akzeptiert werden können, wenn lediglich der Pfad des von der Hauptstromelektrode zu jeder der Halbleitervorrichtungen fließenden Hauptstroms bereitgestellt werden kann.
  • Die vorstehend angeführte Hauptstromelektrode ist eine Drain-Elektrode oder eine Source-Elektrode, wenn die Halbleitervorrichtung beispielsweise ein MOSFET ist. Sie kann ebenso eine Kollektorelektrode oder eine Emitterelektrode sein, wenn die Halbleitervorrichtung beispielsweise ein Bipolartransistor ist. Die Hauptstromelektrode ist mit jeder Halbleitervorrichtung über das Substrat indirekt verbunden, d. h. mit dem Substrat über einen Draht zur Ausbildung eines Strompfads des von der Hauptstromelektrode zu jeder Halbleitervorrichtung über den Draht und das Substrat fließenden Hauptstroms verbunden.
  • Ferner ist die vorstehend angeführte Ansteuerungselektrode eine Gate-Elektrode, wenn die Halbleitervorrichtung beispielsweise ein MOSFET ist. Sie kann ebenso eine Basiselektrode sein, wenn die Halbleitervorrichtung beispielsweise ein Bipolartransistor ist. Unter der Annahme, dass ein MOSFET als Halbleitervorrichtung verwendet wird, wird die Ansteuerungsspannung normaler Weise an die Gate-Elektrode und die Source-Elektrode angelegt. Daher kann zusätzlich zu der Source-Elektrode eine Ansteuerungssourceelektrode für den Hauptstrom bereitgestellt werden. Dabei kann die Ansteuerungssourceelektrode ebenso als die vorstehend angeführte Ansteuerungselektrode betrachtet werden.
  • Die isolierende Platte zeigt nicht notwendigerweise einen isolierenden Werkstoff, sondern kann nur dann akzeptiert werden, falls sie die Hauptstromelektrode von der Ansteuerungselektrode isoliert. Eine isolierende Platte kann beispielsweise durch die Bereitstellung einer isolierenden Schicht auf oder unter einer Basis für die Isolation der Hauptstromelektrode von der Ansteuerungselektrode erhalten werden.
  • Erfindungsgemäß wird die Hauptstromelektrode entlang der Anordnung von Halbleitervorrichtungen bereitgestellt, und das Substrat ist mit der Hauptstromelektrode über eine Vielzahl von entlang der Anordnung von Halbleitervorrichtungen angeordneten Drähten verbunden. Die Vielzahl von Drähten sind wünschenswerter Weise entlang der Anordnung von Halbleitervorrichtungen gleich angeordnet, aber sie sind nicht auf diese Anordnung beschränkt.
  • Bei der vorstehend beschriebenen Konfiguration ist die Hauptstromelektrode tatsächlich indirekt durch eine Vielzahl von Drähten mit dem Substrat verbunden. Da die Vielzahl von Drähten entlang der Anordnung der Halbleitervorrichtungen angeordnet sind, ist jedoch die Hauptstromelektrode mit dem Substrat praktisch auf deren Seiten verbunden (Ebenen entlang der Anordnung der Halbleitervorrichtungen). Daher fließt der Hauptstrom im Wesentlichen direkt von der Hauptstromelektrode zu jeder Halbleitervorrichtung durch das Substrat.
  • Da der Strompfad des Hauptstroms im Wesentlichen direkt von der Hauptstromelektrode ungeachtet der Lage von jeder Halbleitervorrichtung ausgebildet ist, kann somit der Strompfad der kürzestmögliche und nivelliert sein. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch der durch jede Halbleitervorrichtung fließende Hauptstrom nivelliert sowie der Maximalstrom in dem gesamten Halbleitergerät (Halbleitermodul) erhöht wird.
  • Ferner ist die Hauptstromelektrode nicht tatsächlich direkt mit dem Substrat sondern über Drähte indirekt verbunden, wodurch die Erzeugung von Brüchen in den Verbindungsabschnitten aufgrund der Ausdehnung und Zusammenziehung der Halbleitervorrichtungen unterdrückt wird.
  • Weiterhin ist eine isolierende Platte auf der Hauptstromelektrode angebracht, und die Platte bedeckt den Verbindungsbereich zwischen der Hauptstromelektrode und dem Draht. Die Ansteuerungselektrode ist auf der Platte mit dem vorstehend beschriebenen Aufbau angebracht.
  • Bei der vorstehend beschriebenen Konfiguration ist der Anbringungsbereich der Ansteuerungselektrode auf der isolierenden Platte nahe bei den Halbleitervorrichtungen an der Stelle zur Bedeckung der Drähte über dem Verbindungsbereich eingestellt (d. h. derart, dass der Anbringungsbereich den Verbindungsbereich der Drähte überlappt).
  • Als Ergebnis von einer näher bei den Halbleitervorrichtungen eingestellten Ansteuerungselektrode kann die Breite der Hauptstromelektrode kleiner ausfallen, wodurch ein kleineres Gerät verwirklicht wird. Zudem kann dadurch der die Ansteuerungselektrode mit jeder Halbleitervorrichtung verbindende Draht kleiner ausgeführt werden, und die in dem Draht erzeugte Induktivität kann reduziert werden.
  • Verschiedene Aufbauarten der Basis können entworfen werden. Es ist beispielsweise wünschenswert, dass die Seite der Halbleitervorrichtungen abgeschrägt ist, und dass die abgeschrägte Oberfläche den Verbindungsbereich bedeckt.
  • Die Erfindung wird nachstehend unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:
  • 1 eine Draufsicht des bekannten Leistungshalbleitermoduls;
  • 2 eine Draufsicht des Leistungshalbleitermoduls nach der Lösung der Probleme des bekannten Leistungshalbleitermoduls;
  • 3 eine vergrößerte Schnittansicht entlang der Linie B-B aus 2;
  • 4 eine Draufsicht des Leistungshalbleitermoduls gemäß einem Ausführungsbeispiel der Erfindung;
  • 5 eine vergrößerte Schnittansicht entlang der Linie C-C aus 4; und
  • 6 eine vergrößerte Schnittansicht einer Abwandlung der isolierenden Grundplatte 27.
  • (Erfindungsgemäßes Ausführungsbeispiel)
  • Bei dem in 4 gezeigten Halbleitermodul für elektrische Leistung gemäß einem Ausführungsbeispiel der Erfindung ist ein einen keramischen Isolator oder ähnliches aufweisendes isolierendes Substrat 22 auf einer Grundplatte 21 zur Fixierung wie bei der Konfiguration der in 1 gezeigten bekannten Vorrichtung angebracht. Auf dem isolierenden Substrat 22 ist eine Vielzahl von (gemäß 4 vier) Halbleitervorrichtungen (Halbleiterchips) 24 in einer Anordnung durch eine leitende Platte (leitende Schicht) 23 aus einem leitenden Werkstoff wie etwa Kupfer oder ähnlichem angebracht. Dabei ist die Halbleitervorrichtung 24 beispielsweise ein MOSFET mit einer Source-Elektrode und einer Gate-Elektrode auf der Oberseite sowie einer Drain-Elektrode auf der Unterseite. Die leitende Platte 23 ist mit der Drain-Elektrode jeder Halbleitervorrichtung 24 gemeinsam elektrisch verbunden, indem die Halbleitervorrichtung 24 unmittelbar darauf angebracht ist.
  • Auf dem isolierenden Substrat 22 sind eine Source-Elektrode 25 und eine Drain-Elektrode 26 des gesamten Moduls jeweils entlang der Anordnung von Halbleitervorrichtungen 24 und auf jeder Seite der leitenden Platte 23 angebracht, auf der die Halbleitervorrichtungen 24 angebracht sind. Zudem ist auf der Drain-Elektrode 26 die einzigartige isolierende Platte 27 angebracht, und eine Gate-Elektrode 28 des gesamten Moduls ist auf der isolierenden Platte 27 angebracht. Diese Elektroden sind aus leitenden Werkstoffen wie etwa Kupfer oder ähnlichem ausgebildet. Die isolierende Platte 27 wird nachstehend näher beschrieben.
  • Die Source-Elektrode 25 ist mit der Source-Elektrode jeder Halbleitervorrichtung 24 gemeinsam durch einen Draht (Bonddraht) 29 elektrisch verbunden. Die Gate-Elektrode 28 ist mit der Gate-Elektrode jeder Halbleitervorrichtung 24 gemeinsam durch einen ähnlichen Draht 30 elektrisch verbunden.
  • Die Drain-Elektrode 26 ist mit der leitenden Platte 23 durch eine Vielzahl von Drähten 31 verbunden, die in vorbestimmten Abständen entlang der Anordnung der Halbleitervorrichtungen 24 gleich angeordnet sind. Somit ist die Drain-Elektrode 26 mit jeder Halbleitervorrichtung 24 durch den Draht 31 und die leitende Platte 23 gemeinsam verbunden. Die Länge von jedem Draht 31 ist so kurz wie möglich eingestellt, aber lange genug, damit die leitende Platte 23 mit der Drain-Elektrode 26 verbunden ist. Dies bedeutet, dass die leitende Platte 23 mit der Drain-Elektrode 26 (hinsichtlich der Draufsicht) auf geradem Weg bei kürzestmöglichem Abstand verbunden ist.
  • Zwei Drain-Anschlüsse 32 sind von der Drain-Elektrode 26 aus dem Modul herausgeführt. Zwei Source-Anschlüsse 33 sind von der Source-Elektrode 25 herausgeführt. Der Drain-Anschluss 32 und der Source-Anschluss 33 sind auf jeder Seite der leitenden Platte 23 als Anbringungsbereich der Halbleitervorrichtung 24 einander gegenüberliegend angeordnet. Ein Gate-Anschluss 34 ist von der Gate-Elektrode 28 nach außen geführt.
  • Obwohl es in der beigefügten Zeichnung nicht gezeigt ist, wird das gesamte Modul normalerweise in ein Kunstharzgehäuse gesteckt, und der Raum in dem Gehäuse wird mit Gel oder Epoxidharz oder ähnlichem gefüllt. Der vorstehend angeführte Außenanschluss (Drain-Anschluss 32, Source-Anschluss 33, sowie Gate-Anschluss 34) ist gemäß
  • 1 in eine zweidimensionale Anordnung verlegt, wird aber auf der Oberseite oder der Seite des Gehäuses geeignet gebogen und freigelegt.
  • Die isolierende Platte 27 wird nachstehend unter Bezugnahme auf 5 näher beschrieben, wobei eine vergrößerte Schnittansicht entlang der Linie C-C aus 4 gezeigt ist.
  • Die isolierende Platte 27 ist eine dicke isolierende Platte aus Plastik oder ähnlichem und auf der oberen Oberfläche flach, wobei die Seite abgeschrägt und der Halbleitervorrichtung 24 zugewandt ist. Die abgeschrägte Seite bedeckt den Verbindungsbereich des Drahtes 31. Unter Verwendung der abgeschrägten Seite kann die Störung zwischen der isolierenden Platte 27 und dem Draht 31 unterdrückt werden, obwohl die isolierende Platte 27 exakt nah bei der Halbleitervorrichtung 24 platziert ist. Dabei können die Dicke der isolierenden Platte 27, der Winkel der Schrägung, usw. angemessen in einem Bereich eingestellt werden, bei dem die Störung mit dem Draht 31 vermieden werden kann.
  • Sodann wird auf der isolierenden Platte 27 die Gate-Elektrode 28 so nahe wie möglich an der Halbleitervorrichtung 24 angeordnet, so dass die Gate-Elektrode 28 den Verbindungsbereich des Drahtes 31 bedecken kann. Dieser Vorgang kann durch die in 4 gezeigte Draufsicht überprüft werden. Der Anbringungsbereich der Gate-Elektrode 28 überlappt nämlich den Verbindungsbereich des Drahtes 31.
  • Zur Erzeugung des Halbleitermoduls mit der vorstehend beschriebenen isolierenden Platte 27 wird die Drain-Elektrode 26 mit der leitenden Platte 23 über den Draht 31 verbunden. Nachdem die isolierende Platte 27 an einer vorbestimmten Stelle auf der Drain-Elektrode 26 unter Verwendung von beispielsweise wärmehärtenden Siliziumklebstoffen oder ähnlichem fixiert wurde, wird dann die Gate-Elektrode 28 angebracht und der Draht 30 wird verbunden.
  • Zur Einstellung der isolierenden Platte 27 an einer vorbestimmten Stelle auf der Drain-Elektrode 26 können verschiedene Verfahren verwendet werden. Die Unterseite der isolierenden Platte 27 und die obere Oberfläche der Drain-Elektrode 26 werden beispielsweise zur Kopplung konvex und konkav ausgebildet, wodurch die isolierende Platte 27 mit Leichtigkeit positioniert werden kann.
  • Das Halbleitermodul mit dem vorstehend angeführten Aufbau umfasst eine Vielzahl von zwischen dem Drain-Anschluss 32 und dem Source-Anschluss 33 parallel geschalteten Halbleitervorrichtungen 24. Daher kann prinzipiell der zwischen dem Drain-Anschluss 32 und dem Source-Anschluss 33 fließende Hauptstrom durch das Anlegen einer Steuerspannung zwischen dem Gate-Anschluss 34 und dem Source-Anschluss 33 gesteuert werden, wodurch alle Halbleiterschaltungen 24 gleichzeitig an- oder ausgeschaltet werden.
  • Erfindungsgemäß können viele Probleme bei dem in 1 gezeigten bekannten Halbleitermodul wirksam gelöst werden, wie bei dem in 2 gezeigten Halbleitermodul.
  • Da der Strompfad des Hauptstromes von dem Drain-Anschluss 32 zu dem Source-Anschluss 33 im Wesentlichen direkt ausgebildet werden kann, kann nämlich der Strompfad beträchtlich kürzer und vollständig nivelliert sein. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch der Wert des Hauptstroms durch jede Halbleitervorrichtung 24 nivelliert und der Maximalstrom in dem gesamten Modul erhöht wird.
  • Da die Drain-Elektrode 26 mit der leitenden Platte 23 über den Draht 31 indirekt verbunden ist, können zudem die bekannten Brüche unterdrückt werden, obwohl die Halbleitervorrichtung 24 sich wiederholt durch Wärme ausdehnt und zusammenzieht.
  • Zusätzlich kann durch Verwendung der einzigartig isolierenden Platte 27 erfindungsgemäß die Gate-Elektrode 28 so nahe wie möglich an die Halbleitervorrichtung 24 zur Bedeckung des Verbindungsbereichs des Drahtes 31 eingestellt werden. Dies reduziert die (in 5 gezeigte) Breite W2 der Drain-Elektrode 26. Dies ist aus einem Vergleich mit der Breite W1 der in 3 gezeigten Drain-Elektrode 12 klar. Somit kann das gesamte Modul bedeutend kleiner ausgebildet werden.
  • Da die Gate-Elektrode 28 nahe bei der Halbleitervorrichtung 24 ausgebildet wird, kann ferner der Draht 30 kürzer sein, wodurch die Induktivität des Drahtes 30 erfolgreich reduziert wird.
  • (Weitere Ausführungsbeispiele)
  • Die Erfindung ist nicht auf das vorstehend beschriebene Ausführungsbeispiel beschränkt, sondern kann innerhalb des durch die Patentansprüche definierten Bereichs viele Abwandlungen aufweisen. Es kann beispielsweise eine der nachstehenden Konfigurationen zur Anwendung kommen.
    • (1) Bei dem vorstehend beschriebenen Ausführungsbeispiel ist eine Seite der isolierenden Platte 27 abgeschrägt, aber die Gestalt der abgeschrägten Seite kann verändert werden, so lange sie nicht den Draht 31 stört. Beispielsweise kann gemäß 6 die isolierende Platte 27 in einem rechten Winkel geschnitten werden, oder mit einer Kurve entlang der Kurve des Drahtes 31, wie es durch die strichpunktierte Linie aus 6 gezeigt ist.
    • (2) Die isolierende Platte 27 ist nicht notwendigerweise aus einem einzigen isolierenden Werkstoff ausgebildet, sondern kann durch Kombination einer Vielzahl von Werkstoffen erzeugt werden. Anstelle der kompletten Verwendung eines isolierenden Werkstoffs kann beispielsweise lediglich ein oberer oder unterer Bereich aus einer isolierenden Schicht ausgebildet sein, und ein größerer Teil der isolierenden Platte 27 kann aus einem leitenden Werkstoff wie etwa einem Metall oder ähnlichem ausgebildet sein. In Anbetracht des Problems der Störung der Drähte usw. ist es offensichtlich, dass die gesamte Struktur aus einem isolierenden Werkstoff ausgebildet ist.
    • (3) Bei dem vorstehend beschriebenen Ausführungsbeispiel ist die die Drain-Elektrode 26 mit der leitenden Platte 23 verbindende Vielzahl von Drähten 31 in vorbestimmten Abständen angeordnet. Diese müssen jedoch nicht notwendigerweise in vorbestimmten Abständen angeordnet sein, sondern können auch mit verschiedenen Abständen angeordnet sein.
    • (4) Bei dem vorstehend beschriebenen Ausführungsbeispiel werden zwei Drain-Anschlüsse 32 und zwei Source-Anschlüsse 33 verwendet, aber ein einziger Drain-Anschluss 32 und ein einziger Source-Anschluss 33 können mit akzeptabler Wirkung zur Nivellierung des Strompfads verwendet werden. Jeweils drei oder mehr Einheiten sind auch akzeptabel.
    • (5) Bei dem vorstehend angeführten Ausführungsbeispiel sind eine Vielzahl von Halbleitervorrichtungen 24 als Beispiel in einer Anordnung angeordnet. Dies bedeutet, dass erfindungsgemäß zwei oder mehr Anordnungen der Vorrichtungen verwendet werden können.
    • (6) Der Aufbau des Substrats, auf dem Halbleitervorrichtungen angebracht werden, ist nicht auf die in der beigefügten Zeichnung gezeigte Konfiguration beschränkt. Gemäß 4 ist nämlich die leitende Platte 23 auf dem isolierenden Substrat 22 angebracht, und die Halbleitervorrichtung 24 ist auf der leitenden Platte 23 angebracht. Erfindungsgemäß können jedoch die Halbleitervorrichtungen ebenfalls auf einem leitenden Substrat angebracht werden. Wenn ein derartiges leitendes Substrat verwendet wird, können die Drain-Elektrode und die Source-Elektrode auf dem Substrat durch eine isolierende Schicht angebracht werden. Ferner ist eine Anbringung der Halbleitervorrichtungen und aller Elektroden auf einem Substrat nicht nötig. Die Halbleitervorrichtungen und jede Elektrode können nämlich auf verschiedenen Substraten oder Grundlagen angebracht werden und sodann in ein Gehäuse eingebaut werden.
    • (7) Als äußerer Ansteuerungsanschluss wird nicht nur der Gate-Anschluss nach außen geführt, sondern auch ein Source-Ansteuerungsanschluss kann von dem Source-Anschluss 31 verzweigt und nahe bei dem Gate-Anschluss angeordnet werden. Andernfalls kann eine Source-Ansteuerungselektrode auf der isolierenden Platte 27 und nahe bei der Gate-Elektrode 28 bereitgestellt werden, und ein Gate-Anschluss und ein Source-Anschluss können von der Gate-Elektrode und der Source-Elektrode nach außen herausgeführt werden.
    • (8) Ein Halbleitermodul weist nicht nur eine Transistorfunktion auf, sondern es kann erfindungsgemäß eine Vielzahl von Transistorfunktionen in ein Halbleitermodul eingebaut werden.
    • (9) Bei der vorstehenden Beschreibung wird ein MOSFET als Halbleitervorrichtung verwendet. Die Halbleitervorrichtung kann jedoch beispielsweise ein Bipolartransistor, ein Thyristor, ein IGBT (insulated gate bipolar transistor), ein GTO (gate turn-off thyristor), oder ähnliches sein.
  • Gemäß vorstehender Beschreibung kann erfindungsgemäß ein Elektrodenleiterbahnaufbau für die Verhinderung von Brüchen in dem Aufbau bereitgestellt werden, und der Strompfad des Hauptstroms kann verkürzt und nivelliert werden, wodurch die Stoßspannung reduziert, die Zuverlässigkeit des Gerätes verbessert und der Maximalstrom in dem gesamten Gerät erhöht wird.
  • Ferner kann durch die Verwendung einer einzigartigen isolierenden Platte die Breite der Hauptstromelektrode verkleinert werden. Folglich kann ein kleineres Gerät mit reduzierter Induktivität verwirklicht werden.
  • Somit ist vorstehend ein Elektrodenleiterbahnaufbau beschrieben, der ein kleineres Halbleitergerät als Leistungshalbleitermodul mit einem kürzestmöglichen Strompfad verwirklicht. Das Halbleitergerät beinhaltet eine Vielzahl von Halbleitervorrichtungen 24, die auf einer oder mehr Anordnungen auf einem Substrat 22, 23 angebracht ist; eine Hauptstromelektrode 26, die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten 31 verbunden ist; eine isolierende Platte 27, die auf der Hauptstromelektrode angebracht und einen Verbindungsbereich der die Hauptstromelektrode verbindenden Drähte bedeckt; und eine Ansteuerungselektrode 28, die auf der Basis angebracht und gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist.

Claims (9)

  1. Halbleitergerät mit einer Vielzahl von Halbleitervorrichtungen (24), die auf einer oder mehr Anordnungen auf einem Substrat (22, 23) angebracht ist; einer Hauptstromelektrode (26), die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten (31) verbunden ist; einer isolierenden Platte (27), die auf der Hauptstromelektrode angebracht ist und die eine den Halbleitervorrichtungen zugewandte Seite aufweist, die derart gestaltet ist, dass diese Seite den Verbindungsbereich der Drähte auf der Hauptstromelektrode bedeckt; und einer Ansteuerungselektrode (28), die auf der isolierenden Platte angebracht ist, und deren Anbringungsbereich den Verbindungsbereich auf der Hauptstromelektrode überlappt und die gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist.
  2. Halbleitergerät nach Anspruch 1, wobei eine den Halbleitervorrichtungen zugewandte Seite der isolierenden Platte (27) derart abgeschrägt ist, dass die abgeschrägte Seite den Verbindungsbereich bedeckt.
  3. Halbleitergerät nach Anspruch 1, wobei die Vielzahl von Drähten (31) entlang der/den Anordnung(en) der Halbleitervorrichtungen in gleichen Abständen angeordnet ist.
  4. Halbleitergerät mit einer Vielzahl von Halbleitervorrichtungen (24), die auf einer oder mehr Anordnungen auf einem Substrat (22, 23) angebracht ist; einer ersten Hauptstromelektrode (26), die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten (31) verbunden ist; einer zweiten Hauptstromelektrode (25), die entlang der/den Anordnung(en) der Halbleitervorrichtungen bezüglich eines Anbringungsbereichs für die Halbleitervorrichtungen gegenüber angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen verbunden ist; einer isolierenden Platte (27), die auf der ersten Hauptstromelektrode angebracht ist und die eine, den Halbleitervorrichtungen zugewandte Seite aufweist, die derart gestaltet ist, dass diese Seite den Verbindungsbereich der Drähte auf der Hauptstromelektrode bedeckt; und einer Ansteuerungselektrode (28), die auf der isolierenden Platte angebracht ist, und deren Anbringungsbereich den Verbindungsbereich auf der Hauptstromelektrode überlappt und die gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist.
  5. Halbleitergerät nach Anspruch 4, wobei eine den Halbleitervorrichtungen zugewandte Seite der isolierenden Platte (27) derart abgeschrägt ist, dass die abgeschrägte Seite den Verbindungsbereich bedeckt.
  6. Halbleitergerät nach Anspruch 4, wobei die Vielzahl von Drähten (31) entlang der/den Anordnung(en) der Halbleitervorrichtungen in gleichen Abständen angeordnet ist.
  7. Halbleitergerät nach Anspruch 6, wobei die Drähte (31) so kurz wie möglich aber lang genug sind, um das Substrat mit der ersten Hauptstromelektrode zu verbinden.
  8. Halbleitergerät nach Anspruch 6, wobei ein von der ersten Hauptstromelektrode nach außen herausgeführter erster Außenanschluss (32) und ein von der zweiten Hauptstromelektrode nach außen herausgeführter zweiter Außenanschluss (33) einander gegenüberliegen, wobei der Anbringungsbereich der Halbleitervorrichtungen zwischen den Anschlüssen liegt.
  9. Halbleitergerät nach Anspruch 4, wobei die Halbleitervorrichtung (24) ein MOSFET ist, und die erste und die zweite Hauptstromelektrode (26, 25) eine Drain-Elektrode und eine Source-Elektrode des MOSFET's sind, und die Ansteuerungselektrode (28) eine Gate-Elektrode des MOSFET's ist.
DE10119502A 2000-04-21 2001-04-20 Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau Expired - Fee Related DE10119502B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-120965 2000-04-21
JP2000120965A JP2001308265A (ja) 2000-04-21 2000-04-21 半導体装置

Publications (2)

Publication Number Publication Date
DE10119502A1 DE10119502A1 (de) 2001-10-31
DE10119502B4 true DE10119502B4 (de) 2009-08-06

Family

ID=18631691

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10119502A Expired - Fee Related DE10119502B4 (de) 2000-04-21 2001-04-20 Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau

Country Status (3)

Country Link
US (1) US6459146B2 (de)
JP (1) JP2001308265A (de)
DE (1) DE10119502B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442609B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 플립칩 본딩구조 및 본딩방법
JP3780230B2 (ja) * 2002-07-03 2006-05-31 株式会社日立製作所 半導体モジュール及び電力変換装置
DE102004015654A1 (de) * 2003-04-02 2004-10-21 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Endstufe zum Ansteuern einer elektrischen Maschine
DE10331574A1 (de) * 2003-07-11 2005-02-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleitermodul
JP4695918B2 (ja) * 2005-05-12 2011-06-08 株式会社京三製作所 パワーモジュール
EP1941546A2 (de) * 2005-10-19 2008-07-09 Nxp B.V. Anordung mit einem element mit an verbindungen angekoppelten elektroden
JP4564937B2 (ja) 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
JP5685880B2 (ja) * 2010-10-15 2015-03-18 トヨタ自動車株式会社 ワイヤボンドの接合構造
US11178753B2 (en) * 2016-09-06 2021-11-16 Sanyo Electric Co., Ltd. Switch device
EP3654373B1 (de) * 2018-11-19 2021-01-06 Infineon Technologies AG Mehr-chip gehäuse
US11114986B2 (en) 2019-08-12 2021-09-07 Omni Design Technologies Inc. Constant level-shift buffer amplifier circuits
CN113097154B (zh) * 2021-03-22 2024-10-29 西安交通大学 一种双向开关功率模块及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294532A (ja) * 1988-09-30 1990-04-05 Hitachi Ltd 半導体パッケージ及びそれを用いたコンピュータ
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
DE19529785A1 (de) * 1995-04-14 1996-10-17 Abb Management Ag Leistungshalbleitermodul
US5569957A (en) * 1994-10-31 1996-10-29 Harris Corporation Low inductance conductor topography for MOSFET circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111054A (en) * 1980-12-27 1982-07-10 Toshiba Corp Semiconductor device
JPS6033441U (ja) * 1983-08-11 1985-03-07 富士電機株式会社 半導体装置
JPS63160238A (ja) * 1986-12-23 1988-07-04 Nec Corp 半導体装置
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
JP3383451B2 (ja) * 1995-01-30 2003-03-04 株式会社東芝 半導体装置
JPH08340082A (ja) * 1995-06-09 1996-12-24 Origin Electric Co Ltd 電力用半導体装置
US6020636A (en) * 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP2000150776A (ja) * 1998-11-17 2000-05-30 Toshiba Corp 半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294532A (ja) * 1988-09-30 1990-04-05 Hitachi Ltd 半導体パッケージ及びそれを用いたコンピュータ
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
US5569957A (en) * 1994-10-31 1996-10-29 Harris Corporation Low inductance conductor topography for MOSFET circuit
DE19529785A1 (de) * 1995-04-14 1996-10-17 Abb Management Ag Leistungshalbleitermodul

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Abstract & JP 02094532 A *
JP 02094532 A (Abstract)

Also Published As

Publication number Publication date
US20010050421A1 (en) 2001-12-13
US6459146B2 (en) 2002-10-01
JP2001308265A (ja) 2001-11-02
DE10119502A1 (de) 2001-10-31

Similar Documents

Publication Publication Date Title
DE112008003425B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE69323823T2 (de) Halbleiterverbundelement mit reduzierter interner Induktanz
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE10149580B4 (de) Halbleitervorrichtung
EP0277546B1 (de) Halbleiteranordnung mit mindestens einem Halbleiterkörper
DE102006012429B4 (de) Halbleitervorrichtung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE69308691T2 (de) Halbleiterbauelement mit reduzierter Schaltinduktanz und Verfahren zu seiner Herstellung
DE10119502B4 (de) Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE102014118836A1 (de) Halbleiterbauteil
DE112018002152T5 (de) Halbleiterbauelement
DE10037533C1 (de) Induktivitätsarme Schaltungsanordnung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102005057401A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102017207192A1 (de) Halbleitervorrichtung, Herstellungsverfahren und leitfähiges Säulenelement
EP0738008B1 (de) Leistungshalbleitermodul
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE10119474B4 (de) Halbleitergerät mit nivelliert ausgebildeten Strompfadlängen
EP0736907A1 (de) Feldeffekt steuerbares Halbleiterbauelement mit einem integrierten ohmischen Widerstand
DE102015219225B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOYOTA JIDOSHOKKI, KARIYA, AICHI,

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8380 Miscellaneous part iii

Free format text: DIE RECHTSKRAFT DER ERTEILUNG WURDE GELOESCHT.