DE10119142A1

DE10119142A1 - Method for detecting and repairing faulty addresses in semiconductor modules, esp. memory modules, involves applying lead voltage when at end of test procedure, at least one faulty address is present in latches

Info

Publication number: DE10119142A1
Application number: DE2001119142
Authority: DE
Inventors: Robert Kaiser; Florian Schamberger
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-04-19
Filing date: 2001-04-19
Publication date: 2002-10-31
Anticipated expiration: 2021-04-20
Also published as: DE10119142B4

Abstract

A method for detecting and repairing erroneous addresses in semiconductor modules, in which faulty addresses are recognized by a test procedure and temporarily stored in latches and then stored in electrical fuses by finally applying an increased lead voltage. The lead voltage is only applied when at the end of the test procedure, at least one faulty address is temporarily stored in the latches.

Description

Die Erfindung betrifft ein Verfahren zum Erkennen und Reparieren von fehlerhaften Adressen in Halbleiterbausteinen, insbesondere in Halbleiter-Speicherbausteinen, bei dem feh lerhafte Adressen durch eine Testprozedur erkannt, in Latches zwischengespeichert und in elektrischen Fuses durch Anlegen einer erhöhten Durchschuss-Spannung endgültig gespeichert werden.The invention relates to a method for recognizing and Repair of faulty addresses in semiconductor devices, especially in semiconductor memory chips, in which feh Learning addresses identified by a test procedure, in latches cached and in electrical fuses by applying an increased penetration voltage is finally saved become.

Bislang war es in erster Linie üblich, als Fuses zum end gültigen Abspeichern der fehlerhaften Adressen solche zu ver wenden, die durch Lasereinwirkung durchgeschossen werden kön nen. In jüngster Vergangenheit sind zu diesem Zweck auch elektrische Fuses herangezogen worden, an welchen eine rela tiv hohe Spannung angelegt wird, mit welcher die jeweilige Fuse durchschossen werden kann, und zwar ausgelöst durch einen an die elektrische Fuse angelegten Auslöseimpuls.So far, it was primarily common as fuses to end valid storage of the incorrect addresses turn that can be shot through by laser NEN. In the recent past, too, for this purpose electrical fuses have been used, on which a rela tiv high voltage is applied with which the respective Fuse can be shot through, triggered by a trigger pulse applied to the electrical fuse.

Bei den in Rede stehenden Halbleiterbausteinen, insbesondere Halbleiter-Speicherbausteinen, kommt naturgemäß eine relativ große Anzahl von Fuses zum Einsatz. Bei dem eingangs genann ten Verfahren war es dabei bislang üblich, die relativ hohe Durchschuss-Spannung während der Testprozedur kontinuierlich anzulegen und bei Bedarf den Auslösimpuls an die jeweiligen Fuses anzulegen, um die in Latches zwischengespeicherten feh lerhaften Adressen endgültig in diesen abzuspeichern.For the semiconductor devices in question, in particular Semiconductor memory chips, naturally comes a relative large number of fuses are used. At the beginning called So far, it has been common practice to use the relatively high Bullet voltage continuously during the test procedure apply and if necessary the trigger pulse to the respective Create fuses in order to store the missing data in latches to permanently save learnable addresses in them.

Nachteilig an dieser Spannungsversorgung ist, dass dadurch die elektrischen Fuses sowie weitere im Weg der Stromzufuhr gelegene elektronische Bauteile einer starken Belastung bzw. einem hohen Stress ausgesetzt sind. Diese Belastung kann letztendlich dazu führen, dass die Funktion eines gezielten Durchschießens von elektrischen Fuses zur endgültigen Abspei cherung fehlerhafter Adressen nicht bis zum Ende dieses Vorgangs zuverlässig abläuft. Man spricht hier davon, dass die Burn-Logik, über welche die elektrischen Fuses angesteuert werden, eine relativ niedrige Lebensdauer besitzen. Ein wei terer Nachteil der bisherigen Vorgehensweise einer konti nuierlichen Anlegung der Durchschuss-Spannung besteht in einer relativ hohen Stromaufnahme der betreffenden Bau elemente. Außerdem muss eine Durchschuss-Spannungsquelle, in erster Linie integriert auf dem Halbleiterbaustein, bereit gestellt werden, die eine ausreichende Stromlieferfähigkeit über längere Zeit hinweg gewährleistet.The disadvantage of this power supply is that it does the electrical fuses and others in the way of power supply located electronic components of a heavy load or are exposed to high stress. This burden can ultimately lead to the function of a targeted Shoot through electrical fuses for final play failed addresses until the end of this process runs reliably. One speaks here that the Burn logic that controls the electrical fuses have a relatively short lifespan. A white Another disadvantage of the previous approach of a cont Nuclear application of the bullet voltage consists in a relatively high current consumption of the building in question elements. In addition, a bullet voltage source, in primarily integrated on the semiconductor device, ready be provided that have sufficient electricity delivery capacity guaranteed over a long period of time.

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Erkennen und Reparieren von fehlerhaften Adres sen in Halbleiterbausteinen der eingangs genannten Art zu schaffen, das gewährleistet, dass die elektrischen Fuses so wie weitere hiermit im Zusammenhang stehende Bauelemente nicht der bislang unvermeidlichen hohen Belastung ausgesetzt sind.An object of the present invention is to provide a Process for recognizing and repairing incorrect addresses sen in semiconductor devices of the type mentioned create that ensures that the electrical fuses like this like other related components not exposed to the previously unavoidable high load are.

Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unter ansprüchen angegeben.This object is achieved by the features of claim 1. Advantageous developments of the invention are in the sub claims specified.

Erfindungsgemäß ist demnach vorgesehen, die Durchschuss-Span nung genau dann und nur dann anzulegen, wenn am Ende der Testprozedur in den Latches zumindest eine fehlerhafte Adresse zwischengespeichert vorliegt. Mit anderen Worten bleibt der Durchschuss-Spannungsgenerator ausgeschaltet, bis die Zwischenspeicherung von fehlerhaften Adressen in den Latches abgeschlossen ist. Dadurch entfällt die über längere Zeit andauernde hohe Belastung der elektrischen Fuses durch kontinuierliche Anlegung der Durchschuss-Spannung und damit verbundenem Stromfluss, wie beim Stand der Technik. Außerdem kann eine im Vergleich zum Stand der Technik deutlich redu zierte Stromaufnahme gewährleistet werden, weil der Span nungsgenerator nur dann aktiviert wird, wenn Bedarf besteht. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Burn-Logik zum Ansteuern der elektrischen Fuses eine höhere Lebensdauer besitzt, weil an diese Logik bis zum eigentlichen Durchschusszeitpunkt lediglich eine Ver sorgungsspannung angelegt wird, die kleiner als die Durch schuss-Spannung ist. Diese Versorgungsspannung ist selbst verständlich auch an die Fuses angelegt und hat eine Höhe, dass diese nicht ungebührlich belastet werden, sondern ledig lich funktionell in Bereitschaftsstellung bleiben.According to the invention, the bullet chip is accordingly provided only if and at the end of the Test procedure in the latches at least one faulty Address cached exists. In other words the bullet voltage generator remains off until the caching of incorrect addresses in the Latches is complete. This eliminates the longer Time-consuming high stress on the electrical fuses continuous application of the bullet voltage and thus connected current flow, as in the prior art. Moreover can significantly reduce compared to the prior art graceful power consumption can be guaranteed because of the chip voltage generator is only activated when there is a need. Another advantage of the method according to the invention is in that the burn logic for driving the electrical Fuses has a longer lifespan because of this logic only one ver supply voltage is applied, which is smaller than the through shot-tension is. This supply voltage is itself understandably also applied to the fuses and has a height, that they are not unduly burdened, but single remain functionally ready.

Nachfolgend wird die Erfindung anhand der Zeichnung beispiel haft näher erläutert; die einzige Figur der Zeichnung zeigt schematisch den Fuse-Bereich eines Halbleiter-Speicherbau steins zusammen mit der Burn-Logik für die einzelnen Fuses.The invention is illustrated below with reference to the drawing explained in detail; the only figure of the drawing shows schematically the fuse area of a semiconductor memory construction together with the burn logic for the individual fuses.

Die in der Figur gezeigte Schaltung bildet einen Teil eines im übrigen nicht gezeigten Halbleiter-Speicherbausteins, auf welchen das erfindungsgemäße Verfahren zum Erkennen und Reparieren von fehlerhaften Adressen angewendet wird. Gemäß diesem Verfahren werden fehlerhafte Adressen durch eine Test prozedur ermittelt, in Latches zwischengespeichert und in elektrischen Fuses (Fuse steht für Sicherung; in diesem Fall handelt es sich um eine Sicherung basierend auf elektrischen Bauteilen) durch Anlegen einer erhöhten Durchschuss-Spannung endgültig gespeichert werden.The circuit shown in the figure forms part of a otherwise not shown semiconductor memory device which the inventive method for recognizing and Repairing bad addresses is applied. According to This procedure will identify incorrect addresses through a test procedure determined, cached in latches and in electrical fuses (fuse stands for fuse; in this case is a fuse based on electrical Components) by applying an increased bullet voltage finally saved.

Der in der Figur gezeigte Fuse-Bereich des Halbleiter bausteins umfasst lediglich beispielhaft vier Fuses 10, 11, 12, 13. Diese Fuses 10 bis 13 sind parallel geschaltet zu einer ersten Spannungszufuhrleitung 14 und einer zweiten Spannungszufuhrleitung 15. Jeder Fuse 10 bis 13 ist ein Schieberegister 16, 17, 18 bzw. 19 zugeordnet. Diese Schiebe register 16 bis 19 bilden Teil einer sogenannten Burn-Logik, durch welche Auslösesignale an die Fuses 10 bis 13 angelegt werden können, um diese mit Hilfe der anliegenden Spannung zu durchschießen. Im einzelnen ist das Schieberegister 16 über eine Leitung 20 mit dem Auslöseanschluss der Fuse 13 verbun den. Das Schieberegister 17 ist über eine Leitung 21 mit dem Auslöseanschluss der Fuse 12 verbunden. Das Schieberegister 18 ist über eine Leitung 22 mit dem Auslöseanschluss der Fuse 11 verbunden, und das Schieberegister 19 ist über eine Lei tung 23 mit dem Auslöseanschluss der Fuse 10 verbunden.The fuse region of the semiconductor module shown in the figure comprises, by way of example, four fuses 10 , 11 , 12 , 13 . These fuses 10 to 13 are connected in parallel to a first voltage supply line 14 and a second voltage supply line 15 . A shift register 16 , 17 , 18 and 19 is assigned to each fuse 10 to 13 . These sliding registers 16 to 19 form part of a so-called burn logic, by means of which trigger signals can be applied to the fuses 10 to 13 in order to shoot them through with the aid of the applied voltage. In detail, the shift register 16 is connected via a line 20 to the trigger connection of the fuse 13 . The shift register 17 is connected to the trigger connection of the fuse 12 via a line 21 . The shift register 18 is connected via a line 22 to the trigger connection of the fuse 11 , and the shift register 19 is connected via a line 23 to the trigger connection of the fuse 10 .

Die Schieberegister 16 bis 19 sind in bekannter Weise in Serie geschaltet und der Eingang 24 der Schieberegisteranord nung 16 bis 19 liegt ein Auslöse- bzw. Steuersignal von den nicht gezeigten Latches zur Zwischenspeicherung fehlerhafter Adressen an. Beispielsweise wird auf diese Weise ein Fehler adressenmuster an die Fuses derart übermittelt, dass in die Fuses 12 und 13 Fehleradressen endgültig eingeschrieben wer den sollen, während die Fuses 10 und 11 inaktiv bleiben. Die ser Zustand ist in der Figur durch eine logische 1 an den Auslöseanschlüssen der Fuses 12 und 13 und durch logische 0 an den Auslöseanschlüssen der Fuses 10 und 11 wiedergegeben.The shift registers 16 to 19 are connected in series in a known manner, and the input 24 of the shift register arrangement 16 to 19 is a trigger or control signal from the latches, not shown, for buffering incorrect addresses. For example, an error address pattern is transmitted to the fuses in such a way that error addresses should be finally written into the fuses 12 and 13 , while the fuses 10 and 11 remain inactive. This state is represented in the figure by a logical 1 at the triggering connections of the fuses 12 and 13 and by logical 0 at the triggering connections of the fuses 10 and 11 .

Soweit entspricht die in der Figur gezeigte Schaltungsanord nung dem Stand der Technik, von welchem die Erfindung aus geht, mit elektrischen Fuses zur endgültigen Abspeicherung fehlerhafter Adressen.So far, the circuit arrangement shown in the figure corresponds state of the art, from which the invention goes, with electrical fuses for final storage incorrect addresses.

Während beim Stand der Technik auf der Leitung 14 über die gesamte Testprozedur die relativ hohe Durchschuss-Spannung anliegt, ist erfindungsgemäß vorgesehen, an dieser Leitung 14 bis zum Zeitpunkt des Durchschießens der Fuses 12 und 13 nicht etwa die Durchschuss-Spannung, sondern eine wesentlich niedrigere Versorgungsspannung V_int anzulegen und nur zum Zeitpunkt des Durchschießens, der über die Burn-Logik gesteu ert und durch die Beendigung der Testprozedur ausgelöst ist, die Durchschuss-Spannung an die Leitung 14 anzulegen, die mit V_ext in der Figur dargestellt ist. Diese Spannung V_ext wird in diesem Fall bereitgestellt durch einen externen Durchschuss- Spannungsgenerator und in einer Zuleitung 25 zur Leitung 14 ist ein Schalterelement 26, beispielsweise in Gestalt eines FET-Transistors angeordnet, der mit einer Auslösespannung V_{burn on} beaufschlagt wird, wenn das Durchschießen durch Fuses 12 und 13 vorgenommen werden soll.While in the state of the art the line 14 has the relatively high penetration voltage across the entire test procedure, it is provided according to the invention that the penetration voltage, but a substantially lower one, is provided on this line 14 until the fuses 12 and 13 are shot through Apply supply voltage V _int and only at the time of the shoot-through, which is controlled via the burn logic and triggered by the termination of the test procedure, to apply the shoot-through voltage to line 14 , which is shown with V _ext in the figure. In this case, this voltage V _ext is provided by an external bullet voltage generator, and a switch element 26 , for example in the form of a FET transistor, is arranged in a feed line 25 to line 14 , which is acted upon by a trigger voltage V _{burn on} when the bullet is shot through to be made by fuses 12 and 13 .

In ähnlicher Weise sitzt in einer Zuleitung 27 von einer Ver sorgungsspannungsquelle ein Schalterelement 28, das vom sel ben Signal Vburnon beaufschlagt wird und bei Nichtanlegen die ses Signals die Versorgungsspannung Vint mit der Leitung 14 verbindet.Similarly, a switch element 28 sits in a supply line 27 from a supply voltage source Ver, which is acted upon by the sel ben signal Vburnon and connects the supply voltage Vint to line 14 when this signal is not applied.

Sobald die Fuses 12 und 13 durchgeschossen werden sollen, wird das Schalterelement 28 geöffnet, und das Schalterelement 26, welches bislang geöffnet war, wird geschlossen, um die Durchschuss-Spannung V_ext an die Leitung 14 und damit an die Fuses 10 bis 13 anzulegen, von welchen die Fuses 12 und 13 in der festgelegten Burn-Sequenz durchgeschossen werden.As soon as the fuses 12 and 13 are to be shot through, the switch element 28 is opened and the switch element 26 , which was previously open, is closed in order to apply the shot voltage V _ext to the line 14 and thus to the fuses 10 to 13 , from which the fuses 12 and 13 are shot through in the defined burn sequence.

Für den Fall, dass die Durchschuss-Spannung von einem Genera tor erzeugt wird, der auf dem Halbleiterbaustein selbst ange ordnet ist, wird das Steuersignal V_{burn on} auch zur Aktivierung dieser Spannungsquelle genutzt. Das heißt, dieser Spannungs generator wird nur dann eingeschaltet, wenn die elektrischen Fuses 12 und 13 durchgeschossen werden sollen.In the event that the bullet voltage is generated by a generator which is arranged on the semiconductor module itself, the control signal V _{burn on is} also used to activate this voltage source. This means that this voltage generator is only switched on when the electrical fuses 12 and 13 are to be shot through.

Claims

1. A method for recognizing and repairing defective addresses in semiconductor devices, in particular semiconductor memory devices, in which incorrect addresses are identified by a test procedure, temporarily stored in latches and finally stored in electrical fuses by applying an increased bullet voltage, characterized in that the Bullet voltage is only applied if at the end of the test procedure there is at least one incorrect address temporarily stored in the latches.

2. The method of claim 1, wherein the bullet chip of one implemented on the semiconductor module Bullet voltage generator is provided thereby characterized by the bullet voltage generator is kept switched until the intermediate storage of incorrect addresses in the latches is complete.

3. The method according to claim 1 or 2, characterized net that if the bullet voltage does not reach the Fuses is applied, a supply voltage less than that Bullet voltage is applied to the fuses.