DE10053831C1 - Spannungsversorgungsanordnung für Halbleiterspeicheranordnung - Google Patents

Abstract

Die Erfindung betrifft eine Spannungsversorgungsanordnung für eine Halbleiterspeicheranordnung mit einem einseitig terminierten Bussystem (2), bei der eine Terminierungs-Spannungsversorgung (Vttn) und ein Terminierungswiderstand (Rtermn) in einen DRAM (Dn) integriert sind.

Description

Die vorliegende Erfindung betrifft eine Spannungsversorgungs­ anordnung für eine Halbleitervorrichtung, insbesondere eine Halbleiterspeicheranordnung, mit einem Controller und einem Bussystem, das einerseits an den Controller und andererseits über einen Terminierungswiderstand an eine Terminierungs- Spannungsversorgung angeschlossen und mit dem die Halbleiter­ speicheranordnung verbunden ist.

Aus der DE 44 45 846 A1 ist eine Schaltungsanordnung für den Abschluss einer zu einer integrierten CMOS-Schaltung führen­ den Leitung bekannt. Als Abschlusswiderstand wird dabei ein Feldeffekttransistor innerhalb der integrierten Schaltung an­ geordnet. Dabei wird, da die Versorgungsspannung insgesamt 0 V beträgt, ein p-Kanal-FET eingesetzt.

Wieterhin beschreibt die DE 43 22 658 A1 einen Abschlusswi­ derstandsschaltkreis für eine Busleitung, in welcher eine Stromquellenleitung, eine Signalleitung und eine Erdungslei­ tung zwischen Computergeräten über jeweilige Abschlüsse ver­ bunden sind. Ein Eingangsanschluss eines Reglers ist mit der Stromquellenleitung verbunden, und der Abschluss ist zwischen dem Ausgangsabschluss des Reglers und der Signalleitung vor­ gesehen. Eine Zenerdiode liegt so zwischen dem Ausgangsan­ schluss und der Erdungsleitung, dass der Kathodenanschluss und der Anodenanschluss jeweils mit dem Ausgangsanschluss des Reglers bzw. der Erdungsleitung verbunden sind.

Fig. 2 zeigt eine bestehende Spannungsversorgungsanordnung für eine Halbleiterspeicheranordnung 1 aus DRAMs D1, D2, . . ., Dn. Diese Halbleiterspeicheranordnung 1 ist an ein Bussystem 2 angeschlossen, das sich auf einer gedruckten Schaltungs­ platte PCB (PCB = Printed Circuit Board) befindet. Dieses Bussystem 2 ist an seinem einen Ende mit einem Speicher- Controller MEMC verbunden und dabei insbesondere an einen Treiber (Driver) DRV und an einen Empfänger (Receiver) REC angeschlossen. Anstelle einer Halbleiterspeicheranordnung kann auch eine andere Halbleitervorrichtung mit der Span­ nungsversorgungsanordnung verbunden sein.

An seinem ausgangsseitigen anderen Ende weist das Bussystem 2 einen in SMD-Technik (SMD = Surface Mounted Device) auf der gedruckten Schaltungsplatte PCB vorgesehenen externen Termi­ nierungswiderstand Rterm auf, der außerdem an eine externe Spannungsversorgung Vtt angeschlossen ist, die zwischen dem Potenzial VSS und diesem externen Terminierungswiderstand Rterm liegt. Bei dieser externen Spannungsversorgung Vtt kann es sich um einen Transformator mit einem Spannungsregelele­ ment handeln. Die von der externen Spannungsversorgung Vtt gelieferte Terminierungsspannung ist so eingestellt, dass ei­ ne Eingangs-/Ausgangs- bzw. I/O-Schaltung I/O für den Spei­ chercontroller MEMC und die DRAMs D1, D2, . . ., Dn, die über das Bussystem 2 die Halbleiterspeicheranordnung 1 antreibt, sich betriebsmäßig in einem geeigneten Arbeitspunkt befindet. Der Terminierungswiderstand Rterm absorbiert hierzu eine vom Speicher-Controller MEMC oder die DRAMs D1, D2, . . ., Dn über das Bussystem 2 geschickte Welle und ist dabei so bemessen, dass sein Widerstandswert der charakteristischen Impedanz der Leitung des Bussystems 2 entspricht.

Die externe Ausführung des Terminierungswiderstandes Rterm und der Terminierungssgannungsversorgung Vtt führt dazu, dass hinsichtlich einer ständig erwünschten Erhöhung der Packungs­ dichte der Spannungsversorgungsanordnung für die Halbleiter­ speichervorrichtung 1 nicht der Speicher-Controller MEMC oder das Bussystem 2, sondern vielmehr gerade die externe Verdrah­ tung aus diesem Terminierungswiderstand Rterm und der Span­ nungsversorgung Vtt limitierend wirkt. Mit anderen Worten, höhere Packungsdichten lassen sich wegen dieser viel Raum be­ anspruchenden externen Verdrahtung nicht erzielen.

Ein weiterer Nachteil der bestehenden Spannungsversorgungs­ anordnung liegt in der in SMD-Technik auf der gedruckten Schaltungsplatte PCB angebrachten Platzierung des Terminie­ rungswiderstandes Rterm. Durch die Montage in SMD-Technik be­ wirken die parasitären Effekte des Terminierungswiderstandes Rterm nämlich eine Reduzierung der Terminierungsbandbreite.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Span­ nungsversorgungsanordnung für eine Halbleiterspeicheranord­ nung zu schaffen, bei der der Terminierungswiderstand und die Terminierungs-Versorgungsspannung äußerst stabil sind, sodass parasitäre Erscheinungen im Terminierungswiderstand praktisch nicht auftreten.

Diese Aufgabe wird bei einer Spannungsversorgungsanordnung der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 enthaltenen Merkmale gelöst.

Die Halbleiterspeicheranordnung besteht aus mehreren DRAMs, und in jeden DRAM sind ein Terminierungswiderstand und eine Terminierungs-Spannungsversorgung integriert. Bei einer sol­ chen, aus mehreren DRAMs bestehenden Halbleiterspeicheranord­ nung sind dann aber nur die Terminierungs-Spannungsversorgung und der Terminierungswiderstand des busmäßig geeignetsten DRAMs, nämlich des vom Speicher-Controller auf dem Bussystem am weitesten entfernten DRAMs, aktiviert. Damit ist es mög­ lich, alle DRAMs mit einem Terminierungswiderstand und einer Terminierungsspannungsversorgung auszustatten, sodass die DRAMs in gleicher Weise hergestellt werden können. Werden die DRAMs dann mit dem Bussystem verbunden, so wird ein bustech­ nisch sinnvoller DRAM, nämlich ausgehend von dem Speicher- Controller der auf dem Bussystem letzte DRAM, hinsichtlich seines Terminierungswiderstandes und seiner Terminierungs­ spannungsversorgung aktiviert, während in allen übrigen DRAMs der Terminierungswiderstand und die Terminierungsspannungs­ versorgung deaktiviert bleiben.

Auf diese Weise wird eine Integration des Terminierungswider­ standes und der Terminierungsspannungsversorgung in die Halb­ leiterspeicheranordnung vorgenommen, sodass auf eine externe Verdrahtung für den Terminierungswiderstand und die Terminie­ rungsspannungsversorgung verzichtet werden kann.

Infolge der Integration des Terminierungswiderstandes und der Terminierungsspannungsversorgung in die einzelnen DRAMs bzw. allgemein in die Halbleiterspeicheranordnung werden parasitäre Erscheinungen reduziert und beispielsweise auch Ground- Bounce-Effekte drastisch vermindert. Außerdem kann eine er­ hebliche Erhöhung der Packungsdichte erreicht werden, da kei­ ne Limitierung infolge einer externen Verdrahtung für den Terminierungswiderstand und die Terminierungsspannungsversor­ gung mehr vorliegt.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein schematisches Schaltbild der erfindungsgemäßen Spannungsversorgungsanordnung und

Fig. 2 ein schematisches Schaltbild der bestehenden Span­ nungsversorgungsanordnung.

Fig. 2 ist bereits eingangs erläutert worden.

In Fig. 1 werden einander entsprechende Teile mit den glei­ chen Bezugszeichen wie in Fig. 2 versehen.

Bei der erfindungsgemäßen Spannungsversorgungsanordnung sind in jedem DRAM D1, D2, . . ., Dn ein interner Terminierungs­ widerstand Rterm1, Rterm2, . . ., Rtermn und eine interne Ter­ minierungs-Spannungsversorgung Vtt1, Vtt2, . . ., Vttn vorgese­ hen, welche durch einen Kondensator C als Hochfrequenz-Kurz­ schluss überbrückt ist. Die Terminierungswiderstände Rterm1, Rterm2, . . ., Rtermn können in üblicher Weise aus integrierten Widerständen, wie beispielsweise Schichtwiderständen und der­ gleichen, bestehen, während für die Terminierungs-Spannungs­ versorgungen Vtt1, Vtt2, . . ., Vttn Spannungspumpen oder Spannungsteiler eingesetzt werden können. Eine Spannungspumpe wird dann herangezogen, wenn die Terminierungs-Spannungs­ versorgung Vtt einen höheren Wert haben soll als die höchste externe Spannung.

In vorteilhafter Weise sind bei aktiver Ausführung die Termi­ nierungswiderstände Rterm1, Rterm2, . . ., Rtermn und/oder die Terminierungs-Spannungsversorgungen Vtt1, Vtt2, . . ., Vttn einstellbar, sodass deren Werte an die charakteristische Im­ pedanz der durch das Bussystem 2 gebildeten Leitung anpassbar ist.

Die DRAMs D1, D2, . . ., Dn werden alle mit ihren Terminie­ rungswiderständen Rterm1, Rterm2, . . ., Rtermn und ihren Ter­ minierungs-Spannungsversorgungen Vtt1, Vtt2, . . ., Vttn herge­ stellt, obwohl an sich lediglich der von dem Speicher- Controller MEMC aus längs des Bussystems 2 letzte (oder bus­ mäßig am besten geeignete) DRAM Dn einen Terminierungswider­ stand und eine Terminierungs-Versorgungsspannnung, also den Terminierungswiderstand Rtermn und die Terminierungsspan­ nungsversorgung Vttn, benötigt, um das Bussystem 2 in geeig­ neter Weise abzuschließen. Damit ist eine einheitliche Her­ stellung aller DRAMs D1, D2, . . ., Dn gewährleistet.

Die nicht benötigten Terminierungswiderstände Rterm1, Rterm2, . . ., Rterm(n - 1) und Terminierungs-Spannungsversorgungen Vtt1, Vtt2, . . ., Vtt(n - 1), die in den DRAMs "vor" dem letzten DRAM Dn längs des Bussystem 2 liegen, werden ausgeschaltet bzw. deaktiviert (vgl. "off" in DRAM D1 und DRAM D2), sodass nur der Terminierungswiderstand Rtermn und die Terminierungs- Spannungsversorgung Vttn im "letzten" DRAM Dn aktiviert sind.

Der "letzte" DRAM im obigen Beispiel braucht nicht unbedingt der DRAM Dn zu sein. Vielmehr ist unter ihm jeder bustech­ nisch sinnvoll ausgewählte DRAM zu verstehen, der Signalinte­ grität der auf dem Bussystem 2 übertragenen Signale gewähr­ leistet.

Infolge der Einstellbarkeit bzw. Regelbarkeit des Terminie­ rungswiderstandes Rtermn und der Terminierungs-Spannungs­ versorgung Vttn kann eine hervorragende Anpassung des Ab­ schlusses des Bussystems 2 an dessen Impedanz erreicht wer­ den, wodurch parasitäre Erscheinungen weitgehend unterdrückt und beispielsweise Ground-Bounce-Effekte stark vermindert werden. Hierzu trägt auch die integrierte Ausführung der Ter­ minierungswiderstände und der Terminierungs-Spannungs­ versorgung anstelle von deren SMD-Montage auf der gedruckten Schaltung PCB bei.

Außerdem kann die Packungsdichte erheblich gesteigert werden, da auf eine externe Verdrahtung für den Terminierungswider­ stand sowie die Terminierungs-Spannungsversorgung verzichtet wird.

Der Terminierungswiderstand und die Terminierungs-Spannungs­ versorgung liegen parallel am Eingang der jeweiligen DRAMs D1, D2, . . ., Dn, deren übrige Beschaltung schematisch durch einen Treiber DRV' und einen Empfänger REC' angedeutet ist.

Bezugszeichenliste

1

Spannungsversorgungsanordnung für Halbleiterspeicheranordnung

2

Bussystem
D1, D2, . . ., Dn DRAMs
MEMC Controller
pCB gedruckte Schaltungsplatte
Vtt, Vtt1, Vtt2, . . ., Vttn Terminierungs- Spannungsversorgung
Rterm, Rterm1, Rterm2, . . ., Rtermn Terminierungswiderstand
DRV, DRV' Treiber
REC, REC' Empfänger
C Kondensator
I/O I/O-Schaltung

Claims (4)

1. Spannungsversorgungsanordnung für Halbleiterspeicher­ anordnung (1), mit einem Controller (MEMC) und einem Bus- System (2), das einerseits an den Controller (MEMC) und an­ dererseits über einen Terminierungswiderstand (Rtermn) an ei­ ne Terminierungs-Spannungsversorgung (Vttn) angeschlossen und mit dem die Halbleiterspeicheranordnung (1) verbunden ist, dadurch gekennzeichnet, dass
der Terminierungswiderstand (Rtermn) und die Terminierungs- Spannungsversorgung (Vttn) in die Halbleiterspeicheranordnung (1) integriert sind,
die Halbleiterspeicheranordnung (1) aus mehreren DRAMs (D1, D2, . . ., Dn) besteht und in jedem DRAM(D1, D2, . . ., Dn) ein Terminierungswiderstand (Rterm1, Rterm2, . . ., Rtermn) und ei­ ne Terminierungs-Spannungsversorgung (Vtt1, Vtt2, . . ., Vttn) integriert sind, und
nur die Terminierungs-Spannungsversorgung (Vttn) und der Terminierungswiderstand (Rtermn) des vom Controller (MEMC) auf dem Bussystem (2) am weitesten entfernten DRAMs (Dn) ak­ tiviert ist.

2. Spannungsversorgungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Terminierungsspannungsversorgung eine Vtt- Spannungsversorgung ist.

3. Spannungsversorgungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Bussystem (2) auf einer gedruckten Schaltungsplatte (PCB) angeordnet ist.

4. Spannungsversorgungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Spannung der Vtt-Spannungsversorgung der höchsten exter­ nen Spannung der Halbleitervorrichtung (1) entspricht.