DD241673A1

DD241673A1 - ARRANGEMENT FOR THE UNINTERRUPTIBLE POWER SUPPLY OF A SEMICONDUCTOR MEMORY

Info

Publication number: DD241673A1
Application number: DD28144185A
Authority: DD
Inventors: Johann-Georg Kretzschmar; Klaus Misch; Peter Heun
Original assignee: Robotron Bueromasch
Priority date: 1985-10-04
Filing date: 1985-10-04
Publication date: 1986-12-17

Abstract

Die Erfindung betrifft die unterbrechungsfreie Stromversorgung eines Halbleiterspeichers aus jeweils einer von zwei verschiedenen Stromquellen, wobei mindestens eine dieser Stromquellen ein Akkumulator ist. Ziel der Anordnung ist, den Halbleiterspeicher von der Stromversorgungseinheit zu trennen, die den Nominalwert ihrer Spannung unterschreitet. Die Anordnung gewaehrleistet einen sicheren Schutz des Akkumulators vor unzulaessiger Tiefentladung. FigurThe invention relates to the uninterruptible power supply of a semiconductor memory from in each case one of two different power sources, wherein at least one of these power sources is an accumulator. The aim of the arrangement is to separate the semiconductor memory from the power supply unit, which falls below the nominal value of their voltage. The arrangement ensures safe protection of the accumulator against inadmissible deep discharge. figure

Description

Hierzu 1 Seite ZeichnungFor this 1 page drawing

Field of application of the invention

Die Erfindung betrifft die unterbrechungsfreie Stromversorgung eines Halbleiterspeichers aus jeweils einer von zwei verschiedenen Stromquellen, wobei mindestens eine dieser Stromquellen ein Akkumulator ist.The invention relates to the uninterruptible power supply of a semiconductor memory from in each case one of two different power sources, wherein at least one of these power sources is an accumulator.

Characteristic of the known technical solutions

Zur Lösung dieser Aufgabe sind bereits eine Vielzahl von Anordnungen bekannt geworden.To solve this problem, a variety of arrangements have already become known.

So werden beispielsweise Relaisschaltungen oder Halbleiterdioden für diese Aufgabe eingesetzt. Bei Relaisschaltungen stört die relativ große Umschaltzeit und die für das Relais erforderliche Steuerschaltung, bei Halbleiterdioden der Spannungsabfall vonFor example, relay circuits or semiconductor diodes are used for this task. In relay circuits, the relatively large switching time and the control circuit required for the relay interfere with semiconductor diodes in the voltage drop of

Weiter wurden bereits Transistoren für die Umschaltung eingesetzt, wobei bei geeigneter Dimensionierung Spannungsabfälle von etwa 0,3V erreichbar sind.Furthermore, transistors have already been used for switching, with voltage drops of about 0.3V being achievable with suitable dimensioning.

In einer speziellen Lösung werden zwei Transistoren für die Umschaltung der Stromversorgung durch zwei Steuertransistoren wechselweise in den leitenden Zustand gesteuert, wobei die Steuertransistoren eine Spannungsvergleichsschaltung bilden, die die Transistoren für die Umschaltung der Stromversorgung so steuern, daß der Halbleiterspeicher immer durch die Stromversorgungseinheit mit der höheren Spannung versorgt wird.In a special solution, two transistors for switching the power supply through two control transistors alternately controlled in the conductive state, wherein the control transistors form a voltage comparison circuit that control the transistors for switching the power supply so that the semiconductor memory always by the power supply unit with the higher Voltage is supplied.

Nachteilig an dieser Lösung ist, daß ein als Stromversorgungseinheit eingesetzter Akkumulator auch nach Erreichen der Entladeschlußspannungnichtvom Halbleiterspeicher getrennt wird. Damit besteht bei dieser Lösung die Gefahrder Zerstörung des Akkumulators.A disadvantage of this solution is that an accumulator used as a power supply unit is not separated from the semiconductor memory even after reaching the final discharge voltage. Thus there is the danger of destruction of the accumulator in this solution.

Object of the invention

Das Ziel der Erfindung besteht in der unterbrechungsfreien Versorgung eines Halbleiterspeichers aus zwei Stromversorgungseinheiten, von denen mindestens eine ein Akkumulator ist bei gleichzeitiger Sicherung des Akkumulators gegen Tiefentladung.The object of the invention is the uninterruptible supply of a semiconductor memory of two power supply units, of which at least one is an accumulator while securing the accumulator against total discharge.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, eine einfache Schaltungsanordnung zu entwickeln, die die unterbrechungsfreie Versorgung eines Halbleiterspeichers aus zwei Stromversorgungseinheiten sichert, von denen mindestens eine ein Akkumulator ist und die den Akkumulator vor einer unzulässigen Tiefentladung schützt.The invention has for its object to develop a simple circuit arrangement, which ensures the uninterruptible power supply of a semiconductor memory of two power supply units, of which at least one is an accumulator and protects the accumulator from an inadmissible deep discharge.

Der Halbleiterspeicher ist von der Stromversorgungseinheit zu trennen, die den Nominalwert ihrer Spannung unterschreitet. Erfindungsgemäßwird dazu der Halbleiterspeicher über pnp-Transistoren mit den Stromversorgungseinheiten verbunden, von denen mindestens eine ein Akkumulator ist. Davon leitet jeweils der Transistor, dessen Emitterspannung positiver als die Kollektorspannung ist und dessen Basis über einen npn-Transistor mit Basisstrom versorgt wird.The semiconductor memory is to be separated from the power supply unit, which falls below the nominal value of its voltage. According to the invention, the semiconductor memory is connected via pnp transistors to the power supply units, at least one of which is an accumulator. From each of these leads the transistor whose emitter voltage is more positive than the collector voltage and whose base is supplied with base current via an NPN transistor.

Diese npn-Transistoren werten ihrerseits die Ausgangsspannung der jeweiligen Stromversorgungseinheit über geeignete Spannungsteiler aus und sind nur im leitenden Zustand, wenn die Spannung der jeweiligen Stromversorgungseinheit den Nominalwert nicht wesentlich unterschreitet.These npn transistors in turn evaluate the output voltage of the respective power supply unit via suitable voltage dividers and are only in the conductive state, when the voltage of the respective power supply unit does not significantly lower the nominal value.

Der akkumulatorseitige Spannungsteiler ist mit dem Halbleiterspeicher verbunden, damit dieser Zweig eine Rückkopplung erhält und eine steile Abschaltkennlinie mit Hysterese hat.The accumulator-side voltage divider is connected to the semiconductor memory for this branch receives a feedback and has a steep cut-off characteristic with hysteresis.

Ausführungsbeispielembodiment

Nachstehend wird die Erfindung anhand eines Ausführungsbeispiels näher erläutert. Die zugehörige Figur zeigt beispielhaft die Realisierung des Erfindungsgedankens.The invention will be explained in more detail with reference to an embodiment. The accompanying figure shows an example of the realization of the inventive concept.

Der Betriebsspannungsanschluß des Halbleiterspeichers 6 ist über den pnp-Transistor 1 mit einer Stromversorgungseinheit (z. B. dem Netzteil) und die Basis des Transistors 1 über den npn-Transistor 3 mit Masse verbunden. Die Basis des Transistors 3 liegt über einen aus den Widerständen 7 und 8 gebildeten Spannungsteiler an der Spannung U1 des Netzteiles. Bei geeigneter Dimensionierung des Spannungsteilers sind die Transistoren 1 und 3 dann leitend, wenn die Spannung U1 etwa gleich dem Nominalwert ist. Bei einem Abfall der Spannung U1 wesentlich unter den Nominalwert sperren beide Transistoren, und der Halbleiterspeicher 6 ist vom Netzteil mit der Spannung U1 getrenntThe operating voltage terminal of the semiconductor memory 6 is connected via the pnp transistor 1 to a power supply unit (eg the power supply) and the base of the transistor 1 via the npn transistor 3 to ground. The base of the transistor 3 is connected via a voltage divider formed from the resistors 7 and 8 to the voltage U1 of the power supply. With suitable dimensioning of the voltage divider, the transistors 1 and 3 are conductive when the voltage U1 is approximately equal to the nominal value. When the voltage U1 falls substantially below the nominal value, both transistors are blocked, and the semiconductor memory 6 is disconnected from the power supply with the voltage U1

In Erweiterung des erfindungsgemäßen Gedankens kann In extension of the inventive concept can

— der Basisstrom des Transistors 1 durch einen zusätzlichen Widerstand 9 begrenzt werden;- The base current of the transistor 1 are limited by an additional resistor 9;

— der Widerstand 7 mit nichtlinearer Strom-/Spannungs-Kennlinie (z. B. unter Verwendung einer Halbleiterdiode) ausgeführt sein;The resistor 7 is designed with a nonlinear current / voltage characteristic (eg using a semiconductor diode);

— durch einen zusätzlichen Widerstand 13 an der Basis des Transistors 1 bei gesperrtem Transistor eine gegenüber dem Emitter positive Spannung aufrechterhalten werden, die den Reststrom dieses Transistors reduziert und eine Entladung des Akkumulators 5 über den invers betriebenen Transistor 1 verhindert. .n....... ._-_-.-.: _. ....:.:- Are maintained by an additional resistor 13 at the base of the transistor 1 when the transistor is a positive voltage relative to the emitter, which reduces the residual current of this transistor and prevents discharge of the accumulator 5 via the inversely operated transistor 1. .n ....... ._-_-.- .: _. ....:.:

Der zweite Zweig der erfindungsgemäßen Anordnung besteht aus den Transistoren 2 und 4 und den Widerständen 10 bis 12 und arbeitet ähnlich.The second branch of the arrangement according to the invention consists of the transistors 2 and 4 and the resistors 10 to 12 and operates similarly.

Der pnp-Transistor 2 verbindet den Halbleiterspeicher 6 mit dem Akkumulator 5, wenn die Spannung U1 kleiner als die Akkumulatorspannung ist und der npn-Transistor 4 leitet. Dieser Transistor 4 leitet, wenn die durch den aus den Widerständen 10 und 11 gebildeten Spannungsteiler heruntergeteilte Betriebsspannung des Halbleiterspeichers größer als die Emitter-/ Basisspannung des Transistors 4 ist.The pnp transistor 2 connects the semiconductor memory 6 to the accumulator 5 when the voltage U1 is smaller than the accumulator voltage and the npn transistor 4 conducts. This transistor 4 conducts when the divided by the voltage divider formed from the resistors 10 and 11 operating voltage of the semiconductor memory is greater than the emitter / base voltage of the transistor 4.

Bei verschwindender Spannung U1 übernimmt damit der Akkumulator 5 die Stromversorgung des Halbleiterspeichers 6.When the voltage U1 disappears, the accumulator 5 thus takes over the power supply of the semiconductor memory 6.

Wenn die Spannung des Akkumulators 5 die Entladeschlußspannung erreicht, fällt bei geeigneter Dimensionierung der Widerstände 10 und 11 die Spannung an der Basis des Transistors 4 unter die BasisVEmitter-Sättigungsspannung und die Transistoren 2 und 4 werden gesperrt. Der Widerstand 11 bewirkt eine positive Rückkopplung. Damit erfolgt die Abtrennung des Halbleiterspeichers 6 von dem entladenen Akkumulator 5 schlagartig und eine unzulässig tiefe Entladung des Akkumulators 5 wird verhindert.When the voltage of the accumulator 5 reaches the discharge end voltage, with suitable dimensioning of the resistors 10 and 11, the voltage at the base of the transistor 4 drops below the base VMS saturation voltage and the transistors 2 and 4 are turned off. The resistor 11 causes a positive feedback. Thus, the separation of the semiconductor memory 6 from the discharged battery 5 is abrupt and an inadmissible deep discharge of the battery 5 is prevented.

Die Transistoren 2 und 4 können nur nach Rückkehr der Spannung Ui wieder in den leitenden Zustand gelangen. Durch den Widerstand 12 wird der Strom durch den Transistor 4 auf den für die Sättigung von Transistor 2 unbedingt erforderlichen Wert reduziert, um den Stromverbrauch der erfindungsgemäßen Anordnung aus dem Akkumulator so gering wie möglich zu halten.The transistors 2 and 4 can return to the conductive state only after return of the voltage Ui. By the resistor 12, the current through the transistor 4 is reduced to the absolute value required for the saturation of transistor 2 to keep the power consumption of the inventive arrangement of the accumulator as low as possible.

In Erweiterung des erfindungsgemäßen Gedankens kann der Widerstand 10 ganz oder teilweise als Heißleiter ausgeführt sein, um den Temperaturgang der Basis-/Emitter-Strecke des Transistors 4 zu kompensieren.As an extension of the concept according to the invention, the resistor 10 can be embodied in whole or in part as a thermistor in order to compensate for the temperature variation of the base / emitter path of the transistor 4.

Der Akkumulator 5 wird bei vorhandener Spannung U1 über den invers betriebenen Transistor 2 nachgeladen. In Erweiterung der erfindungsgemäßen Anordnung kann die Nachladung auch über den Widerstand 13 erfolgen. Bei nichtlinearer Strom-/ Spannungskennlinie dieses Widerstandes (z. B. unter Verwendung einer Halbleiterdiode) kann der Ladestrom in vorgegebener Weise von der Spannung des Akkumulators 5 abhängig gemacht werden und damit sowohl Schnell- als auch Erhaltungsladung realisiert werden.The accumulator 5 is recharged when the voltage U1 is present via the inversely operated transistor 2. As an extension of the arrangement according to the invention, the recharging can also take place via the resistor 13. In the case of a non-linear current / voltage characteristic of this resistor (eg using a semiconductor diode), the charging current can be made dependent on the voltage of the accumulator 5 in a predefined manner and thus both fast and trickle charge can be realized.

Claims

Invention claim:

1. An arrangement for uninterruptible power supply of a semiconductor memory from each one of two different power sources, of which at least one is an accumulator, characterized in that the one power source U1 via a pnp transistor (i) to the semiconductor memory (6) is connected, the Base of the transistor (1) via the collector / emitter path of an npn transistor (3) is grounded, the base of the transistor (3) via the resistor (8) to ground and via the resistor (7) is guided to U1, the second current source, the accumulator (5), via a pnp transistor (2) to the semiconductor memory (6) is connected, the base of the transistor (2) via the collector ZEmitterstrecke an NPN transistor (4) is grounded and that the base of the transistor (4) via the resistor (10) to ground and via the resistor (11) to the operating voltage terminal of the semiconductor (6) is guided.

2. Arrangement according to item 1, characterized in that between the base of transistor (1) and collector of transistor (3), a resistor (9) is inserted.

3. Arrangement according to item 1, characterized in that between the base of transistor (2) and collector of transistor (4), a resistor (12) is inserted.

4. Arrangement according to item 1, characterized in that the resistor (7) is completely or partially replaced by a semiconductor diode.

5. Arrangement according to item 1, characterized in that the resistor (10) is realized in whole or in part as a thermistor.

6. Arrangement according to item 1, characterized in that the accumulator (5) and the base of transistor (1) via a resistor (13) are connected.

7. Arrangement according to items 1 and 6, characterized in that the resistor (13) is wholly or partially realized by a semiconductor diode.

8. Arrangement according to the points 1,6 and 7, characterized in that the semiconductor diode is an electroluminescent diode. is.