DD227843A1

DD227843A1 - CMOS INPUT LEVEL CONVERTER

Info

Publication number: DD227843A1
Application number: DD26823584A
Authority: DD
Inventors: Manfred Sorst
Original assignee: Mikroelektronik Zt Forsch Tech
Priority date: 1984-10-10
Filing date: 1984-10-10
Publication date: 1985-09-25

Abstract

Die Erfindung betrifft einen CMOS-Eingangspegelwandler zur Anpassung der schaltkreisinternen CMOS-Pegel auf externe CMOS-Pegel einerseits und auf externe TTL-Pegel andererseits. Das Ziel der Erfindung besteht darin, einen CMOS-Eingangspegelwandler zu entwickeln, der mit geringem schaltungstechnischem Aufwand, mit hoher Schaltgeschwindigkeit, geringer Verlustleistung, hoher Stoersicherheit und unter Verwendung von ausschliesslich MOS-Transistoren durch Verschiebung des statischen Schaltpunktes auf einen bei TTL-Schaltkreisen ueblichen Schaltpunkt TTL- und CMOS-Ausgangssignale bei geringer Eingangsverzoegerung verarbeiten kann, ohne dass im Low-Fall ein statischer Eingangsstrom in die steuernde Stufe getrieben wird. Der Erfindung liegt die Aufgabe zugrunde, zur Verschiebung des statischen Schaltpunktes auf den TTL-Schaltpunkt einen CMOS-Eingangspegelwandler mit geringer Stromaufnahme und geringem Transistoraufwand zu realisieren. Die Aufgabe wird mittels einer Kombination zweier CMOS-Inverter, bestehend aus Steuer- und Wandlerinverter durch Gegenkopplung geloest. Steuer- und Wandlerinverter bestehen jeweils aus einem p- und n-Kanal-Transistor, die so miteinander verbunden sind, dass die Betriebsspannung des Wandlerinverters eine Funktion der Eingangsspannung ist, die vom Steuerinverter bereitgestellt wird.The invention relates to a CMOS input level converter for adapting the circuit-internal CMOS level to external CMOS level on the one hand and to external TTL level on the other. The object of the invention is to develop a CMOS input level converter with low circuit complexity, with high switching speed, low power loss, high interference safety and using exclusively MOS transistors by shifting the static switching point to a TTL circuits usual switching point Can process TTL and CMOS output signals at low input delay, without driving a static input current to the controlling stage in the low-case. The invention has for its object to realize a shift of the static switching point on the TTL switching point, a CMOS input level converter with low power consumption and low transistor overhead. The task is solved by means of a combination of two CMOS inverters consisting of control and converter inverters by negative feedback. Control and converter inverters each consist of a p- and n-channel transistor, which are connected together such that the operating voltage of the converter inverter is a function of the input voltage provided by the control inverter.

Description

— i —- i -

CMOS-Eingangspegelwandler Anwendungsgebiet der ErfindungCMOS input level converter Field of application of the invention

Die Erfindung betrifft einen CMOS-Eingangspegelwandler zur Anpassung der schaltkreisinternen CMOS-Pegel auf externe. GMOS-Pegel einerseits und auf externe TTL-Pegel andererseits. Der OMOS-Singangspegelwandler findet Anwendung als Eingangsstufe von universellen CMOS-Schaltkreisen.The invention relates to a CMOS input level converter for adapting the in-circuit CMOS level to external. GMOS level on the one hand and on external TTL level on the other hand. The OMOS Singangspegelwandler finds application as an input stage of universal CMOS circuits.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Ss ist bekannt, daß in Singangsschaltungen von CMOS-Schaltkreisen CMOS-Inverter Anwendung finden. Die Verarbeitung reiner CMOS—Pegel bereitet auf Grund der Pegelkompatibilität zu den Internsignalen keine Probleme. Bei der Umsetzung externer TTL-Pegel zu internen CMOS-Pegeln besteht die Notwendigkeit einer Schaltpunktverschiebung.It is known that CMOS inverters are used in signal circuits of CMOS circuits. The processing of pure CMOS levels causes no problems due to the level compatibility with the internal signals. When converting external TTL levels to internal CMOS levels, there is a need for a switching point shift.

Die DB-OS 33 OO 239(e 03 K 5/00)beschreibt eine Schaltungsanordnung zur Pege!umsetzung digitaler Signale. Die Schaltungsanordnung ist in CMOS-Technologie aufgebaut, besteht aus zwei hint ereinandergeschaltet en CMOS-Invert erη zur Pege!Umsetzung und enthält eine Sperrsehaltung. Die Sperrsehaltung sperrt einen Transistor eines komplementären Transistorpaares, wennDB-OS 33 OO 239 (e 03 K 5/00) describes a circuit arrangement for the implementation of digital signals. The circuit arrangement is constructed in CMOS technology, consists of two sequentially switched on CMOS Invert erη to Pege! Implementation and contains a Sperrsehaltung. The blocking lock blocks a transistor of a complementary transistor pair, if

der andere Transistor leitend ist. Dadurch wird ein Gleichstromweg zwischen der Yersorgungsspannung und Masse während des statischen Zustandes der Eingangssignale verhindert. Die genügend hohe Störsicherheit zur Verarbeitung von TTL-Signalen wird mit hohem Transistoraufwand und niedriger Geschwindigkeit erreicht»the other transistor is conductive. This prevents a DC path between the supply voltage and ground during the static state of the input signals. The sufficiently high interference immunity for the processing of TTL signals is achieved with high transistor complexity and low speed »

Ziel der ErfindungObject of the invention

Das Ziel der Erfindung besteht darin, einen CMOS-Singangspegelwandler zu entwickeln, der mit geringem schaltungstechnischen Aufwand mit hoher Sehaltgeschwindigkeit, geringer Yerlustleitung, hoher Störsicherheit und unter Verwendung von ausschließlich MOS-Transistoren durch Verschiebung des statischen Schaltpunktes auf einen bei TTL-Schaltkreisen üblichen Schaltpunkt TTL- und CMOS-Ausgangssignale bei geringer Eingangsverzögerung verarbeiten kann, ohne daß im Low-Fall ein statischer Singangsstrom in die steuernde Stufe getrieben wird.The object of the invention is to develop a CMOS Singangpegelegeller, with low circuit complexity with high Sehaltgeschwindigkeit, low Yerlustleitung, high noise immunity and using only MOS transistors by shifting the static switching point to a usual TTL circuits switching point TTL - And CMOS output signals with low input delay can handle, without being driven in the low-case, a static Singangsstrom in the controlling stage.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, zur Verschiebung des statischen Schaltpunktes auf den TTL-Schaltpunkt einen GMOS-Eingangspegelwandler mit geringer Stromaufnahme, hoher Geschwindigkeit und geringem Transistoraufwand zu realisieren.The invention has for its object to realize a shift of the static switching point on the TTL switching point, a GMOS input level converter with low power consumption, high speed and low transistor overhead.

Die Aufgabe wird mittels einer Kombination zweier CMOS-Inverter, bestehend aus Steuerinverter und Wandlerinverter, durch Gegenkopplung gelöst. Bei dem an sich bekannten Steuerinverter des erfindungsgemäßen CMOS-Eingangspegelwandlers ist der Sourceanschluß eines p-Kanal-Transistors mit der Betriebsspannung verbunden, derThe task is solved by means of a combination of two CMOS inverters, consisting of control inverters and converter inverters, by negative feedback. In the known control inverter of the CMOS input level converter according to the invention, the source terminal of a p-channel transistor is connected to the operating voltage, the

Sourceanschluß eines n-Kanal-Transistors liegt auf Masse, die Drainanschlüsse des ρ-Kanal-Transistors und des n-Kanal-Transistors sind zusammengesehaltet und deren Gateanschlüsse sind mit dem Eingang verbunden. Srfindungsgemäß besteht der handlerinverter des CMOS-Eingangspegelwandlers aus einem p-Kanal-Transistor und einem n-Kanal-Transistor. Der Sourceanschluß des p-Kanal-Transistors ist mit dem Ausgang des Steuerinverters verbunden. Der Drainanschluß ist mit dem des n-Kanal-Transistors zusammengeschaltet, und es führt eine Verbindung zum Ausgang des CHOS-Bingangspege!wandlers. Der Sourceahschluß des n-Kanal-Transistors liegt auf Masse und die Gateanschlüsse der beiden p- und n-Kanal-Transistoren sind mit dem Eingang verbunden. Bei gleicher Kanallänge für die p- und n-Kanal-Transistoren (T^-I j T2: T3; T4) des Steuer- und Wandlerinverters (1?2) ist die Gatebreite der p- und n-Kanal-Transistoren (T1; T2; T3; T4) gleich.Source of an n-channel transistor is grounded, the drain terminals of the ρ-channel transistor and the n-channel transistor are held together and their gate terminals are connected to the input. According to the invention, the handler inverter of the CMOS input level converter consists of a p-channel transistor and an n-channel transistor. The source of the p-channel transistor is connected to the output of the Steuerinverters. The drain is connected to that of the n-channel transistor and connects to the output of the CHOS input buffer. The source of the n-channel transistor is grounded and the gates of the two p- and n-channel transistors are connected to the input. With the same channel length for the p and n-channel transistors (T ^- I j T2: T3; T4) of the control and Wandlerinverters (1? 2), the gate width of the p and n-channel transistors (T1, T2 ; T3; T4) are the same.

Das Ausgangssignal des Steuerinverters fungiert als von der Eingangsspannung abhängige Betriebsspannung des Wandlerinverters. Der Wandlerinvert er wird direkt von der Eingangsspannung angesteuert.The output of the Steuerinverters acts as a function of the input voltage operating voltage of the Wandlerinverters. The Wandlerinvert he is driven directly from the input voltage.

Bei Anliegen des Low-Pegels am Eingang des CMOS-Eingangspegelwandlers sind die beiden p-Kanal-Tranistoren leitend und die beiden n-Kanal-Transistoren gesperrt. Am Ausgang des Steuerinverters liegt High-Pegel, gleich der Betriebsspannung an und ebenso am Ausgang des CMOS-Eingangspegelwandlers. Mit dem Ansteigen der Eingangsspannung über den Wert der Schwellspannung verringert sich die Gate-Source-Spannung des p-Kanal-Transistors des Steuerinverters und damit seine Leitfähigkeit. Der n-Kanal-Transistor des Steuerinverters beginnt leitend zu werden. Es fließt ein Querstrom von Betriebsspannung nach Masse im Steuerinverter. Der Pegel am Ausgang des Steuerinverters sinkt. Das Sinken des Pegels bewirkt ein Absinken der Gate-Source-Spannung am p-Kanal-When the low level is applied to the input of the CMOS input level converter, the two p-channel transistors are conductive and the two n-channel transistors are blocked. At the output of the control inverter is high level, equal to the operating voltage and also at the output of the CMOS input level converter. As the input voltage increases above the threshold voltage level, the gate-to-source voltage of the p-channel transistor of the control inverter and hence its conductivity decreases. The n-channel transistor of the control inverter begins to become conductive. A cross current flows from the operating voltage to ground in the control inverter. The level at the output of the control inverter drops. The drop in the level causes a decrease in the gate-source voltage at the p-channel

Transistor des 'handlerinverters. Daher sinkt die Leitfähigkeit dieses p-Kanal-Transistors und damit der Pegel am Ausgang des CffiOS-Singangspegelwandlers. Der Pegel am Ausgang des CMOS-Singangspegslvvandiers sinkt schneller als der Pegel am Ausgang des Steuerinverters.Transistor of the 'handlerinverter. Therefore, the conductivity of this p-channel transistor and thus the level at the output of the CffiOS-Singangspegelwandlers decreases. The level at the output of the CMOS Singangspegsvviersier falls faster than the level at the output of the Steuerinverters.

Ausführungsbeispielembodiment

Die Erfindung wird nachstehend an einem Ausführungsbeispiel näher erläutert» Die Figur zeigt den erfindungsgemäßen CMOS-Singangspegelwandler. Er besteht aus dem Steuerinverter i und dem Wandlerinverter 2 und arbeitet nach dem Gegenkopplungsprinzip. Der Steuerinverter 1 setzt sich aus dem ρ-Kanal-Transistor T 2 und dem n-Kanal-Transistor T 1 zusammen. Beim p-Kanal-Transistor T 2 ist der Sourceanschluß mit der Betriebsspannung U verbunden. Der Sourceanschloß des n-Kanal-Transistors T liegt auf Masse. Die Drainanschlüsse der Transistoren T 1, T 2 sind zusammengeschaltet und deren Gateanschlüsse sind mit dem Eingang verbunden.The invention is explained in more detail below using an exemplary embodiment. The FIGURE shows the inventive CMOS-Singangspegelwandler. It consists of the control inverter i and the converter inverter 2 and operates on the negative feedback principle. The control inverter 1 is composed of the ρ-channel transistor T 2 and the n-channel transistor T 1. In the case of the p-channel transistor T 2, the source terminal is connected to the operating voltage U. The source of the n-channel transistor T is grounded. The drains of the transistors T 1, T 2 are connected together and their gate terminals are connected to the input.

Der Wandlerinverter 2 besteht aus dem p-Kanal-Transistor T 4 und dem n-Kanal-Transistor T 3.The converter inverter 2 consists of the p-channel transistor T 4 and the n-channel transistor T 3.

Der Sourceanschluß des p-Kanal-Transistors T 4 ist mit dem Ausgang A 1 des Steuerinverters 1 verbunden. Der Drainanschluß ist mit dem Drainanschluß des n-Kanal-Transistors T3 zusammengeaehaltet, von wo eine Verbindung zum Ausgang A des CMOS-Singangspegelwandlers besteht. Der Sourceanschluß des n-Kanal-Transistors T 3 liegt auf Masse. Die Gateanschlüsse der Transistoren T 4, T 3 sind mit dem Eingang verbunden. Als Dimensionierung kann bei gleicher Kanallänge für die p- und n-Kanal-Transistoren T 1, T 2, T 3, T 4 für den Steuerinverter 1 und den Wandlerinverter 2 die gleiche Gatebreite entworfen werden. Pur die Wahl der B/L-Verhältnisse stehen daher die dynamischen Anforderungen an die Schaltung im Vordergrund. Bei gleichen B/L-Ver-The source terminal of the p-channel transistor T 4 is connected to the output A 1 of the control inverter 1. The drain is connected to the drain of the n-channel transistor T3, from where there is a connection to the output A of the CMOS Singangspegelwandlers. The source of the n-channel transistor T 3 is grounded. The gate terminals of the transistors T 4, T 3 are connected to the input. As dimensioning, the same gate width can be designed with the same channel length for the p and n-channel transistors T 1, T 2, T 3, T 4 for the control inverter 1 and the converter 2. The choice of B / L ratios therefore focuses on the dynamic requirements of the circuit. With the same B / L ratio

hältnissen entsprechen die,Störsicherheiten denen von TTL-Schaltkreisen. Das Ausgangssignal des Steuerinverterst fungiert als von.der Eingangsspannung abhängige Betriebsspannung des Wandlerinverters 2. Der Wandlerinverter 2 wird direkt von der Eingangsspannung angesteuert·conditions, the interference immunity corresponds to that of TTL circuits. The output signal of Steuerinverterst acts as von.der input voltage dependent operating voltage of Wandlerinverters 2. The Wandlerinverter 2 is driven directly from the input voltage ·

Bei Anliegen des Low-Pegels am Eingang des CMOS-Eingangspegelwandlers sind die beiden p-Kanal-Transistoren T2, T leitend und die beiden n-Kanal-Transistoren T1, T3 gesperrt. Am Ausgang des Steuerinverters 1 liegt High-Pegel, gleich der Betriebsspannung an und ebenso am Ausgang des CMQS-Bingangspegelwandlers. Mit dem Ansteigen der Eingangsspannung über den Wert der Schwellspannung verringert sich die Gate-Source-Spannung des p-Kanal-Transistors T2 des Steuerinverters 1 und damit "seine Leitfähigkeit. Der n-Kanal-Transistor T1 des Steuerinverters 1 beginnt leitend zu werden. Es fließt ein Querstrom von Betriebsspannung U„_s nach Masse im Steuerinverter 1. Der Pegel am Ausgang des Steuerinverters Λ sinkt. Das Sinken des Pegels bewirkt ein Absinken der Gate-Söurce-Spannung am p-Kanal-Transistor T4 des Wandlerinvertera 2. Daher sinkt die Leitfähigkeit dieses p-Kanal-Transisotrs T4 und damit der Pegel am Ausgang"" des CMOS-Eingangspegelwandlers A. Der Pegel am Ausgang des CMOS-Singangspegelwandlers A sinkt schneller als der Pegel am Ausgang des Steuerinverters Ai.When concerns the low level at the input of the CMOS input level converter, the two p-channel transistors T2, T conductive and the two n-channel transistors T1, T3 are disabled. At the output of Steuerinverters 1 is high level, equal to the operating voltage and also at the output of the CMQS Bingangspegelwandlers. As the input voltage rises above the threshold voltage level, the gate-to-source voltage of the p-channel transistor T2 of the control inverter 1, and hence its conductivity, decreases, and the n-channel transistor T1 of the control inverter 1 begins to conduct flowing a shunt current from operating voltage U _"s to ground in the control inverter 1. the level drops at the output of the control inverter Λ. the fall of the level causes a drop in the gate Söurce voltage at the p-channel transistor T4 of the Wandlerinvertera 2. decreases Therefore, the Conductivity of this p-channel Transisotrs T4 and thus the level at the output "" of the CMOS input level converter A. The level at the output of the CMOS-Singangspegelwandlers A falls faster than the level at the output of the control inverter Ai.

Die Vorteile liegen in der Möglichkeit, CMOS- und TTL-Signale mit günstigen, dynamischen Parametern und hohen Störsicherheiten zu empfangen, ohne dabei einen negativen Eingangsstrom in die steuernde Stufe zu treiben. Der CMOS-Eingangspegelwandler erzielt eine Verschiebung des statischen Schaltpunktes auf den TTL-Schaltpunkt mit geringem schaltungstechnischen Aufwand, mit hoher Schaltgeschwindigkeit, geringer Verlustleistung und unter Verwendung von ausschließlich MOS-Transistoren.The advantages are the possibility of receiving CMOS and TTL signals with favorable, dynamic parameters and high interference immunity, without driving a negative input current into the controlling stage. The CMOS input level converter achieves a shift of the static switching point to the TTL switching point with little circuit complexity, with high switching speed, low power loss and using only MOS transistors.

Claims

invention claim

1. CMGS-Bingangegelegeller for processing.TTL and CMOS output signals with low signal delay by shifting the static switching point on the TTL switching point by negative feedback by combining two CMOS inverters, consisting of a control inverter and a converter inverter, wherein the control inverter, the source a P-channel transistor is connected to the operating voltage, the source of the n-channel transistor is grounded, the drains of the p-channel transistor and the n-channel transistor are connected together and whose gate terminals are connected to the input characterized in that in the converter inverter (2), consisting of a p-channel transistor (T 4) and an n-channel transistor (T 3), the source of the p-channel transistor (T 4) to the output (A 1) of the control inverter (1) is connected, the drain terminal is connected to that of the n-channel transistor (T 3) 3U3ammenzustehetes and the output (A) of the CMOS input ngspegelwandlers e'-ine connection leads, and that the source of the n-channel transistor (T 3) is grounded and the gate terminals of the p- and n-channel transistors (T 4; T 3) are connected to the input (E).

2. CMOS input level converter according to item 1, characterized in that at the same channel length for the p and n-channel transistors (T 1; T 2; T 3j T 4) of the control and Wandlerinverters (1; 2), the gate width of the p - and n-channel transistors (T 1 j T 2; T 3j T 4) is the same ·

- For this 1 sheet drawing -