DD202218A5 - METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A PHASE-LOADED CARBON TRAIN FREQUENCY - Google Patents
METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A PHASE-LOADED CARBON TRAIN FREQUENCY Download PDFInfo
- Publication number
- DD202218A5 DD202218A5 DD23935682A DD23935682A DD202218A5 DD 202218 A5 DD202218 A5 DD 202218A5 DD 23935682 A DD23935682 A DD 23935682A DD 23935682 A DD23935682 A DD 23935682A DD 202218 A5 DD202218 A5 DD 202218A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- signal
- input
- digital
- output
- circuit
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Erzeugung einer phasengetasteten kohaerenten Traegerfrequenz durch ein Basisband-Signalverarbeitungssystem, insbesondere fuer digitale Funkuebertragungsanlagen. Mit der Erfindung werden bei der Regenerierung der digitalen Information verschiedene Nachteile des Standes der Technik, u. a. eine Synchronisierung auf eine falsche Frequenz, vermieden. Das Verfahren ist dadurch gekennzeichnet, dass das kohaerente Referenzsignal durch das Ausgangssignal eines phasenmaessig in einer geschlossenen Schleife arbeitenden spannungsgeregelten Oszillators erzeugt wird, dessen Steuersignal aus dem demodulierten Basisbandsignal durch digitale Frequenzvervielfachung und anschliessendes Aussieben des erhaltenen digitalen Steuer- oder Fehlersignals erzeugt wird, wobei zumindest die eine nicht regenerierte Rechtecksignalreihe - beispielsweise durch Vergleich der zu uebertragenden digitalen Signalreihe mit einer zum Taktsignal synchronisierbaren jitterfreien Signalreihe - ausgewertet wird, woraufhin man das Auswertungsergebnis als Digitalsignal speichert, durch dessen Einwirkung im Fall einer als fehlerhaft befundenen demodulierten Rechtecksignalreihe die Frequenz oder die Phase des Ausgangssignals des spannungsgesteuerten Oszillators veraendert wird.The invention relates to a method and a circuit arrangement for generating a phase-scanned kohaerenten Traegerfrequenz by a baseband signal processing system, in particular for digital radio transmission systems. With the invention, in the regeneration of the digital information, various disadvantages of the prior art, u. a. a synchronization to an incorrect frequency, avoided. The method is characterized in that the coherent reference signal is generated by the output signal of a phase locked closed-loop voltage controlled oscillator whose control signal is generated from the demodulated baseband signal by digital frequency multiplication and then sweeping the obtained digital control or error signal, wherein at least the a non-regenerated square wave signal series is evaluated, for example, by comparing the digital signal series to be transmitted with a jitter-free signal series that can be synchronized to the clock signal, whereupon the evaluation result is stored as a digital signal, by its action in the case of a demodulated rectangular signal series found to be faulty the frequency or the phase of the output signal the voltage controlled oscillator is changed.
Description
H 995 57H 995 57
239356239356
Verfahren und Schaltungsanordnung zur Erzeugung einer phasengetasteten kohärenten TrägerfrequenzMethod and circuit arrangement for generating a phase-scanned coherent carrier frequency
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Erzeugen einer in der Phase getasteten kohärenten Trägerfrequenz durch ein Basisband-Signalverarbeitungssystem, insbesondere für digitale Rundfunk-Übertragung sanlagen, bei denen aus der durch mehrpegelige Phasentastung modulierten Trägerfrequenz ein kohärentes Referenzsignal erzeugt wird. Eine derartige Schaltung wird zur Erkennung und Regenerierung der digitalen Information benötigt.The invention relates to a method and a circuit arrangement for generating a sampled in phase coherent carrier frequency by a baseband signal processing system, in particular for digital broadcast transmission sages, in which from the multilevel phase shift modulated carrier frequency, a coherent reference signal is generated. Such a circuit is needed to recognize and regenerate the digital information.
In den eine digitale Information übertragenden Systemen, so z.B. in den digitale (PCM) Signalreihen übertragendenIn the digital information transmitting systems, e.g. transmitting in the digital (PCM) signal series
239356 3239356 3
Punkrelaiseinrichtungen oder bei den Datenübertragungsystemen, verwendet man bei der Modulation wegen seiner "Vorteile vorteilhaft ein mehrpegeliges Trägerfrequenz-Phasendemodulationssystem, was mit anderen Worten auch als Phasentastung bezeichnet wird (H-PSK, wo 11=2,4,8..., d.h. die Zahl der Iüodulationspegel bezeichnet).Punrelelay devices or in the data transmission systems, the modulation advantageously uses a multi-level carrier frequency phase demodulation system because of its "advantages", in other words also referred to as phase-keying (H-PSK, where 11 = 2,4,8 ..., ie Number of Iüodulationspegel called).
Die Phasentastung kann auch nach dem sogenannten "Quadrature partial response" Verfahren (englische Abkürzung QPR) erzeugt werden. Bei diesem Verfahren ist die Zahl der LIodulationspegel eine ungerade Zahl. (Siehe z.B. Lucky, R.W. - Salz, J. - Weldon, Ii. 1.;., "Principles of Data Communication", McGraw-Hill, Inc., Hew York, I968.)The phase shift can also be generated by the so-called quadrature partial response method (abbreviation QPR). In this method, the number of modulation levels is an odd number. (See, e.g., Lucky, R.W.-Salz, J.-Weldon, Ii. 1.;, "Principles of Data Communication", McGraw-Hill, Inc., Hew York, I968.)
iiJin gemeinsames Merkmal dieser erwähnten Modulations verfahren liegt darin, daß das Modulationsspektrum die Trägerfrequenz nicht in Po rm von diskreten Komponenten enthält.The common feature of these mentioned modulation methods is that the modulation spectrum does not contain the carrier frequency in the order of discrete components.
Auf der Empfangs sei te verv/endet man zwecks Wiederherstellung der Information praktisch die nachstehenden Verfahrensschritte:At the reception, for the purpose of recovering the information, the following procedural steps are practically ended:
1. durch die unmodulierte Trägerfrequenz wird ein kohärentes Referenzsignal ei-zeugt;1. by the unmodulated carrier frequency, a coherent reference signal ei-witnesses;
2. die mit dem kohärenten Referenzsignal modulierte Trägerfrequenz wird in der Phase demoduliert (kohärenter Detektor);2. the carrier frequency modulated with the coherent reference signal is demodulated in phase (coherent detector);
3. die N-demodulierten Basisband-Signale v/erden einem Entscheidungsstromkreis zugeführt, der die Signale digitalisiert, d.h. Rechtecksignale erzeugt;3. The N-demodulated baseband signals are fed to a decision circuit that digitizes the signals, i. Generates square wave signals;
4. die signalreihe aus elementaren Signalen, die jitter- -artig sind, d.h. schwebende Breite aufweisen, werden regeneriert, und zwar mit Hilfe eines zumeist aus der modulierten Basisband-Signalreihe erhaltenen Taktsig-4. the signal series of elementary signals that are jitterlike, i. floating width are regenerated, with the aid of a clock signal usually obtained from the modulated baseband signal series.
239356 3239356 3
nals. (Siehe Lucky - Salz - Weldon, "Principles of data Communication", McFraw-Hill, Inc., New York.)Nalles. (See Lucky - Salt - Weldon, Principles of Data Communication, McFraw-Hill, Inc., New York.)
Die Güte des Modulators wird weitgehend dadurch bestimmt, in welcher Qualität aus dem verrauschten und durch die Übertragung verzerrten modulierten Signalen eine kohärente tibertragungsfrequenz mit stabiler Frequenz hergestellt werden kann.The quality of the modulator is largely determined by the quality of the noisy and distorted modulated signals by the transmission of a coherent transmission frequency with stable frequency can be produced.
Bei dem zur Zeit am stärksten verbreiteten System wird aus dem die Trägerfrequenz nicht beinhaltenden modulierten Signal die Trägerfrequenz im allgemeinen in zwei Schritten hergestellt. Im ersten Schritt wird die modulierte Trägerfrequenz auf eine nicht lineare Stufe N-ten-Qrades geleitet, z.B. auf eine N-mal multiplizierende Schaltung gegeben.In the currently most widespread system, the carrier frequency is generally produced in two steps from the modulated signal not including the carrier frequency. In the first step, the modulated carrier frequency is directed to a non-linear stage Nth-Qrades, e.g. given to a N times multiplying circuit.
Die Qualität, oder Reinheit der hergestellten Trägerfrequenz ist wegen der erforderlichen Bandbegrenzung des Systems (Vorschriften bezüglich Sendespektrum, Empfängergeräuschabsenkung) im allgemeinen nicht ausreichend, und zwar wegen des Modulationsgeräusches, das nach der Vervielfachung zurückbleibt.The quality, or purity, of the manufactured carrier frequency is generally insufficient because of the required band limitation of the system (transmission spectrum, receiver noise reduction) because of the modulation noise remaining after multiplication.
Deswegen erfolgt im zweiten Schritt die Reinigung der Trägerfrequenz durch Anwendung einer geschlossenen Schleife (englische Abkürzung: PLL), und zwar derart, daß ein aus einem spannungsgeregeltem Oszillator (VCO) gewonnenes Signal und ein Signal, das aus dem Spektrum ausgewählt ist, mit Hilfe eines analogen vervielfachenden Stromkreises (kohärenter Detektor) miteinander vermischt werden und der VCO-Oszillator durch ein Fehlersignal gesteuert wird, das der Phasendifferenz proportional ist. Nach diesem Prinzip arbeitet der kohärente Phasendemodulator vom Typ DRF 04 M (400 MHz mit 2 Mbit/s Übertragungsgeschwindigkeit) der Firma Orion Radio es Villamossagi Vallalat. Auf der Seite wird das 4-PSK-modulierte Signal im Empfänger auf eine Frequenz von 5 MHz gemischt, wonach mit Hilfe eines Frequenzverviel-Therefore, in the second step, the cleaning of the carrier frequency by applying a closed loop (abbreviation: PLL), such that a signal obtained from a voltage-controlled oscillator (VCO) and a signal which is selected from the spectrum, using a analog multiplier circuit (coherent detector) are mixed together and the VCO oscillator is controlled by an error signal that is proportional to the phase difference. According to this principle, the DRF 04 M coherent phase demodulator (400 MHz with 2 Mbit / s transmission speed) from Orion Radio es Villamossagi Vallalat operates. On the side, the 4-PSK modulated signal in the receiver is mixed to a frequency of 5 MHz, followed by a frequency multiplier.
239356 3239356 3
fachers eine vervierfachte Ρτβίφίβηζ erzeugt wird. Danach wird das Signal in eine phasenmäßig geschlossene Schleife geführt, die das Signal eines Oszillators von 20 LiHz auf die ausgewählte vierfache Empfangskomponente heraufsinchronisiert, wonach schließlich das Signal des so beaufschlagten Oszillators in Form von um in der Frequenz um 90 ° verschobenen Phasenkomponenten auf das Viertel hergestellt wird, die als Referenzsignale für die im Phasendemodulator vorhandenen kohärenten Detektoren dienen.a quadruple Ρτβίφίβηζ is generated. Thereafter, the signal is fed into a phase closed loop which up-synchronizes the signal of an oscillator of 20 LIHz to the selected quadruple receive component, after which the signal of the oscillator thus imparted in the form of phase components shifted by 90 ° in frequency to the quarter which serve as reference signals for the coherent detectors present in the phase demodulator.
Die Wiederherstellung der digitalen Information wird im Sinne der eingangs erwähnten Weise durch Vervierfachung der in der phasendemodulierten Signale, und nach einer Regenerierung durchgeführt.The restoration of the digital information is carried out in the sense of the aforementioned manner by quadrupling the signals demodulated in the phase-modulated signals, and after a regeneration.
Die Anwendung dieses Verfahrens bei höheren Funkfrequenzen, z.B. von einigen GHz- oder auch darüber, verursacht bei mit diesen Frequenzen arbeitenden Einrichtungen mehrere Schwierigkeiten, vor allem wegen der an die PLL-Schleife gestellten widersprüchlichen Forderungen. Die Erhöhung des Signal-Geräusch-Verhältnisses des Referenzträgers erfordert eine Verringerung der Bandbreite der Schleife. Zugleich muß aber die Schleife eine genügend große Bandbreite aufweisen, d.h. es muß ein entsprechend breites Einfanggebiet vorhanden sein, damit das System den Schwankungen der Frequenz des VCO-Oszillators (Temperaturänderungen, Speisespannungsschwankungen, Alterung) sicher folgen kann. Als Beispiel sei erwähnt, daß im 2 GHz-Band, gerechnet mit einer herkömmlichen relativen Frequenzstabilität von +2x10 der Empfangsoszillatoren, die absolute Abweichung der Frequenz KF vom Nennwert von + 80 kHz nach der Frequenz-Vervielfachung +4x80 β +320 kHz beträgt, wozu noch die VCO-Stabilität hinzugerechnet werden muß. Das bedeutet, daß wenigstens ein Einfanggebiet von + 400 kHz erforderlich ist. Mit anderen Worten heißt dies, daß dies, bezogen auf einen VCO von 20 MHz, einen mindestens 2 % hohen relativenThe application of this method at higher radio frequencies, eg of a few GHz or even higher, causes several problems with devices operating at these frequencies, above all because of the contradictory requirements imposed on the PLL loop. Increasing the signal-to-noise ratio of the reference carrier requires a reduction in the bandwidth of the loop. At the same time, however, the loop must have a sufficiently large bandwidth, ie there must be a correspondingly wide capture area so that the system can safely follow the fluctuations in the frequency of the VCO oscillator (temperature changes, supply voltage fluctuations, aging). As an example, in the 2 GHz band, calculated with a conventional relative frequency stability of + 2x10 of the local oscillators, the absolute deviation of the frequency KF from the nominal value of + 80 kHz after the frequency multiplication + 4x80 β +320 kHz, for which still the VCO stability must be added. This means that at least a capture region of + 400 kHz is required. In other words, this means that at least 2 % relative to a VCO of 20 MHz
239356 3239356 3
Wert bedeutet. Sowohl die Theorie (z.B. Lindsey W.G., "Synchronization Systems in Communication and Control", Prentice - Hall, Inc., New Yersey), als auch die Messungen in vorhandenen Geräten beweisen, daß ohne ergänzende Schaltung im Pail von größeren relativen Einfanggebieten über 1 % die Wirkungsweise der PLL-Schleife aufgrund ihrer Unstabilität als kritisch bezeichnet werden muß. (Siehe KTI-KGM:Mbit/s sebessegü digitalis radifcrele berendezes elektromos mintaja.)Value means. Both the theory (eg, Lindsey WG, "Synchronization Systems in Communication and Control," Prentice-Hall, Inc., New Yersey) and the measurements in existing equipment prove that without supplemental circuitry in the pail of larger relative containment areas above 1 %. the operation of the PLL loop must be called critical due to its instability. (See KTI-KGM: Mbit / s sebessegü digitalis radifcrele berendezes elektromos mintaja.)
Zur Verbreiterung des Einfanggebietes der PLL-Schleife besteht ein herkömmliches Verfahren in der Anwendung von sog» "einfangenden" Hilfsschaltungen, die bewirken, daß die Schleife, falls sie aus dem Synchronbereich herausgefallen ist, den VCO innerhalb eines Frequenzbandes solange verstimmen kann, bis die Schleife wieder in die richtige (eingefangene') Lage gelangt.To widen the trap area of the PLL loop, a conventional technique is to use so-called "catching" auxiliary circuits which cause the loop, if dropped out of the synchronous area, to detune the VCO within a frequency band until the loop gets back into the right (captured) position.
Die Wirkungsweise dieser Schaltung wird dadurch bestimmt, durch welche Kriterien das Einfangen ausgelöst oder beendet werden soll. Zu diesem Zweck verwendet man zumeist das Fehlersignal der Steuerschleife des VCO-Oszillators oder ein von diesem abgeleitetes Signal. (Siehe z.B. Yamashita, T., Sakata, T., Iguchi, K., "Synchronous Phase Demodulators for High Speed Quadrature PSK Transmission Systems", FUJITSU Scient. Techn. J., Dec. 1975.)The operation of this circuit is determined by which criteria the capture should be triggered or terminated. For this purpose, one usually uses the error signal of the control loop of the VCO oscillator or a signal derived therefrom. (See, e.g., Yamashita, T., Sakata, T., Iguchi, K., "Synchronous Phase Demodulators for High Speed Quadrature PSK Transmission Systems", FUJITSU Scient., Techn. J., Dec. 1975.)
Solange im genannten Bereich der Schleife der Wert der Fehlerspannung der Schleife der Frequenz des VCO-Oszillators gut folgen kann, ist bei einer nicht eingefangenen Schleife der Wert der Steuerspannung gleich Null, ebenso wie an der Mitte des eingefangenen Bereiches.As long as in the said region of the loop the value of the error voltage of the loop can well follow the frequency of the VCO oscillator, the value of the control voltage is zero for an un-captured loop, as well as at the center of the trapped region.
Die Betätigung des sogenannten einfangenden oder mit anderen Worten einstellenden Stromkreises in Abhängigkeit von den Parametern des PLL-Oszillators verursacht weitere Probleme, und zwar in solchen Fällen, bei denen die Gefahr eines Einfangens auf falsche Frequenzen besteht.The operation of the so-called trapping or, in other words, adjusting circuit in response to the parameters of the PLL oscillator causes further problems, in those cases where there is a risk of trapping at wrong frequencies.
239356 3239356 3
Anhand der Fehlerspannung der Schleife kann im allgemeinen nicht entschieden werden, ob die gewünschte oder eine falsche Synchronisierung erfolgt ist· Als Beispiel sei erwähnt, daß die Auswahl der Trägerfrequenz durch das Fr equenzvervielfachungssystem nicht nur die Trägerfrequenz aus dem Spektrum auswählt, sondern auch die Komponente der digitalen Bitfrequenz im Bereich der Trägerfrequenz, die besonders im Falle von niedrigen Bitfrequenzen von den Trägerfrequenzen nicht weit entfernt sind. (Siehe Simon, M.K., "False Lock Performance of Quadriphase Receivers", IEEE Trans, on Com., Vol. COM-27, No.11.)The error voltage of the loop can not generally be used to determine whether the desired or incorrect synchronization has occurred. As an example, the selection of the carrier frequency by the frquency multiplier system selects not only the carrier frequency from the spectrum but also the component of the spectrum digital bit frequency in the range of the carrier frequency, which are not far away from the carrier frequencies, especially in the case of low bit frequencies. (See Simon, M.K., "False Lock Performance of Quadriphase Receivers," IEEE Trans, on Com., Vol. COM-27, No.11.)
Die Gewinnung der kohärenten Trägerfrequenz aus dem in der Phase getasteten Signals, bei gleichzeitiger kohärenter Phasendemodulation bedeutet praktisch, daß gleichzeitig nach dem System der Basisbandsignalverarbeitung vorgegangen wird. Das Wesentliche liegt hierbei darin, daß keine besonderen frequenzvervielfachen Schaltungen erforderlich sind, weil die Basissignale die demoduliert sind, aus dem analogen Produkt hergestellt werden können, und zwar zwecks Steuerung eines VCO-Oszillators in einer geschlossenen Schleife, der gleichzeitig das Referenzsignal der kohärenten Detektoren liefert. Ein Nachteil dieses Verfahrens, insbesondere bei mittleren und höheren Bitzahlen liegt darin, daß die Frequenzabhängigkeit und Nichtlinearität der breitbandigen analogen Multiplikatoren den Wirkungsgrad des Verfahrens erheblich verschlechtern.Obtaining the coherent carrier frequency from the phase-sampled signal while coherently phase-demodulating means, in effect, proceeding simultaneously with the system of baseband signal processing. The essence of this is that no special frequency-multiplied circuits are required because the base signals that are demodulated can be made from the analog product to control a VCO oscillator in a closed loop that simultaneously provides the reference signal to the coherent detectors , A disadvantage of this method, especially at medium and higher bit numbers, is that the frequency dependence and nonlinearity of the broadband analog multipliers significantly degrade the efficiency of the method.
Beim Einsatz von passiven analogen Multiplikatoren muß man zwischen den einzelnen Stufen Verstärker entsprechender Zahl anordnen. Bei aktiven analogen Multiplikatoren muß man wegen der Gleichspannungspegelwanderung entsprechende kompensierende Stromkreislösungen treffen. Man muß also hinter den multiplizierenden Stromkreisen für eine Unterdrückung der Kombinationsprodukte höherer Frequenzen sorgen.When using passive analog multipliers, one must arrange amplifiers of the corresponding number between the individual stages. With active analog multipliers one must meet appropriate compensating circuit solutions because of the DC voltage migration. One must therefore ensure behind the multiplying circuits for a suppression of the combination products of higher frequencies.
— 7 —- 7 -
239356 3239356 3
Bei niedrigeren Bitzahlen treten andere Schwierigkeiten auf. Aus dem Prinzip des Verfahrens ergibt sich zwangsläufig, daß die Gefahr einer falschen Synchronisierung viel größer ist als bei der Trägerfrequenzauswahl bei der FrequenzVervielfachungsmethode. In der Nähe der Trägerfrequenz kann diejenige Frequenz, bei der eine falsche Synchronisierung zustande kommen kann, bei einer Frequenz liegen die N-mal kleiner als die Bitfrequenz ist (z.B. im Fall von 2 Ivibit/s und 4-PSK um die Trägerfrequenz von + 250 kHz).Lower bit numbers present other difficulties. From the principle of the method, it inevitably results that the risk of incorrect synchronization is much greater than with the carrier frequency selection in the frequency multiplier method. Near the carrier frequency, the frequency at which incorrect synchronization can occur is at a frequency N times smaller than the bit frequency (eg, in the case of 2 Ivibit / s and 4-PSK around the carrier frequency of +250 kHz).
Zur Gewinnung der kohärenten Trägerfrequenz sind in der Fachliteratur auch andere Verfahren beschrieben geworden, die aber in der Praxis nicht angewendet werden, so daß auf diese hier nicht eingegangen werden soll.To obtain the coherent carrier frequency other methods have been described in the literature, but are not applied in practice, so that should not be discussed here.
Ziel der Erfindung ist die Ermöglichung einer Wiederherstellung der digitalen Information aus der nach dem N-PSK- oder QPii-Prinzip in der phasengetasteten Trägerfrequenz, v/obei die nachteiligen Eigenschaften der bekannten Verfahren teilweise oder gänzlich beseitigt werden, und zwar mittels einer einfachen Schaltung, die vielseitig einsetzbar ist. Das Verfahren und die Schaltungsanordnung gemäß der Erfindung sollen unter anderen die nachstehenden Vorteile bieten:The object of the invention is to enable recovery of the digital information from the N-PSK or QPii principle in the phase-scanned carrier frequency, eliminating partially or wholly the adverse effects of the known methods, by means of a simple circuit, which is versatile. The method and the circuit arrangement according to the invention are intended, inter alia, to offer the following advantages:
- aus dem modulierten Signal soll die kohärente Trägerfrequenz ausgewählt und die kohärente Phasendemodulation ohne Anwendung einer speziellen Frequenzvervielfacherstufe in einem einzigen Schritt durchgeführt v/erden;from the modulated signal, the coherent carrier frequency is to be selected and the coherent phase demodulation carried out in a single step without application of a special frequency multiplier stage;
- das Einfang- oder Einzugsgebiet der geschlossenen Schleife soll am Eingang des Demodulators um 5 cfo oder mehr gegenüber der Frequenz der kohärenten Trägerfrequenz verbreitert werden;the trapping or catchment area of the closed loop shall be broadened at the input of the demodulator by 5 c fo or more relative to the frequency of the coherent carrier frequency;
239356 3239356 3
- die geschlossene Schleife soll ihrem eingezogenen bzw. eingefangenen Zustand von äußeren Einflüssen (Temperatur- und Spannungsabhängigkeit, Alterung der verwendeten Schaltelemente usw.) weitgehend unabhängig gemacht werdenj- The closed loop should be made largely independent of their external or external influences (temperature and voltage dependence, aging of the switching elements used, etc.)
- es soll ein effektiver Schutz gegen eine falahe Synchronisierung geschaffen werden;- to provide effective protection against false synchronization;
- das Einfangen der phasenmäßig geschlossenen Schleife und das Pesthalten derselben soll automatisch aufgrund der Auswertung der digitalen Signalreihe erfolgen;the trapping of the phase closed loop and the plague keeping of the same shall take place automatically on the basis of the evaluation of the digital signal series;
- in der phasenmäßig geschlossenen Schleife (PLL)soll das Pehlersignal durch eine digitale Schaltung hergestellt werden.- In the phase closed loop (PLL), the error signal is to be produced by a digital circuit.
Die Erfindung geht von einem ^erfahren aus, bei dem eine in an sich bekannter v/eise modulierte Trägerfrequenz mit einem kohärenten Referenzsignal in der Phase demoduliert wird, wonach die so hergestellte analoge Basisband-Signalreihe (Signalreihen) mit Hilfe eines Entscheidungsstromkreises in Rechtecksignale umgeformt wird (werden), woraufhin zweckmäßig durch Anwendung eines Taktsignals, das isochron mit der zu übertragenden Signalreihe hergestellt ist, regeneriert wird. Das V/es en der Erfindung liegt darin, daß das kohärente Referenzsignal durch das Ausgangssignal eines in einer geschlossenen Schleife (PLL) arbeitenden spannunggeregelten Oszillators (VCO) erzeugt wird, dessen Steuersignal (Pehlersignal) selbst von dem demodulierten Basisband-Signal durch digitale Frequenzvervielfachung hergestellt wird, wonach das Pehlersignal durch Aussieben des so erhaltenen digitalisierten Fehlersignals erzeugt wird. Zumindest die eine nicht regenerierte Rechtecksignalreihe wird, zweckmäßig durch Vergleich zwischen dem Taktsignal der zu übertragenden digitalen Signalreihe und einerThe invention is based on an experience in which a carrier frequency modulated in a manner known per se is demodulated in phase with a coherent reference signal, after which the analog baseband signal series thus produced (signal series) is converted into square wave signals with the aid of a decision circuit , whereupon it is expediently regenerated by application of a clock signal which is produced isochronously with the signal series to be transmitted. The V / es en of the invention is that the coherent reference signal is generated by the output signal of a closed-loop (PLL) operating voltage controlled oscillator (VCO) whose control signal (error signal) itself from the demodulated baseband signal produced by digital frequency multiplication after which the error signal is generated by screening out the digitized error signal thus obtained. At least the one non-regenerated rectangular signal series is, suitably by comparison between the clock signal of the digital signal series to be transmitted and a
239356 3239356 3
jitter-freien Signalreihe ausgewertet, woraufhin das Ergebnis des Vergleiches in Form eines binären Signals gespeichert wird, durch dessen Einfluß im Fall einer als fehlerhaft befundenen, aber demodulierten Rechtecksignalreihe die Frequenz oder die Phase des Ausgangssignals des in der Spannung gesteuerten Oszillators verändert wird.jitter-free signal series are evaluated, after which the result of the comparison is stored in the form of a binary signal whose influence in the case of a faulty but demodulated rectangular signal series, the frequency or the phase of the output signal of the voltage controlled oscillator is changed.
Zur Durchführung des erfindungsgemäßen Verfahrens dient eine Schaltungsanordnung, die einen an sich bekannten kohärenten Phasendemodulator, einen Entscheidungsstromkreis, eine Regenerierschaltung, ein Tiefpaßfilter, einen in der Spannung gesteuerten Oszillator, einen 9Γ/2 Phasenschieber, einen digitalen Fehlersignalbildungsstromkreis, einen digitalen Auswertestromkreis, einen ein Einstellsignal erzeugenden Generator und gegebenenfalls weitere digital gesteuerte Phasenschieber enthält, wobei mindestens ein zeitbestimmender Eingang und wenigstens ein digitaler Ausgang vorgesehen sind.To carry out the method according to the invention, a circuit arrangement is used which comprises a known coherent phase demodulator, a decision circuit, a regeneration circuit, a low-pass filter, a voltage controlled oscillator, a 9Γ / 2 phase shifter, a digital error signal generation circuit, a digital Auswertestromkreis, a Einstellsignal generating generator and possibly further digitally controlled phase shifter, wherein at least one time-determining input and at least one digital output are provided.
Das Wesen der arfindungsgemäßen Schaltungsanordnung liegt darin, daß der Eingang für den modulierten Träger gleichzeitig der gemeinsame Eingang von zwei kohärenten Phasendetektoren bildet, wobei zumindest ein digitaler Ausgang durch wenigstens einen Ausgang eines Regenerators gebildet wird. In einem weiteren Eingang des kohärenten Phasendetektors liegt ein 0Γ/2 Phasenschieber, der auch den anderen kohärenten Phasendetektor steuert, wobei die Ausgänge der kohärenten Phasendetektoren an je einen Eingang eines das digitale Fehlersignal bildenden Stromkreises und weiterhin an je einem Eingang eines Entscheidungsstromkreises anliegen. Der Ausgang des digitalen fehlerbildenden Stromkreises ist mit dem Eingang eines Tiefpaßfilters, der Ausgang des letztgenannten mit dem einen Eingang eines in spannungsgesteuerten Oszillators verbunden. Der Ausgang (Ausgänge) des Entscheidungsstromkreises liegt am Eingang (Eingänge) des Regenerators, bei dem zumindest ein EingangThe essence of the inventive circuit arrangement is that the input for the modulated carrier simultaneously forms the common input of two coherent phase detectors, wherein at least one digital output is formed by at least one output of a regenerator. In another input of the coherent phase detector is a 0Γ / 2 phase shifter, which also controls the other coherent phase detector, the outputs of the coherent phase detectors abut each one input of the digital error signal forming circuit and further to each one input of a decision circuit. The output of the digital faulting circuit is connected to the input of a low pass filter, the output of the latter to the one input of a voltage controlled oscillator. The output (outputs) of the decision circuit is at the input (inputs) of the regenerator, where at least one input
239356 3239356 3
mit dem Eingang eines digitalen Auswertestromkreises verbunden ist, dessen weitere Eingänge gleichzeitig die zeitbestimmenden Eingänge der Schaltungsanordnung sind, wobei der Ausgang mit dem Eingang eines Einstellsignalgenerators'galvanisch verbunden ist, zumindest ein Eingang dieses Einstellsignalgenerators ist entweder mit einem weiteren Eingang des in der Spannung gesteuerten Oszillators oder mit einem weiteren Eingang eines digitalen Phasenschiebers verbunden.is connected to the input of a digital Auswertestromkreises whose other inputs are simultaneously the time-determining inputs of the circuit arrangement, wherein the output is connected to the input of a Einstellsignalgenerators'galvanisch, at least one input of this Einstellsignalgenerators is either with another input of the voltage controlled oscillator or connected to another input of a digital phase shifter.
Die Erfindung wird anhand von Ausführungsbeispielen nachfolgend näher erläutert. In den zugehörigen Zeichnungen zeigen:The invention will be explained in more detail with reference to embodiments below. In the accompanying drawings show:
Pig. 1: das Blockschaltbild der Schaltungsanordnung gemäß der Erfindung,Pig. 1: the block diagram of the circuit arrangement according to the invention,
2, 3, 4: eine mögliche AusführungsVariante des die digitalen Pehlerzeichen bildenden Stromkreises, der einen Teil der erfindungsgemäßen Schaltungsanordnung bildet,2, 3, 4: a possible embodiment variant of the circuit forming the digital error symbols, which forms part of the circuit arrangement according to the invention,
Pig. 5: ein Ausführungsbeispiel der analogen Summierschaltung der Fig. 4,Pig. 5: an embodiment of the analog summing circuit of FIG. 4,
Pig. 6: eine mögliche Ausführungsform des Einstellsignalgenerators der Fig. 1,Pig. FIG. 6: a possible embodiment of the adjustment signal generator of FIG. 1, FIG.
Fig. 7: eine mögliche Ausführungsform des digitalen Auswertungsstromkreises.Fig. 7: a possible embodiment of the digital evaluation circuit.
Die Schaltung nach Fig. 1 wäre ohne den Einstellsignal-Generator und den digitalen Auswertestromkreis 12 eine eine kohärente Trägerfrequenz bildende Schaltung und Phasende-Without the setting signal generator and the digital evaluation circuit 12, the circuit according to FIG. 1 would be a circuit forming a coherent carrier frequency and a phase transition.
239356 3239356 3
modulatorschaltung, die nach dem Prinzip der Basisband-Signalverarbeitung arbeitet (sog. Costas-Schleife), wenn anstelle des das digitale Fehlersignal bildenden Stromkreises 9 das Fehlersignal über einen analog multiplizierenden Stromkreis erzeugt würde, und zwar aus den am Ausgang der kohärenten Phasendetektoren 4 und 33 erscheinenden demodulierten analogen Basisband-Signalen.Modulator circuit which operates on the principle of baseband signal processing (so-called Costas loop), if instead of the digital error signal forming circuit 9, the error signal would be generated via an analog multiplying circuit, namely from the output of the coherent phase detectors 4 and 33rd appearing demodulated analog baseband signals.
Die letztere Signalreihe wird auch als "Augenfigur"-Signalreihe, und zwar aufgrund ihrer Oszillogramme, bezeichnet, wenn die modulierende Signalreihe statistisch als nahezu zufällig betrachtet werden kann.The latter signal series is also referred to as the "eye figure" signal series because of its oscillograms, if the modulating signal series can statistically be considered to be nearly random.
Palls χ den Phasenunterschied zwischen dem Momentanwert der modulierten Trägerfrequenz und dem Referenzsignal bedeutet, so ist die Vorbedingung für die Regelung eine Phasentastung mit dem Pegel N (N = 2, 4, 8 ...), und im Fall einer sinusförmigen Komparatorcharakteristik müßte sich das Pehlersignal nach der Punktion sin (Nx) verändern. In dem das digitale Fehlersignal erzeugenden Stromkreis 9 wird die momentane Vor- oder Nacheilung des Referenzsignals durch ein Pehlersignal gesteuert, das nur das multiplizierte Phasenunterschiedssignal berücksichtigt.Palls χ means the phase difference between the instantaneous value of the modulated carrier frequency and the reference signal, the precondition for the control is a phase sample with the level N (N = 2, 4, 8 ...), and in the case of a sinusoidal comparator characteristic Change the error signal after the puncture sin (Nx). In the circuit 9 generating the digital error signal, the instantaneous leading or lagging of the reference signal is controlled by a dummy signal taking into account only the multiplied phase difference signal.
sgn /""sin (Nx)_7,sgn / "" sin (Nx) _7,
= 1, wenn y ^ 0 wo sgn y= 1, if y ^ 0 where sgn y
= 1, wenn y < 0,= 1, if y <0,
In diesem Falle beschreibt die Charakteristik des Phasenkomparators eine Rechteckkurve, die der sinusförmigen Kurve nicht nur gleichwertig, sondern aus anderen Gründen sogar überlegen ist (z.B. Einstellzeit). Damit das Pehlersignal in dieser Form ein Signal von zwei Zuständen ist, sei darauf hingewiesen, daß im Fall von Modulationen mit verschiedenen Pegeln (N-PSK) die Herstellung dieses Signals viel leichter als bei dem traditionellen analogen PehlersignalIn this case, the characteristic of the phase comparator describes a square wave not only equivalent to the sinusoidal curve, but superior for other reasons (e.g., settling time). In order for the error signal in this form to be a signal of two states, it should be noted that in the case of different-level modulation (N-PSK), the production of this signal is much easier than with the traditional analogue error signal
- 12 -- 12 -
239356 3239356 3
ist. Natürlich erfolgt die Steuerung des VCO-Oszillators nicht unmittelbar durch den Momentanwert des Fehlersignals, sondern durch den zeitlichen Mittelwert dieses Signals, was durch das Tiefpaßfilter 8, das im Wege des Fehlersignals liegt, gesichert wird, wie dies aus Fig. 1 ersichtlich ist. «is. Of course, the control of the VCO oscillator is not directly by the instantaneous value of the error signal, but by the time average of this signal, which is secured by the low-pass filter 8, which is located by way of the error signal, as shown in FIG. 1 can be seen. "
Die Momentanwerte der demodulierten analogen Basisband-Signale an den Ausgängen der kohärenten Detektorren 4 bzw. 33 werden nachfolgend mit ρ und q bezeichnet, wobei eine Winkelfunktion von χ die momentane Phasenabweichung zwischen dem eintreffenden modulierten Signal und dem Referenzsignal bezeichnet und zwar gilt:The instantaneous values of the demodulated analog baseband signals at the outputs of the coherent detector circuits 4 and 33 are designated below by ρ and q, wherein an angle function of χ denotes the instantaneous phase deviation between the incoming modulated signal and the reference signal, namely:
ρ = cos χ q = sin x.ρ = cos χ q = sin x.
Anhand elementarer trigonometrischer Zusammenhänge kann leicht bewiesen werden, daß aus den den Werten ρ und 1 analogen Zeichen die Herstellung der digitalen Fehlersignal-Funktion, die durch Multiplikation erfolgt, statt durch einen analogen Multiplizierungsschritt, zwecks Beseitigung der damit verbundenen Schwierigkeiten, nur durch eine binare Summierung, also durch Addition der binaren Zahlen "Modulo 2" erfolgen kann (mit © bezeichnet). Wenn man bei den beiden Werten von sgn y (Vorzeichen-Punktion) durch die Bezeichnung SGN y eine binare Funktion zuordnet, so ergibt sich der Wert SGN y zu:By means of elementary trigonometric relationships, it can easily be proved that from the symbols analogous to the values ρ and 1, the production of the digital error signal function by multiplication, rather than by an analog multiplication step, to eliminate the difficulties involved, only by a binary summation , ie by addition of the binary numbers "modulo 2" can take place (denoted by ©). Assigning a binary function to the two values of sgn y (sign punctuation) by the designation SGN y yields the value SGN y:
1 + sgn y SGN y = 2 1 + sgn y SGN y = 2
Im Fall von verschiedenen Modulationsmöglichkeiten beschreiben die nachstehenden Formeln den Wert der digitalisierten Pehlersignal-Funktion, durch die den Werten ρ und q analogen Ziffern ausgedrückt, wo u^ die Vorzeichen-Funktion, Un das binare Fehlerzeichen, N den Index des Modulationspegels (N = 2, 4, 8) bezeichnet:In the case of different modulation possibilities, the following formulas describe the value of the digitized error signal function, expressed by the numbers ρ and q analog numbers, where u ^ the sign function, U n the binary error sign, N the index of the modulation level (N = 2, 4, 8) denotes:
- 13 -- 13 -
2-PSK:2-PSK:
U2= sgn(sin 2x) = sgn ρ · sgn q, U2 - SGN ρ © SGN qU 2 = sgn (sin 2x) = sgn ρ · sgn q, U 2 - SGN ρ © SGN q
239356 3239356 3
4-PSK: [sin 4x © SGN (p+q) © SGN (p-q)4-PSK: [sin 4x © SGN (p + q) © SGN (p-q)
U4 = sgn (sin 4x) = sgn ρ · sgn q · sgn (p+q) · sgn (p-q)U 4 = sgn (sin 4x) = sgn ρ · sgn q · sgn (p + q) · sgn (pq)
8-PSK, QPR: U8 = sgn (sin 8x) = sgn (sin 4x) * sgn /sin 4/5Γ (B-x)J U8 = U4 ® U'4 ' wo8-PSK, QPR: U 8 = sgn (sin 8x) = sgn (sin 4x) * sgn / sin 4 / 5Γ (Bx) J U 8 = U 4 U U '4' where
U«4 = SGN P + SGN Q + SGN (P+Q) + SGN (P-Q) P = Ic1 ρ + kp qU « 4 = SGN P + SGN Q + SGN (P + Q) + SGN (PQ) P = Ic 1 ρ + kp q
Q = k2 ρ - Ic1 q Ic1 - = cos 0Γ/8 k2 = sin T /8Q = k 2 ρ - Ic 1 q Ic 1 - = cos 0Γ / 8 k 2 = sin T / 8
Die angegebene Art der Herstellung des Fehlersignals durch die Formeln wird nachfolgend als digitale FrequenzVervielfachung bezeichnet, durch die aus den Signalen ρ « cos χ und q = sin χ das Signal sgn (sin Nx) hergestellt wird. Die erfindungsgemäße Anwendung des Prinzips der digitalen Frequenzvervielfachung zur Herstellung des Fehlersignals für die Steuerung des VCO-Oszillators bringt den großen Vorteil mit sich, daß anstelle der komplizierten störanfälligen analogen ITultiplizierungsstromkreise (Frequenzabhängigkeit, Verstärkung, Linearitätsprobleme aufgrund der bei der Mischung entstandenen ungünstigen Kombinationsfrequenzen usw.) bei der binären Summierung exklusive ODER-Tore verwendet werden können, wobei die analogen Zeichen ρ und q vorher in Rechteckform gebracht wurden (2-PSK), Außerdem können noch die Summe der beiden Signale und die Differenz derselben auch in Rechtecksignale (4-PSK) oder die Summe und die Differenz der Zeichen ρ und q, die mit den Werten k1 und k2 gewichtet sind, in Rechtecksignale (8-PSK oder QPR) umgewandelt werden.The specified way of producing the error signal by the formulas is referred to below as digital FrequenzVerbielfachung, by the signal sgn (sin Nx) is made from the signals ρ «cos χ and q = sin χ. The inventive application of the principle of digital frequency multiplication for the production of the error signal for the control of the VCO oscillator has the great advantage that instead of the complicated interference-prone analogue ITultiplizierungsstromkreise (frequency dependence, gain, linearity problems due to the unfavorable combination frequencies resulting in the mixture, etc.) in the binary summation exclusive OR gates can be used, whereby the analogue signs ρ and q were previously made in rectangular form (2-PSK), In addition, the sum of the two signals and the difference of the same in rectangular signals (4-PSK) or the sum and difference of the symbols ρ and q, weighted with the values k 1 and k 2, are converted into rectangular signals (8-PSK or QPR).
- 14 - 14
239356 3239356 3
Eine mögliche Ausführungsform zur Bildung des digitalen Fehlerzeichens für den Fall von 2-PSK ist in Fig. 2 näher dargestellt, wo der Eingang der Schaltung der Eingang von Begrenzern 15 und der Ausgang, der Ausgang eines exklusiven ODER-Tores 16 ist, an dessen Eingängen die Begrenzer 15 liegen.One possible embodiment for forming the digital error sign in the case of 2-PSK is further illustrated in Figure 2, where the input of the circuit is the input of limiters 15 and the output, the output of an exclusive-OR gate 16, is at its inputs the limiters 15 are located.
Im Fall einer 4 PSK-Phasentastung entsprechend den vorher beschriebenen Zusammenhängen ist eine Ausführungsvetriante des in Fig. 1 gezeigten Fehlersignal-bildenden digitalen Stromkreises 9 in Fig. 3 dargestellt, wo der gemeinsame Eingang von je einem Eingang des digitalen frequenzverdoppelnden Stromkreises 17 (siehe Fig. 2), einem Eingang einer analogen Suramierstufe 18 und einem Eingang eines Differenzbilders 19 gebildet ist. Die Stufe 18 und ein Begrenzer bilden eine Einheit 21. Die Stufe 19 und ein weiterer Begrenzer 15 eine Einheit 22. Der Ausgang der Schaltung ist der Ausgang eines exklusiven ODER-Tores 16, dessen einer Eingang mit dem Ausgang eines digitalen frequenzverdoppelnden Stromkreises 17 und dessen anderer Eingang mit dem Ausgang eines weiteren exklusiven ODER Tors 16 verbunden ist, dessen beide Eingänge an den Ausgang der Einheiten 21 und 22 liegen.In the case of a 4 PSK phase shift in accordance with the previously described contexts, an embodiment of the error signal forming digital circuit 9 shown in Fig. 1 is shown in Fig. 3, where the common input of each one input of the digital frequency doubling circuit 17 (see Figs. 2), an input of an analog surge stage 18 and an input of a differential image 19 is formed. The stage 18 and a limiter form a unit 21. The stage 19 and another limiter 15 a unit 22. The output of the circuit is the output of an exclusive OR gate 16, whose one input to the output of a digital frequency doubling circuit 17 and its another input is connected to the output of another exclusive OR gate 16 whose two inputs are connected to the output of the units 21 and 22.
Fig. 4 zeigt ein Ausführungsbeispiel einer ein digitales Fehlersignal bildenden Schaltung 23 gemäß der Erfindung für den Fall einer 8-PSK Phasentastung oder QPR-Modulation. Sie enthält eine gewichtete analoge Summierstufe 34 mit Begrenzer, eine gewichtete analoge differenzbildende Schaltung 35 mit Begrenzer und zwei Frequenzvervielfacher 20, deren Ausgänge an den Eingängen eines exklusiven ODER-iDors 16 liegen.Fig. 4 shows an embodiment of a digital error signal forming circuit 23 according to the invention in the case of 8-PSK phase shift or QPR modulation. It includes a weighted analog summing stage 34 with limiter, a weighted analog differential-forming circuit 35 with limiter and two frequency multipliers 20 whose outputs are at the inputs of an exclusive OR iDor 16.
Ein großer Vorteil des Verfahrens gemäß der Erfindung liegt darin, daß im Laufe der digitalen Frequenzvervielfachung die Rechteckherstellung der Signale ρ und q mittels einfacher Uull-Komparatoren durchgeführt werden kann. Dabei bil-A great advantage of the method according to the invention is that in the course of the digital frequency multiplication the square-wave production of the signals ρ and q can be performed by means of simple zero-level comparators. In doing so,
239356 3239356 3
den die Begrenzer 15 (Fig. 2 und Fig. 3) sogenannte NuIl-Komparatoren.the limiters 15 (Fig. 2 and Fig. 3) so-called NuIl comparators.
Bei der digitalen Frequenzvervierfachung kann man weitere Vereinfachungen durchführen, in dem die analoge Differenzbildung (p-q) und die Begrenzung (Rechteckverformung) in einem einzigen Schritt durch Einsatz eines Differenzkomparators durchgeführt wird, an dessen einen Eingang das Signal ρ und an dessen zweiten Eingang das Signal q gelangt. Die Ausführungsform des digitalen frequenzvervierfachenden Stromkreises 20 ist gleichfalls Gegenstand der Erfindung, wobei gemäß Fig. 3 die Einheit 22 eine derartige Differenzkomparatorschaltung bildet. Bei Anwendung dieses Prinzips besteht eine weitere Ausführungsform der analogen Summier- und Begrenzerschaltung 21, wie in Fig. 5 dargestellt, aus einem phasendrehenden Verstärker 24 und einem Differenzkomparator 25» wobei die Eingänge der Schaltung 21 von je einem Eingang der Schaltungen 24 und 25 gebildet sind. Der Eingang der Schaltung 24 ist mit dem Ausgang des phasendrehenden Verstärkers 24 verbunden, dessen Ausgang gleichzeitig den Ausgang der Schaltung 21 bildet.In the digital frequency quadrupling can be carried out further simplifications, in which the analog difference (pq) and the limitation (square wave) in a single step by using a differential comparator is performed, at one input the signal ρ and at the second input the signal q arrives. The embodiment of the digital frequency-quadrupling circuit 20 is also the subject of the invention, wherein according to FIG. 3, the unit 22 forms such a differential comparator circuit. Using this principle, another embodiment of the analog summing and limiting circuit 21, as shown in Fig. 5, consists of a phase-rotating amplifier 24 and a differential comparator 25 »wherein the inputs of the circuit 21 are each formed by an input of the circuits 24 and 25 , The input of the circuit 24 is connected to the output of the phase-rotating amplifier 24, the output of which simultaneously forms the output of the circuit 21.
Bei dem erfindungsgemäßen Verfahren kann man den Einfangbereich der geschlossenen Schleife (PLL) erweitern, in dem man mittels eines digitalen Steuersignales einen Einstellsignalgenerator 11 auslöst, wobei man die Frequenz eines frequenzgesteuerten Oszillators oder bei bestimmten Modulationsverfahren, wie z.B. im Fall einer QPR-Modulation, die Phasenverschiebung eines digitalen Phasenschiebers 6 im Wege des Referenzsignales solange verändert, bis die Schleife in einen synchronisierten Zustand gelangt (siehe Fig. 1).In the method according to the invention, one can extend the closed loop capture range (PLL) by triggering a tuning signal generator 11 by means of a digital control signal, taking the frequency of a frequency controlled oscillator or, in certain modulation methods, e.g. in the case of QPR modulation, the phase shift of a digital phase shifter 6 is changed by the reference signal until the loop enters a synchronized state (see FIG. 1).
Die Ausgangsleitungen .des das Fehlersignal einstellenden Generators 11 sind in Fig. 1 gestrichelt gezeichnet, weil je nach dem Einsatzgebiet entweder der eine oder der andere oder gleichzeitig beide Ausgänge notwendig sein können. So ist es z.B. bei der Modulationsart K-PSK (N = 2, 4, 8...)The output lines .des of the error signal adjusting generator 11 are shown in dashed lines in Fig. 1, because depending on the application, either one or the other or simultaneously both outputs may be necessary. So it is e.g. with the modulation type K-PSK (N = 2, 4, 8 ...)
- 16 -- 16 -
239356 3239356 3
ausreichend, nur die Frequenz des VCO-Oszillators 7 zu verändern. Bei einer QPR-Modulation kann die Schleife bei der richtigen Frequenz bei vier weiteren Phasenlagen, die um 45 ° gegeneinander verschoben sind, synchronisiert werden.sufficient to change only the frequency of the VCO oscillator 7. In a QPR modulation, the loop can be synchronized at the correct frequency for four other phase positions, which are shifted by 45 ° to each other.
Die Lösung gemäß der Erfindung ermöglicht es nämlich in diesem Pail, daß bei einem als fehlerhaft demoduliert bewertetem Signal mit Hilfe des Einstellsignalgenerators 11 nicht nur die Frequenz des Oszillators 7, sondern auch die Phasenlage des Ausgangssignals verändert wird.Namely, in this case, the solution according to the invention makes it possible to change not only the frequency of the oscillator 7 but also the phase position of the output signal in a signal demodulated as being erroneously demodulated by means of the tuning signal generator 11.
Zum Erfindungsgedanke gehört auch die Ausbildung des Einstellsignalgenerators 11, bei dem die Frequenz (VCO) nicht kontinuierlich, sondern in diskreten Schritten, in Form eines stufenförmigen Signals verändert wird.The concept of the invention also includes the design of the setting signal generator 11, in which the frequency (VCO) is not changed continuously but in discrete steps, in the form of a stepped signal.
Durch das Arbeiten mit einem stufenförmigen Signal anstelle eines Sägezahnsignals wird es leichter, den synchronisierten Zustand der Schleife zu kontrollieren.Working with a stepped signal instead of a sawtooth signal makes it easier to control the synchronized state of the loop.
Die Herstellung einer solchen stufenartigen Spannung kann durch handelsübliche integrierte Schaltungen leicht erfol. gen.The production of such a step-like voltage can easily be achieved by commercially available integrated circuits. gene.
In der Praxis kann es vorkommen, daß die Abstimmung der Frequenz VCO nicht erforderlich ist, sondern z.B, nur im Fall der Modulation, zur Einstellung der richtigen Phasenlage, falls der VCO-Oszillator als ein kristallgesteuerter Oszillator ist.In practice, tuning the frequency VCO may not be necessary but, for example, only in the case of modulation, to set the correct phase if the VCO oscillator is a crystal controlled oscillator.
Zum Gegenstand der Erfindung gehört ferner die Maßnahme, nach welcher der Einstellsignalgenerator 11 durch einen Rechtecksignalgenerator gebildet ist. Die Ausführungsvariante der Schaltungsanordnung (siehe Fig. 1) ist dadurch gekennzeichnet, daß der Ausgang des Einstellsignalgenerators' 11 am Eingang des digitalen Phasenschiebers 6 liegt, wobei wenigstens ein Eingang derselben mit dem Ausgang des digitalen Auswertestromkreises 12 verbunden ist.The subject matter of the invention also includes the measure according to which the setting signal generator 11 is formed by a rectangular signal generator. The embodiment of the circuit arrangement (see FIG. 1) is characterized in that the output of Einstellsignalgenerators' 11 at the input of the digital phase shifter 6, wherein at least one input thereof is connected to the output of the digital Auswertestromkreises 12.
- 17- 17
239356 3239356 3
Wie bekannt, hängt die Reinheit des Referenzspektrums und damit auch die Qualität des demodulierten Rechtecksignals (jitter) davon ab, wie nahe das durchschnittliche Fehlersignal am Eingang von des VCO-Oszillators 7 am nominalen Mittelwert liegt. Temperaturänderungen, Alterung der Bauteile und Spannungsschwankungen können zur Folge haben, daß das Fehlersignal verschoben wird, wodurch der PLL-Stromkreis aus seinen Betrieb fällt. Um zu bewirken, daß im Laufe der Funktion der PLL-Stromkreis ständig im optimalen Wirkungsbereich arbeitet, ist erfindungsgemäß eine Maßnahme vorgesehen, gemäß welcher der VCO-Oszillator von außen durch einen Einstellsignal-Generator, der abstimmbar ist, mittels eines weiteren digitalen Signals gesteuert wird, das dann zustande kommt, wenn der Wert des am VCO-Oszillator auftretenden Fehlersignals über und unter einem vorgegebenen Schwellwert liegt. Die Realisierung dieser Maßnahme ist z.B. durch Anwendung von zwei Komparatoren und logischen Stromkreisen möglich, bei welchen die Komparatoren bzw. ihre Referenzspannungen auf die Schwellwerte eingestellt sind. Der logische Stromkreis (z.B. ein digitaler Diskriminator) sichert, daß der Einstellsignalgenerator nur in dem Fall ein Steuersignal erhält, wenn der PLL-Stromkreis eingefangen ist. Natürlich können auch andere Schaltungen zur Realisierung der obigen Aufgabe verwendet werden. Diese Ausführungsform der Schaltungsanordnung ist in Fig. mit gestrichelten Linien dargestellt. Es handelt sich um die Leitung, die den Eingang des VCO-Oszillators 7 mit dem weiteren Eingang des Einstellsignalgenerators verbindet.As is known, the purity of the reference spectrum, and hence the quality of the demodulated square-wave signal (jitter), depends on how close the average error signal at the input from the VCO oscillator 7 is at the nominal average value. Temperature changes, component aging, and voltage fluctuations can cause the error signal to shift, causing the PLL circuit to drop out of operation. In order to ensure that in the course of the function of the PLL circuit is constantly operating in the optimum range, a measure is provided according to the invention, according to which the VCO oscillator from the outside by a tuning signal generator which is tuned, is controlled by means of another digital signal , which occurs when the value of the error signal occurring at the VCO oscillator is above and below a predetermined threshold. The realization of this measure is e.g. by using two comparators and logic circuits in which the comparators or their reference voltages are set to the threshold values. The logic circuit (e.g., a digital discriminator) assures that the tuning signal generator will receive a control signal only in the event the PLL circuit is captured. Of course, other circuits may be used to accomplish the above object. This embodiment of the circuit arrangement is shown in FIG. 1 with dashed lines. It is the line that connects the input of the VCO oscillator 7 with the other input of the Einstellsignalgenerators.
Wie bereits einleitend erwähnt, kann bei der Basisband-Signalverarbeitung (Costas-Schleife) auch auf eine falsche Frequenz synchronisiert werden. Durch das erfindungsgemäße Verfahren und die Schaltungsanordnung gemäß der i£rfindung, kann dieser Nachteil dadurch beseitigt werden, daß die Synchronisierung der Schleife, d.h. das "Einfangen" (also das Anlassen des Einstellsignalgenerators) (siehe Fig. 1)As mentioned in the introduction, baseband signal processing (Costas loop) can also be synchronized to an incorrect frequency. By the method according to the invention and the circuit arrangement according to the invention, this disadvantage can be eliminated by ensuring that the synchronization of the loop, i. the "catching" (ie the starting of the tuning signal generator) (see FIG. 1)
239356 3239356 3
nicht unmittelbar durch die Fehlersignalspannung ausgelöst wird,- sondern durch digitale Auswertung des demodulierten Rechtecksignale erfolgt.is not triggered directly by the error signal voltage, but - done by digital evaluation of the demodulated square wave signals.
Eine mögliche Form der Realisierung des Verfahrens besteht darin, daß das jitter des demodulierten, aber noch nicht regenerierten Rechtecksignals überwacht wird. Die demodulierte, nicht regenerierte Rechtecksignalreihe erscheint am Ausgang des Entscheidungsstromkreises 10 gemäß Fig. 1. Hierbei kann die nicht regenerierte Rechtecksignalreihe mit dem Signal eines die jitter-Schwelle auswählenden Fenstergenerators verglichen v/erden, wobei die die jitter-Schwelle überschreitende elementaren Signale gezählt werden, woraufhin diese für eine durch einen Zeitbasisgenerator bestimmte Zeit gespeichert werden. Je nach dem, ob die Zahl der Bits, die die jitter-Schwelle überschreiten, im Vergleich mit der Bitzahl, die während der Speicherzeit eingetroffen sind - unterhalb eines Schwellenpegels, der zumeist größer als 10 ^ ist, oder diesen Wert überschreitet, wird das Vergleichsverhältnis in Form eines binären Signals gespeichert. Das Fenstersignal, d.h. das Signal des Stromkreises, der innerhalb einer Zeitspanne einer digitalen Signalreihe ein Rechtecksignal bildet, kann zweckmäßig mit dem aus der demodulierten analogen Grundbasissignalreihe gewonnenen Taktsignal synchronisiert werden. Die Breite des Fenstersignals muß man so wählen, daß im Fall einer richtigen Synchronisierung (Referenzsignal von vorbestimmter Frequenz- und Phasenlage) und im Fall eines geräuschlosen Zustandes das jitter-Maximum die Enden des Fenstersignals nicht erreicht und gleichzeitig im Fall einer fal schen Synchronisierung (Referenzsignal mit anderer Frequenz . oder verschobener Phasenlage) das jitter-Maximum in das Fenster hereinragt.A possible form of implementation of the method is that the jitter of the demodulated, but not yet regenerated square wave signal is monitored. The demodulated, non-regenerated square wave signal series appears at the output of the decision circuit 10 of FIG. 1. Here, the non-regenerated square wave signal can be compared with the signal of a jitter threshold selecting window generator, counting the elementary signals exceeding the jitter threshold, whereupon these are stored for a time determined by a timebase generator. Depending on whether the number of bits exceeding the jitter threshold exceeds or exceeds that of the number of bits that have arrived during the storage time - below or more than a threshold level, which is mostly greater than 10 ^, the comparison ratio becomes stored in the form of a binary signal. The window signal, i. the signal of the circuit which forms a square wave signal within a period of a digital signal series can be conveniently synchronized with the clock signal obtained from the demodulated basic analog base signal series. The width of the window signal must be chosen so that in the case of a proper synchronization (reference signal of predetermined frequency and phase) and in the case of a noiseless state, the jitter maximum does not reach the ends of the window signal and at the same time in case of false synchronization (reference signal with different frequency or shifted phase position) the jitter maximum projects into the window.
Der digitale Auswertestromkreis, der einen Teil der erfindungsgemäßen Schaltungsanordnung bildet, ist aus Fig. 1 ersichtlich.The digital evaluation circuit, which forms part of the circuit arrangement according to the invention, can be seen from FIG.
239356 3239356 3
Zumindest ein Ausgang des Entscheidungsstromkreises 10 ist mit einem Eingang des digitalen Auswertestromkreises 12 verbunden, von dem ein v/eiterer Eingang durch den Eingang des zeitbestimmenden Stromkreises 3 gebildet ist. (Unter dem Begriff "zeitbestimmende Signal" ist eine beliebige periodische isochrone Signalreihe zu verstehen, die durch synchrone Dividierung der empfangenen digitalen Signalreihe erzeugt sein kann.) Eine mögliche Ausführungsform des digitalen Auswertestromkreises 12 ist in Pig. 7 als Blockschema dargestellt, wo unter anderem ein an sich bekannter Fenstersignalgenerator 29, ein jitter-Komparator 28, ein Zähler 30, ein Speicher 31 und ein Basiszeitgenerator 32 vorgesehen sind. Ein zeitbestimmender Eingang 3 der Schaltung wird durch den Eingang des Fenstersignalgenerators gebildet, einen weiteren Eingang bildet der Eingang des Jitter-Komparators 28, wenigstens einen Ausgang der Ausgang des Speichers 31» der mit einer Trennstufe versehen ist, wobei der Ausgang des Fenstergenerators 29 mit einem weiteren Eingang des jitter-Komparators 28, der Ausgang des jitter-Komparators 28 mit dem Eingang des Zählers 30, dessen Ausgang mit" dem Eingang des Speichers 31 und wenigstens ein Ausgang des Zeitbasisgenerators 32 mit je einem weiteren Eingang des Zählers 30 und des Speichers 31 verbunden ist. Der digitale Auswertestromkreis 12 (siehe Fig. 1) muß nur dann an den Einstellsignalgenerator 11 ein binäres Signal liefern, wenn die Zahl der innerhalb einer sogenannten Zeitbasis eingetroffenen Bits bzw. ihr Anteil um 10 grosser als die durch das Fenstersignal ausgewählte Ritter-Schwelle ist. Zweckmäßig wird der Zeitbasisgenerator nur dann in Betrieb gesetzt, wenn die Stelle des ersten Signalüberganges (Jitter) diese Schwelle überschreitet. Die in Fig. 7 gezeigte gestrichelte Linie zeigt diese Ausführungsform, wo der Zeitbasisgenerator 32 mit einem Eingang versehen ist, der mit dem Ausgang des jitter-Komparators 28 verbunden ist. Der Speicher 31 ist als wiederanlaßbarer monostabiler Multivibrator ausgebildet, der seinen umgekippten Zustand solange aufrechterhält, bis innerhalb der durchAt least one output of the decision circuit 10 is connected to an input of the digital Auswertestromkreises 12, of which a v / eiterer input is formed by the input of the time-determining circuit 3. (The term "time-determining signal" is to be understood as meaning any periodic isochronous signal series that can be generated by synchronous division of the received digital signal series.) One possible embodiment of the digital evaluation circuit 12 is shown in Pig. 7 shows a block diagram, where, inter alia, a per se known window signal generator 29, a jitter comparator 28, a counter 30, a memory 31 and a basic time generator 32 are provided. A time-determining input 3 of the circuit is formed by the input of the window signal generator, a further input forms the input of the jitter comparator 28, at least one output of the output of the memory 31 »is provided with a separation stage, wherein the output of the window generator 29 with a Further input of the jitter comparator 28, the output of the jitter comparator 28 with the input of the counter 30, whose output with "the input of the memory 31 and at least one output of the time base generator 32, each with a further input of the counter 30 and the memory 31 The digital evaluation circuit 12 (see FIG. 1) must supply a binary signal to the setting signal generator 11 only if the number of bits which have arrived within a so-called time base or their proportion is 10 greater than the threshold value selected by the window signal. The time base generator is expediently put into operation only if the Position of the first signal transition (jitter) exceeds this threshold. The dashed line shown in FIG. 7 shows this embodiment where the timebase generator 32 is provided with an input connected to the output of the jitter comparator 28. The memory 31 is formed as a restartable monostable multivibrator, which maintains its upset state until within the by
2393*56 32393 * 56 3
den Zeitbasisgenerator 32 definierten Speicherzeit vom Zähler 30 ein Starsignal eintrifft.the time base generator 32 defined storage time from the counter 30 arrives a star signal.
Das Verfahren und die Schaltungsanordnung gemäß der Erfindung ist für kohärente Phasenmodulatoren von 2 Mbit/s und 8 Mbit/s PCU-Signalreihen übertragende Punkrelaisanlagen geeignet, die im 400 MHz-Band mit 2 Mbit/s und im 2 GHz-Band mit 2 Mbit/s arbeiten. Bei den Anlagen mit 2 Mbit/s gelangt das 4 PSK-modulierte bandbegrenzte Signal bei einer I.iittelfrequenz von 5 MHz, bei der 8 Mbit/s Ausführung das die QPR-Modulation-tragende Signal bei einer Mittelfrequenz von 35 MHz auf den Phasenmodulator. Bei den früheren Ausführungen, wo das modulierte 5 MHz-Signal durch viermalige Multiplikation erzeugt wurde, wurde eine Trägerfrequenz von 20 MHz erzeugt, wobei bei der konventionellen geschlossenen Schleife das Einfangen des PLL bezüglich der Trägerfrequenz nur durch eine relative Verstimmung um weniger als 1 % (ca. 0,5 °/o) gesichert werden konnte.The method and the circuit arrangement according to the invention is suitable for coherent phase modulators of 2 Mbit / s and 8 Mbit / s PCU signal series transmitting Punkrelaisanlagen in the 400 MHz band at 2 Mbit / s and in the 2 GHz band at 2 Mbit / s. s work. In the 2 Mbit / s systems, the 4 PSK-modulated band-limited signal passes at an average frequency of 5 MHz, while in the 8-Mbit / s version, the QPR modulation-carrying signal is applied to the phase modulator at a center frequency of 35 MHz. In the earlier embodiments, where the modulated 5 MHz signal was generated by four times multiplication, a carrier frequency of 20 MHz was generated, whereas in the conventional closed loop the trapping of the PLL with respect to the carrier frequency is reduced by less than 1 % (FIG. about 0.5 ° / o) could be secured.
Durch die Erfindung ist das Einfangen in Abhängigkeit von der Bandbreite des Mittenfrequenzverstärkers , auch bei einer relativen Trägerfrequenzabweichung von 5 % gesichert, wobei dieser Wert praktisch ein Vielfaches des in der Praxis erforderlichen Wertes ist.The invention ensures capture as a function of the bandwidth of the center frequency amplifier, even with a relative carrier frequency deviation of 5 % , which value is practically a multiple of the value required in practice.
In Abhängigkeit von der Bandbegrenzung des Systems in dem digitalen Auswerter, wird die Pesteröffnung für eine Bit-Zeitspanne von 40 bis 50 % gewählt, wobei bis zu einem Bit-Depending on the band limitation of the system in the digital evaluator, the pester opening is selected for a bit period of 40 to 50 % , whereby up to one bit
2 -Fehlerverhältnis von 10 eine f!2 error ratio of 10 a f!
nicht festgestellt werden konnte.could not be determined.
-Fehlerverhältnis von 10 eine falsche SynchronisierungError ratio of 10 is an incorrect synchronization
Die Schaltung sichert im Fall von 4-PSK das vorgeschriebene Fehlerverhältnis von 10"^, das zu dem 13 dB S/N-Wert der bekannten Ausführungen mit einem Bereich von + 5 0C bis + 40 0C mit einem Bereich von -10 0C bis + 55 0C erheblich günstiger ist. In dem das digitale Fehlersignal erzeugenden Stromkreis, im Einstellsignalgenerator und im digitalen Auswerter können herkömmliche TTL-Stromkreise verwendet werden.The circuit, in the case of 4-PSK, ensures the prescribed error ratio of 10 "¹, which corresponds to the 13 dB S / N value of the known designs with a range of + 5 0 C to + 40 0 C with a range of -10 0 C up to + 55 ° C. In the circuit generating the digital error signal, in the setting signal generator and in the digital evaluator, conventional TTL circuits can be used.
239356 3239356 3
Durch den Einsatz der ßinstell- und Auswertungsautomatik kann die Kompliziertheit der aufzubauenden Stromkreise gegenüber den Phasendemodulatoren der früheren trägerauswählenden frequenzmultiplizierenden Phasendemodulatoren erheblich verringert, z.B. die Zahl der Bauelemente auf die Hälfte gesenkt v/erden. Auch können die Zahl der Abstimmelemente und die Abmessungen der Schaltungen reduziert werden.The use of the automatic setting and evaluation circuitry can significantly reduce the complexity of the circuits to be constructed compared to the phase demodulators of the previous carrier selecting frequency multiplying phase demodulators, e.g. the number of components is reduced by half. Also, the number of tuning elements and the dimensions of the circuits can be reduced.
Claims (26)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD23935682A DD202218A5 (en) | 1982-04-27 | 1982-04-27 | METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A PHASE-LOADED CARBON TRAIN FREQUENCY |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD23935682A DD202218A5 (en) | 1982-04-27 | 1982-04-27 | METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A PHASE-LOADED CARBON TRAIN FREQUENCY |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD202218A5 true DD202218A5 (en) | 1983-08-31 |
Family
ID=5538196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD23935682A DD202218A5 (en) | 1982-04-27 | 1982-04-27 | METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A PHASE-LOADED CARBON TRAIN FREQUENCY |
Country Status (1)
| Country | Link |
|---|---|
| DD (1) | DD202218A5 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639075A (en) * | 1971-07-08 | 1981-04-14 | Sandoz Ag | Manufacture of organic compound |
-
1982
- 1982-04-27 DD DD23935682A patent/DD202218A5/en unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639075A (en) * | 1971-07-08 | 1981-04-14 | Sandoz Ag | Manufacture of organic compound |
| JPS58422B2 (en) * | 1971-07-08 | 1983-01-06 | サンド・アクチエンゲゼルシヤフト | Method for producing organic compounds |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3851424T2 (en) | Carrier recovery circuit of a demodulator for shifted quaternary phase shift keying. | |
| DE69217140T2 (en) | QPSK demodulator with automatic frequency adjustment | |
| DE2309167C2 (en) | Method and circuit arrangement for correcting an electrical transmission signal corrupted by phase tremors | |
| DE2648977C3 (en) | Demodulator for differentially phase-coded digital data | |
| EP0486554B1 (en) | Process and device for converting digitally modulated high-frequency reception signals | |
| DE69215298T2 (en) | PSK demodulator with baseband correction for phase or frequency errors | |
| DE3788858T2 (en) | Method and circuit for recovering carrier synchronization in coherent demodulators. | |
| DE3143783A1 (en) | CARRIER DEMODULATOR WITH FAST ACQUISITION | |
| DE2716979A1 (en) | CIRCUIT ARRANGEMENT FOR CORRECTING PHASE JITTER AND FREQUENCY DISPLACEMENT OF THE SIGNAL RECEIVED IN A SQUARE AMPLITUDE MODULATION RECEIVER | |
| DE2231992A1 (en) | DATA DEMODULATOR USING MULTIPLE CORRELATIONS AND FILTERS | |
| DE2329236C3 (en) | Arrangement with a transmitter and a receiver for the transmission of binary signals in periodic clock intervals | |
| DE3739484C2 (en) | ||
| DE2944235C2 (en) | ||
| DE2712474A1 (en) | DEMODULATION SYSTEM FOR A MULTI-PHASE AND MULTI-STAGE OVERLAY MODULATED CARRIER SHAFT | |
| DD202218A5 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A PHASE-LOADED CARBON TRAIN FREQUENCY | |
| DE3716025A1 (en) | DIGITAL DEMODULATOR | |
| DE69113124T2 (en) | Device for carrier recovery with means for preventing incorrect frequency locking. | |
| DE3887879T2 (en) | RECEIVER WITH VARIABLE DATA RATE. | |
| DE3102421C2 (en) | FM receiver for signals with transmitter identification | |
| DD202218A1 (en) | METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING A PHASE-LOADED CARBON TRAIN FREQUENCY | |
| DE3131185C2 (en) | Receiver for pseudo-random phase-modulated signals | |
| DE1800522A1 (en) | Method and circuit arrangement for phase correction at the receiving end when demodulating frequency-modulated carrier signals | |
| DE2845210C2 (en) | ||
| DE3733082C2 (en) | ||
| DE2708233C3 (en) | Receiver for a carrier wave |