DD158078A1 - Verfahren zur herstellung einer halbleiteranordnung eines unsymmetrischen dmos-transistors - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung eines unsymmetrischen DMOS-Transistors mit selbstjustierenden Gatestrukturen. Es ist Ziel der Erfindung, Halbleiterbauelemente auf der Grundlage des bekannten DMOS-Prinzips mit besseren Gebrauchswerteigenschaften, wie hohe Steilheit, hohe Grenzfrequenz und verringerten technologischen Aufwand, wie Anzahl der Prozessschritte, hohe Ausbeute herzustellen. Die Aufgabe wird erfindungsgemaess dadurch geloest, dass eine erste Fotolackmaske A der Strukturierung aller Gatestege und benoetigten Polysilizium-Strukturen dient und eine zweite Fotolackmaske B auf die nicht entfernte erste Fotolackmaske A so positioniert wird, dass vorzugsweise nur die drainseitige Haelfte 8 des Gatesteges der DMOS-Transistoren bedeckt wird. Dabei sind nur die DMOS-Source-Gebiete 11 geoeffnet und alle uebrigen Scheibenbereiche mit der genannten zweiten Lackmaske B gegen die Kanalvorbelegung fuer den DMOS-Transistor geschuetzt. Die Anwendung der Erfindung erfolgt in der Halbleiterfertigung, speziell in der p-Kanal und n-Kanal Silizium-Tor-Technologie.

Description

2297 5 4 7

Titel der Erfindung

Verfahren zur Herstellung einer Halbleiteranordnung eines unsymmetrischen DMOS-Trans istors

Anwendungsgebiet? der Erfindung

Die Erfindung betrifft spezielle Verfahrensschritte bei der Herstellung von MIS-Bauelementen mit selbstjustier'enden Gatestrukturen· Dabei gilt als Anwendungsgebiet der auf der Grundlage des Doppel-Diffusionsprinzips hergestellte DMOS-Transistor, insbesondere dessen Einsatz als integriertes Bauelement. Der DMOS-Transistor ist im Bestreben um verbesserte dynamische Transistorparameter auf Grund seiner im Verhältnis zu bestehenden Lösungen, reduzierten effektiven Kanallähge überall dort einsotzbar, wo kurze Schaltzeiten und somit hohe SignalVerarbeitungsgeschwindigkeiten gefordert werden_o

Charakteristik der bekannten technischen Lösungen

Es ist bekanntj daß die Integration des DMOS-Prinzips in Verbindung mit der Silizium-Tor-Technik sich sehr vorteilhaft für Schaltkreiskonzepte erweist· Aus dem kurzen effektiven Kanal mit" "^eff ^ca* ^/^um resultieren die wesentlichen Vorteile des DMOS-Prinzips wie Flächeneinsparung und hohe SignalVerarbeitungsgeschwindigkeit.

Es entstehen für die Anwendung des DMOS-Prinzips in der Silizium-Tor-Technik für den unsymmetrischen DMOS-Transistor folgende prinzipielle Zusatzforderungen: 'M

- Erzeugung eines- kurzen ausdiffudierten Kanals in Nachbarschaft des sourceseitigen PN-Übergangs," bei

- Anwendung einer zusätzlichen fotochemischen Ebene.

Zur Erzeugung des Kurzkanals ist es notwendig, eine entsprechende Vorbelegungsmenge in das Source-Gebiet des DMCS-Trans istors einzubringen. Dabei müssen alle anderen Gebiete durch eine Schutzschicht abgedeckt werden. Danach erfolgt u« U. ein Diffusionsschritt, um im Zusammenhang mit' der Source/Drain-Diffusion das angestrebte Dotierungsprofil im Raum zwischen Source und Drain zu gestalten.

Es ist bereits vorgeschlagen· worden, die selektive Vorbelegung der DMOS-Source-Gebiete durch Anwendung einer Zweischrittstrukturierung durchzuführen, wobei eine erste Ebene der öffnung· der Sourcefenster der DMOS-Transistoren und die noch zusammenhängende Polysilizium-Schicht durch Fotolack als Implantationsmaske geschützt wird. Eine zweite Ebene dient nach der Kanalvorbelegung der Erzeugung der Drainkante der DMOS-Transistoren und der anderen Strukturen im Polysilizium.

nachteilig hängt die Reproduzierbarkeit des Source/Drain-Abstandes von der Positioniergenauigkeit der genannten Ebenen zueinander ab.

Nach US-PS 3883372 ist eine Einschrittstrukturierung bekannt, wobei das Polysilizium über eine dickere CVD-SiO₂ Hilfsschicht bzw. nach IEEE Journ. of SC 11 (1976) 4, 443-452 über eine SiO₂ZSi₃N₄ Hilfsschichtkombination geätzt wird. Das Draingebiet ist dabei von einer Oxidschicht bzw. einer Fotolackmaske zum Zeitpunkt der Vorbelegung gegen einen Dotandeneinbau geschützt» Die Erzeugung der dickeren Hilfsschichten bzw. Hilfsschichtkombinationen stellen in jedem Falle für den DMOS-Prozeß technologischen Mehraufwand dar. Weiterhin ergeben sich für den Gateraum des Transistorszusätzliche thermische und mechanische Belastungen und die Ätzung genannter Schichten führt zu einem insgesamt risikobehafteten Prozeß durch, z. B₀ Unter.ätzung der Gates, besonders bei der·Entfernung·der Hilf©masken, Entstehen einer Tannenbaumstruktur, schlechter Schwellspannungskontrolle u. a.

Ziel der Erfindung .

Ziel der Erfindung ist ein ökonomischeres Verfahren gegenüber bestehender Lösungen durch Ausnutzung von standardmäßig vorhandenen Materialien. Dabei werden die Nachteile teurer und zeitaufwendiger CVD-Prozesse sowie die Unsicherheiten der Justierung zweier Ebenen zueinander umgangen.

· . ZL Ό 7

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung eines unsymmetrischen DMOS-Transistors mit minimaler Anzahl von Verfahrensschritten unter Verwendung bekannter Verfahrenstechnologien zu schaffen.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Strukturierung der PoIy-Silizium-Gates in einem Schritt über eine erste Fotolackmaske erfolgt. Zu diesem Zweck befindet sich wegen der besseren Fotolackhaftung auf dem Polysilizium eine dünne Oxidschicht von 10 - 100 nm, vorzugsweise 30 nnu Die genannte Oxidschicht verhindert weiterhin bei der Kanal tiefendiffus ion unerwünschte Erosionserscheinungen des Polysiliziums.

Während der A'tzung des Polysilizium werden alle notwendigen Strukturen mit der genannten ersten Fptolackmaske erzeugt. Im Gegensatz zu bestehenden Lösungen in den Silizium-Tor-Techniken wird die genannte erste Fotolackmaske nicht entfernt, sondern verbleibt auf den geätzten Strukturen. Die Lackdicke ist so zu wählen, daß durch die auf den Gates verbleibende Lackmaske ein ausreichender Implantationsschutz während der Kanalvorbelegung gegeben ist·

Auf die ausgehärtete erste Fotolackmaske wird eine zweite Fotolackschicht aufgebracht und entsprechend den üblichen fotochemischen Verfahren behandelt.

Die zweite Fotolackmaske wird vorzugsweise auf die Mitte der Gatestege der DMOS-Transistoren positioniert, wobei die Mitte den Abstand zwischen Source und Drain kennzeichnet, so daß die Source-Gebiete der DMOS-Transistoren geöffnet,: alle übrigen Scheibenbereiche mit der ersten Fotolackmaske, der zweiten Fotolackmaske bzw. der ersten und zweiten Fotolackmaske bedeckt sind. ' . .

Das im Sourcefenster verbleibende Gateoxid braucht nicht entfernt werden. Die Bedingungen der Vorbelegung sind durch Wahl entsprechender Energien festzulegen, wobei die Reichweite der Dotanden größer sein muß als die Dicke der im Sourcefenster verbleibenden SiOg-Schicht. Die Haftung der zweiten Fofeolackmaske auf der ersten Fotolackmaske ist durch eine nicht vermeidbare leichte Auflösung der ersten Fotolackmaske durch die zweite Fotolackmaske gewährleistet. Die Standfestigkeit der ersten Foto-

lackmaske .isti durch entsprechende Temperzeiten und Temperaturen während des allgemein üblichen Härtungsprozesses einstellbar« Zweckmäßig ist die Verwendung von unverdünnten Fotolacken.

Nach der Vorbelegung für die Kahaldiffusion erfolgt gemäß bekannter Verfahren die Entfernung der ersten und zweiten Fotolackmaske sowie weitere bekannte Prozesse der Silizium-Tor-Technik.

Ausführungsbeispiel

Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert. Die zugehörigen Zeichnungen zeigen:

Fig. 1j DMOS-Transistordarstellung mit erster Fotolackmaske

Fig. 2j DMOS-Tr ans is tor dar s teilung mit erster und zweiter Fotplackmaske

Fig« 3: Anordnung der zweiten Fotolackmaske auf dem Gate

An die Erzeugung der Feldgebiete 1 und aktiven Gebiete 2, siehe Fig. 1, als Maßnahme zur Verhinderung unerwünschter Strompfade schließen sich in der Regel die Präparation der Transistorstrukturen an₀ Dabei erfolgt vor bzw« nach der Einstellung der Schwellspannung der Lasttransistoren die Erzeugung des Gateoxides 3 und je nach Entwicklungsstand der Silizium-Tor-Technik Maßnahmen zur Sicherung der Gate-Source-Verbindung der Depletion Lastelementeo Die Abscheidung von PoIy-Silizium 4 als Gatematerial kann im weiteren Prozeß dotiert bzw* undotiert erfolgen, wobei die Dicke der Polysilizium-Schicht zwischen 3OO nm und 600 nm, typisch 400 nm, betragen wird« '

In der weiteren Behandlung folgen die Oxydation des Polysilizium mit Oxiddicken 5 von 10 - 100 nm, typisch 30 nmj ist jedoch nicht zwingend erforderlich. Die dünne Oxidschicht dient der besseren Lackhaftung, kann jedoch auch durch den Einsatz sogenannter Haftvermittler gewährleistet werden. Die Oxidschicht sollte dabei nicht dicker als das Gateoxid sein·

Nach der Oxydation wird die Fotolackmaske A aufgebracht und die Gafeestege der DMOS-Transistoren und Lasttransistoren sowie alle weiteren benötigten Polysilizium-Strukturen erzeugt. Die Fotolackmaske A wird zweckmäßigerweise bei etwas höheren Temperaturen bzw« längeren*Temperseiten, als es bei den Stand'ardprozessen

I' b 4 I

üblich ist, gehärtet, ist aber nicht zwingend erforderlich. Die Härtetemperatur und -zeit können dem jeweiligen Fotolack und technologischen Prozeß angepaßt werden. Die Fotolackmaske A wird im Gegensatz zum Silizium-Tor-Prozeß nicht entfernte Auf die Fotolackmaske A wird eine weitere Fotolackmaske B aufgebracht, siehe Fig. 2, die zweokmäßigerweise auf die Mitte der DMOS-Transistorstege positioniert wird, wobei die Mitte den Abstand zwischen Source und Drain kennzeichnet, so daß die Source-Gebiete der DMQS-Transistoren geöffnet bleiben.

Die Fotolackmaske A wird dabei gering von der Fotolackmaske B angelöst bzw. an der Oberfläche aufgeweicht und die Haftung der Fotolackmaske B auf die Fotolackmaske A gewährt·

Die geforderte Positioniergenauigkeit beträgt bei jedem Stand der Entwurfsregel ί 1/2 Gatesteglänge.

Die Standfestigkeit der Fotolackmaske A kann durch Verwendung unverdünnter Fotolacke erhöht werden.

Der Schutz gegen die Implantation 6 ist durch die resultierende Fotolackdicke A, Source-Seite des DMOS-Gatesteg 7, bzw« Fotolackdicke A und B, Drain-Seite des DMOS-Gatesteg 8 und übrige Polysilizium-Strukturen, und Fotolackdicke B, Draingebiet des DMOS-Transistors 9» Source- und Draingebiet aller übrigen Transistorstrukturen, gegeben. Die Implantationsbedingungen werden entsprechend der Dicke der Fotolackmaske A, schwächste Stelle, .und der Oxiddicke im Sourcefenster gewählt»

Bs ist nicht günstig, das Oxid im Sourcefenster vor der Kanalvorbelegung zu entfernen, da die Fotolackmaske A belastet wird und .weiterhin während der Kanaltiefendiffusion Erosionserscheinungen des Silizium im Sourcefenster auftreten können. Der "Verbleib des Oxids ist jedoch nicht zwingend erforderlich, wenn eine ausreichende Haftung der Fotolackmaske A auf dem Polysilizium 4 gegeben ist·

Die Präparation der DMOS-Transistoren wird durch die Prozesse, Lackentfernung und Kanaltiefendiffus ion, fortgesetzt. Im Falle einer Simultandiffusion für Kanal- und Source/Drain-Bereiche entfällt der Zwischenschrit't Kanaltiefendiffusion. Weitere Schritte zur Vollendung der Strukturen schließen sich. an.

Claims (1)

1. ··. . 223 7 54 7 ₆

   Erfindungsanspruch

   Verfahren zur Herstellung einer HaIWeiteranordnung eines unsymmetrischen DMOS-Transistors in .Silizium-Tor-Technik unter Verwendung bekannter Verfahrensschritte bis zur Polysiliziumabseheidung und Anoxydation gekennzeichnet dadurch, daß

   - die Polysilizium-Ebenö (4) in nur einem Strukturierschritt mit Hilfe einer ersten Lackmaske (A) geätzt wird,

   - die Lackmaske.(A)nach der Strukturierung der Polysilizium-Ebene (4) auf allen Strukturen verbleibt,

   - eine zweite Lackmaske (B) vorzugsweise entlang der Mitte (10) der Gatestege der DMOS-Transistoren positioniert wird und daß dabei nur das DMOS-Source-Gebiet (11) geöffnet bleibt.

   Hierzu 1 Seite Zeichnungen