CS212194B1

CS212194B1 - Connection of the stabilizing memory

Info

Publication number: CS212194B1
Application number: CS911280A
Authority: CS
Inventors: Zdenek Stahlavsky; Miroslav Machovsky; Lubos Zeman; Miloslav Ritschel; Jiri Petrasek; Jiri Krikava
Original assignee: Zdenek Stahlavsky; Miroslav Machovsky; Lubos Zeman; Miloslav Ritschel; Jiri Petrasek; Jiri Krikava
Priority date: 1980-12-22
Filing date: 1980-12-22
Publication date: 1982-02-26

Abstract

Vynález se týká regulační a řídicí techniky a řeší zapojení vyrovnávací paměti signálů přicházejících z telemechanizačního zařízení do počítače. Signály přicházejí z telemechanizačního zařízení bit po bitu, přicházejí do zápisového a čtecího logického bloku, který rozhodne, do které ze dvou dílčích pamětí še budou ukládat. Na žádost z počítače vydá zápisový a čtecí logický blok pokyn k převední obsahu jedné z dílcích pamětí do počítače jediným stykem. Informace ze čtené dílci paměti jdou přes zápisový a čtecí blok do linkového vysílače-přijímače, kde se přetransformují z TTL úrovně na proudový signál a předávají se do počítače.The present invention relates to control and control techniques and solving buffering the signals coming from the telemechanization device to your computer. Signals are coming from a telemechanization device bit after the bit, they come to write and read logical block that decides to which of the two partial memories they will store. On request from the computer issues a record and the read logic block instructs to convert the contents of one of the partial memories to the computer single contact. Information from read part memory goes through write and read blocks to the line transmitter-receiver where it is transform from TTL to current signal and transmitted to the computer.

Description

Vynález se týká zapojení vyrovnávací paměti signálů, přenášených z telemechanizačního zařízení do počítače.The invention relates to a connection of a signal buffer transmitted from a telemechanization device to a computer.

Při zpracování velkého množství signálů, které se přenášejí ze vzdálených ®íst z telemechanizaěního zařízení do počítače, například při řízení dopravy, ovládání vodáren, plynáren, elektrických měníren, produktovodů a podobně, se tento přenos provádí buá na výzvu minipočítače, nebo v automatickém cyklu.When processing a large number of signals that are transmitted from remote sites from a telemechanization device to a computer, for example, traffic control, waterworks, gas, electricity substations, pipelines, and the like, this transmission is performed either at the mini-computer prompt or in an automatic cycle.

Při přenosů signálů na výzvu počítače hrozí nebezpečí, že o některých změnách přenášených signálů nebude počítač informován, protože se sledovaný signál změnil mezi dvěma po sobě následujícími výzvami počítače zpět k původní hodnotě. Pokud k této situaci dojde, může počítač dodat chybné rozhodnutí, které je nežádoucí. Tento nedostatek odstraňuje přenos informací v automatickém cyklu. Při tomto přenosu se informace trvale snímají a v sériovém kódu se přenášejí do počítače.When transmitting signals at the computer prompt, there is a risk that some changes to the transmitted signals will not be notified to the computer because the signal being monitored has changed back to its original value between two consecutive computer prompts. If this happens, your computer may deliver an erroneous decision that is undesirable. This deficiency eliminates the transmission of information in an automatic cycle. During this transfer, the information is continuously scanned and transmitted to the computer in serial code.

Nedostatkem tohoto přenosu je, že probíhá relativně pomalu, řádově v jednotkách až desítkách bitů za sekundu a v některých případech neumožňuje řízení v reálném čase, protože počítač musí čekat,až dojdou všechny požadované informace, což je několik set bitů a teprve potom je může zpracovat. Dalším nedostatkem při tomto přenosu je, že je počítač při zpracování informace rušen neustálým nabízením dalších došlých bitů, které musí odebrat což zabírá velké množství drahého strojového času. Toto uspořádání proto také neumožňuje řídit z časových důvodů větší počet telemechanizačníoh zařízeni.The disadvantage of this transmission is that it runs relatively slowly, in the order of tens of bits per second, and in some cases it does not allow real-time control because the computer has to wait for all the required information to reach several hundred bits before processing it. . Another drawback in this transmission is that the computer is disturbed by the processing of information by constantly offering additional incoming bits that it must take, which takes a lot of expensive machine time. This arrangement therefore also makes it impossible to control a large number of telemechanization devices over time.

Proto se hledají cesty, které by zvýšily kapacitu zpracování. Jednu z možností předsta vuje zapojení vyrovnávací paměti signálů, přenášených z telemechanizačního zařízení do počítače, u něhož je druhý skupinový výstup linkového vysílače-přijímače spojen se skupinovým výstupem zapojení, jehož třetí skupinový vstup je spojen se druhým skupinovým vstupem linkového vysílače-přijímače, jehož druhý obousměrný skupinový vývod je spojen s druhým skupinovým obousměrným vývodem zapojení, podle vynálezu, jehož podstata spočívó v tom, že první skupinový vstup zapojení je spojen s prvním skupinovým vstupem zápisového a čtecího logického bloku, jehož druhý skupinový vstup je spojen se druhým skupinovým vstupem •zapojení.Therefore, ways are sought to increase processing capacity. One possibility is to connect a signal buffer transmitted from a telemechanization device to a computer in which the second line output of the line transceiver is connected to the group output of the circuit, the third group input of which is connected to the second group input of the line transceiver. the bi-directional group terminal is connected to the second bi-directional group connection terminal, according to the invention, which is characterized in that the first group input of the connection is connected to the first group input of the write and read logic block, the second group input is connected to the second group input .

První obousměrný skupinový vývod zapojení je spojen s prvním obousměrným skupinovým vývodem zápisového a čtecího logického bloku, jehož druhý obousměrný skupinový vývod je spojen s obousměrným skupinovým vývodem první dílčí paměti. Její skupinový vstup je spojen s prvním skupinovým výstupem zápisového a čtecího logického bloku, jehož druhý skupinový výstup je spojen se skupinovým vstupem druhé dílčí paměti.The first bi-directional group terminal of the circuit is connected to the first bi-directional group terminal of the write and read logic block, whose second bi-directional group terminal is connected to the bi-directional group terminal of the first sub memory. Its group input is connected to the first group output of the write and read logic block, the second group output of which is connected to the group input of the second sub memory.

Její obousměrný skupinový vývod je spojen se třetím obousměrným skupinovým vývodem zápisového a čtecího logického bloku, jehož čtvrtý obousměrný skupinový vývod je spojen s prvním obousměrným skupinovým vývodem linkového vysílače-přijímače. Jeho první skupinový výstup je spojen se třetím skupinovým vstupem zápisového a čtecího logického bloku,, jehož třetí skupinový výstup je spojen s.prvním skupinovým vstupem linkového vysílače-přijímače .Its bi-directional group terminal is connected to a third bi-directional group terminal of the write and read logic block, the fourth bi-directional group terminal of which is connected to the first bi-directional group terminal of the line transceiver. Its first group output is coupled to the third group input of the write and read logic block, the third group output of which is connected to the first group input of the line transceiver.

Výhodou uspořádání podle vynálezu je, že pomalu přenášené informace z telemechanizačního zařízení bit po bitu ukládá do vyrovnávací paměti a po shromáždění všech potřebných informací přenáší tyto vysokou rychlostí do minipočítače jedním stykem. Tím se značně sníží nároky na drahý strojní čas počítače a zároveň nemůže dojít ke ztrátě žádného bitu z pře nášené informace. Ušetřený strojový Čas počítače umožní připojení většího množství telemechanizačního zařízení a tím i zpracování většího množství informací.The advantage of the arrangement according to the invention is that it slowly caches the information slowly transmitted from the telemechanization device into a buffer and, after gathering all the necessary information, transmits it at high speed to the minicomputer in one contact. This greatly reduces the cost of expensive computer time and at the same time no bit can be lost from the transmitted information. The saved machine time of the computer enables the connection of more telemechanization equipment and thus the processing of more information.

Příklad zapojení vyrovnávací paměti signálů předávaných z telemechanizačních zařízení do počítače je znázorněn v blokovém schématu na připojeném výkrese.An example of connecting a buffer of signals transmitted from telemechanization devices to a computer is shown in the block diagram of the attached drawing.

Jednotlivá bloky zapojení možno charakterizovat takto. První dílčí vyrovnávací paměť X i druhé dílčí vyrovnávací paměť 2 je polovodičová paměť, sestavená z polovodičových integΓον/ζΜ¹ obvodů,typu RAM, kapacitně organizované do r-slov po s-biteoh, kde r může nabývat hodnoty až 32 el?^{v a} £ může nabývat nóůiiCt; SŽ 22 bitů. Obě dílčí psměti umožňují určení adresy bu5 z počítače, nebo ze zápisového a čtecího logického bloku 3. Pracují atřídsvě v režimu zápis” a čtení a slouží k uchování informaci přicházejících z telemechanizačního zařízení. V dílčích pamětích X, 2 se postupně shromažduji informace přicházející z telemechanizačního zařízení, které se potom jedním stykem přenéěejí do počítače.Individual wiring blocks can be characterized as follows. The first sub-buffer X and the second sub-buffer 2 are semiconductor memory, composed of semiconductor integΓον / ζΜ ¹ circuits, of RAM type, capacitively organized into r-words after s-biteoh, where r can be up to 32 el? ^va can be n ° Ct; 22 bits. Both sub-letters allow the address to be determined either from a computer or from a write and read logic block 3. They operate in a write and read mode, and serve to store information coming from the telemechanization device. In the partial memories X, 2, the information coming from the telemechanization device is gradually collected, which is then transferred to the computer in one contact.

Zápisový a čtecí logický blok 3 j® sestaven z polovodičových integrovaných obvodů a slouží jako řídicí jednotka zapojení. Obstarává střídání režimů zápis a čtení, uvolňuje obě dílčí pamětí X, 2 k žepisa nebo čtení, určuje adresu dílčí paměti, do níž se má zapsat informace, uvolňuje čtení přijímaného slova a generuje všechny signály potřebné pro styk s telemechanizačním zařízením a s počítačem.The write / read logic block 3 is built of semiconductor integrated circuits and serves as a wiring control unit. It provides alternate write and read modes, releases both the X, 2 sub-memory to write or read, determines the address of the sub-memory to write information to, releases the read word, and generates all signals necessary for contact with the telemechanization device and computer.

Linkový vysílač-přijímač £ je sestaven z polovodičových integrovaných obvodů a v návaznosti na obvody styku spolupracujícího počítače zajišťuje přenos ve formě slov mezi počítačem a zápisovým a čtecím logickým blokem £. Přijímané proudové signály z počítače přetrensformuje na signály napěťové úrovně TTL a informace, které se vysílají k počítači přetransformuje z úrovně TTL na proudové signály.The line transceiver 6 is composed of semiconductor integrated circuits and, in conjunction with the cooperating computer's contact circuits, provides word-to-speech transmission between the computer and the write and read logic block 6. The received current signals from the computer are transformed into TTL voltage level signals, and the information that is sent to the computer is transformed from the TTL level into current signals.

Jednotlivé bloky jsou zapojeny tak, že první skupinový vstup 51 zapojení, sloužící pro vstup dat, je spojen s prvním skupinovým vstupem 31 zápisového a čtecího logického bloku 3· Druhý skupinový vstup 52 zapojení, který je určen pro vstup stavového slova, je spojen s druhým skupinovým vstupem 32 zápisového a čtecího logického bloku 3· První obousměrný skupinový vývod 71 zapojení je spojen s prvním obousměrným skupinovým vývodem 33 zápisového a čtecího logického bloku 3·The individual blocks are connected so that the first group input 51 for data input is connected to the first group input 31 of the write and read logic block 3. The second group input 52 for the status word input is connected to the second group input 32 of the write / read logic block 3 · The first bi-directional group pin 71 of the wiring is connected to the first bi-directional group pin 33 of the write / read logic block 3 ·

Druhý obousměrný skupinový vývod 35 zápisového a čtecího logického bloku 3> který je určen pro obousměrný průchod dat, je spojen s obusměrným skupinovým vývodem 12 první dílčí paměti χ. První skupinový výstup 30 zápisového a čtecího logického bloku 3> P° kterém se uskutečňuje adresování, je spojen se skupinovým vstupem 11 první dílčí paměti χ. Druhý skupinový výstup 38 zápisového a čtecího logického bloku 3i P° kterém se rovněž uskutečňuje adresování, je spojen se skupinovým vstupem 21 druhé dílčí paměti 2.The second bi-directional group terminal 35 of the write and read logic block 3, which is intended for bi-directional data flow, is connected to the bi-directional group terminal 12 of the first sub-memory χ. The first group output 30 of the write and read logic block 3 > P ° to which addressing takes place is coupled to the group input 11 of the first sub memory χ. The second group output 38 of the write and read logic block 3i P 0, which also performs addressing, is coupled to the group input 21 of the second sub-memory 2.

Třetí obousměrný skupinový vývod 36 zápisového a čtecího logického bloku 3> který je určen pro přenos v obou směrech, je spojen s obousměrným skupinovým vývodem 22 druhé dílčí paměti 2. Čtvrtý obousměrný skupinový vývod 37 zápisového a čtecího logického bloku 3 3® spojen s prvním obousměrným skupinovým vývodem 44 linkového vysílače-přijímače £. Třetí skupinový výstup 39 zápisového a čtecího logického bloku 3, sloužící pro přenos dat k počítači, je spojen s prvním skupinovým vstupem 41 linkového vysílače-přijímače £.The third bi-directional group pin 36 of the write / read logic block 3, which is intended for transmission in both directions, is connected to the bi-directional group pin 22 of the second sub memory 2. the line terminal 44 of the line transceiver. The third group output 39 of the write and read logic block 3 for data transmission to the computer is connected to the first group input 41 of the line transceiver.

První skupinový výstup 45 linkového vysílače-přijímače £, který slouží pro adresování z počítače, je spojen se třetím skupinovým vstupem 34 linkového a čtecího logického bloku 3· Druhý skupinový výstup 46 linkového vysílače-přijímače £, který slouží pro přenos dat do počítače, je spojen se skupinovým výstupem 61 zapojení. Druhý skupinový vstup 42 linkového vysílače-přijímače £, po kterém jsou adresy z počítače, je spojen se třetím skupinovým vstupem 53 zapojení. Druhý obousměrný skupinový vývod 43 linkového vysílače-přijímače £ je spojen se druhým obousměrným skupinovým vývodem 72 zapojení.The first group output 45 of the line transceiver 8, which is used for addressing from the computer, is connected to the third group input 34 of the line and read logic block 3. The second group output 46 of the line transceiver 4, which is used to transmit data to the computer, is connected to the group output 61 of the wiring. The second group input 42 of the line transceiver 8, after which the addresses are from the computer, is connected to the third group input 53 of the wiring. The second bidirectional group pin 43 of the line transceiver 72 is connected to the second bidirectional group pin 72 of the circuit.

Zapojení praouje takto. Signál nesoucí stavovou informaci přichází z telemechanizačního zařízení, které není na výkresech znázorněno, na první skupinový vstup 51 zapojení a odtud na první skupinový vstup 31 zápisového a čtecího logického bloku 3· Podle toho, které dílčí paměť je volné, rozhodne zápisový a Čtecí logický blok 3 ⁰ tom, do které dílčí paměti se bude zápis provádět. Při zápisu do první dílčí paměti X se zápis uskuteční přes první skupinový výstup 30 zápisového a čtecího logického bloku 3 ^ns skupinový vstup XX první dílčí paměti χ.The wiring is as follows. The signal carrying the status information comes from a telemechanization device (not shown in the drawings) to the first group input 51 of the wiring and from there to the first group input 31 of the write and read logic block 3. 3 ⁰ to which sub memory to write to. When writing to the first sub-memory X, writing takes place via the first group output 30 of the write and read logic block 3 ^{ns with the} group input XX of the first sub-memory χ.

V případě, že se zapisuje do druhé dílěí paměti 2, potom se zépis uskuteční přes druhý skupinový-výstup 38 zápisového a čtecího logického bloku £ na skupinový vstup 2 i druhé dílčí paměti 2. Na žádost z počítače, který není na výkresech znázorněn, se do počítače přenášejí informace uložené v první dílčí paměti J a ve druhé dílčí paměti 2. Žádost z počítače přichází jednak na třetí skupinový vstup 53 zapojeni a odtud na druhý skupinový vstup 42 linkového vysílače-přijímače £, kde je adresa žádané informace. Řídicí signál přichází z počítače na druhý obousměrný skupinový vývod 72 zapojení a odtud na druhý obousměrný skupinový vývod 43 linkového vysílače-přijímače £. V linkovém vysílači-přijímači £ se signály transformují do úrovní TTL a předávají se přes první skupinový výstup 45 linkového vysílače-přijímače £ na třetí skupinový vstup 34 zápisového a čtecího logického bloku £ a zároveň z prvního obousměrného skupinového vývodu 44 linkového vysílače-přijímače £ na čtvrtý obousměrný vývod 37 zápisového a čtecího logického bloku £.If it is written to the second part of the memory 2, then the write-out takes place via the second group-output 38 of the write and read logic block 6 to both the group input 2 and the second sub-memory 2. Upon request from a computer not shown in the drawings, to the computer, the information stored in the first sub memory J and the second sub memory 2 is transmitted. The control signal comes from the computer to the second bidirectional group connection terminal 72 and from there to the second bidirectional group terminal 43 of the line transceiver. In the line transceiver 4, the signals are transformed to TTL levels and transmitted via the first group output 45 of the line transceiver 4 to the third group input 34 of the write / read logic block 6 and simultaneously from the first bidirectional group pin 44 of the line transceiver 6 to a fourth bidirectional pin 37 of the write and read logic block 6.

Zápisový a čtecí logický blok £ rozhodne, ze které ze dvou dílčích pamětí J, 2 se bude žádaná informace vybírat. Podle toho, ze které dílčí paměti J, 2 se bude žádané informace vybírat, vyšle zápisový a čtecí logický blok £ příslušné řídicí a adresové signály buS přes svůj druhý obousměrný skupinový vývod 35 a na obousměrný skupinový vývod 12 dílčí paměti J, nebo přes svůj třetí obousměrný skupinový vývod 36 zápisového a čtecího logického bloku £ na obousměrný skupinový vývod 22 druhé dílčí paměti 2.The write and read logic block 8 determines from which of the two sub-memories 1, 2 the desired information will be selected. Depending on which sub memory J, 2 the requested information is to be extracted from, the write and read logic block 6 sends the respective control and address signals either via its second bidirectional group pin 35 and to the bidirectional group pin 12 of the sub memory J, or via its third bidirectional group pin 36 of write and read logic block 6 to bidirectional group pin 22 of second sub-memory 2.

Zvolené dílčí paměl J, 2 požadovanou informaci vybaví. Ze druhé dílčí paměti 2jde potom žádané informace přes jeji obousměrný skupinový vývod 22 na třetí obousměrný skupinový vývod 36 zápisového a čtecího logického bloku £. Z první dílčí paměti J jde žádaná informace přes její obousměrný skupinový vývod 12 na druhý obousměrný skupinový vývod 35 zápisového a čtecího logického bloku £.The selected sub memory J, 2 provides the required information. From the second sub-memory 2, the requested information then passes via its bidirectional group pin 22 to the third bidirectional group pin 36 of the write and read logic block 6. From the first sub memory J, the requested information goes through its bidirectional group terminal 12 to the second bidirectional group terminal 35 of the write and read logic block 6.

Zápisový a čtecí logický blok £ žádanou informaci předá přes svůj třetí skupinový výstup 39 na první skupinový vstup 41 linkového vysílače-přijímače £. V linkovém vysílači-přijímači £ se žádané informace přetransformuje z TTL úrovně na proudový signál a předá se přes jeho druhý skupinový výstup 46 na skupinový výstup 61 zapojení. Současně s převedením požadované informace oznámí zápisový a čtecí logický blok £ počítači, že je informace připravena.The write and read logic block 6 passes the requested information via its third group output 39 to the first group input 41 of the line transceiver. In the line transceiver 6, the desired information is transformed from the TTL level to a current signal and transmitted via its second group output 46 to the group output 61 of the wiring. At the same time as the required information is converted, the write and read logic block 6 notifies the computer that the information is ready.

Oznámení předává zápisový a čtecí logický blok £ přes svůj čtvrtý obousměrný skupinový vývod 37 na první obousměrný skupinový vývod 44 linkového vysílače-přijímače £ a odtud přes jeho druhý obousměrný skupinový vývod 43 na druhý obousměrný skupinový vývod 72 zapojení. První obousměrný skupinový vývod 33 zápisového a čtecího logického bloku £ řídl přes první obousměrný skupinový vývod 71 zapojení přenos informací z telemechanizačního zařízení, které není na výkrese znázorněno, do zápisového a čtecího logického bloku £.The notification passes the write and read logic block 6 via its fourth bidirectional group pin 37 to the first bidirectional group pin 44 of the line transceiver 8 and from there through its second bidirectional group pin 43 to the second bidirectional group pin 72 of the circuit. The first bidirectional group terminal 33 of the write and read logic block 6 controlled the transmission of information from the telemechanization device (not shown) to the write and read logic block 6 via the first bidirectional group terminal 71.

Vynálezu se využije při přenosu dat z telemechanizačního zařízení do počítače při řízení dopravy, vodáren, plynáren, elektrických měníren.The invention will be utilized in the transmission of data from a telemechanization device to a computer in the control of transport, waterworks, gas, electric substations.

Claims

SUBJECT OF THE INVENTION

Connection of a signal buffer from a telemechanization device, in which the second group output of the line transmitter-receiver is connected to the group output of the wiring, the third group input is connected to a second group input of the line transmitter-receiver, the second bi-directional wiring, characterized in that the first wiring input group (51) is connected to the first wiring input (31) of the write and read logic block (3), whose second wiring input (32) is connected to the second wiring input group (52), whose first bidirectional group terminal (71) is connected to the first bidirectional group terminal (33) of the write and read logic block (3), the second bidirectional group terminal (35) is connected to the bidirectional group terminal (12) of the first sub-memory (1) whose group input (11) is associated with the first group the output (30) of the write and read logic block (3), the second group output (38) of which is connected to the group input (21) of the second sub-memory (2), whose bidirectional group outlet (22) is connected to the third bidirectional group outlet (36) a write / read logic block (3) whose fourth group bi-directional terminal (37) is connected to a first bi-directional group terminal (44) of a line transceiver (4), whose first group output (45) is connected to a third group an input (34) of a write and read logic block (3), the third group output (39) of which is connected to the first group input (41) of the line transceiver (4).