CS202576B2 - Semiconductor component with the silicon semiconductor element - Google Patents
Semiconductor component with the silicon semiconductor element Download PDFInfo
- Publication number
- CS202576B2 CS202576B2 CS774806A CS480677A CS202576B2 CS 202576 B2 CS202576 B2 CS 202576B2 CS 774806 A CS774806 A CS 774806A CS 480677 A CS480677 A CS 480677A CS 202576 B2 CS202576 B2 CS 202576B2
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- silicon
- protective layer
- semiconductor component
- semiconductor
- semiconductor element
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/298—Semiconductor material, e.g. amorphous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
- H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Vynález se týká polovodičové - součástky s křemíkovým polovodičovým prvkem, opatřeným alespoň na okraji pasiv-ační ochrannou vrstvou z křemíku.BACKGROUND OF THE INVENTION The present invention relates to a semiconductor component having a silicon semiconductor element, provided at least at the edge with a passivating silicon protective layer.
Ústřední problém u polovodičových součástek spočívá v udržení stabilních voltampérových ' charakteristik. U usměrňovačů a tranzistorů jde zejména o charakteristiky v závěrném směru, zatímco.- u tyristorů je třeba se zaměřit na stabilitu charakteristik v závěrném směru a v oblasti zvratu. Je známé, že povrch polovodičových prvků těchto polovodičových součástek lze pasivovat tím, že se na něj nanášejí různé organické nebo anorganické krycí vrstvy. Používá se například laků, kaučuků nebo skel. Pomocí těchto krycích vrstev lze obecně dosáhnout dostatečné -stability charakteristik. Náhodně však vznikají nestability, jejichž příčiny lze hledat v - nepoznaných změnách vlastností krycích vrstev a/nebo povrchu .polovodičového· -prvku. Tato- skutečnost vedla v minulosti velmi -často- ke značnému kolísání výtěžku použitelných polovodičových součástek.A central problem with semiconductor devices is to maintain stable volt-ampere characteristics. In the case of rectifiers and transistors, these are in particular reverse direction characteristics, whereas thyristors need to focus on the stability of the reverse direction and reversal characteristics. It is known that the surface of the semiconductor elements of these semiconductor devices can be passivated by applying various organic or inorganic coatings to it. For example, varnishes, rubbers or glasses are used. Generally, sufficient stability of the characteristics can be achieved with these cover layers. However, instabilities arise accidentally, the causes of which can be found in unrecognized changes in the properties of the cover layers and / or surface of the semiconductor element. In the past, this has often led to considerable variations in the yield of usable semiconductor devices.
V literatuře již -bylo popsáno, že lze -polovodičový prvek pasivovat tím, že se na něm nechá tepelně narůstat křemíková vrstva. Tento způsob pasivace je však časově velice náročný -a složitý -a -mimoto vyžaduje teplo2 ty mezi 600 a 700 °C, což znemožňuje jeho použití u polovodičových součástek opatřených kontakty a popřípadě pájených. Na místech, kde není křemík potřebný, -se musí odleptat.It has already been described in the literature that the semiconductor element can be passivated by allowing a silicon layer to heat build on it. However, this passivation process is very time-consuming and complicated and, in addition, requires heat between 600 and 700 ° C, making it impossible to use it in contacts and possibly soldered semiconductor devices. In places where silicon is not needed, it must be etched.
Účelem vynálezu je zlepšit -polovodičovou součástku uvedeného typu tak, -aby měla stabilní charakteristiky a dala se přitom vyrobit jednoduše.The purpose of the invention is to improve the semiconductor component of the type in question so that it has stable characteristics and is easy to manufacture.
Polovodičová součástka podle vynálezu se vyznačuje tím, že pasivní ochranná vrstva je z napařeného křemíku ' -obsahujícího kyslík nebo- jiné reaktivní plyny, například dusík nebo vodík.The semiconductor device according to the invention is characterized in that the passive protective layer is of vapor-containing silicon containing oxygen or other reactive gases such as nitrogen or hydrogen.
Napařený křemík může -sestávat z vrstev, které se vzájemně liší velikostí zrn. Napařený křemík -může přitom obsahovat dotující příměsi, jako bor nebo fosfor, a popřípadě kovy, například hliník. Tloušťka napařené křemíkové vrstvy je účelně 0,1 ftm· až 1 μαη. Ke zvýšení dielektrické přeskokové pevnosti může být na napařené křemíkové vrstvě přídavná ochranná vrstva z (kaučuku nebo ochranného laku.The vaporized silicon may consist of layers which differ in grain size from each other. The vaporised silicon may contain dopants, such as boron or phosphorus, and optionally metals such as aluminum. The thickness of the vapor-deposited silicon layer is expediently 0.1 ftm · up to 1 μαη. An additional protective layer (rubber or protective lacquer) may be provided on the vapor-deposited silicon layer to increase the dielectric hinge strength.
Vynález bude vysvětlen na základě příkladu provedení ve -spojení s výkresem, kde obr. 1 je řez polovodičovým prvkem tyristoru -a obr. 2 znározňuje tvar oblasti prostorového náboje.The invention will be explained on the basis of an exemplary embodiment in conjunction with the drawing, in which Fig. 1 is a cross-section of a thyristor semiconductor element, and Fig. 2 illustrates the shape of the space charge region.
Polovodičový prvek tyristoru, znázorněný v řezu na obr. 1, má čtyři oblasti, ia to emitorovou oblast 1 přivrácenou ke katodě, oblast báze 2 přivrácenou ke katodě, vnitřní oblast báze 3 a emitorovou oblast 4 přivrácenou k anodě. Mezi těmito .oblastmi leží PN-přechody 5, 6, 7. Polovodičový prvek je z křemíku a uvedené oblasti 1, 2, 3, 4 jsou datovány obvyklým způsobem podle účelu použití polovodičové součástky.The semiconductor element of the thyristor shown in section in FIG. 1 has four regions, i. A cathode-facing emitter region 1, a cathode base region 2, an inner base region 3, and anode-emitter region 4. Between these areas there are PN-transitions 5, 6, 7. The semiconductor element is of silicon and said regions 1, 2, 3, 4 are dated in the usual way according to the purpose of use of the semiconductor component.
Na. okraji polovodičového prvku je ochranná vrstva 8 z napařeného křemíku. Tato ochranná vrstva 8 může mít -tlouštíku 0,1 ^m, může však být i .silnější, například 1 μαη. Ke zvýšení dielektrické (přeskokové .pevnosti je na napařené křemíkové ochranné vrstvě 8 přídavná ochranná vrstva 9, která může být například z normálního kaučuku nebo -z ochranného laku.On. the edge of the semiconductor element is a protective layer 8 of vaporized silicon. The protective layer 8 may have a thickness of 0.1 µm, but may be even thicker, for example 1 μαη. In order to increase the dielectric (flashover strength), an additional protective layer 9 is provided on the vapor-deposited silicon protective layer 8, which may be, for example, of normal rubber or protective varnish.
Napařená křemíková ochranná vrstva 8 může obsahovat příměsi, jako je bor nebo fosfor. V křemíku mohou být obsaženy i reaktivní plyny, například .kyslík, dusík nebo· vodík. Křemíková ochranná vrstva 8 může také obsahovat jeden nebo několik kovů, jako· je například hliník. Pamocí těchto přísad lze ovlivňovat měrný odpor a typ vodivosti křemíkové ochranné vrstvy 8. Změnami měrného- odporu lze ovlivňovat napěťové poměry na -okraji polovodičového prvku. Křemíková ochranná vrstva 8 může být například dotována fosforem a může mít měrný odpor například 106 ížcm.The vaporised silicon protective layer 8 may contain impurities such as boron or phosphorus. Reactive gases such as oxygen, nitrogen or hydrogen may also be present in the silicon. The silicon protective layer 8 may also contain one or more metals, such as aluminum. With these additives, the resistivity and the conductivity type of the silicon-protective layer 8 can be influenced. For example, the silicon protective layer 8 may be doped with phosphorus and may have a resistivity of, for example, 10 6 cm.
Jak již bylo uvedeno, leží tloušťka .křemíkové ochranné vrstvy 8 například v rozmezí od 0,1 do· 1 дш. Tato vrstva byla napařena v normálním vakuovém napařovacím zařízení při tlaku 6,0.104 Pa. Jako zdroj křemíku je použitelný například křemíkový špalík. Jako zdroj energie -k naparování křemíku lze použit -například elektronového paprsku. Při použití elektronového paprsku s urychlovacím napětím 8 kV a proudem asi 0,5 A bylo- dosaženo rychlosti naparování 0,25 zun/imin. Rychlost naparování lze zvyšovat zvětšováním elektronového proudu a/nebo- zvyšováním jeho- energie, například na 0,5 ^.m./min i na vyšší hodnoty. Rovněž je -možné vytvořit křemíkovou ochrannou vrstvu 8 -ták, aby sestávala z několika dílčích -vrstev se vzájemně odlišnou velikostí zrn. Tím se mění měrný odpor v tloušťce křemíkové ochranné vrstvy 8 a ovlivňují se napěťové -poměry na okrajové ploše polovodičového -prvku. Různé -velikosti zrn lze vytvořit například nestejně velkými rychlostmi narůstání křemíku.As already mentioned, the thickness of the silicon protective layer 8 is, for example, in the range of 0.1 to 1 °. This layer was vaporized in a normal vacuum vaporizer at a pressure of 6.0.10 4 Pa. As the silicon source, for example, a silicon block can be used. For example, an electron beam can be used as an energy source for the vapor deposition of silicon. Using an electron beam with an accelerating voltage of 8 kV and a current of about 0.5 A, a vaporization rate of 0.25 zun / imine was achieved. The vaporization rate can be increased by increasing the electron current and / or increasing its energy, for example to 0.5 µm / min, even to higher values. It is also possible to form the silicon protective layer 8 so as to consist of several sub-layers with different grain sizes. This changes the resistivity in the thickness of the silicon protective layer 8 and affects the stress ratios at the peripheral surface of the semiconductor element. Different grain sizes can be created, for example, by unevenly high silicon growth rates.
Podstatná výhoda napařené křemíkové vrstvy spočívá v tom, že substrát, tzn. -polovodičový prvek, může zůstat při napařování chladný. I při jiných způsobech napařování, například sálavým /teplem, lze polovodičový prvek udržovat například na teplotě okolí.An essential advantage of the vapor-deposited silicon layer is that the substrate, i. -the semiconductor element can remain cool during the steaming. Even with other steaming methods, such as radiant / heat, the semiconductor element can be maintained, for example, at ambient temperature.
Polovodičové prvky opatřené -pasivační vrstvou z napařeného- křemíku mají neočekávaně stabilní charakteristiky. To- platí jak pro závěrné charakteristiky ve zpětném směru u -diod a tranzistorů, tak pro závěrné charakteristiky ve zpětném - směru -a v oblasti zvratu u tyristoru. Tuto skutečnost lze například zjistit známou fotoelěktrickou metodou sloužící k vyšetřování oblastí -prosto, rového náboje n.a okraji polovodičového prvku.The semiconductor elements provided with a vapor-deposited passivating layer have unexpectedly stable characteristics. This applies both to the reverse reverse direction characteristics of the diodes and transistors and to the reverse reverse direction characteristics of the thyristor. This can be determined, for example, by the known photoelectric method used to investigate the areas of the space charge and the edge of a semiconductor element.
Na obr. 2 je znázorněn tvar oblasti 10 prostorového náboje, když je PN-přechod 7 zatížen v -závěrném směru. Na začátku zatížení v závěrném směru probíhají -hranice 11, 12 oblasti 10 prostorového náboje přibližně rovnoběžně s přechody PN. Působí-li zatížení v závěrném směru -delší dobu, rozšiřuje se oblast 10 prostorového náboje tím, že se její hranice 12 na okraji polovodičového prvku posouvá směrem k PN-přechodu 6. Současně se vzdaluje hranice 11 oblasti 10 prostorového- náboje od PN-přechodu 7, avšak podstatně méně, protože emitorová oblast 4 je dotována silněji než oblast báze 3. Rozšiřování oblasti prostorového náboje 10 je -znázorněno na obr. 2 čárkovaně. Se vzrůstajícím rozšiřováním oblasti -prostorového náboje 10 vzrůstá závěrný proud, až při dosažení PN-přechodu 6 na -okraji -dojde k tzv. průrazu, při kterém PN-přechod 6 ztrácí svou závěrnou -schopnost. Rozšiřování oblasti prostorového- náboje nastává analogicky i na PN-přechodech 5 a 7, když je polo. vodičový prvek zatížen napětím v opačném směru.FIG. 2 shows the shape of the space charge region 10 when the PN junction 7 is loaded in the closing direction. At the beginning of the load in the reverse direction, the boundaries 11, 12 of the space charge region 10 extend approximately parallel to the PN junction. If the load is applied in the reverse direction for a long time, the space charge region 10 expands by moving its boundary 12 at the edge of the semiconductor element towards the PN junction 6. At the same time, the boundary 11 of the space charge region 10 moves away from the PN junction. 7, but substantially less, since the emitter region 4 is doped more strongly than the base region 3. The expansion of the space charge region 10 is shown in dashed lines in FIG. As the region of the space charge 10 increases, the reverse current increases only when the PN junction 6 reaches the edge, so-called breakdown occurs, in which the PN junction 6 loses its closing capability. The expansion of the space-charge region occurs analogously at the PN junction 5 and 7 when it is semi-closed. the conductor element is loaded with voltage in the opposite direction.
Bylo zjištěno, že ipri napařené křemíkové vrstvě 8 nedochází k rozšíření oblasti 10 prostorového náboje na okraji. To- znamená, že se závěrný proud nezvyšuje, a že tedy charakteristiky zůstávají stabilní. Platí to i pro zatížení polovodičového- prvku při provozní teplotě.It has been found that there is no widening of the space charge region 10 at the edge of the vapor-deposited silicon layer 8. This means that the reverse current does not increase and therefore the characteristics remain stable. This also applies to the semiconductor element load at the operating temperature.
PříkladExample
Podle vynálezu byl vyroben křemíkový polovodičový -prvek ve tvaru kotouče s průměrem 10 -mm a tloušťkou 390 μΐη. Měrný odpor byl '55 Qcm. Pasivační ochranná -vrstva 8 z napařeného křemíku měla tloušťku 0,1 jitm a -měrný odpor 108 £ícm. Při závěrném -napětí 1800 V protékal při teplotě závěrné vrstvy 140 °C závěrný proud nižší než 5 -mA. Chování polovodičového - prvku v závěrné oblasti bylo- naprosto· stabilní.According to the invention, a silicon semiconductor element in the form of a disc having a diameter of 10 mm and a thickness of 390 μΐη was produced. The resistivity was '55 Qcm. The passivation protective layer 8 of steamed silicon had a thickness of 0.1 µm and a resistance of 10 8 cm . At a reverse voltage of 1800 V, a reverse current of less than 5-mA flowed at a barrier temperature of 140 ° C. The behavior of the semiconductor element in the closing region was absolutely stable.
Třebaže byl vynález vysvětlen v souvislosti s tynstenim, je použitelný i pro< - diody, tranzistory - a jiné polovodičové součástky.Although the invention has been explained in connection with tynstene, it is also applicable to diodes, transistors, and other semiconductor devices.
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19762632647 DE2632647A1 (en) | 1976-07-20 | 1976-07-20 | SEMICONDUCTOR COMPONENT WITH PASSIVATING PROTECTIVE LAYER |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS202576B2 true CS202576B2 (en) | 1981-01-30 |
Family
ID=5983502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS774806A CS202576B2 (en) | 1976-07-20 | 1977-07-19 | Semiconductor component with the silicon semiconductor element |
Country Status (10)
| Country | Link |
|---|---|
| JP (1) | JPS5313878A (en) |
| BR (1) | BR7704739A (en) |
| CA (1) | CA1101127A (en) |
| CH (1) | CH614809A5 (en) |
| CS (1) | CS202576B2 (en) |
| DE (1) | DE2632647A1 (en) |
| FR (1) | FR2359510A1 (en) |
| GB (1) | GB1580654A (en) |
| IT (1) | IT1076447B (en) |
| SE (1) | SE7708385L (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2730367A1 (en) * | 1977-07-05 | 1979-01-18 | Siemens Ag | PROCESS FOR PASSIVATING SEMICONDUCTOR ELEMENTS |
| CH661932A5 (en) * | 1978-09-18 | 1987-08-31 | Gen Electric | Process for the preparation of a coating composition for semiconductor components, this composition, and the use thereof |
| JPS55115386A (en) * | 1979-02-26 | 1980-09-05 | Hitachi Ltd | Semiconductor laser unit |
| DE2922005A1 (en) * | 1979-05-30 | 1980-12-04 | Siemens Ag | SEMICONDUCTOR COMPONENT WITH PASSIVATED SEMICONDUCTOR BODY |
| DE3021175A1 (en) * | 1980-06-04 | 1981-12-10 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR PASSIVATING SILICON COMPONENTS |
| DE3542166A1 (en) * | 1985-11-29 | 1987-06-04 | Telefunken Electronic Gmbh | SEMICONDUCTOR COMPONENT |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2789258A (en) * | 1955-06-29 | 1957-04-16 | Raytheon Mfg Co | Intrinsic coatings for semiconductor junctions |
| DE1184178B (en) * | 1960-02-20 | 1964-12-23 | Standard Elektrik Lorenz Ag | Process for stabilizing the surface of semiconductor bodies with pn junctions by vacuum evaporation |
| CH428947A (en) * | 1966-01-31 | 1967-01-31 | Centre Electron Horloger | Manufacturing process of an integrated circuit |
| JPS6022497B2 (en) * | 1974-10-26 | 1985-06-03 | ソニー株式会社 | semiconductor equipment |
-
1976
- 1976-07-20 DE DE19762632647 patent/DE2632647A1/en not_active Ceased
-
1977
- 1977-05-31 CH CH662677A patent/CH614809A5/en not_active IP Right Cessation
- 1977-07-08 GB GB28661/77A patent/GB1580654A/en not_active Expired
- 1977-07-13 IT IT25674/77A patent/IT1076447B/en active
- 1977-07-18 CA CA282,942A patent/CA1101127A/en not_active Expired
- 1977-07-18 FR FR7721891A patent/FR2359510A1/en active Granted
- 1977-07-19 CS CS774806A patent/CS202576B2/en unknown
- 1977-07-19 BR BR7704739A patent/BR7704739A/en unknown
- 1977-07-20 JP JP8721177A patent/JPS5313878A/en active Pending
- 1977-07-20 SE SE7708385A patent/SE7708385L/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2359510B1 (en) | 1982-12-31 |
| CH614809A5 (en) | 1979-12-14 |
| SE7708385L (en) | 1978-01-21 |
| GB1580654A (en) | 1980-12-03 |
| CA1101127A (en) | 1981-05-12 |
| DE2632647A1 (en) | 1978-01-26 |
| FR2359510A1 (en) | 1978-02-17 |
| IT1076447B (en) | 1985-04-27 |
| BR7704739A (en) | 1978-04-18 |
| JPS5313878A (en) | 1978-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040237A (en) | Fabrication of a SiC semiconductor device comprising a pn junction with a voltage absorbing edge | |
| US3597667A (en) | Silicon oxide-silicon nitride coatings for semiconductor devices | |
| Ohnishi et al. | Characterization of WSi x/GaAs Schottky contacts | |
| US5107323A (en) | Protective layer for high voltage devices | |
| US3987480A (en) | III-V semiconductor device with OHMIC contact to high resistivity region | |
| US3663870A (en) | Semiconductor device passivated with rare earth oxide layer | |
| JPS63308324A (en) | Method of forming thin film assembly and semiconductor device | |
| US5877077A (en) | Method of producing an ohmic contact and a semiconductor device provided with such ohmic contact | |
| US4254426A (en) | Method and structure for passivating semiconductor material | |
| US4322452A (en) | Process for passivating semiconductor members | |
| US4080621A (en) | Glass passivated junction semiconductor devices | |
| US5650638A (en) | Semiconductor device having a passivation layer | |
| CS202576B2 (en) | Semiconductor component with the silicon semiconductor element | |
| US3160520A (en) | Method for coating p-nu junction devices with an electropositive exhibiting materialand article | |
| US20210125889A1 (en) | Semiconductor device | |
| US7253471B2 (en) | Semiconductor structure having thick stabilization layer | |
| US3550256A (en) | Control of surface inversion of p- and n-type silicon using dense dielectrics | |
| US3343048A (en) | Four layer semiconductor switching devices having a shorted emitter and method of making the same | |
| JPS5950115B2 (en) | Manufacturing method of shot key barrier diode | |
| US3399331A (en) | Electrical device and contacts | |
| US3956024A (en) | Process for making a semiconductor varistor embodying a lamellar structure | |
| US3432417A (en) | Low power density sputtering on semiconductors | |
| US3463681A (en) | Coated mesa transistor structures for improved voltage characteristics | |
| DE2642413A1 (en) | Silicon passivating layer for thyristor - can be metallised, or deposited by vacuum, electron beam or ion beam and can be electrically, or inductively applied | |
| US4717617A (en) | Method for the passivation of silicon components |